]> www.pilppa.org Git - linux-2.6-omap-h63xx.git/commitdiff
OMAP: DMA: Cleanup of DMA Request Lines
authorAnand Gadiyar <gadiyar@ti.com>
Mon, 14 Jan 2008 05:25:35 +0000 (10:55 +0530)
committerTony Lindgren <tony@atomide.com>
Tue, 15 Jan 2008 23:47:53 +0000 (15:47 -0800)
Added OMAP34xx DMA request lines. Renamed existing lines as:

OMAP242X_DMA_* for 2420 specific names
OMAP243X_DMA_* for 2430 specific names/names present from 243X onwards
OMAP24XX_DMA_* for names common to all 24XX, 34XX
OMAP34XX_DMA_* for 34XX specific names

Signed-off-by: Anand Gadiyar <gadiyar@ti.com>
Signed-off-by: Tony Lindgren <tony@atomide.com>
include/asm-arm/arch-omap/dma.h

index 24acf090030d5bbbb44a8876986e51c3109b2153..b4c3465565b42e06ad296c9ab3738b5f773c1ff0 100644 (file)
 
 /* DMA channels for 24xx */
 #define OMAP24XX_DMA_NO_DEVICE         0
+
 #define OMAP24XX_DMA_XTI_DMA           1       /* S_DMA_0 */
 #define OMAP24XX_DMA_EXT_DMAREQ0       2       /* S_DMA_1 */
 #define OMAP24XX_DMA_EXT_DMAREQ1       3       /* S_DMA_2 */
 #define OMAP24XX_DMA_GPMC              4       /* S_DMA_3 */
 #define OMAP24XX_DMA_GFX               5       /* S_DMA_4 */
 #define OMAP24XX_DMA_DSS               6       /* S_DMA_5 */
-#define OMAP24XX_DMA_VLYNQ_TX          7       /* S_DMA_6 */
+#define OMAP242X_DMA_VLYNQ_TX          7       /* S_DMA_6 */
+#define OMAP24XX_DMA_EXT_DMAREQ2       7       /* S_DMA_6 */
 #define OMAP24XX_DMA_CWT               8       /* S_DMA_7 */
 #define OMAP24XX_DMA_AES_TX            9       /* S_DMA_8 */
 #define OMAP24XX_DMA_AES_RX            10      /* S_DMA_9 */
 #define OMAP24XX_DMA_DES_TX            11      /* S_DMA_10 */
 #define OMAP24XX_DMA_DES_RX            12      /* S_DMA_11 */
 #define OMAP24XX_DMA_SHA1MD5_RX                13      /* S_DMA_12 */
-#define OMAP24XX_DMA_EXT_DMAREQ2       14      /* S_DMA_13 */
-#define OMAP24XX_DMA_EXT_DMAREQ3       15      /* S_DMA_14 */
-#define OMAP24XX_DMA_EXT_DMAREQ4       16      /* S_DMA_15 */
-#define OMAP24XX_DMA_EAC_AC_RD         17      /* S_DMA_16 */
-#define OMAP24XX_DMA_EAC_AC_WR         18      /* S_DMA_17 */
-#define OMAP24XX_DMA_EAC_MD_UL_RD      19      /* S_DMA_18 */
-#define OMAP24XX_DMA_EAC_MD_UL_WR      20      /* S_DMA_19 */
-#define OMAP24XX_DMA_EAC_MD_DL_RD      21      /* S_DMA_20 */
-#define OMAP24XX_DMA_EAC_MD_DL_WR      22      /* S_DMA_21 */
-#define OMAP24XX_DMA_EAC_BT_UL_RD      23      /* S_DMA_22 */
-#define OMAP24XX_DMA_EAC_BT_UL_WR      24      /* S_DMA_23 */
-#define OMAP24XX_DMA_EAC_BT_DL_RD      25      /* S_DMA_24 */
-#define OMAP24XX_DMA_EAC_BT_DL_WR      26      /* S_DMA_25 */
+#define OMAP34XX_DMA_SHA2MD5_RX                13      /* S_DMA_12 */
+#define OMAP242X_DMA_EXT_DMAREQ2       14      /* S_DMA_13 */
+#define OMAP242X_DMA_EXT_DMAREQ3       15      /* S_DMA_14 */
+#define OMAP242X_DMA_EXT_DMAREQ4       16      /* S_DMA_15 */
+#define OMAP242X_DMA_EAC_AC_RD         17      /* S_DMA_16 */
+#define OMAP242X_DMA_EAC_AC_WR         18      /* S_DMA_17 */
+#define OMAP242X_DMA_EAC_MD_UL_RD      19      /* S_DMA_18 */
+#define OMAP242X_DMA_EAC_MD_UL_WR      20      /* S_DMA_19 */
+#define OMAP242X_DMA_EAC_MD_DL_RD      21      /* S_DMA_20 */
+#define OMAP242X_DMA_EAC_MD_DL_WR      22      /* S_DMA_21 */
+#define OMAP242X_DMA_EAC_BT_UL_RD      23      /* S_DMA_22 */
+#define OMAP242X_DMA_EAC_BT_UL_WR      24      /* S_DMA_23 */
+#define OMAP242X_DMA_EAC_BT_DL_RD      25      /* S_DMA_24 */
+#define OMAP242X_DMA_EAC_BT_DL_WR      26      /* S_DMA_25 */
+#define OMAP243X_DMA_EXT_DMAREQ3       14      /* S_DMA_13 */
+#define OMAP24XX_DMA_SPI3_TX0          15      /* S_DMA_14 */
+#define OMAP24XX_DMA_SPI3_RX0          16      /* S_DMA_15 */
+#define OMAP24XX_DMA_MCBSP3_TX         17      /* S_DMA_16 */
+#define OMAP24XX_DMA_MCBSP3_RX         18      /* S_DMA_17 */
+#define OMAP24XX_DMA_MCBSP4_TX         19      /* S_DMA_18 */
+#define OMAP24XX_DMA_MCBSP4_RX         20      /* S_DMA_19 */
+#define OMAP24XX_DMA_MCBSP5_TX         21      /* S_DMA_20 */
+#define OMAP24XX_DMA_MCBSP5_RX         22      /* S_DMA_21 */
+#define OMAP24XX_DMA_SPI3_TX1          23      /* S_DMA_22 */
+#define OMAP24XX_DMA_SPI3_RX1          24      /* S_DMA_23 */
+#define OMAP243X_DMA_EXT_DMAREQ4       25      /* S_DMA_24 */
+#define OMAP243X_DMA_EXT_DMAREQ5       26      /* S_DMA_25 */
+#define OMAP34XX_DMA_I2C3_TX           25      /* S_DMA_24 */
+#define OMAP34XX_DMA_I2C3_RX           26      /* S_DMA_25 */
 #define OMAP24XX_DMA_I2C1_TX           27      /* S_DMA_26 */
 #define OMAP24XX_DMA_I2C1_RX           28      /* S_DMA_27 */
 #define OMAP24XX_DMA_I2C2_TX           29      /* S_DMA_28 */
 #define OMAP24XX_DMA_I2C2_RX           30      /* S_DMA_29 */
-#define OMAP24XX_DMA_MCBSP1_TX         31      /* SDMA_30 */
-#define OMAP24XX_DMA_MCBSP1_RX         32      /* SDMA_31 */
-#define OMAP24XX_DMA_MCBSP2_TX         33      /* SDMA_32 */
-#define OMAP24XX_DMA_MCBSP2_RX         34      /* SDMA_33 */
-#define OMAP24XX_DMA_SPI1_TX0          35      /* SDMA_34 */
-#define OMAP24XX_DMA_SPI1_RX0          36      /* SDMA_35 */
-#define OMAP24XX_DMA_SPI1_TX1          37      /* SDMA_36 */
-#define OMAP24XX_DMA_SPI1_RX1          38      /* SDMA_37 */
-#define OMAP24XX_DMA_SPI1_TX2          39      /* SDMA_38 */
-#define OMAP24XX_DMA_SPI1_RX2          40      /* SDMA_39 */
-#define OMAP24XX_DMA_SPI1_TX3          41      /* SDMA_40 */
-#define OMAP24XX_DMA_SPI1_RX3          42      /* SDMA_41 */
-#define OMAP24XX_DMA_SPI2_TX0          43      /* SDMA_42 */
-#define OMAP24XX_DMA_SPI2_RX0          44      /* SDMA_43 */
-#define OMAP24XX_DMA_SPI2_TX1          45      /* SDMA_44 */
-#define OMAP24XX_DMA_SPI2_RX1          46      /* SDMA_45 */
-
-#define OMAP24XX_DMA_UART1_TX          49      /* SDMA_48 */
-#define OMAP24XX_DMA_UART1_RX          50      /* SDMA_49 */
-#define OMAP24XX_DMA_UART2_TX          51      /* SDMA_50 */
-#define OMAP24XX_DMA_UART2_RX          52      /* SDMA_51 */
-#define OMAP24XX_DMA_UART3_TX          53      /* SDMA_52 */
-#define OMAP24XX_DMA_UART3_RX          54      /* SDMA_53 */
-#define OMAP24XX_DMA_USB_W2FC_TX0      55      /* SDMA_54 */
-#define OMAP24XX_DMA_USB_W2FC_RX0      56      /* SDMA_55 */
-#define OMAP24XX_DMA_USB_W2FC_TX1      57      /* SDMA_56 */
-#define OMAP24XX_DMA_USB_W2FC_RX1      58      /* SDMA_57 */
-#define OMAP24XX_DMA_USB_W2FC_TX2      59      /* SDMA_58 */
-#define OMAP24XX_DMA_USB_W2FC_RX2      60      /* SDMA_59 */
-#define OMAP24XX_DMA_MMC1_TX           61      /* SDMA_60 */
-#define OMAP24XX_DMA_MMC1_RX           62      /* SDMA_61 */
-#define OMAP24XX_DMA_MS                        63      /* SDMA_62 */
-#define OMAP24XX_DMA_EXT_DMAREQ5       64      /* S_DMA_63 */
+#define OMAP24XX_DMA_MCBSP1_TX         31      /* S_DMA_30 */
+#define OMAP24XX_DMA_MCBSP1_RX         32      /* S_DMA_31 */
+#define OMAP24XX_DMA_MCBSP2_TX         33      /* S_DMA_32 */
+#define OMAP24XX_DMA_MCBSP2_RX         34      /* S_DMA_33 */
+#define OMAP24XX_DMA_SPI1_TX0          35      /* S_DMA_34 */
+#define OMAP24XX_DMA_SPI1_RX0          36      /* S_DMA_35 */
+#define OMAP24XX_DMA_SPI1_TX1          37      /* S_DMA_36 */
+#define OMAP24XX_DMA_SPI1_RX1          38      /* S_DMA_37 */
+#define OMAP24XX_DMA_SPI1_TX2          39      /* S_DMA_38 */
+#define OMAP24XX_DMA_SPI1_RX2          40      /* S_DMA_39 */
+#define OMAP24XX_DMA_SPI1_TX3          41      /* S_DMA_40 */
+#define OMAP24XX_DMA_SPI1_RX3          42      /* S_DMA_41 */
+#define OMAP24XX_DMA_SPI2_TX0          43      /* S_DMA_42 */
+#define OMAP24XX_DMA_SPI2_RX0          44      /* S_DMA_43 */
+#define OMAP24XX_DMA_SPI2_TX1          45      /* S_DMA_44 */
+#define OMAP24XX_DMA_SPI2_RX1          46      /* S_DMA_45 */
+#define OMAP24XX_DMA_MMC2_TX           47      /* S_DMA_46 */
+#define OMAP24XX_DMA_MMC2_RX           48      /* S_DMA_47 */
+#define OMAP24XX_DMA_UART1_TX          49      /* S_DMA_48 */
+#define OMAP24XX_DMA_UART1_RX          50      /* S_DMA_49 */
+#define OMAP24XX_DMA_UART2_TX          51      /* S_DMA_50 */
+#define OMAP24XX_DMA_UART2_RX          52      /* S_DMA_51 */
+#define OMAP24XX_DMA_UART3_TX          53      /* S_DMA_52 */
+#define OMAP24XX_DMA_UART3_RX          54      /* S_DMA_53 */
+#define OMAP24XX_DMA_USB_W2FC_TX0      55      /* S_DMA_54 */
+#define OMAP24XX_DMA_USB_W2FC_RX0      56      /* S_DMA_55 */
+#define OMAP24XX_DMA_USB_W2FC_TX1      57      /* S_DMA_56 */
+#define OMAP24XX_DMA_USB_W2FC_RX1      58      /* S_DMA_57 */
+#define OMAP24XX_DMA_USB_W2FC_TX2      59      /* S_DMA_58 */
+#define OMAP24XX_DMA_USB_W2FC_RX2      60      /* S_DMA_59 */
+#define OMAP24XX_DMA_MMC1_TX           61      /* S_DMA_60 */
+#define OMAP24XX_DMA_MMC1_RX           62      /* S_DMA_61 */
+#define OMAP24XX_DMA_MS                        63      /* S_DMA_62 */
+#define OMAP242X_DMA_EXT_DMAREQ5       64      /* S_DMA_63 */
+#define OMAP243X_DMA_EXT_DMAREQ6       64      /* S_DMA_63 */
+#define OMAP34XX_DMA_EXT_DMAREQ3       64      /* S_DMA_63 */
+#define OMAP34XX_DMA_AES2_TX           65      /* S_DMA_64 */
+#define OMAP34XX_DMA_AES2_RX           66      /* S_DMA_65 */
+#define OMAP34XX_DMA_DES2_TX           67      /* S_DMA_66 */
+#define OMAP34XX_DMA_DES2_RX           68      /* S_DMA_67 */
+#define OMAP34XX_DMA_SHA1MD5_RX                69      /* S_DMA_68 */
+#define OMAP34XX_DMA_SPI4_TX0          70      /* S_DMA_69 */
+#define OMAP34XX_DMA_SPI4_RX0          71      /* S_DMA_70 */
+#define OMAP34XX_DSS_DMA0              72      /* S_DMA_71 */
+#define OMAP34XX_DSS_DMA1              73      /* S_DMA_72 */
+#define OMAP34XX_DSS_DMA2              74      /* S_DMA_73 */
+#define OMAP34XX_DSS_DMA3              75      /* S_DMA_74 */
+#define OMAP34XX_DMA_MMC3_TX           77      /* S_DMA_76 */
+#define OMAP34XX_DMA_MMC3_RX           78      /* S_DMA_77 */
+#define OMAP34XX_DMA_USIM_TX           79      /* S_DMA_78 */
+#define OMAP34XX_DMA_USIM_RX           80      /* S_DMA_79 */
 
 /*----------------------------------------------------------------------------*/
 
 #define DMA_DEFAULT_FIFO_DEPTH         0x10
 #define DMA_DEFAULT_ARB_RATE           0x01
 /* Pass THREAD_RESERVE ORed with THREAD_FIFO for tparams */
-#define DMA_THREAD_RESERVE_NORM                (0x00 << 12) /* Def */
-#define DMA_THREAD_RESERVE_ONET                (0x01 << 12)
-#define DMA_THREAD_RESERVE_TWOT                (0x02 << 12)
-#define DMA_THREAD_RESERVE_THREET      (0x03 << 12)
-#define DMA_THREAD_FIFO_NONE           (0x00 << 14) /* Def */
-#define DMA_THREAD_FIFO_75             (0x01 << 14)
-#define DMA_THREAD_FIFO_25             (0x02 << 14)
-#define DMA_THREAD_FIFO_50             (0x03 << 14)
+#define DMA_THREAD_RESERVE_NORM   (0x00 << 12) /* Def */
+#define DMA_THREAD_RESERVE_ONET   (0x01 << 12)
+#define DMA_THREAD_RESERVE_TWOT   (0x02 << 12)
+#define DMA_THREAD_RESERVE_THREET (0x03 << 12)
+#define DMA_THREAD_FIFO_NONE      (0x00 << 14) /* Def */
+#define DMA_THREAD_FIFO_75        (0x01 << 14)
+#define DMA_THREAD_FIFO_25        (0x02 << 14)
+#define DMA_THREAD_FIFO_50        (0x03 << 14)
 
 /* Chaining modes*/
 #ifndef CONFIG_ARCH_OMAP1
@@ -358,6 +394,11 @@ enum omap_dma_burst_mode {
        OMAP_DMA_DATA_BURST_16,
 };
 
+enum end_type {
+       LITTLE_ENDIAN = 0,
+       BIG_ENDIAN
+};
+
 enum omap_dma_color_mode {
        OMAP_DMA_COLOR_DIS = 0,
        OMAP_DMA_CONSTANT_FILL,
@@ -450,22 +491,24 @@ extern int omap_get_dma_src_addr_counter(int lch);
 extern void omap_clear_dma(int lch);
 extern int omap_dma_running(void);
 extern void omap_dma_set_global_params(int arb_rate, int max_fifo_depth,
-                                      int tparams);
+                                       int tparams);
 extern int omap_dma_set_prio_lch(int lch, unsigned char read_prio,
-                                unsigned char write_prio);
+                               unsigned char write_prio);
+extern void omap_set_dma_dst_endian_type(int lch, enum end_type etype);
+extern void omap_set_dma_src_endian_type(int lch, enum end_type etype);
+extern int omap_get_dma_index(int lch, int *ei, int *fi);
 
 /* Chaining APIs */
 #ifndef CONFIG_ARCH_OMAP1
 extern int omap_request_dma_chain(int dev_id, const char *dev_name,
-                                 void (*callback) (int chain_id, u16 ch_status,
-                                                   void *data),
-                                 int *chain_id, int no_of_chans,
-                                 int chain_mode,
-                                 struct omap_dma_channel_params params);
+                               void (*callback) (int chain_id, u16 ch_status,
+                                                       void *data),
+                               int *chain_id, int no_of_chans, int chain_mode,
+                               struct omap_dma_channel_params params);
 extern int omap_free_dma_chain(int chain_id);
 extern int omap_dma_chain_a_transfer(int chain_id, int src_start,
-                                    int dest_start, int elem_count,
-                                    int frame_count, void *callbk_data);
+                                       int dest_start, int elem_count,
+                                       int frame_count, void *callbk_data);
 extern int omap_start_dma_chain_transfers(int chain_id);
 extern int omap_stop_dma_chain_transfers(int chain_id);
 extern int omap_get_dma_chain_index(int chain_id, int *ei, int *fi);