drivers/video/omap/rfbi.c

   1 /*
   2  * OMAP2 Remote Frame Buffer Interface support
   3  *
   4  * Copyright (C) 2005 Nokia Corporation
   5  * Author: Juha Yrj�l� <juha.yrjola@nokia.com>
   6  *         Imre Deak <imre.deak@nokia.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2 of the License, or (at your
  11  * option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License along
  19  * with this program; if not, write to the Free Software Foundation, Inc.,
  20  * 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  21  */
  22 #include <linux/module.h>
  23 #include <linux/delay.h>
  24 #include <linux/i2c.h>
  25 #include <linux/err.h>
  26 #include <linux/interrupt.h>
  27 #include <linux/clk.h>
  28 #include <linux/io.h>
  29
  30 #include <mach/omapfb.h>
  31
  32 #include "dispc.h"
  33
  34 /* To work around an RFBI transfer rate limitation */
  35 #define OMAP_RFBI_RATE_LIMIT    1
  36
  37 #define RFBI_BASE               0x48050800
  38 #define RFBI_REVISION           0x0000
  39 #define RFBI_SYSCONFIG          0x0010
  40 #define RFBI_SYSSTATUS          0x0014
  41 #define RFBI_CONTROL            0x0040
  42 #define RFBI_PIXEL_CNT          0x0044
  43 #define RFBI_LINE_NUMBER        0x0048
  44 #define RFBI_CMD                0x004c
  45 #define RFBI_PARAM              0x0050
  46 #define RFBI_DATA               0x0054
  47 #define RFBI_READ               0x0058
  48 #define RFBI_STATUS             0x005c
  49 #define RFBI_CONFIG0            0x0060
  50 #define RFBI_ONOFF_TIME0        0x0064
  51 #define RFBI_CYCLE_TIME0        0x0068
  52 #define RFBI_DATA_CYCLE1_0      0x006c
  53 #define RFBI_DATA_CYCLE2_0      0x0070
  54 #define RFBI_DATA_CYCLE3_0      0x0074
  55 #define RFBI_VSYNC_WIDTH        0x0090
  56 #define RFBI_HSYNC_WIDTH        0x0094
  57
  58 #define DISPC_BASE              0x48050400
  59 #define DISPC_CONTROL           0x0040
  60 #define DISPC_IRQ_FRAMEMASK     0x0001
  61
  62 static struct {
  63         void __iomem    *base;
  64         void            (*lcdc_callback)(void *data);
  65         void            *lcdc_callback_data;
  66         unsigned long   l4_khz;
  67         int             bits_per_cycle;
  68         struct omapfb_device *fbdev;
  69         struct clk      *dss_ick;
  70         struct clk      *dss1_fck;
  71         unsigned        tearsync_pin_cnt;
  72         unsigned        tearsync_mode;
  73 } rfbi;
  74
  75 static inline void rfbi_write_reg(int idx, u32 val)
  76 {
  77         __raw_writel(val, rfbi.base + idx);
  78 }
  79
  80 static inline u32 rfbi_read_reg(int idx)
  81 {
  82         return __raw_readl(rfbi.base + idx);
  83 }
  84
  85 static int rfbi_get_clocks(void)
  86 {
  87         if (IS_ERR((rfbi.dss_ick = clk_get(rfbi.fbdev->dev, "dss_ick")))) {
  88                 dev_err(rfbi.fbdev->dev, "can't get dss_ick\n");
  89                 return PTR_ERR(rfbi.dss_ick);
  90         }
  91
  92         if (IS_ERR((rfbi.dss1_fck = clk_get(rfbi.fbdev->dev, "dss1_fck")))) {
  93                 dev_err(rfbi.fbdev->dev, "can't get dss1_fck\n");
  94                 clk_put(rfbi.dss_ick);
  95                 return PTR_ERR(rfbi.dss1_fck);
  96         }
  97
  98         return 0;
  99 }
 100
 101 static void rfbi_put_clocks(void)
 102 {
 103         clk_put(rfbi.dss1_fck);
 104         clk_put(rfbi.dss_ick);
 105 }
 106
 107 static void rfbi_enable_clocks(int enable)
 108 {
 109         if (enable) {
 110                 clk_enable(rfbi.dss_ick);
 111                 clk_enable(rfbi.dss1_fck);
 112         } else {
 113                 clk_disable(rfbi.dss1_fck);
 114                 clk_disable(rfbi.dss_ick);
 115         }
 116 }
 117
 118
 119 #ifdef VERBOSE
 120 static void rfbi_print_timings(void)
 121 {
 122         u32 l;
 123         u32 time;
 124
 125         l = rfbi_read_reg(RFBI_CONFIG0);
 126         time = 1000000000 / rfbi.l4_khz;
 127         if (l & (1 << 4))
 128                 time *= 2;
 129
 130         dev_dbg(rfbi.fbdev->dev, "Tick time %u ps\n", time);
 131         l = rfbi_read_reg(RFBI_ONOFF_TIME0);
 132         dev_dbg(rfbi.fbdev->dev,
 133                 "CSONTIME %d, CSOFFTIME %d, WEONTIME %d, WEOFFTIME %d, "
 134                 "REONTIME %d, REOFFTIME %d\n",
 135                 l & 0x0f, (l >> 4) & 0x3f, (l >> 10) & 0x0f, (l >> 14) & 0x3f,
 136                 (l >> 20) & 0x0f, (l >> 24) & 0x3f);
 137
 138         l = rfbi_read_reg(RFBI_CYCLE_TIME0);
 139         dev_dbg(rfbi.fbdev->dev,
 140                 "WECYCLETIME %d, RECYCLETIME %d, CSPULSEWIDTH %d, "
 141                 "ACCESSTIME %d\n",
 142                 (l & 0x3f), (l >> 6) & 0x3f, (l >> 12) & 0x3f,
 143                 (l >> 22) & 0x3f);
 144 }
 145 #else
 146 static void rfbi_print_timings(void) {}
 147 #endif
 148
 149 static void rfbi_set_timings(const struct extif_timings *t)
 150 {
 151         u32 l;
 152
 153         BUG_ON(!t->converted);
 154
 155         rfbi_enable_clocks(1);
 156         rfbi_write_reg(RFBI_ONOFF_TIME0, t->tim[0]);
 157         rfbi_write_reg(RFBI_CYCLE_TIME0, t->tim[1]);
 158
 159         l = rfbi_read_reg(RFBI_CONFIG0);
 160         l &= ~(1 << 4);
 161         l |= (t->tim[2] ? 1 : 0) << 4;
 162         rfbi_write_reg(RFBI_CONFIG0, l);
 163
 164         rfbi_print_timings();
 165         rfbi_enable_clocks(0);
 166 }
 167
 168 static void rfbi_get_clk_info(u32 *clk_period, u32 *max_clk_div)
 169 {
 170         *clk_period = 1000000000 / rfbi.l4_khz;
 171         *max_clk_div = 2;
 172 }
 173
 174 static int ps_to_rfbi_ticks(int time, int div)
 175 {
 176         unsigned long tick_ps;
 177         int ret;
 178
 179         /* Calculate in picosecs to yield more exact results */
 180         tick_ps = 1000000000 / (rfbi.l4_khz) * div;
 181
 182         ret = (time + tick_ps - 1) / tick_ps;
 183
 184         return ret;
 185 }
 186
 187 #ifdef OMAP_RFBI_RATE_LIMIT
 188 static unsigned long rfbi_get_max_tx_rate(void)
 189 {
 190         unsigned long   l4_rate, dss1_rate;
 191         int             min_l4_ticks = 0;
 192         int             i;
 193
 194         /* According to TI this can't be calculated so make the
 195          * adjustments for a couple of known frequencies and warn for
 196          * others.
 197          */
 198         static const struct {
 199                 unsigned long l4_clk;           /* HZ */
 200                 unsigned long dss1_clk;         /* HZ */
 201                 unsigned long min_l4_ticks;
 202         } ftab[] = {
 203                 { 55,   132,    7, },           /* 7.86 MPix/s */
 204                 { 110,  110,    12, },          /* 9.16 MPix/s */
 205                 { 110,  132,    10, },          /* 11   Mpix/s */
 206                 { 120,  120,    10, },          /* 12   Mpix/s */
 207                 { 133,  133,    10, },          /* 13.3 Mpix/s */
 208         };
 209
 210         l4_rate = rfbi.l4_khz / 1000;
 211         dss1_rate = clk_get_rate(rfbi.dss1_fck) / 1000000;
 212
 213         for (i = 0; i < ARRAY_SIZE(ftab); i++) {
 214                 /* Use a window instead of an exact match, to account
 215                  * for different DPLL multiplier / divider pairs.
 216                  */
 217                 if (abs(ftab[i].l4_clk - l4_rate) < 3 &&
 218                     abs(ftab[i].dss1_clk - dss1_rate) < 3) {
 219                         min_l4_ticks = ftab[i].min_l4_ticks;
 220                         break;
 221                 }
 222         }
 223         if (i == ARRAY_SIZE(ftab)) {
 224                 /* Can't be sure, return anyway the maximum not
 225                  * rate-limited. This might cause a problem only for the
 226                  * tearing synchronisation.
 227                  */
 228                 dev_err(rfbi.fbdev->dev,
 229                         "can't determine maximum RFBI transfer rate\n");
 230                 return rfbi.l4_khz * 1000;
 231         }
 232         return rfbi.l4_khz * 1000 / min_l4_ticks;
 233 }
 234 #else
 235 static int rfbi_get_max_tx_rate(void)
 236 {
 237         return rfbi.l4_khz * 1000;
 238 }
 239 #endif
 240
 241
 242 static int rfbi_convert_timings(struct extif_timings *t)
 243 {
 244         u32 l;
 245         int reon, reoff, weon, weoff, cson, csoff, cs_pulse;
 246         int actim, recyc, wecyc;
 247         int div = t->clk_div;
 248
 249         if (div <= 0 || div > 2)
 250                 return -1;
 251
 252         /* Make sure that after conversion it still holds that:
 253          * weoff > weon, reoff > reon, recyc >= reoff, wecyc >= weoff,
 254          * csoff > cson, csoff >= max(weoff, reoff), actim > reon
 255          */
 256         weon = ps_to_rfbi_ticks(t->we_on_time, div);
 257         weoff = ps_to_rfbi_ticks(t->we_off_time, div);
 258         if (weoff <= weon)
 259                 weoff = weon + 1;
 260         if (weon > 0x0f)
 261                 return -1;
 262         if (weoff > 0x3f)
 263                 return -1;
 264
 265         reon = ps_to_rfbi_ticks(t->re_on_time, div);
 266         reoff = ps_to_rfbi_ticks(t->re_off_time, div);
 267         if (reoff <= reon)
 268                 reoff = reon + 1;
 269         if (reon > 0x0f)
 270                 return -1;
 271         if (reoff > 0x3f)
 272                 return -1;
 273
 274         cson = ps_to_rfbi_ticks(t->cs_on_time, div);
 275         csoff = ps_to_rfbi_ticks(t->cs_off_time, div);
 276         if (csoff <= cson)
 277                 csoff = cson + 1;
 278         if (csoff < max(weoff, reoff))
 279                 csoff = max(weoff, reoff);
 280         if (cson > 0x0f)
 281                 return -1;
 282         if (csoff > 0x3f)
 283                 return -1;
 284
 285         l =  cson;
 286         l |= csoff << 4;
 287         l |= weon  << 10;
 288         l |= weoff << 14;
 289         l |= reon  << 20;
 290         l |= reoff << 24;
 291
 292         t->tim[0] = l;
 293
 294         actim = ps_to_rfbi_ticks(t->access_time, div);
 295         if (actim <= reon)
 296                 actim = reon + 1;
 297         if (actim > 0x3f)
 298                 return -1;
 299
 300         wecyc = ps_to_rfbi_ticks(t->we_cycle_time, div);
 301         if (wecyc < weoff)
 302                 wecyc = weoff;
 303         if (wecyc > 0x3f)
 304                 return -1;
 305
 306         recyc = ps_to_rfbi_ticks(t->re_cycle_time, div);
 307         if (recyc < reoff)
 308                 recyc = reoff;
 309         if (recyc > 0x3f)
 310                 return -1;
 311
 312         cs_pulse = ps_to_rfbi_ticks(t->cs_pulse_width, div);
 313         if (cs_pulse > 0x3f)
 314                 return -1;
 315
 316         l =  wecyc;
 317         l |= recyc    << 6;
 318         l |= cs_pulse << 12;
 319         l |= actim    << 22;
 320
 321         t->tim[1] = l;
 322
 323         t->tim[2] = div - 1;
 324
 325         t->converted = 1;
 326
 327         return 0;
 328 }
 329
 330 static int rfbi_setup_tearsync(unsigned pin_cnt,
 331                                unsigned hs_pulse_time, unsigned vs_pulse_time,
 332                                int hs_pol_inv, int vs_pol_inv, int extif_div)
 333 {
 334         int hs, vs;
 335         int min;
 336         u32 l;
 337
 338         if (pin_cnt != 1 && pin_cnt != 2)
 339                 return -EINVAL;
 340
 341         hs = ps_to_rfbi_ticks(hs_pulse_time, 1);
 342         vs = ps_to_rfbi_ticks(vs_pulse_time, 1);
 343         if (hs < 2)
 344                 return -EDOM;
 345         if (pin_cnt == 2)
 346                 min = 2;
 347         else
 348                 min = 4;
 349         if (vs < min)
 350                 return -EDOM;
 351         if (vs == hs)
 352                 return -EINVAL;
 353         rfbi.tearsync_pin_cnt = pin_cnt;
 354         dev_dbg(rfbi.fbdev->dev,
 355                 "setup_tearsync: pins %d hs %d vs %d hs_inv %d vs_inv %d\n",
 356                 pin_cnt, hs, vs, hs_pol_inv, vs_pol_inv);
 357
 358         rfbi_enable_clocks(1);
 359         rfbi_write_reg(RFBI_HSYNC_WIDTH, hs);
 360         rfbi_write_reg(RFBI_VSYNC_WIDTH, vs);
 361
 362         l = rfbi_read_reg(RFBI_CONFIG0);
 363         if (hs_pol_inv)
 364                 l &= ~(1 << 21);
 365         else
 366                 l |= 1 << 21;
 367         if (vs_pol_inv)
 368                 l &= ~(1 << 20);
 369         else
 370                 l |= 1 << 20;
 371         rfbi_enable_clocks(0);
 372
 373         return 0;
 374 }
 375
 376 static int rfbi_enable_tearsync(int enable, unsigned line)
 377 {
 378         u32 l;
 379
 380         dev_dbg(rfbi.fbdev->dev, "tearsync %d line %d mode %d\n",
 381                 enable, line, rfbi.tearsync_mode);
 382         if (line > (1 << 11) - 1)
 383                 return -EINVAL;
 384
 385         rfbi_enable_clocks(1);
 386         l = rfbi_read_reg(RFBI_CONFIG0);
 387         l &= ~(0x3 << 2);
 388         if (enable) {
 389                 rfbi.tearsync_mode = rfbi.tearsync_pin_cnt;
 390                 l |= rfbi.tearsync_mode << 2;
 391         } else
 392                 rfbi.tearsync_mode = 0;
 393         rfbi_write_reg(RFBI_CONFIG0, l);
 394         rfbi_write_reg(RFBI_LINE_NUMBER, line);
 395         rfbi_enable_clocks(0);
 396
 397         return 0;
 398 }
 399
 400 static void rfbi_write_command(const void *buf, unsigned int len)
 401 {
 402         rfbi_enable_clocks(1);
 403         if (rfbi.bits_per_cycle == 16) {
 404                 const u16 *w = buf;
 405                 BUG_ON(len & 1);
 406                 for (; len; len -= 2)
 407                         rfbi_write_reg(RFBI_CMD, *w++);
 408         } else {
 409                 const u8 *b = buf;
 410                 BUG_ON(rfbi.bits_per_cycle != 8);
 411                 for (; len; len--)
 412                         rfbi_write_reg(RFBI_CMD, *b++);
 413         }
 414         rfbi_enable_clocks(0);
 415 }
 416
 417 static void rfbi_read_data(void *buf, unsigned int len)
 418 {
 419         rfbi_enable_clocks(1);
 420         if (rfbi.bits_per_cycle == 16) {
 421                 u16 *w = buf;
 422                 BUG_ON(len & ~1);
 423                 for (; len; len -= 2) {
 424                         rfbi_write_reg(RFBI_READ, 0);
 425                         *w++ = rfbi_read_reg(RFBI_READ);
 426                 }
 427         } else {
 428                 u8 *b = buf;
 429                 BUG_ON(rfbi.bits_per_cycle != 8);
 430                 for (; len; len--) {
 431                         rfbi_write_reg(RFBI_READ, 0);
 432                         *b++ = rfbi_read_reg(RFBI_READ);
 433                 }
 434         }
 435         rfbi_enable_clocks(0);
 436 }
 437
 438 static void rfbi_write_data(const void *buf, unsigned int len)
 439 {
 440         rfbi_enable_clocks(1);
 441         if (rfbi.bits_per_cycle == 16) {
 442                 const u16 *w = buf;
 443                 BUG_ON(len & 1);
 444                 for (; len; len -= 2)
 445                         rfbi_write_reg(RFBI_PARAM, *w++);
 446         } else {
 447                 const u8 *b = buf;
 448                 BUG_ON(rfbi.bits_per_cycle != 8);
 449                 for (; len; len--)
 450                         rfbi_write_reg(RFBI_PARAM, *b++);
 451         }
 452         rfbi_enable_clocks(0);
 453 }
 454
 455 static void rfbi_transfer_area(int width, int height,
 456                                 void (callback)(void * data), void *data)
 457 {
 458         u32 w;
 459
 460         BUG_ON(callback == NULL);
 461
 462         rfbi_enable_clocks(1);
 463         omap_dispc_set_lcd_size(width, height);
 464
 465         rfbi.lcdc_callback = callback;
 466         rfbi.lcdc_callback_data = data;
 467
 468         rfbi_write_reg(RFBI_PIXEL_CNT, width * height);
 469
 470         w = rfbi_read_reg(RFBI_CONTROL);
 471         w |= 1;                         /* enable */
 472         if (!rfbi.tearsync_mode)
 473                 w |= 1 << 4;            /* internal trigger, reset by HW */
 474         rfbi_write_reg(RFBI_CONTROL, w);
 475
 476         omap_dispc_enable_lcd_out(1);
 477 }
 478
 479 static inline void _stop_transfer(void)
 480 {
 481         u32 w;
 482
 483         w = rfbi_read_reg(RFBI_CONTROL);
 484         rfbi_write_reg(RFBI_CONTROL, w & ~(1 << 0));
 485         rfbi_enable_clocks(0);
 486 }
 487
 488 static void rfbi_dma_callback(void *data)
 489 {
 490         _stop_transfer();
 491         rfbi.lcdc_callback(rfbi.lcdc_callback_data);
 492 }
 493
 494 static void rfbi_set_bits_per_cycle(int bpc)
 495 {
 496         u32 l;
 497
 498         rfbi_enable_clocks(1);
 499         l = rfbi_read_reg(RFBI_CONFIG0);
 500         l &= ~(0x03 << 0);
 501
 502         switch (bpc) {
 503         case 8:
 504                 break;
 505         case 16:
 506                 l |= 3;
 507                 break;
 508         default:
 509                 BUG();
 510         }
 511         rfbi_write_reg(RFBI_CONFIG0, l);
 512         rfbi.bits_per_cycle = bpc;
 513         rfbi_enable_clocks(0);
 514 }
 515
 516 static int rfbi_init(struct omapfb_device *fbdev)
 517 {
 518         u32 l;
 519         int r;
 520
 521         rfbi.fbdev = fbdev;
 522         rfbi.base = ioremap(RFBI_BASE, SZ_1K);
 523         if (!rfbi.base) {
 524                 dev_err(fbdev->dev, "can't ioremap RFBI\n");
 525                 return -ENOMEM;
 526         }
 527
 528         if ((r = rfbi_get_clocks()) < 0)
 529                 return r;
 530         rfbi_enable_clocks(1);
 531
 532         rfbi.l4_khz = clk_get_rate(rfbi.dss_ick) / 1000;
 533
 534         /* Reset */
 535         rfbi_write_reg(RFBI_SYSCONFIG, 1 << 1);
 536         while (!(rfbi_read_reg(RFBI_SYSSTATUS) & (1 << 0)));
 537
 538         l = rfbi_read_reg(RFBI_SYSCONFIG);
 539         /* Enable autoidle and smart-idle */
 540         l |= (1 << 0) | (2 << 3);
 541         rfbi_write_reg(RFBI_SYSCONFIG, l);
 542
 543         /* 16-bit interface, ITE trigger mode, 16-bit data */
 544         l = (0x03 << 0) | (0x00 << 2) | (0x01 << 5) | (0x02 << 7);
 545         l |= (0 << 9) | (1 << 20) | (1 << 21);
 546         rfbi_write_reg(RFBI_CONFIG0, l);
 547
 548         rfbi_write_reg(RFBI_DATA_CYCLE1_0, 0x00000010);
 549
 550         l = rfbi_read_reg(RFBI_CONTROL);
 551         /* Select CS0, clear bypass mode */
 552         l = (0x01 << 2);
 553         rfbi_write_reg(RFBI_CONTROL, l);
 554
 555         if ((r = omap_dispc_request_irq(DISPC_IRQ_FRAMEMASK, rfbi_dma_callback,
 556                                         NULL)) < 0) {
 557                 dev_err(fbdev->dev, "can't get DISPC irq\n");
 558                 rfbi_enable_clocks(0);
 559                 return r;
 560         }
 561
 562         l = rfbi_read_reg(RFBI_REVISION);
 563         pr_info("omapfb: RFBI version %d.%d initialized\n",
 564                 (l >> 4) & 0x0f, l & 0x0f);
 565
 566         rfbi_enable_clocks(0);
 567
 568         return 0;
 569 }
 570
 571 static void rfbi_cleanup(void)
 572 {
 573         omap_dispc_free_irq(DISPC_IRQ_FRAMEMASK, rfbi_dma_callback, NULL);
 574         rfbi_put_clocks();
 575         iounmap(rfbi.base);
 576 }
 577
 578 const struct lcd_ctrl_extif omap2_ext_if = {
 579         .init                   = rfbi_init,
 580         .cleanup                = rfbi_cleanup,
 581         .get_clk_info           = rfbi_get_clk_info,
 582         .get_max_tx_rate        = rfbi_get_max_tx_rate,
 583         .set_bits_per_cycle     = rfbi_set_bits_per_cycle,
 584         .convert_timings        = rfbi_convert_timings,
 585         .set_timings            = rfbi_set_timings,
 586         .write_command          = rfbi_write_command,
 587         .read_data              = rfbi_read_data,
 588         .write_data             = rfbi_write_data,
 589         .transfer_area          = rfbi_transfer_area,
 590         .setup_tearsync         = rfbi_setup_tearsync,
 591         .enable_tearsync        = rfbi_enable_tearsync,
 592
 593         .max_transmit_size      = (u32) ~0,
 594 };
 595