drivers/usb/musb/plat_uds.c

   1 /*
   2  * MUSB OTG driver core code
   3  *
   4  * Copyright 2005 Mentor Graphics Corporation
   5  * Copyright (C) 2005-2006 by Texas Instruments
   6  * Copyright (C) 2006-2007 Nokia Corporation
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License
  10  * version 2 as published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but
  13  * WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15  * General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
  20  * 02110-1301 USA
  21  *
  22  * THIS SOFTWARE IS PROVIDED "AS IS" AND ANY EXPRESS OR IMPLIED
  23  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  24  * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  25  * NO EVENT SHALL THE AUTHORS BE LIABLE FOR ANY DIRECT, INDIRECT,
  26  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  27  * NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF
  28  * USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  29  * ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  31  * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  *
  33  */
  34
  35 /*
  36  * Inventra (Multipoint) Dual-Role Controller Driver for Linux.
  37  *
  38  * This consists of a Host Controller Driver (HCD) and a peripheral
  39  * controller driver implementing the "Gadget" API; OTG support is
  40  * in the works.  These are normal Linux-USB controller drivers which
  41  * use IRQs and have no dedicated thread.
  42  *
  43  * This version of the driver has only been used with products from
  44  * Texas Instruments.  Those products integrate the Inventra logic
  45  * with other DMA, IRQ, and bus modules, as well as other logic that
  46  * needs to be reflected in this driver.
  47  *
  48  *
  49  * NOTE:  the original Mentor code here was pretty much a collection
  50  * of mechanisms that don't seem to have been fully integrated/working
  51  * for *any* Linux kernel version.  This version aims at Linux 2.6.now,
  52  * Key open issues include:
  53  *
  54  *  - Lack of host-side transaction scheduling, for all transfer types.
  55  *    The hardware doesn't do it; instead, software must.
  56  *
  57  *    This is not an issue for OTG devices that don't support external
  58  *    hubs, but for more "normal" USB hosts it's a user issue that the
  59  *    "multipoint" support doesn't scale in the expected ways.  That
  60  *    includes DaVinci EVM in a common non-OTG mode.
  61  *
  62  *      * Control and bulk use dedicated endpoints, and there's as
  63  *        yet no mechanism to either (a) reclaim the hardware when
  64  *        peripherals are NAKing, which gets complicated with bulk
  65  *        endpoints, or (b) use more than a single bulk endpoint in
  66  *        each direction.
  67  *
  68  *        RESULT:  one device may be perceived as blocking another one.
  69  *
  70  *      * Interrupt and isochronous will dynamically allocate endpoint
  71  *        hardware, but (a) there's no record keeping for bandwidth;
  72  *        (b) in the common case that few endpoints are available, there
  73  *        is no mechanism to reuse endpoints to talk to multiple devices.
  74  *
  75  *        RESULT:  At one extreme, bandwidth can be overcommitted in
  76  *        some hardware configurations, no faults will be reported.
  77  *        At the other extreme, the bandwidth capabilities which do
  78  *        exist tend to be severely undercommitted.  You can't yet hook
  79  *        up both a keyboard and a mouse to an external USB hub.
  80  */
  81
  82 /*
  83  * This gets many kinds of configuration information:
  84  *      - Kconfig for everything user-configurable
  85  *      - <asm/arch/hdrc_cnf.h> for SOC or family details
  86  *      - platform_device for addressing, irq, and platform_data
  87  *      - platform_data is mostly for board-specific informarion
  88  *
  89  * Most of the conditional compilation will (someday) vanish.
  90  */
  91
  92 #include <linux/module.h>
  93 #include <linux/kernel.h>
  94 #include <linux/sched.h>
  95 #include <linux/slab.h>
  96 #include <linux/init.h>
  97 #include <linux/list.h>
  98 #include <linux/kobject.h>
  99 #include <linux/platform_device.h>
 100
 101 #include <asm/io.h>
 102
 103 #ifdef  CONFIG_ARM
 104 #include <asm/arch/hardware.h>
 105 #include <asm/arch/memory.h>
 106 #include <asm/mach-types.h>
 107 #endif
 108
 109 #include "musbdefs.h"
 110
 111
 112 #ifdef CONFIG_ARCH_DAVINCI
 113 #include "davinci.h"
 114 #endif
 115
 116
 117
 118 #if MUSB_DEBUG > 0
 119 unsigned debug = MUSB_DEBUG;
 120 module_param(debug, uint, 0);
 121 MODULE_PARM_DESC(debug, "initial debug message level");
 122
 123 #define MUSB_VERSION_SUFFIX     "/dbg"
 124 #else
 125
 126 const char *otg_state_string(struct musb *musb)
 127 {
 128         static char buf[8];
 129
 130         snprintf(buf, sizeof buf, "otg-%d", musb->xceiv.state);
 131         return buf;
 132 }
 133 #endif
 134
 135 #define DRIVER_AUTHOR "Mentor Graphics, Texas Instruments, Nokia"
 136 #define DRIVER_DESC "Inventra Dual-Role USB Controller Driver"
 137
 138 #define MUSB_VERSION_BASE "2.2a/db-0.5.2"
 139
 140 #ifndef MUSB_VERSION_SUFFIX
 141 #define MUSB_VERSION_SUFFIX     ""
 142 #endif
 143 #define MUSB_VERSION    MUSB_VERSION_BASE MUSB_VERSION_SUFFIX
 144
 145 #define DRIVER_INFO DRIVER_DESC ", v" MUSB_VERSION
 146
 147 const char musb_driver_name[] = "musb_hdrc";
 148
 149 MODULE_DESCRIPTION(DRIVER_INFO);
 150 MODULE_AUTHOR(DRIVER_AUTHOR);
 151 MODULE_LICENSE("GPL");
 152
 153
 154 /*-------------------------------------------------------------------------*/
 155
 156 static inline struct musb *dev_to_musb(struct device *dev)
 157 {
 158 #ifdef CONFIG_USB_MUSB_HDRC_HCD
 159         /* usbcore insists dev->driver_data is a "struct hcd *" */
 160         return hcd_to_musb(dev_get_drvdata(dev));
 161 #else
 162         return dev_get_drvdata(dev);
 163 #endif
 164 }
 165
 166 /*-------------------------------------------------------------------------*/
 167
 168 #ifndef CONFIG_USB_TUSB6010
 169 /*
 170  * Load an endpoint's FIFO
 171  */
 172 void musb_write_fifo(struct musb_hw_ep *hw_ep, u16 len, const u8 *src)
 173 {
 174         void __iomem *fifo = hw_ep->fifo;
 175
 176         prefetch((u8 *)src);
 177
 178         DBG(4, "%cX ep%d fifo %p count %d buf %p\n",
 179                         'T', hw_ep->epnum, fifo, len, src);
 180
 181         /* we can't assume unaligned reads work */
 182         if (likely((0x01 & (unsigned long) src) == 0)) {
 183                 u16     index = 0;
 184
 185                 /* best case is 32bit-aligned source address */
 186                 if ((0x02 & (unsigned long) src) == 0) {
 187                         if (len >= 4) {
 188                                 writesl(fifo, src + index, len >> 2);
 189                                 index += len & ~0x03;
 190                         }
 191                         if (len & 0x02) {
 192                                 musb_writew(fifo, 0, *(u16*)&src[index]);
 193                                 index += 2;
 194                         }
 195                 } else {
 196                         if (len >= 2) {
 197                                 writesw(fifo, src + index, len >> 1);
 198                                 index += len & ~0x01;
 199                         }
 200                 }
 201                 if (len & 0x01)
 202                         musb_writeb(fifo, 0, src[index]);
 203         } else  {
 204                 /* byte aligned */
 205                 writesb(fifo, src, len);
 206         }
 207 }
 208
 209 /*
 210  * Unload an endpoint's FIFO
 211  */
 212 void musb_read_fifo(struct musb_hw_ep *hw_ep, u16 len, u8 *dst)
 213 {
 214         void __iomem *fifo = hw_ep->fifo;
 215
 216         DBG(4, "%cX ep%d fifo %p count %d buf %p\n",
 217                         'R', hw_ep->epnum, fifo, len, dst);
 218
 219         /* we can't assume unaligned writes work */
 220         if (likely((0x01 & (unsigned long) dst) == 0)) {
 221                 u16     index = 0;
 222
 223                 /* best case is 32bit-aligned destination address */
 224                 if ((0x02 & (unsigned long) dst) == 0) {
 225                         if (len >= 4) {
 226                                 readsl(fifo, dst, len >> 2);
 227                                 index = len & ~0x03;
 228                         }
 229                         if (len & 0x02) {
 230                                 *(u16*)&dst[index] = musb_readw(fifo, 0);
 231                                 index += 2;
 232                         }
 233                 } else {
 234                         if (len >= 2) {
 235                                 readsw(fifo, dst, len >> 1);
 236                                 index = len & ~0x01;
 237                         }
 238                 }
 239                 if (len & 0x01)
 240                         dst[index] = musb_readb(fifo, 0);
 241         } else  {
 242                 /* byte aligned */
 243                 readsb(fifo, dst, len);
 244         }
 245 }
 246
 247 #endif  /* normal PIO */
 248
 249
 250 /*-------------------------------------------------------------------------*/
 251
 252 /* for high speed test mode; see USB 2.0 spec 7.1.20 */
 253 static const u8 musb_test_packet[53] = {
 254         /* implicit SYNC then DATA0 to start */
 255
 256         /* JKJKJKJK x9 */
 257         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
 258         /* JJKKJJKK x8 */
 259         0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa, 0xaa,
 260         /* JJJJKKKK x8 */
 261         0xee, 0xee, 0xee, 0xee, 0xee, 0xee, 0xee, 0xee,
 262         /* JJJJJJJKKKKKKK x8 */
 263         0xfe, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff,
 264         /* JJJJJJJK x8 */
 265         0x7f, 0xbf, 0xdf, 0xef, 0xf7, 0xfb, 0xfd,
 266         /* JKKKKKKK x10, JK */
 267         0xfc, 0x7e, 0xbf, 0xdf, 0xef, 0xf7, 0xfb, 0xfd, 0x7e
 268
 269         /* implicit CRC16 then EOP to end */
 270 };
 271
 272 void musb_load_testpacket(struct musb *musb)
 273 {
 274         void __iomem    *regs = musb->endpoints[0].regs;
 275
 276         musb_ep_select(musb->mregs, 0);
 277         musb_write_fifo(musb->control_ep,
 278                         sizeof(musb_test_packet), musb_test_packet);
 279         musb_writew(regs, MUSB_CSR0, MUSB_CSR0_TXPKTRDY);
 280 }
 281
 282 /*-------------------------------------------------------------------------*/
 283
 284 #ifdef  CONFIG_USB_MUSB_OTG
 285
 286 /*
 287  * See also USB_OTG_1-3.pdf 6.6.5 Timers
 288  * REVISIT: Are the other timers done in the hardware?
 289  */
 290 #define TB_ASE0_BRST            100     /* Min 3.125 ms */
 291
 292 /*
 293  * Handles OTG hnp timeouts, such as b_ase0_brst
 294  */
 295 void musb_otg_timer_func(unsigned long data)
 296 {
 297         struct musb     *musb = (struct musb *)data;
 298         unsigned long   flags;
 299
 300         spin_lock_irqsave(&musb->lock, flags);
 301         if (musb->xceiv.state == OTG_STATE_B_WAIT_ACON) {
 302                 DBG(1, "HNP: B_WAIT_ACON timeout, going back to B_PERIPHERAL\n");
 303                 musb_g_disconnect(musb);
 304                 musb->xceiv.state = OTG_STATE_B_PERIPHERAL;
 305                 musb->is_active = 0;
 306         }
 307         spin_unlock_irqrestore(&musb->lock, flags);
 308 }
 309
 310 static DEFINE_TIMER(musb_otg_timer, musb_otg_timer_func, 0, 0);
 311
 312 /*
 313  * Stops the B-device HNP state. Caller must take care of locking.
 314  */
 315 void musb_hnp_stop(struct musb *musb)
 316 {
 317         struct usb_hcd  *hcd = musb_to_hcd(musb);
 318         void __iomem    *mbase = musb->mregs;
 319         u8      reg;
 320
 321         switch (musb->xceiv.state) {
 322         case OTG_STATE_A_PERIPHERAL:
 323         case OTG_STATE_A_WAIT_VFALL:
 324                 DBG(1, "HNP: Switching back to A-host\n");
 325                 musb_g_disconnect(musb);
 326                 musb_root_disconnect(musb);
 327                 musb->xceiv.state = OTG_STATE_A_IDLE;
 328                 musb->is_active = 0;
 329                 break;
 330         case OTG_STATE_B_HOST:
 331                 DBG(1, "HNP: Disabling HR\n");
 332                 hcd->self.is_b_host = 0;
 333                 musb->xceiv.state = OTG_STATE_B_PERIPHERAL;
 334                 reg = musb_readb(mbase, MUSB_POWER);
 335                 reg |= MUSB_POWER_SUSPENDM;
 336                 musb_writeb(mbase, MUSB_POWER, reg);
 337                 /* REVISIT: Start SESSION_REQUEST here? */
 338                 break;
 339         default:
 340                 DBG(1, "HNP: Stopping in unknown state %s\n",
 341                         otg_state_string(musb));
 342         }
 343 }
 344
 345 #endif
 346
 347 /*
 348  * Interrupt Service Routine to record USB "global" interrupts.
 349  * Since these do not happen often and signify things of
 350  * paramount importance, it seems OK to check them individually;
 351  * the order of the tests is specified in the manual
 352  *
 353  * @param musb instance pointer
 354  * @param int_usb register contents
 355  * @param devctl
 356  * @param power
 357  */
 358
 359 #define STAGE0_MASK (MUSB_INTR_RESUME | MUSB_INTR_SESSREQ \
 360                 | MUSB_INTR_VBUSERROR | MUSB_INTR_CONNECT \
 361                 | MUSB_INTR_RESET )
 362
 363 static irqreturn_t musb_stage0_irq(struct musb * musb, u8 int_usb,
 364                                 u8 devctl, u8 power)
 365 {
 366         irqreturn_t handled = IRQ_NONE;
 367 #ifdef CONFIG_USB_MUSB_HDRC_HCD
 368         void __iomem *mbase = musb->mregs;
 369 #endif
 370
 371         DBG(3, "<== Power=%02x, DevCtl=%02x, int_usb=0x%x\n", power, devctl,
 372                 int_usb);
 373
 374         /* in host mode, the peripheral may issue remote wakeup.
 375          * in peripheral mode, the host may resume the link.
 376          * spurious RESUME irqs happen too, paired with SUSPEND.
 377          */
 378         if (int_usb & MUSB_INTR_RESUME) {
 379                 handled = IRQ_HANDLED;
 380                 DBG(3, "RESUME (%s)\n", otg_state_string(musb));
 381
 382                 if (devctl & MUSB_DEVCTL_HM) {
 383 #ifdef CONFIG_USB_MUSB_HDRC_HCD
 384                         switch (musb->xceiv.state) {
 385                         case OTG_STATE_A_SUSPEND:
 386                                 /* remote wakeup?  later, GetPortStatus
 387                                  * will stop RESUME signaling
 388                                  */
 389
 390                                 if (power & MUSB_POWER_SUSPENDM) {
 391                                         /* spurious */
 392                                         musb->int_usb &= ~MUSB_INTR_SUSPEND;
 393                                         DBG(2, "Spurious SUSPENDM\n");
 394                                         break;
 395                                 }
 396
 397                                 power &= ~MUSB_POWER_SUSPENDM;
 398                                 musb_writeb(mbase, MUSB_POWER,
 399                                                 power | MUSB_POWER_RESUME);
 400
 401                                 musb->port1_status |=
 402                                                 (USB_PORT_STAT_C_SUSPEND << 16)
 403                                                 | MUSB_PORT_STAT_RESUME;
 404                                 musb->rh_timer = jiffies
 405                                                 + msecs_to_jiffies(20);
 406
 407                                 musb->xceiv.state = OTG_STATE_A_HOST;
 408                                 musb->is_active = 1;
 409                                 usb_hcd_resume_root_hub(musb_to_hcd(musb));
 410                                 break;
 411                         case OTG_STATE_B_WAIT_ACON:
 412                                 musb->xceiv.state = OTG_STATE_B_PERIPHERAL;
 413                                 musb->is_active = 1;
 414                                 MUSB_DEV_MODE(musb);
 415                                 break;
 416                         default:
 417                                 WARN("bogus %s RESUME (%s)\n",
 418                                         "host",
 419                                         otg_state_string(musb));
 420                         }
 421 #endif
 422                 } else {
 423                         switch (musb->xceiv.state) {
 424 #ifdef CONFIG_USB_MUSB_HDRC_HCD
 425                         case OTG_STATE_A_SUSPEND:
 426                                 /* possibly DISCONNECT is upcoming */
 427                                 musb->xceiv.state = OTG_STATE_A_HOST;
 428                                 usb_hcd_resume_root_hub(musb_to_hcd(musb));
 429                                 break;
 430 #endif
 431 #ifdef CONFIG_USB_GADGET_MUSB_HDRC
 432                         case OTG_STATE_B_WAIT_ACON:
 433                         case OTG_STATE_B_PERIPHERAL:
 434                                 /* disconnect while suspended?  we may
 435                                  * not get a disconnect irq...
 436                                  */
 437                                 if ((devctl & MUSB_DEVCTL_VBUS)
 438                                                 != (3 << MUSB_DEVCTL_VBUS_SHIFT)) {
 439                                         musb->int_usb |= MUSB_INTR_DISCONNECT;
 440                                         musb->int_usb &= ~MUSB_INTR_SUSPEND;
 441                                         break;
 442                                 }
 443                                 musb_g_resume(musb);
 444                                 break;
 445                         case OTG_STATE_B_IDLE:
 446                                 musb->int_usb &= ~MUSB_INTR_SUSPEND;
 447                                 break;
 448 #endif
 449                         default:
 450                                 WARN("bogus %s RESUME (%s)\n",
 451                                         "peripheral",
 452                                         otg_state_string(musb));
 453                         }
 454                 }
 455         }
 456
 457 #ifdef CONFIG_USB_MUSB_HDRC_HCD
 458         /* see manual for the order of the tests */
 459         if (int_usb & MUSB_INTR_SESSREQ) {
 460                 DBG(1, "SESSION_REQUEST (%s)\n", otg_state_string(musb));
 461
 462                 /* IRQ arrives from ID pin sense or (later, if VBUS power
 463                  * is removed) SRP.  responses are time critical:
 464                  *  - turn on VBUS (with silicon-specific mechanism)
 465                  *  - go through A_WAIT_VRISE
 466                  *  - ... to A_WAIT_BCON.
 467                  * a_wait_vrise_tmout triggers VBUS_ERROR transitions
 468                  */
 469                 musb_writeb(mbase, MUSB_DEVCTL, MUSB_DEVCTL_SESSION);
 470                 musb->ep0_stage = MUSB_EP0_START;
 471                 musb->xceiv.state = OTG_STATE_A_IDLE;
 472                 MUSB_HST_MODE(musb);
 473                 musb_set_vbus(musb, 1);
 474
 475                 handled = IRQ_HANDLED;
 476         }
 477
 478         if (int_usb & MUSB_INTR_VBUSERROR) {
 479                 int     ignore = 0;
 480
 481                 /* During connection as an A-Device, we may see a short
 482                  * current spikes causing voltage drop, because of cable
 483                  * and peripheral capacitance combined with vbus draw.
 484                  * (So: less common with truly self-powered devices, where
 485                  * vbus doesn't act like a power supply.)
 486                  *
 487                  * Such spikes are short; usually less than ~500 usec, max
 488                  * of ~2 msec.  That is, they're not sustained overcurrent
 489                  * errors, though they're reported using VBUSERROR irqs.
 490                  *
 491                  * Workarounds:  (a) hardware: use self powered devices.
 492                  * (b) software:  ignore non-repeated VBUS errors.
 493                  *
 494                  * REVISIT:  do delays from lots of DEBUG_KERNEL checks
 495                  * make trouble here, keeping VBUS < 4.4V ?
 496                  */
 497                 switch (musb->xceiv.state) {
 498                 case OTG_STATE_A_HOST:
 499                         /* recovery is dicey once we've gotten past the
 500                          * initial stages of enumeration, but if VBUS
 501                          * stayed ok at the other end of the link, and
 502                          * another reset is due (at least for high speed,
 503                          * to redo the chirp etc), it might work OK...
 504                          */
 505                 case OTG_STATE_A_WAIT_BCON:
 506                 case OTG_STATE_A_WAIT_VRISE:
 507                         if (musb->vbuserr_retry) {
 508                                 musb->vbuserr_retry--;
 509                                 ignore = 1;
 510                                 devctl |= MUSB_DEVCTL_SESSION;
 511                                 musb_writeb(mbase, MUSB_DEVCTL, devctl);
 512                         } else {
 513                                 musb->port1_status |=
 514                                           (1 << USB_PORT_FEAT_OVER_CURRENT)
 515                                         | (1 << USB_PORT_FEAT_C_OVER_CURRENT);
 516                         }
 517                         break;
 518                 default:
 519                         break;
 520                 }
 521
 522                 DBG(1, "VBUS_ERROR in %s (%02x, %s), retry #%d, port1 %08x\n",
 523                                 otg_state_string(musb),
 524                                 devctl,
 525                                 ({ char *s;
 526                                 switch (devctl & MUSB_DEVCTL_VBUS) {
 527                                 case 0 << MUSB_DEVCTL_VBUS_SHIFT:
 528                                         s = "<SessEnd"; break;
 529                                 case 1 << MUSB_DEVCTL_VBUS_SHIFT:
 530                                         s = "<AValid"; break;
 531                                 case 2 << MUSB_DEVCTL_VBUS_SHIFT:
 532                                         s = "<VBusValid"; break;
 533                                 //case 3 << MUSB_DEVCTL_VBUS_SHIFT:
 534                                 default:
 535                                         s = "VALID"; break;
 536                                 }; s; }),
 537                                 VBUSERR_RETRY_COUNT - musb->vbuserr_retry,
 538                                 musb->port1_status);
 539
 540                 /* go through A_WAIT_VFALL then start a new session */
 541                 if (!ignore)
 542                         musb_set_vbus(musb, 0);
 543                 handled = IRQ_HANDLED;
 544         }
 545
 546         if (int_usb & MUSB_INTR_CONNECT) {
 547                 struct usb_hcd *hcd = musb_to_hcd(musb);
 548
 549                 handled = IRQ_HANDLED;
 550                 musb->is_active = 1;
 551                 set_bit(HCD_FLAG_SAW_IRQ, &hcd->flags);
 552
 553                 musb->ep0_stage = MUSB_EP0_START;
 554
 555 #ifdef CONFIG_USB_MUSB_OTG
 556                 /* flush endpoints when transitioning from Device Mode */
 557                 if (is_peripheral_active(musb)) {
 558                         // REVISIT HNP; just force disconnect
 559                 }
 560                 musb_writew(mbase, MUSB_INTRTXE, musb->epmask);
 561                 musb_writew(mbase, MUSB_INTRRXE, musb->epmask & 0xfffe);
 562                 musb_writeb(mbase, MUSB_INTRUSBE, 0xf7);
 563 #endif
 564                 musb->port1_status &= ~(USB_PORT_STAT_LOW_SPEED
 565                                         |USB_PORT_STAT_HIGH_SPEED
 566                                         |USB_PORT_STAT_ENABLE
 567                                         );
 568                 musb->port1_status |= USB_PORT_STAT_CONNECTION
 569                                         |(USB_PORT_STAT_C_CONNECTION << 16);
 570
 571                 /* high vs full speed is just a guess until after reset */
 572                 if (devctl & MUSB_DEVCTL_LSDEV)
 573                         musb->port1_status |= USB_PORT_STAT_LOW_SPEED;
 574
 575                 if (hcd->status_urb)
 576                         usb_hcd_poll_rh_status(hcd);
 577                 else
 578                         usb_hcd_resume_root_hub(hcd);
 579
 580                 MUSB_HST_MODE(musb);
 581
 582                 /* indicate new connection to OTG machine */
 583                 switch (musb->xceiv.state) {
 584                 case OTG_STATE_B_WAIT_ACON:
 585                         DBG(1, "HNP: Waiting to switch to b_host state\n");
 586                         musb->xceiv.state = OTG_STATE_B_HOST;
 587                         hcd->self.is_b_host = 1;
 588                         break;
 589                 default:
 590                         if ((devctl & MUSB_DEVCTL_VBUS)
 591                                         == (3 << MUSB_DEVCTL_VBUS_SHIFT)) {
 592                                 musb->xceiv.state = OTG_STATE_A_HOST;
 593                                 hcd->self.is_b_host = 0;
 594                         }
 595                         break;
 596                 }
 597                 DBG(1, "CONNECT (%s) devctl %02x\n",
 598                                 otg_state_string(musb), devctl);
 599         }
 600 #endif  /* CONFIG_USB_MUSB_HDRC_HCD */
 601
 602         /* mentor saves a bit: bus reset and babble share the same irq.
 603          * only host sees babble; only peripheral sees bus reset.
 604          */
 605         if (int_usb & MUSB_INTR_RESET) {
 606                 if (devctl & MUSB_DEVCTL_HM) {
 607                         /*
 608                          * Looks like non-HS BABBLE can be ignored, but
 609                          * HS BABBLE is an error condition. For HS the solution
 610                          * is to avoid babble in the first place and fix whatever
 611                          * causes BABBLE. When HS BABBLE happens we can only stop
 612                          * the session.
 613                          */
 614                         if (devctl & (MUSB_DEVCTL_FSDEV | MUSB_DEVCTL_LSDEV))
 615                                 DBG(1, "BABBLE devctl: %02x\n", devctl);
 616                         else {
 617                                 ERR("Stopping host session because of babble\n");
 618                                 musb_writeb(mbase, MUSB_DEVCTL, 0);
 619                         }
 620                 } else {
 621                         DBG(1, "BUS RESET\n");
 622
 623                         musb_g_reset(musb);
 624                         schedule_work(&musb->irq_work);
 625                 }
 626
 627                 handled = IRQ_HANDLED;
 628         }
 629
 630         return handled;
 631 }
 632
 633 /*
 634  * Interrupt Service Routine to record USB "global" interrupts.
 635  * Since these do not happen often and signify things of
 636  * paramount importance, it seems OK to check them individually;
 637  * the order of the tests is specified in the manual
 638  *
 639  * @param musb instance pointer
 640  * @param int_usb register contents
 641  * @param devctl
 642  * @param power
 643  */
 644 static irqreturn_t musb_stage2_irq(struct musb * musb, u8 int_usb,
 645                                 u8 devctl, u8 power)
 646 {
 647         irqreturn_t handled = IRQ_NONE;
 648
 649 #if 0
 650 /* REVISIT ... this would be for multiplexing periodic endpoints, or
 651  * supporting transfer phasing to prevent exceeding ISO bandwidth
 652  * limits of a given frame or microframe.
 653  *
 654  * It's not needed for peripheral side, which dedicates endpoints;
 655  * though it _might_ use SOF irqs for other purposes.
 656  *
 657  * And it's not currently needed for host side, which also dedicates
 658  * endpoints, relies on TX/RX interval registers, and isn't claimed
 659  * to support ISO transfers yet.
 660  */
 661         if (int_usb & MUSB_INTR_SOF) {
 662                 void __iomem *mbase = musb->mregs;
 663                 struct musb_hw_ep       *ep;
 664                 u8 epnum;
 665                 u16 frame;
 666
 667                 DBG(6, "START_OF_FRAME\n");
 668                 handled = IRQ_HANDLED;
 669
 670                 /* start any periodic Tx transfers waiting for current frame */
 671                 frame = musb_readw(mbase, MUSB_FRAME);
 672                 ep = musb->endpoints;
 673                 for (epnum = 1; (epnum < musb->nr_endpoints)
 674                                         && (musb->epmask >= (1 << epnum));
 675                                 epnum++, ep++) {
 676                         // FIXME handle framecounter wraps (12 bits)
 677                         // eliminate duplicated StartUrb logic
 678                         if (ep->dwWaitFrame >= frame) {
 679                                 ep->dwWaitFrame = 0;
 680                                 printk("SOF --> periodic TX%s on %d\n",
 681                                         ep->tx_channel ? " DMA" : "",
 682                                         epnum);
 683                                 if (!ep->tx_channel)
 684                                         musb_h_tx_start(musb, epnum);
 685                                 else
 686                                         cppi_hostdma_start(musb, epnum);
 687                         }
 688                 }               /* end of for loop */
 689         }
 690 #endif
 691
 692         if ((int_usb & MUSB_INTR_DISCONNECT) && !musb->ignore_disconnect) {
 693                 DBG(1, "DISCONNECT (%s) as %s, devctl %02x\n",
 694                                 otg_state_string(musb),
 695                                 MUSB_MODE(musb), devctl);
 696                 handled = IRQ_HANDLED;
 697
 698                 switch (musb->xceiv.state) {
 699 #ifdef CONFIG_USB_MUSB_HDRC_HCD
 700                 case OTG_STATE_A_HOST:
 701                 case OTG_STATE_A_SUSPEND:
 702                         musb_root_disconnect(musb);
 703                         if (musb->a_wait_bcon != 0)
 704                                 musb_platform_try_idle(musb, jiffies
 705                                         + msecs_to_jiffies(musb->a_wait_bcon));
 706                         break;
 707 #endif  /* HOST */
 708 #ifdef CONFIG_USB_MUSB_OTG
 709                 case OTG_STATE_B_HOST:
 710                         musb_hnp_stop(musb);
 711                         break;
 712                         /* FALLTHROUGH */
 713                 case OTG_STATE_A_PERIPHERAL:
 714                         musb_root_disconnect(musb);
 715                         /* FALLTHROUGH */
 716                 case OTG_STATE_B_WAIT_ACON:
 717 #endif  /* OTG */
 718 #ifdef CONFIG_USB_GADGET_MUSB_HDRC
 719                 case OTG_STATE_B_PERIPHERAL:
 720                 case OTG_STATE_B_IDLE:
 721                         musb_g_disconnect(musb);
 722                         break;
 723 #endif  /* GADGET */
 724                 default:
 725                         WARN("unhandled DISCONNECT transition (%s)\n",
 726                                 otg_state_string(musb));
 727                         break;
 728                 }
 729
 730                 schedule_work(&musb->irq_work);
 731         }
 732
 733         if (int_usb & MUSB_INTR_SUSPEND) {
 734                 DBG(1, "SUSPEND (%s) devctl %02x power %02x\n",
 735                                 otg_state_string(musb), devctl, power);
 736                 handled = IRQ_HANDLED;
 737
 738                 switch (musb->xceiv.state) {
 739 #ifdef  CONFIG_USB_MUSB_OTG
 740                 case OTG_STATE_A_PERIPHERAL:
 741                         musb_hnp_stop(musb);
 742                         break;
 743 #endif
 744                 case OTG_STATE_B_PERIPHERAL:
 745                         musb_g_suspend(musb);
 746                         musb->is_active = is_otg_enabled(musb)
 747                                         && musb->xceiv.gadget->b_hnp_enable;
 748                         if (musb->is_active) {
 749                                 musb->xceiv.state = OTG_STATE_B_WAIT_ACON;
 750 #ifdef  CONFIG_USB_MUSB_OTG
 751                                 DBG(1, "HNP: Setting timer for b_ase0_brst\n");
 752                                 musb_otg_timer.data = (unsigned long)musb;
 753                                 mod_timer(&musb_otg_timer, jiffies
 754                                         + msecs_to_jiffies(TB_ASE0_BRST));
 755 #endif
 756                         }
 757                         break;
 758                 case OTG_STATE_A_WAIT_BCON:
 759                         if (musb->a_wait_bcon != 0)
 760                                 musb_platform_try_idle(musb, jiffies
 761                                         + msecs_to_jiffies(musb->a_wait_bcon));
 762                         break;
 763                 case OTG_STATE_A_HOST:
 764                         musb->xceiv.state = OTG_STATE_A_SUSPEND;
 765                         musb->is_active = is_otg_enabled(musb)
 766                                         && musb->xceiv.host->b_hnp_enable;
 767                         break;
 768                 case OTG_STATE_B_HOST:
 769                         /* Transition to B_PERIPHERAL, see 6.8.2.6 p 44 */
 770                         DBG(1, "REVISIT: SUSPEND as B_HOST\n");
 771                         break;
 772                 default:
 773                         /* "should not happen" */
 774                         musb->is_active = 0;
 775                         break;
 776                 }
 777         }
 778
 779
 780         return handled;
 781 }
 782
 783 /*-------------------------------------------------------------------------*/
 784
 785 /*
 786 * Program the HDRC to start (enable interrupts, dma, etc.).
 787 */
 788 void musb_start(struct musb *musb)
 789 {
 790         void __iomem    *regs = musb->mregs;
 791         u8              devctl = musb_readb(regs, MUSB_DEVCTL);
 792
 793         DBG(2, "<== devctl %02x\n", devctl);
 794
 795         /*  Set INT enable registers, enable interrupts */
 796         musb_writew(regs, MUSB_INTRTXE, musb->epmask);
 797         musb_writew(regs, MUSB_INTRRXE, musb->epmask & 0xfffe);
 798         musb_writeb(regs, MUSB_INTRUSBE, 0xf7);
 799
 800         musb_writeb(regs, MUSB_TESTMODE, 0);
 801
 802         /* put into basic highspeed mode and start session */
 803         musb_writeb(regs, MUSB_POWER, MUSB_POWER_ISOUPDATE
 804                                                 | MUSB_POWER_SOFTCONN
 805                                                 | MUSB_POWER_HSENAB
 806                                                 /* ENSUSPEND wedges tusb */
 807                                                 // | MUSB_POWER_ENSUSPEND
 808                                                 );
 809
 810         musb->is_active = 0;
 811         devctl = musb_readb(regs, MUSB_DEVCTL);
 812         devctl &= ~MUSB_DEVCTL_SESSION;
 813
 814         if (is_otg_enabled(musb)) {
 815                 /* session started after:
 816                  * (a) ID-grounded irq, host mode;
 817                  * (b) vbus present/connect IRQ, peripheral mode;
 818                  * (c) peripheral initiates, using SRP
 819                  */
 820                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
 821                         musb->is_active = 1;
 822                 else
 823                         devctl |= MUSB_DEVCTL_SESSION;
 824
 825         } else if (is_host_enabled(musb)) {
 826                 /* assume ID pin is hard-wired to ground */
 827                 devctl |= MUSB_DEVCTL_SESSION;
 828
 829         } else /* peripheral is enabled */ {
 830                 if ((devctl & MUSB_DEVCTL_VBUS) == MUSB_DEVCTL_VBUS)
 831                         musb->is_active = 1;
 832         }
 833         musb_platform_enable(musb);
 834         musb_writeb(regs, MUSB_DEVCTL, devctl);
 835 }
 836
 837
 838 static void musb_generic_disable(struct musb *musb)
 839 {
 840         void __iomem    *mbase = musb->mregs;
 841         u16     temp;
 842
 843         /* disable interrupts */
 844         musb_writeb(mbase, MUSB_INTRUSBE, 0);
 845         musb_writew(mbase, MUSB_INTRTXE, 0);
 846         musb_writew(mbase, MUSB_INTRRXE, 0);
 847
 848         /* off */
 849         musb_writeb(mbase, MUSB_DEVCTL, 0);
 850
 851         /*  flush pending interrupts */
 852         temp = musb_readb(mbase, MUSB_INTRUSB);
 853         temp = musb_readw(mbase, MUSB_INTRTX);
 854         temp = musb_readw(mbase, MUSB_INTRRX);
 855
 856 }
 857
 858 /*
 859  * Make the HDRC stop (disable interrupts, etc.);
 860  * reversible by musb_start
 861  * called on gadget driver unregister
 862  * with controller locked, irqs blocked
 863  * acts as a NOP unless some role activated the hardware
 864  */
 865 void musb_stop(struct musb *musb)
 866 {
 867         /* stop IRQs, timers, ... */
 868         musb_platform_disable(musb);
 869         musb_generic_disable(musb);
 870         DBG(3, "HDRC disabled\n");
 871
 872         /* FIXME
 873          *  - mark host and/or peripheral drivers unusable/inactive
 874          *  - disable DMA (and enable it in HdrcStart)
 875          *  - make sure we can musb_start() after musb_stop(); with
 876          *    OTG mode, gadget driver module rmmod/modprobe cycles that
 877          *  - ...
 878          */
 879         musb_platform_try_idle(musb, 0);
 880 }
 881
 882 static void musb_shutdown(struct platform_device *pdev)
 883 {
 884         struct musb     *musb = dev_to_musb(&pdev->dev);
 885         unsigned long   flags;
 886
 887         spin_lock_irqsave(&musb->lock, flags);
 888         musb_platform_disable(musb);
 889         musb_generic_disable(musb);
 890         if (musb->clock) {
 891                 clk_put(musb->clock);
 892                 musb->clock = NULL;
 893         }
 894         spin_unlock_irqrestore(&musb->lock, flags);
 895
 896         /* FIXME power down */
 897 }
 898
 899
 900 /*-------------------------------------------------------------------------*/
 901
 902 /*
 903  * The silicon either has hard-wired endpoint configurations, or else
 904  * "dynamic fifo" sizing.  The driver has support for both, though at this
 905  * writing only the dynamic sizing is very well tested.   We use normal
 906  * idioms to so both modes are compile-tested, but dead code elimination
 907  * leaves only the relevant one in the object file.
 908  *
 909  * We don't currently use dynamic fifo setup capability to do anything
 910  * more than selecting one of a bunch of predefined configurations.
 911  */
 912 #ifdef MUSB_C_DYNFIFO_DEF
 913 #define can_dynfifo()   1
 914 #else
 915 #define can_dynfifo()   0
 916 #endif
 917
 918 #ifdef CONFIG_USB_TUSB6010
 919 static ushort __initdata fifo_mode = 4;
 920 #else
 921 static ushort __initdata fifo_mode = 2;
 922 #endif
 923
 924 /* "modprobe ... fifo_mode=1" etc */
 925 module_param(fifo_mode, ushort, 0);
 926 MODULE_PARM_DESC(fifo_mode, "initial endpoint configuration");
 927
 928
 929 #define DYN_FIFO_SIZE (1<<(MUSB_C_RAM_BITS+2))
 930
 931 enum fifo_style { FIFO_RXTX, FIFO_TX, FIFO_RX } __attribute__ ((packed));
 932 enum buf_mode { BUF_SINGLE, BUF_DOUBLE } __attribute__ ((packed));
 933
 934 struct fifo_cfg {
 935         u8              hw_ep_num;
 936         enum fifo_style style;
 937         enum buf_mode   mode;
 938         u16             maxpacket;
 939 };
 940
 941 /*
 942  * tables defining fifo_mode values.  define more if you like.
 943  * for host side, make sure both halves of ep1 are set up.
 944  */
 945
 946 /* mode 0 - fits in 2KB */
 947 static struct fifo_cfg __initdata mode_0_cfg[] = {
 948 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, },
 949 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, },
 950 { .hw_ep_num = 2, .style = FIFO_RXTX, .maxpacket = 512, },
 951 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
 952 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
 953 };
 954
 955 /* mode 1 - fits in 4KB */
 956 static struct fifo_cfg __initdata mode_1_cfg[] = {
 957 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
 958 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
 959 { .hw_ep_num = 2, .style = FIFO_RXTX, .maxpacket = 512, .mode = BUF_DOUBLE, },
 960 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
 961 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
 962 };
 963
 964 /* mode 2 - fits in 4KB */
 965 static struct fifo_cfg __initdata mode_2_cfg[] = {
 966 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, },
 967 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, },
 968 { .hw_ep_num = 2, .style = FIFO_TX,   .maxpacket = 512, },
 969 { .hw_ep_num = 2, .style = FIFO_RX,   .maxpacket = 512, },
 970 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
 971 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
 972 };
 973
 974 /* mode 3 - fits in 4KB */
 975 static struct fifo_cfg __initdata mode_3_cfg[] = {
 976 { .hw_ep_num = 1, .style = FIFO_TX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
 977 { .hw_ep_num = 1, .style = FIFO_RX,   .maxpacket = 512, .mode = BUF_DOUBLE, },
 978 { .hw_ep_num = 2, .style = FIFO_TX,   .maxpacket = 512, },
 979 { .hw_ep_num = 2, .style = FIFO_RX,   .maxpacket = 512, },
 980 { .hw_ep_num = 3, .style = FIFO_RXTX, .maxpacket = 256, },
 981 { .hw_ep_num = 4, .style = FIFO_RXTX, .maxpacket = 256, },
 982 };
 983
 984 /* mode 4 - fits in 16KB */
 985 static struct fifo_cfg __initdata mode_4_cfg[] = {
 986 { .hw_ep_num =  1, .style = FIFO_TX,   .maxpacket = 512, },
 987 { .hw_ep_num =  1, .style = FIFO_RX,   .maxpacket = 512, },
 988 { .hw_ep_num =  2, .style = FIFO_TX,   .maxpacket = 512, },
 989 { .hw_ep_num =  2, .style = FIFO_RX,   .maxpacket = 512, },
 990 { .hw_ep_num =  3, .style = FIFO_TX,   .maxpacket = 512, },
 991 { .hw_ep_num =  3, .style = FIFO_RX,   .maxpacket = 512, },
 992 { .hw_ep_num =  4, .style = FIFO_TX,   .maxpacket = 512, },
 993 { .hw_ep_num =  4, .style = FIFO_RX,   .maxpacket = 512, },
 994 { .hw_ep_num =  5, .style = FIFO_TX,   .maxpacket = 512, },
 995 { .hw_ep_num =  5, .style = FIFO_RX,   .maxpacket = 512, },
 996 { .hw_ep_num =  6, .style = FIFO_TX,   .maxpacket = 512, },
 997 { .hw_ep_num =  6, .style = FIFO_RX,   .maxpacket = 512, },
 998 { .hw_ep_num =  7, .style = FIFO_TX,   .maxpacket = 512, },
 999 { .hw_ep_num =  7, .style = FIFO_RX,   .maxpacket = 512, },
1000 { .hw_ep_num =  8, .style = FIFO_TX,   .maxpacket = 512, },
1001 { .hw_ep_num =  8, .style = FIFO_RX,   .maxpacket = 512, },
1002 { .hw_ep_num =  9, .style = FIFO_TX,   .maxpacket = 512, },
1003 { .hw_ep_num =  9, .style = FIFO_RX,   .maxpacket = 512, },
1004 { .hw_ep_num = 10, .style = FIFO_TX,   .maxpacket = 512, },
1005 { .hw_ep_num = 10, .style = FIFO_RX,   .maxpacket = 512, },
1006 { .hw_ep_num = 11, .style = FIFO_TX,   .maxpacket = 512, },
1007 { .hw_ep_num = 11, .style = FIFO_RX,   .maxpacket = 512, },
1008 { .hw_ep_num = 12, .style = FIFO_TX,   .maxpacket = 512, },
1009 { .hw_ep_num = 12, .style = FIFO_RX,   .maxpacket = 512, },
1010 { .hw_ep_num = 13, .style = FIFO_TX,   .maxpacket = 512, },
1011 { .hw_ep_num = 13, .style = FIFO_RX,   .maxpacket = 512, },
1012 { .hw_ep_num = 14, .style = FIFO_RXTX, .maxpacket = 1024, },
1013 { .hw_ep_num = 15, .style = FIFO_RXTX, .maxpacket = 1024, },
1014 };
1015
1016
1017 /*
1018  * configure a fifo; for non-shared endpoints, this may be called
1019  * once for a tx fifo and once for an rx fifo.
1020  *
1021  * returns negative errno or offset for next fifo.
1022  */
1023 static int __init
1024 fifo_setup(struct musb *musb, struct musb_hw_ep  *hw_ep,
1025                 const struct fifo_cfg *cfg, u16 offset)
1026 {
1027         void __iomem    *mbase = musb->mregs;
1028         int     size = 0;
1029         u16     maxpacket = cfg->maxpacket;
1030         u16     c_off = offset >> 3;
1031         u8      c_size;
1032
1033         /* expect hw_ep has already been zero-initialized */
1034
1035         size = ffs(max(maxpacket, (u16) 8)) - 1;
1036         maxpacket = 1 << size;
1037
1038         c_size = size - 3;
1039         if (cfg->mode == BUF_DOUBLE) {
1040                 if ((offset + (maxpacket << 1)) > DYN_FIFO_SIZE)
1041                         return -EMSGSIZE;
1042                 c_size |= MUSB_FIFOSZ_DPB;
1043         } else {
1044                 if ((offset + maxpacket) > DYN_FIFO_SIZE)
1045                         return -EMSGSIZE;
1046         }
1047
1048         /* configure the FIFO */
1049         musb_writeb(mbase, MUSB_INDEX, hw_ep->epnum);
1050
1051 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1052         /* EP0 reserved endpoint for control, bidirectional;
1053          * EP1 reserved for bulk, two unidirection halves.
1054          */
1055         if (hw_ep->epnum == 1)
1056                 musb->bulk_ep = hw_ep;
1057         /* REVISIT error check:  be sure ep0 can both rx and tx ... */
1058 #endif
1059         switch (cfg->style) {
1060         case FIFO_TX:
1061                 musb_writeb(mbase, MUSB_TXFIFOSZ, c_size);
1062                 musb_writew(mbase, MUSB_TXFIFOADD, c_off);
1063                 hw_ep->tx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1064                 hw_ep->max_packet_sz_tx = maxpacket;
1065                 break;
1066         case FIFO_RX:
1067                 musb_writeb(mbase, MUSB_RXFIFOSZ, c_size);
1068                 musb_writew(mbase, MUSB_RXFIFOADD, c_off);
1069                 hw_ep->rx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1070                 hw_ep->max_packet_sz_rx = maxpacket;
1071                 break;
1072         case FIFO_RXTX:
1073                 musb_writeb(mbase, MUSB_TXFIFOSZ, c_size);
1074                 musb_writew(mbase, MUSB_TXFIFOADD, c_off);
1075                 hw_ep->rx_double_buffered = !!(c_size & MUSB_FIFOSZ_DPB);
1076                 hw_ep->max_packet_sz_rx = maxpacket;
1077
1078                 musb_writeb(mbase, MUSB_RXFIFOSZ, c_size);
1079                 musb_writew(mbase, MUSB_RXFIFOADD, c_off);
1080                 hw_ep->tx_double_buffered = hw_ep->rx_double_buffered;
1081                 hw_ep->max_packet_sz_tx = maxpacket;
1082
1083                 hw_ep->is_shared_fifo = TRUE;
1084                 break;
1085         }
1086
1087         /* NOTE rx and tx endpoint irqs aren't managed separately,
1088          * which happens to be ok
1089          */
1090         musb->epmask |= (1 << hw_ep->epnum);
1091
1092         return offset + (maxpacket << ((c_size & MUSB_FIFOSZ_DPB) ? 1 : 0));
1093 }
1094
1095 static struct fifo_cfg __initdata ep0_cfg = {
1096         .style = FIFO_RXTX, .maxpacket = 64,
1097 };
1098
1099 static int __init ep_config_from_table(struct musb *musb)
1100 {
1101         const struct fifo_cfg   *cfg;
1102         unsigned                i, n;
1103         int                     offset;
1104         struct musb_hw_ep       *hw_ep = musb->endpoints;
1105
1106         switch (fifo_mode) {
1107         default:
1108                 fifo_mode = 0;
1109                 /* FALLTHROUGH */
1110         case 0:
1111                 cfg = mode_0_cfg;
1112                 n = ARRAY_SIZE(mode_0_cfg);
1113                 break;
1114         case 1:
1115                 cfg = mode_1_cfg;
1116                 n = ARRAY_SIZE(mode_1_cfg);
1117                 break;
1118         case 2:
1119                 cfg = mode_2_cfg;
1120                 n = ARRAY_SIZE(mode_2_cfg);
1121                 break;
1122         case 3:
1123                 cfg = mode_3_cfg;
1124                 n = ARRAY_SIZE(mode_3_cfg);
1125                 break;
1126         case 4:
1127                 cfg = mode_4_cfg;
1128                 n = ARRAY_SIZE(mode_4_cfg);
1129                 break;
1130         }
1131
1132         printk(KERN_DEBUG "%s: setup fifo_mode %d\n",
1133                         musb_driver_name, fifo_mode);
1134
1135
1136         offset = fifo_setup(musb, hw_ep, &ep0_cfg, 0);
1137         // assert(offset > 0)
1138
1139         /* NOTE:  for RTL versions >= 1.400 EPINFO and RAMINFO would
1140          * be better than static MUSB_C_NUM_EPS and DYN_FIFO_SIZE...
1141          */
1142
1143         for (i = 0; i < n; i++) {
1144                 u8      epn = cfg->hw_ep_num;
1145
1146                 if (epn >= MUSB_C_NUM_EPS) {
1147                         pr_debug( "%s: invalid ep %d\n",
1148                                         musb_driver_name, epn);
1149                         continue;
1150                 }
1151                 offset = fifo_setup(musb, hw_ep + epn, cfg++, offset);
1152                 if (offset < 0) {
1153                         pr_debug( "%s: mem overrun, ep %d\n",
1154                                         musb_driver_name, epn);
1155                         return -EINVAL;
1156                 }
1157                 epn++;
1158                 musb->nr_endpoints = max(epn, musb->nr_endpoints);
1159         }
1160
1161         printk(KERN_DEBUG "%s: %d/%d max ep, %d/%d memory\n",
1162                         musb_driver_name,
1163                         n + 1, MUSB_C_NUM_EPS * 2 - 1,
1164                         offset, DYN_FIFO_SIZE);
1165
1166 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1167         if (!musb->bulk_ep) {
1168                 pr_debug( "%s: missing bulk\n", musb_driver_name);
1169                 return -EINVAL;
1170         }
1171 #endif
1172
1173         return 0;
1174 }
1175
1176
1177 /*
1178  * ep_config_from_hw - when MUSB_C_DYNFIFO_DEF is false
1179  * @param musb the controller
1180  */
1181 static int __init ep_config_from_hw(struct musb *musb)
1182 {
1183         u8 epnum = 0, reg;
1184         struct musb_hw_ep *hw_ep;
1185         void *mbase = musb->mregs;
1186
1187         DBG(2, "<== static silicon ep config\n");
1188
1189         /* FIXME pick up ep0 maxpacket size */
1190
1191         for (epnum = 1; epnum < MUSB_C_NUM_EPS; epnum++) {
1192                 musb_ep_select(mbase, epnum);
1193                 hw_ep = musb->endpoints + epnum;
1194
1195                 /* read from core using indexed model */
1196                 reg = musb_readb(hw_ep->regs, 0x10 + MUSB_FIFOSIZE);
1197                 if (!reg) {
1198                         /* 0's returned when no more endpoints */
1199                         break;
1200                 }
1201                 musb->nr_endpoints++;
1202                 musb->epmask |= (1 << epnum);
1203
1204                 hw_ep->max_packet_sz_tx = 1 << (reg & 0x0f);
1205
1206                 /* shared TX/RX FIFO? */
1207                 if ((reg & 0xf0) == 0xf0) {
1208                         hw_ep->max_packet_sz_rx = hw_ep->max_packet_sz_tx;
1209                         hw_ep->is_shared_fifo = TRUE;
1210                         continue;
1211                 } else {
1212                         hw_ep->max_packet_sz_rx = 1 << ((reg & 0xf0) >> 4);
1213                         hw_ep->is_shared_fifo = FALSE;
1214                 }
1215
1216                 /* FIXME set up hw_ep->{rx,tx}_double_buffered */
1217
1218 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1219                 /* pick an RX/TX endpoint for bulk */
1220                 if (hw_ep->max_packet_sz_tx < 512
1221                                 || hw_ep->max_packet_sz_rx < 512)
1222                         continue;
1223
1224                 /* REVISIT:  this algorithm is lazy, we should at least
1225                  * try to pick a double buffered endpoint.
1226                  */
1227                 if (musb->bulk_ep)
1228                         continue;
1229                 musb->bulk_ep = hw_ep;
1230 #endif
1231         }
1232
1233 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1234         if (!musb->bulk_ep) {
1235                 pr_debug( "%s: missing bulk\n", musb_driver_name);
1236                 return -EINVAL;
1237         }
1238 #endif
1239
1240         return 0;
1241 }
1242
1243 enum { MUSB_CONTROLLER_MHDRC, MUSB_CONTROLLER_HDRC, };
1244
1245 /* Initialize MUSB (M)HDRC part of the USB hardware subsystem;
1246  * configure endpoints, or take their config from silicon
1247  */
1248 static int __init musb_core_init(u16 musb_type, struct musb *musb)
1249 {
1250 #ifdef MUSB_AHB_ID
1251         u32 data;
1252 #endif
1253         u8 reg;
1254         char *type;
1255         u16 hwvers, rev_major, rev_minor;
1256         char aInfo[78], aRevision[32], aDate[12];
1257         void __iomem    *mbase = musb->mregs;
1258         int             status = 0;
1259         int             i;
1260
1261         /* log core options (read using indexed model) */
1262         musb_ep_select(mbase, 0);
1263         reg = musb_readb(mbase, 0x10 + MUSB_CONFIGDATA);
1264
1265         strcpy(aInfo, (reg & MUSB_CONFIGDATA_UTMIDW) ? "UTMI-16" : "UTMI-8");
1266         if (reg & MUSB_CONFIGDATA_DYNFIFO) {
1267                 strcat(aInfo, ", dyn FIFOs");
1268         }
1269         if (reg & MUSB_CONFIGDATA_MPRXE) {
1270                 strcat(aInfo, ", bulk combine");
1271 #ifdef C_MP_RX
1272                 musb->bulk_combine = TRUE;
1273 #else
1274                 strcat(aInfo, " (X)");          /* no driver support */
1275 #endif
1276         }
1277         if (reg & MUSB_CONFIGDATA_MPTXE) {
1278                 strcat(aInfo, ", bulk split");
1279 #ifdef C_MP_TX
1280                 musb->bulk_split = TRUE;
1281 #else
1282                 strcat(aInfo, " (X)");          /* no driver support */
1283 #endif
1284         }
1285         if (reg & MUSB_CONFIGDATA_HBRXE) {
1286                 strcat(aInfo, ", HB-ISO Rx");
1287                 strcat(aInfo, " (X)");          /* no driver support */
1288         }
1289         if (reg & MUSB_CONFIGDATA_HBTXE) {
1290                 strcat(aInfo, ", HB-ISO Tx");
1291                 strcat(aInfo, " (X)");          /* no driver support */
1292         }
1293         if (reg & MUSB_CONFIGDATA_SOFTCONE) {
1294                 strcat(aInfo, ", SoftConn");
1295         }
1296
1297         printk(KERN_DEBUG "%s: ConfigData=0x%02x (%s)\n",
1298                         musb_driver_name, reg, aInfo);
1299
1300 #ifdef MUSB_AHB_ID
1301         data = musb_readl(mbase, 0x404);
1302         sprintf(aDate, "%04d-%02x-%02x", (data & 0xffff),
1303                 (data >> 16) & 0xff, (data >> 24) & 0xff);
1304         /* FIXME ID2 and ID3 are unused */
1305         data = musb_readl(mbase, 0x408);
1306         printk("ID2=%lx\n", (long unsigned)data);
1307         data = musb_readl(mbase, 0x40c);
1308         printk("ID3=%lx\n", (long unsigned)data);
1309         reg = musb_readb(mbase, 0x400);
1310         musb_type = ('M' == reg) ? MUSB_CONTROLLER_MHDRC : MUSB_CONTROLLER_HDRC;
1311 #else
1312         aDate[0] = 0;
1313 #endif
1314         if (MUSB_CONTROLLER_MHDRC == musb_type) {
1315                 musb->is_multipoint = 1;
1316                 type = "M";
1317         } else {
1318                 musb->is_multipoint = 0;
1319                 type = "";
1320 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1321 #ifndef CONFIG_USB_OTG_BLACKLIST_HUB
1322                 printk(KERN_ERR
1323                         "%s: kernel must blacklist external hubs\n",
1324                         musb_driver_name);
1325 #endif
1326 #endif
1327         }
1328
1329         /* log release info */
1330         hwvers = musb_readw(mbase, MUSB_HWVERS);
1331         rev_major = (hwvers >> 10) & 0x1f;
1332         rev_minor = hwvers & 0x3ff;
1333         snprintf(aRevision, 32, "%d.%d%s", rev_major,
1334                 rev_minor, (hwvers & 0x8000) ? "RC" : "");
1335         printk(KERN_DEBUG "%s: %sHDRC RTL version %s %s\n",
1336                         musb_driver_name, type, aRevision, aDate);
1337
1338         /* configure ep0 */
1339         musb->endpoints[0].max_packet_sz_tx = MUSB_EP0_FIFOSIZE;
1340         musb->endpoints[0].max_packet_sz_rx = MUSB_EP0_FIFOSIZE;
1341
1342         /* discover endpoint configuration */
1343         musb->nr_endpoints = 1;
1344         musb->epmask = 1;
1345
1346         if (reg & MUSB_CONFIGDATA_DYNFIFO) {
1347                 if (can_dynfifo())
1348                         status = ep_config_from_table(musb);
1349                 else {
1350                         ERR("reconfigure software for Dynamic FIFOs\n");
1351                         status = -ENODEV;
1352                 }
1353         } else {
1354                 if (!can_dynfifo())
1355                         status = ep_config_from_hw(musb);
1356                 else {
1357                         ERR("reconfigure software for static FIFOs\n");
1358                         return -ENODEV;
1359                 }
1360         }
1361
1362         if (status < 0)
1363                 return status;
1364
1365         /* finish init, and print endpoint config */
1366         for (i = 0; i < musb->nr_endpoints; i++) {
1367                 struct musb_hw_ep       *hw_ep = musb->endpoints + i;
1368
1369                 hw_ep->fifo = MUSB_FIFO_OFFSET(i) + mbase;
1370 #ifdef CONFIG_USB_TUSB6010
1371                 hw_ep->fifo_async = musb->async + 0x400 + MUSB_FIFO_OFFSET(i);
1372                 hw_ep->fifo_sync = musb->sync + 0x400 + MUSB_FIFO_OFFSET(i);
1373                 hw_ep->fifo_sync_va =
1374                         musb->sync_va + 0x400 + MUSB_FIFO_OFFSET(i);
1375
1376                 if (i == 0)
1377                         hw_ep->conf = mbase - 0x400 + TUSB_EP0_CONF;
1378                 else
1379                         hw_ep->conf = mbase + 0x400 + (((i - 1) & 0xf) << 2);
1380 #endif
1381
1382                 hw_ep->regs = MUSB_EP_OFFSET(i, 0) + mbase;
1383 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1384                 hw_ep->target_regs = MUSB_BUSCTL_OFFSET(i, 0) + mbase;
1385                 hw_ep->rx_reinit = 1;
1386                 hw_ep->tx_reinit = 1;
1387 #endif
1388
1389                 if (hw_ep->max_packet_sz_tx) {
1390                         printk(KERN_DEBUG
1391                                 "%s: hw_ep %d%s, %smax %d\n",
1392                                 musb_driver_name, i,
1393                                 hw_ep->is_shared_fifo ? "shared" : "tx",
1394                                 hw_ep->tx_double_buffered
1395                                         ? "doublebuffer, " : "",
1396                                 hw_ep->max_packet_sz_tx);
1397                 }
1398                 if (hw_ep->max_packet_sz_rx && !hw_ep->is_shared_fifo) {
1399                         printk(KERN_DEBUG
1400                                 "%s: hw_ep %d%s, %smax %d\n",
1401                                 musb_driver_name, i,
1402                                 "rx",
1403                                 hw_ep->rx_double_buffered
1404                                         ? "doublebuffer, " : "",
1405                                 hw_ep->max_packet_sz_rx);
1406                 }
1407                 if (!(hw_ep->max_packet_sz_tx || hw_ep->max_packet_sz_rx))
1408                         DBG(1, "hw_ep %d not configured\n", i);
1409         }
1410
1411         return 0;
1412 }
1413
1414 /*-------------------------------------------------------------------------*/
1415
1416 #if defined(CONFIG_ARCH_OMAP2430) || defined(CONFIG_ARCH_OMAP3430)
1417
1418 static irqreturn_t generic_interrupt(int irq, void *__hci)
1419 {
1420         unsigned long   flags;
1421         irqreturn_t     retval = IRQ_NONE;
1422         struct musb     *musb = __hci;
1423
1424         spin_lock_irqsave(&musb->lock, flags);
1425
1426         musb->int_usb = musb_readb(musb->mregs, MUSB_INTRUSB);
1427         musb->int_tx = musb_readw(musb->mregs, MUSB_INTRTX);
1428         musb->int_rx = musb_readw(musb->mregs, MUSB_INTRRX);
1429
1430         if (musb->int_usb || musb->int_tx || musb->int_rx)
1431                 retval = musb_interrupt(musb);
1432
1433         spin_unlock_irqrestore(&musb->lock, flags);
1434
1435         /* REVISIT we sometimes get spurious IRQs on g_ep0
1436          * not clear why...
1437          */
1438         if (retval != IRQ_HANDLED)
1439                 DBG(5, "spurious?\n");
1440
1441         return IRQ_HANDLED;
1442 }
1443
1444 #else
1445 #define generic_interrupt       NULL
1446 #endif
1447
1448 /*
1449  * handle all the irqs defined by the HDRC core. for now we expect:  other
1450  * irq sources (phy, dma, etc) will be handled first, musb->int_* values
1451  * will be assigned, and the irq will already have been acked.
1452  *
1453  * called in irq context with spinlock held, irqs blocked
1454  */
1455 irqreturn_t musb_interrupt(struct musb *musb)
1456 {
1457         irqreturn_t     retval = IRQ_NONE;
1458         u8              devctl, power;
1459         int             ep_num;
1460         u32             reg;
1461
1462         devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1463         power = musb_readb(musb->mregs, MUSB_POWER);
1464
1465         DBG(4, "** IRQ %s usb%04x tx%04x rx%04x\n",
1466                 (devctl & MUSB_DEVCTL_HM) ? "host" : "peripheral",
1467                 musb->int_usb, musb->int_tx, musb->int_rx);
1468
1469         /* the core can interrupt us for multiple reasons; docs have
1470          * a generic interrupt flowchart to follow
1471          */
1472         if (musb->int_usb & STAGE0_MASK)
1473                 retval |= musb_stage0_irq(musb, musb->int_usb,
1474                                 devctl, power);
1475
1476         /* "stage 1" is handling endpoint irqs */
1477
1478         /* handle endpoint 0 first */
1479         if (musb->int_tx & 1) {
1480                 if (devctl & MUSB_DEVCTL_HM)
1481                         retval |= musb_h_ep0_irq(musb);
1482                 else
1483                         retval |= musb_g_ep0_irq(musb);
1484         }
1485
1486         /* RX on endpoints 1-15 */
1487         reg = musb->int_rx >> 1;
1488         ep_num = 1;
1489         while (reg) {
1490                 if (reg & 1) {
1491                         // musb_ep_select(musb->mregs, ep_num);
1492                         /* REVISIT just retval = ep->rx_irq(...) */
1493                         retval = IRQ_HANDLED;
1494                         if (devctl & MUSB_DEVCTL_HM) {
1495                                 if (is_host_capable())
1496                                         musb_host_rx(musb, ep_num);
1497                         } else {
1498                                 if (is_peripheral_capable())
1499                                         musb_g_rx(musb, ep_num);
1500                         }
1501                 }
1502
1503                 reg >>= 1;
1504                 ep_num++;
1505         }
1506
1507         /* TX on endpoints 1-15 */
1508         reg = musb->int_tx >> 1;
1509         ep_num = 1;
1510         while (reg) {
1511                 if (reg & 1) {
1512                         // musb_ep_select(musb->mregs, ep_num);
1513                         /* REVISIT just retval |= ep->tx_irq(...) */
1514                         retval = IRQ_HANDLED;
1515                         if (devctl & MUSB_DEVCTL_HM) {
1516                                 if (is_host_capable())
1517                                         musb_host_tx(musb, ep_num);
1518                         } else {
1519                                 if (is_peripheral_capable())
1520                                         musb_g_tx(musb, ep_num);
1521                         }
1522                 }
1523                 reg >>= 1;
1524                 ep_num++;
1525         }
1526
1527         /* finish handling "global" interrupts after handling fifos */
1528         if (musb->int_usb)
1529                 retval |= musb_stage2_irq(musb,
1530                                 musb->int_usb, devctl, power);
1531
1532         return retval;
1533 }
1534
1535
1536 #ifndef CONFIG_USB_INVENTRA_FIFO
1537 static int __initdata use_dma = 1;
1538
1539 /* "modprobe ... use_dma=0" etc */
1540 module_param(use_dma, bool, 0);
1541 MODULE_PARM_DESC(use_dma, "enable/disable use of DMA");
1542
1543 void musb_dma_completion(struct musb *musb, u8 epnum, u8 transmit)
1544 {
1545         u8      devctl = musb_readb(musb->mregs, MUSB_DEVCTL);
1546
1547         /* called with controller lock already held */
1548
1549         if (!epnum) {
1550 #ifndef CONFIG_USB_TUSB_OMAP_DMA
1551                 if (!is_cppi_enabled()) {
1552                         /* endpoint 0 */
1553                         if (devctl & MUSB_DEVCTL_HM)
1554                                 musb_h_ep0_irq(musb);
1555                         else
1556                                 musb_g_ep0_irq(musb);
1557                 }
1558 #endif
1559         } else {
1560                 /* endpoints 1..15 */
1561                 if (transmit) {
1562                         if (devctl & MUSB_DEVCTL_HM) {
1563                                 if (is_host_capable())
1564                                         musb_host_tx(musb, epnum);
1565                         } else {
1566                                 if (is_peripheral_capable())
1567                                         musb_g_tx(musb, epnum);
1568                         }
1569                 } else {
1570                         /* receive */
1571                         if (devctl & MUSB_DEVCTL_HM) {
1572                                 if (is_host_capable())
1573                                         musb_host_rx(musb, epnum);
1574                         } else {
1575                                 if (is_peripheral_capable())
1576                                         musb_g_rx(musb, epnum);
1577                         }
1578                 }
1579         }
1580 }
1581
1582 #else
1583 #define use_dma                 0
1584 #endif
1585
1586 /*-------------------------------------------------------------------------*/
1587
1588 #ifdef CONFIG_SYSFS
1589
1590 static ssize_t
1591 musb_mode_show(struct device *dev, struct device_attribute *attr, char *buf)
1592 {
1593         struct musb *musb = dev_to_musb(dev);
1594         unsigned long flags;
1595         int ret = -EINVAL;
1596
1597         spin_lock_irqsave(&musb->lock, flags);
1598         ret = sprintf(buf, "%s\n", otg_state_string(musb));
1599         spin_unlock_irqrestore(&musb->lock, flags);
1600
1601         return ret;
1602 }
1603
1604 static ssize_t
1605 musb_mode_store(struct device *dev, struct device_attribute *attr,
1606                 const char *buf, size_t n)
1607 {
1608         struct musb     *musb = dev_to_musb(dev);
1609         unsigned long   flags;
1610
1611         spin_lock_irqsave(&musb->lock, flags);
1612         if (!strncmp(buf, "host", 4))
1613                 musb_platform_set_mode(musb, MUSB_HOST);
1614         if (!strncmp(buf, "peripheral", 10))
1615                 musb_platform_set_mode(musb, MUSB_PERIPHERAL);
1616         if (!strncmp(buf, "otg", 3))
1617                 musb_platform_set_mode(musb, MUSB_OTG);
1618         spin_unlock_irqrestore(&musb->lock, flags);
1619
1620         return n;
1621 }
1622 static DEVICE_ATTR(mode, 0644, musb_mode_show, musb_mode_store);
1623
1624 static ssize_t
1625 musb_cable_show(struct device *dev, struct device_attribute *attr, char *buf)
1626 {
1627         struct musb *musb = dev_to_musb(dev);
1628         char *v1= "", *v2 = "?";
1629         unsigned long flags;
1630         int vbus;
1631
1632         spin_lock_irqsave(&musb->lock, flags);
1633 #if defined(CONFIG_USB_TUSB6010) && !defined(CONFIG_USB_MUSB_OTG)
1634         /* REVISIT: connect-A != connect-B ... */
1635         vbus = musb_platform_get_vbus_status(musb);
1636         if (vbus)
1637                 v2 = "connected";
1638         else
1639                 v2 = "disconnected";
1640 #else
1641         /* NOTE: board-specific issues, like too-big capacitors keeping
1642          * VBUS high for a long time after power has been removed, can
1643          * cause temporary false indications of a connection.
1644          */
1645         vbus = musb_readb(musb->mregs, MUSB_DEVCTL);
1646         if (vbus & 0x10) {
1647                 /* REVISIT retest on real OTG hardware */
1648                 switch (musb->board_mode) {
1649                 case MUSB_HOST:
1650                         v2 = "A";
1651                         break;
1652                 case MUSB_PERIPHERAL:
1653                         v2 = "B";
1654                         break;
1655                 case MUSB_OTG:
1656                         v1 = "Mini-";
1657                         v2 = (vbus & MUSB_DEVCTL_BDEVICE) ? "B" : "A";
1658                         break;
1659                 }
1660         } else  /* VBUS level below A-Valid */
1661                 v2 = "disconnected";
1662 #endif
1663         musb_platform_try_idle(musb, 0);
1664         spin_unlock_irqrestore(&musb->lock, flags);
1665
1666         return sprintf(buf, "%s%s\n", v1, v2);
1667 }
1668 static DEVICE_ATTR(cable, S_IRUGO, musb_cable_show, NULL);
1669
1670 static ssize_t
1671 musb_vbus_store(struct device *dev, struct device_attribute *attr,
1672                 const char *buf, size_t n)
1673 {
1674         struct musb     *musb = dev_to_musb(dev);
1675         unsigned long   flags;
1676         unsigned long   val;
1677
1678         spin_lock_irqsave(&musb->lock, flags);
1679         if (sscanf(buf, "%lu", &val) < 1) {
1680                 printk(KERN_ERR "Invalid VBUS timeout ms value\n");
1681                 return -EINVAL;
1682         }
1683         musb->a_wait_bcon = val;
1684         if (musb->xceiv.state == OTG_STATE_A_WAIT_BCON)
1685                 musb->is_active = 0;
1686         musb_platform_try_idle(musb, jiffies + msecs_to_jiffies(val));
1687         spin_unlock_irqrestore(&musb->lock, flags);
1688
1689         return n;
1690 }
1691
1692 static ssize_t
1693 musb_vbus_show(struct device *dev, struct device_attribute *attr, char *buf)
1694 {
1695         struct musb     *musb = dev_to_musb(dev);
1696         unsigned long   flags;
1697         unsigned long   val;
1698
1699         spin_lock_irqsave(&musb->lock, flags);
1700         val = musb->a_wait_bcon;
1701         spin_unlock_irqrestore(&musb->lock, flags);
1702
1703         return sprintf(buf, "%lu\n", val);
1704 }
1705 static DEVICE_ATTR(vbus, 0644, musb_vbus_show, musb_vbus_store);
1706
1707 static ssize_t
1708 musb_srp_store(struct device *dev, struct device_attribute *attr,
1709                 const char *buf, size_t n)
1710 {
1711         struct musb     *musb=dev_to_musb(dev);
1712         unsigned short  srp;
1713
1714         if (sscanf(buf, "%hu", &srp) != 1
1715                         || (srp != 1)) {
1716                 printk (KERN_ERR "SRP: Value must be 1\n");
1717                 return -EINVAL;
1718         }
1719
1720         if (srp == 1)
1721                 musb_g_wakeup(musb);
1722
1723         return n;
1724 }
1725 static DEVICE_ATTR(srp, 0644, NULL, musb_srp_store);
1726 #endif
1727
1728 /* Only used to provide cable state change events */
1729 static void musb_irq_work(struct work_struct *data)
1730 {
1731         struct musb *musb = container_of(data, struct musb, irq_work);
1732
1733         sysfs_notify(&musb->controller->kobj, NULL, "cable");
1734 }
1735
1736 /* --------------------------------------------------------------------------
1737  * Init support
1738  */
1739
1740 static struct musb *__init
1741 allocate_instance(struct device *dev, void __iomem *mbase)
1742 {
1743         struct musb             *musb;
1744         struct musb_hw_ep       *ep;
1745         int                     epnum;
1746 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1747         struct usb_hcd  *hcd;
1748
1749         hcd = usb_create_hcd(&musb_hc_driver, dev, dev->bus_id);
1750         if (!hcd)
1751                 return NULL;
1752         /* usbcore sets dev->driver_data to hcd, and sometimes uses that... */
1753
1754         musb = hcd_to_musb(hcd);
1755         INIT_LIST_HEAD(&musb->control);
1756         INIT_LIST_HEAD(&musb->in_bulk);
1757         INIT_LIST_HEAD(&musb->out_bulk);
1758
1759         hcd->uses_new_polling = 1;
1760
1761         musb->vbuserr_retry = VBUSERR_RETRY_COUNT;
1762 #else
1763         musb = kzalloc(sizeof *musb, GFP_KERNEL);
1764         if (!musb)
1765                 return NULL;
1766         dev_set_drvdata(dev, musb);
1767
1768 #endif
1769
1770         musb->mregs = mbase;
1771         musb->ctrl_base = mbase;
1772         musb->nIrq = -ENODEV;
1773         for (epnum = 0, ep = musb->endpoints;
1774                         epnum < MUSB_C_NUM_EPS;
1775                         epnum++, ep++) {
1776
1777                 ep->musb = musb;
1778                 ep->epnum = epnum;
1779         }
1780
1781         musb->controller = dev;
1782         return musb;
1783 }
1784
1785 static void musb_free(struct musb *musb)
1786 {
1787         /* this has multiple entry modes. it handles fault cleanup after
1788          * probe(), where things may be partially set up, as well as rmmod
1789          * cleanup after everything's been de-activated.
1790          */
1791
1792 #ifdef CONFIG_SYSFS
1793         device_remove_file(musb->controller, &dev_attr_mode);
1794         device_remove_file(musb->controller, &dev_attr_cable);
1795         device_remove_file(musb->controller, &dev_attr_vbus);
1796 #ifdef CONFIG_USB_MUSB_OTG
1797         device_remove_file(musb->controller, &dev_attr_srp);
1798 #endif
1799 #endif
1800
1801 #ifdef CONFIG_USB_GADGET_MUSB_HDRC
1802         musb_gadget_cleanup(musb);
1803 #endif
1804
1805         if (musb->nIrq >= 0) {
1806                 disable_irq_wake(musb->nIrq);
1807                 free_irq(musb->nIrq, musb);
1808         }
1809         if (is_dma_capable() && musb->dma_controller) {
1810                 struct dma_controller   *c = musb->dma_controller;
1811
1812                 (void) c->stop(c->private_data);
1813                 dma_controller_destroy(c);
1814         }
1815
1816         musb_writeb(musb->mregs, MUSB_DEVCTL, 0);
1817         musb_platform_exit(musb);
1818         musb_writeb(musb->mregs, MUSB_DEVCTL, 0);
1819
1820         if (musb->clock) {
1821                 clk_disable(musb->clock);
1822                 clk_put(musb->clock);
1823         }
1824
1825 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1826         usb_put_hcd(musb_to_hcd(musb));
1827 #else
1828         kfree(musb);
1829 #endif
1830 }
1831
1832 /*
1833  * Perform generic per-controller initialization.
1834  *
1835  * @pDevice: the controller (already clocked, etc)
1836  * @nIrq: irq
1837  * @mregs: virtual address of controller registers,
1838  *      not yet corrected for platform-specific offsets
1839  */
1840 static int __init
1841 musb_init_controller(struct device *dev, int nIrq, void __iomem *ctrl)
1842 {
1843         int                     status;
1844         struct musb             *musb;
1845         struct musb_hdrc_platform_data *plat = dev->platform_data;
1846
1847         /* The driver might handle more features than the board; OK.
1848          * Fail when the board needs a feature that's not enabled.
1849          */
1850         if (!plat) {
1851                 dev_dbg(dev, "no platform_data?\n");
1852                 return -ENODEV;
1853         }
1854         switch (plat->mode) {
1855         case MUSB_HOST:
1856 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1857                 break;
1858 #else
1859                 goto bad_config;
1860 #endif
1861         case MUSB_PERIPHERAL:
1862 #ifdef CONFIG_USB_GADGET_MUSB_HDRC
1863                 break;
1864 #else
1865                 goto bad_config;
1866 #endif
1867         case MUSB_OTG:
1868 #ifdef CONFIG_USB_MUSB_OTG
1869                 break;
1870 #else
1871         bad_config:
1872 #endif
1873         default:
1874                 dev_err(dev, "incompatible Kconfig role setting\n");
1875                 return -EINVAL;
1876         }
1877
1878         /* allocate */
1879         musb = allocate_instance(dev, ctrl);
1880         if (!musb)
1881                 return -ENOMEM;
1882
1883         spin_lock_init(&musb->lock);
1884         musb->board_mode = plat->mode;
1885         musb->board_set_power = plat->set_power;
1886         musb->set_clock = plat->set_clock;
1887         musb->min_power = plat->min_power;
1888
1889         /* Clock usage is chip-specific ... functional clock (DaVinci,
1890          * OMAP2430), or PHY ref (some TUSB6010 boards).  All this core
1891          * code does is make sure a clock handle is available; platform
1892          * code manages it during start/stop and suspend/resume.
1893          */
1894         if (plat->clock) {
1895                 musb->clock = clk_get(dev, plat->clock);
1896                 if (IS_ERR(musb->clock)) {
1897                         status = PTR_ERR(musb->clock);
1898                         musb->clock = NULL;
1899                         goto fail;
1900                 }
1901         }
1902
1903         /* assume vbus is off */
1904
1905         /* platform adjusts musb->mregs and musb->isr if needed,
1906          * and activates clocks
1907          */
1908         musb->isr = generic_interrupt;
1909         status = musb_platform_init(musb);
1910
1911         if (status < 0)
1912                 goto fail;
1913         if (!musb->isr) {
1914                 status = -ENODEV;
1915                 goto fail2;
1916         }
1917
1918 #ifndef CONFIG_USB_INVENTRA_FIFO
1919         if (use_dma && dev->dma_mask) {
1920                 struct dma_controller   *c;
1921
1922                 c = dma_controller_create(musb, musb->mregs);
1923                 musb->dma_controller = c;
1924                 if (c)
1925                         (void) c->start(c->private_data);
1926         }
1927 #endif
1928         /* ideally this would be abstracted in platform setup */
1929         if (!is_dma_capable() || !musb->dma_controller)
1930                 dev->dma_mask = NULL;
1931
1932         /* be sure interrupts are disabled before connecting ISR */
1933         musb_platform_disable(musb);
1934         musb_generic_disable(musb);
1935
1936         /* setup musb parts of the core (especially endpoints) */
1937         status = musb_core_init(plat->multipoint
1938                         ? MUSB_CONTROLLER_MHDRC
1939                         : MUSB_CONTROLLER_HDRC, musb);
1940         if (status < 0)
1941                 goto fail2;
1942
1943         /* attach to the IRQ */
1944         if (request_irq (nIrq, musb->isr, 0, dev->bus_id, musb)) {
1945                 dev_err(dev, "request_irq %d failed!\n", nIrq);
1946                 status = -ENODEV;
1947                 goto fail2;
1948         }
1949         musb->nIrq = nIrq;
1950 // FIXME this handles wakeup irqs wrong
1951         if (enable_irq_wake(nIrq) == 0)
1952                 device_init_wakeup(dev, 1);
1953
1954         pr_info("%s: USB %s mode controller at %p using %s, IRQ %d\n",
1955                         musb_driver_name,
1956                         ({char *s;
1957                         switch (musb->board_mode) {
1958                         case MUSB_HOST:         s = "Host"; break;
1959                         case MUSB_PERIPHERAL:   s = "Peripheral"; break;
1960                         default:                s = "OTG"; break;
1961                         }; s; }),
1962                         ctrl,
1963                         (is_dma_capable() && musb->dma_controller)
1964                                 ? "DMA" : "PIO",
1965                         musb->nIrq);
1966
1967 #ifdef CONFIG_USB_MUSB_HDRC_HCD
1968         /* host side needs more setup, except for no-host modes */
1969         if (musb->board_mode != MUSB_PERIPHERAL) {
1970                 struct usb_hcd  *hcd = musb_to_hcd(musb);
1971
1972                 if (musb->board_mode == MUSB_OTG)
1973                         hcd->self.otg_port = 1;
1974                 musb->xceiv.host = &hcd->self;
1975                 hcd->power_budget = 2 * (plat->power ? : 250);
1976         }
1977 #endif                          /* CONFIG_USB_MUSB_HDRC_HCD */
1978
1979         /* For the host-only role, we can activate right away.
1980          * (We expect the ID pin to be forcibly grounded!!)
1981          * Otherwise, wait till the gadget driver hooks up.
1982          */
1983         if (!is_otg_enabled(musb) && is_host_enabled(musb)) {
1984                 MUSB_HST_MODE(musb);
1985                 musb->xceiv.default_a = 1;
1986                 musb->xceiv.state = OTG_STATE_A_IDLE;
1987
1988                 status = usb_add_hcd(musb_to_hcd(musb), -1, 0);
1989
1990                 DBG(1, "%s mode, status %d, devctl %02x %c\n",
1991                         "HOST", status,
1992                         musb_readb(musb->mregs, MUSB_DEVCTL),
1993                         (musb_readb(musb->mregs, MUSB_DEVCTL)
1994                                         & MUSB_DEVCTL_BDEVICE
1995                                 ? 'B' : 'A'));
1996
1997         } else /* peripheral is enabled */ {
1998                 MUSB_DEV_MODE(musb);
1999                 musb->xceiv.default_a = 0;
2000                 musb->xceiv.state = OTG_STATE_B_IDLE;
2001
2002                 status = musb_gadget_setup(musb);
2003
2004                 DBG(1, "%s mode, status %d, dev%02x\n",
2005                         is_otg_enabled(musb) ? "OTG" : "PERIPHERAL",
2006                         status,
2007                         musb_readb(musb->mregs, MUSB_DEVCTL));
2008
2009         }
2010
2011         if (status == 0)
2012                 musb_debug_create("driver/musb_hdrc", musb);
2013         else {
2014 fail:
2015                 if (musb->clock)
2016                         clk_put(musb->clock);
2017                 device_init_wakeup(dev, 0);
2018                 musb_free(musb);
2019                 return status;
2020         }
2021
2022         INIT_WORK(&musb->irq_work, musb_irq_work);
2023
2024 #ifdef CONFIG_SYSFS
2025         status = device_create_file(dev, &dev_attr_mode);
2026         status = device_create_file(dev, &dev_attr_cable);
2027         status = device_create_file(dev, &dev_attr_vbus);
2028 #ifdef CONFIG_USB_MUSB_OTG
2029         status = device_create_file(dev, &dev_attr_srp);
2030 #endif /* CONFIG_USB_MUSB_OTG */
2031         status = 0;
2032 #endif
2033
2034         return status;
2035
2036 fail2:
2037         musb_platform_exit(musb);
2038         goto fail;
2039 }
2040
2041 /*-------------------------------------------------------------------------*/
2042
2043 /* all implementations (PCI bridge to FPGA, VLYNQ, etc) should just
2044  * bridge to a platform device; this driver then suffices.
2045  */
2046
2047 #ifndef CONFIG_USB_INVENTRA_FIFO
2048 static u64      *orig_dma_mask;
2049 #endif
2050
2051 static int __init musb_probe(struct platform_device *pdev)
2052 {
2053         struct device   *dev = &pdev->dev;
2054         int             irq = platform_get_irq(pdev, 0);
2055         struct resource *iomem;
2056         void __iomem    *base;
2057
2058         iomem = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2059         if (!iomem || irq == 0)
2060                 return -ENODEV;
2061
2062         base = ioremap(iomem->start, iomem->end - iomem->start + 1);
2063         if (!base) {
2064                 dev_err(dev, "ioremap failed\n");
2065                 return -ENOMEM;
2066         }
2067
2068 #ifndef CONFIG_USB_INVENTRA_FIFO
2069         /* clobbered by use_dma=n */
2070         orig_dma_mask = dev->dma_mask;
2071 #endif
2072         return musb_init_controller(dev, irq, base);
2073 }
2074
2075 static int __devexit musb_remove(struct platform_device *pdev)
2076 {
2077         struct musb     *musb = dev_to_musb(&pdev->dev);
2078         void __iomem    *ctrl_base = musb->ctrl_base;
2079
2080         /* this gets called on rmmod.
2081          *  - Host mode: host may still be active
2082          *  - Peripheral mode: peripheral is deactivated (or never-activated)
2083          *  - OTG mode: both roles are deactivated (or never-activated)
2084          */
2085         musb_shutdown(pdev);
2086         musb_debug_delete("driver/musb_hdrc", musb);
2087 #ifdef CONFIG_USB_MUSB_HDRC_HCD
2088         if (musb->board_mode == MUSB_HOST)
2089                 usb_remove_hcd(musb_to_hcd(musb));
2090 #endif
2091         musb_free(musb);
2092         iounmap(ctrl_base);
2093         device_init_wakeup(&pdev->dev, 0);
2094 #ifndef CONFIG_USB_INVENTRA_FIFO
2095         pdev->dev.dma_mask = orig_dma_mask;
2096 #endif
2097         return 0;
2098 }
2099
2100 #ifdef  CONFIG_PM
2101
2102 static int musb_suspend(struct platform_device *pdev, pm_message_t message)
2103 {
2104         unsigned long   flags;
2105         struct musb     *musb = dev_to_musb(&pdev->dev);
2106
2107         if (!musb->clock)
2108                 return 0;
2109
2110         spin_lock_irqsave(&musb->lock, flags);
2111
2112         if (is_peripheral_active(musb)) {
2113                 /* FIXME force disconnect unless we know USB will wake
2114                  * the system up quickly enough to respond ...
2115                  */
2116         } else if (is_host_active(musb)) {
2117                 /* we know all the children are suspended; sometimes
2118                  * they will even be wakeup-enabled.
2119                  */
2120         }
2121
2122         if (musb->set_clock)
2123                 musb->set_clock(musb->clock, 0);
2124         else
2125                 clk_disable(musb->clock);
2126         spin_unlock_irqrestore(&musb->lock, flags);
2127         return 0;
2128 }
2129
2130 static int musb_resume(struct platform_device *pdev)
2131 {
2132         unsigned long   flags;
2133         struct musb     *musb = dev_to_musb(&pdev->dev);
2134
2135         if (!musb->clock)
2136                 return 0;
2137
2138         spin_lock_irqsave(&musb->lock, flags);
2139
2140         if (musb->set_clock)
2141                 musb->set_clock(musb->clock, 1);
2142         else
2143                 clk_enable(musb->clock);
2144
2145         /* for static cmos like DaVinci, register values were preserved
2146          * unless for some reason the whole soc powered down and we're
2147          * not treating that as a whole-system restart (e.g. swsusp)
2148          */
2149         spin_unlock_irqrestore(&musb->lock, flags);
2150         return 0;
2151 }
2152
2153 #else
2154 #define musb_suspend    NULL
2155 #define musb_resume     NULL
2156 #endif
2157
2158 static struct platform_driver musb_driver = {
2159         .driver = {
2160                 .name           = (char *)musb_driver_name,
2161                 .bus            = &platform_bus_type,
2162                 .owner          = THIS_MODULE,
2163         },
2164         .remove         = __devexit_p(musb_remove),
2165         .shutdown       = musb_shutdown,
2166         .suspend        = musb_suspend,
2167         .resume         = musb_resume,
2168 };
2169
2170 /*-------------------------------------------------------------------------*/
2171
2172 static int __init musb_init(void)
2173 {
2174 #ifdef CONFIG_USB_MUSB_HDRC_HCD
2175         if (usb_disabled())
2176                 return 0;
2177 #endif
2178
2179         pr_info("%s: version " MUSB_VERSION ", "
2180 #ifdef CONFIG_USB_INVENTRA_FIFO
2181                 "pio"
2182 #elif defined(CONFIG_USB_TI_CPPI_DMA)
2183                 "cppi-dma"
2184 #elif defined(CONFIG_USB_INVENTRA_DMA)
2185                 "musb-dma"
2186 #elif defined(CONFIG_USB_TUSB_OMAP_DMA)
2187                 "tusb-omap-dma"
2188 #else
2189                 "?dma?"
2190 #endif
2191                 ", "
2192 #ifdef CONFIG_USB_MUSB_OTG
2193                 "otg (peripheral+host)"
2194 #elif defined(CONFIG_USB_GADGET_MUSB_HDRC)
2195                 "peripheral"
2196 #elif defined(CONFIG_USB_MUSB_HDRC_HCD)
2197                 "host"
2198 #endif
2199                 ", debug=%d\n",
2200                 musb_driver_name, debug);
2201         return platform_driver_probe(&musb_driver, musb_probe);
2202 }
2203
2204 /* make us init after usbcore and before usb
2205  * gadget and host-side drivers start to register
2206  */
2207 subsys_initcall(musb_init);
2208
2209 static void __exit musb_cleanup(void)
2210 {
2211         platform_driver_unregister(&musb_driver);
2212 }
2213 module_exit(musb_cleanup);