arch/sh/kernel/cpu/sh2a/setup-sh7203.c

   1 /*
   2  * SH7203 and SH7263 Setup
   3  *
   4  *  Copyright (C) 2007 - 2009  Paul Mundt
   5  *
   6  * This file is subject to the terms and conditions of the GNU General Public
   7  * License.  See the file "COPYING" in the main directory of this archive
   8  * for more details.
   9  */
  10 #include <linux/platform_device.h>
  11 #include <linux/init.h>
  12 #include <linux/serial.h>
  13 #include <linux/serial_sci.h>
  14
  15 enum {
  16         UNUSED = 0,
  17
  18         /* interrupt sources */
  19         IRQ0, IRQ1, IRQ2, IRQ3, IRQ4, IRQ5, IRQ6, IRQ7,
  20         PINT0, PINT1, PINT2, PINT3, PINT4, PINT5, PINT6, PINT7,
  21         DMAC0, DMAC1, DMAC2, DMAC3, DMAC4, DMAC5, DMAC6, DMAC7,
  22         USB, LCDC, CMT0, CMT1, BSC, WDT,
  23
  24         MTU0_ABCD, MTU0_VEF, MTU1_AB, MTU1_VU, MTU2_AB, MTU2_VU,
  25         MTU3_ABCD, MTU4_ABCD, MTU2_TCI3V, MTU2_TCI4V,
  26
  27         ADC_ADI,
  28
  29         IIC30, IIC31, IIC32, IIC33,
  30         SCIF0, SCIF1, SCIF2, SCIF3,
  31
  32         SSU0, SSU1,
  33
  34         SSI0_SSII, SSI1_SSII, SSI2_SSII, SSI3_SSII,
  35
  36         /* ROM-DEC, SDHI, SRC, and IEB are SH7263 specific */
  37         ROMDEC_ISY, ROMDEC_IERR, ROMDEC_IARG, ROMDEC_ISEC, ROMDEC_IBUF,
  38         ROMDEC_IREADY,
  39
  40         FLCTL, SDHI3, SDHI0, SDHI1, RTC, RCAN0, RCAN1,
  41
  42         SRC_OVF, SRC_ODFI, SRC_IDEI, IEBI,
  43
  44         /* interrupt groups */
  45         PINT, ROMDEC, SDHI, SRC
  46 };
  47
  48 static struct intc_vect vectors[] __initdata = {
  49         INTC_IRQ(IRQ0, 64), INTC_IRQ(IRQ1, 65),
  50         INTC_IRQ(IRQ2, 66), INTC_IRQ(IRQ3, 67),
  51         INTC_IRQ(IRQ4, 68), INTC_IRQ(IRQ5, 69),
  52         INTC_IRQ(IRQ6, 70), INTC_IRQ(IRQ7, 71),
  53         INTC_IRQ(PINT0, 80), INTC_IRQ(PINT1, 81),
  54         INTC_IRQ(PINT2, 82), INTC_IRQ(PINT3, 83),
  55         INTC_IRQ(PINT4, 84), INTC_IRQ(PINT5, 85),
  56         INTC_IRQ(PINT6, 86), INTC_IRQ(PINT7, 87),
  57         INTC_IRQ(DMAC0, 108), INTC_IRQ(DMAC0, 109),
  58         INTC_IRQ(DMAC1, 112), INTC_IRQ(DMAC1, 113),
  59         INTC_IRQ(DMAC2, 116), INTC_IRQ(DMAC2, 117),
  60         INTC_IRQ(DMAC3, 120), INTC_IRQ(DMAC3, 121),
  61         INTC_IRQ(DMAC4, 124), INTC_IRQ(DMAC4, 125),
  62         INTC_IRQ(DMAC5, 128), INTC_IRQ(DMAC5, 129),
  63         INTC_IRQ(DMAC6, 132), INTC_IRQ(DMAC6, 133),
  64         INTC_IRQ(DMAC7, 136), INTC_IRQ(DMAC7, 137),
  65         INTC_IRQ(USB, 140), INTC_IRQ(LCDC, 141),
  66         INTC_IRQ(CMT0, 142), INTC_IRQ(CMT1, 143),
  67         INTC_IRQ(BSC, 144), INTC_IRQ(WDT, 145),
  68         INTC_IRQ(MTU0_ABCD, 146), INTC_IRQ(MTU0_ABCD, 147),
  69         INTC_IRQ(MTU0_ABCD, 148), INTC_IRQ(MTU0_ABCD, 149),
  70         INTC_IRQ(MTU0_VEF, 150),
  71         INTC_IRQ(MTU0_VEF, 151), INTC_IRQ(MTU0_VEF, 152),
  72         INTC_IRQ(MTU1_AB, 153), INTC_IRQ(MTU1_AB, 154),
  73         INTC_IRQ(MTU1_VU, 155), INTC_IRQ(MTU1_VU, 156),
  74         INTC_IRQ(MTU2_AB, 157), INTC_IRQ(MTU2_AB, 158),
  75         INTC_IRQ(MTU2_VU, 159), INTC_IRQ(MTU2_VU, 160),
  76         INTC_IRQ(MTU3_ABCD, 161), INTC_IRQ(MTU3_ABCD, 162),
  77         INTC_IRQ(MTU3_ABCD, 163), INTC_IRQ(MTU3_ABCD, 164),
  78         INTC_IRQ(MTU2_TCI3V, 165),
  79         INTC_IRQ(MTU4_ABCD, 166), INTC_IRQ(MTU4_ABCD, 167),
  80         INTC_IRQ(MTU4_ABCD, 168), INTC_IRQ(MTU4_ABCD, 169),
  81         INTC_IRQ(MTU2_TCI4V, 170),
  82         INTC_IRQ(ADC_ADI, 171),
  83         INTC_IRQ(IIC30, 172), INTC_IRQ(IIC30, 173),
  84         INTC_IRQ(IIC30, 174), INTC_IRQ(IIC30, 175),
  85         INTC_IRQ(IIC30, 176),
  86         INTC_IRQ(IIC31, 177), INTC_IRQ(IIC31, 178),
  87         INTC_IRQ(IIC31, 179), INTC_IRQ(IIC31, 180),
  88         INTC_IRQ(IIC31, 181),
  89         INTC_IRQ(IIC32, 182), INTC_IRQ(IIC32, 183),
  90         INTC_IRQ(IIC32, 184), INTC_IRQ(IIC32, 185),
  91         INTC_IRQ(IIC32, 186),
  92         INTC_IRQ(IIC33, 187), INTC_IRQ(IIC33, 188),
  93         INTC_IRQ(IIC33, 189), INTC_IRQ(IIC33, 190),
  94         INTC_IRQ(IIC33, 191),
  95         INTC_IRQ(SCIF0, 192), INTC_IRQ(SCIF0, 193),
  96         INTC_IRQ(SCIF0, 194), INTC_IRQ(SCIF0, 195),
  97         INTC_IRQ(SCIF1, 196), INTC_IRQ(SCIF1, 197),
  98         INTC_IRQ(SCIF1, 198), INTC_IRQ(SCIF1, 199),
  99         INTC_IRQ(SCIF2, 200), INTC_IRQ(SCIF2, 201),
 100         INTC_IRQ(SCIF2, 202), INTC_IRQ(SCIF2, 203),
 101         INTC_IRQ(SCIF3, 204), INTC_IRQ(SCIF3, 205),
 102         INTC_IRQ(SCIF3, 206), INTC_IRQ(SCIF3, 207),
 103         INTC_IRQ(SSU0, 208), INTC_IRQ(SSU0, 209),
 104         INTC_IRQ(SSU0, 210),
 105         INTC_IRQ(SSU1, 211), INTC_IRQ(SSU1, 212),
 106         INTC_IRQ(SSU1, 213),
 107         INTC_IRQ(SSI0_SSII, 214), INTC_IRQ(SSI1_SSII, 215),
 108         INTC_IRQ(SSI2_SSII, 216), INTC_IRQ(SSI3_SSII, 217),
 109         INTC_IRQ(FLCTL, 224), INTC_IRQ(FLCTL, 225),
 110         INTC_IRQ(FLCTL, 226), INTC_IRQ(FLCTL, 227),
 111         INTC_IRQ(RTC, 231), INTC_IRQ(RTC, 232),
 112         INTC_IRQ(RTC, 233),
 113         INTC_IRQ(RCAN0, 234), INTC_IRQ(RCAN0, 235),
 114         INTC_IRQ(RCAN0, 236), INTC_IRQ(RCAN0, 237),
 115         INTC_IRQ(RCAN0, 238),
 116         INTC_IRQ(RCAN1, 239), INTC_IRQ(RCAN1, 240),
 117         INTC_IRQ(RCAN1, 241), INTC_IRQ(RCAN1, 242),
 118         INTC_IRQ(RCAN1, 243),
 119
 120         /* SH7263-specific trash */
 121 #ifdef CONFIG_CPU_SUBTYPE_SH7263
 122         INTC_IRQ(ROMDEC_ISY, 218), INTC_IRQ(ROMDEC_IERR, 219),
 123         INTC_IRQ(ROMDEC_IARG, 220), INTC_IRQ(ROMDEC_ISEC, 221),
 124         INTC_IRQ(ROMDEC_IBUF, 222), INTC_IRQ(ROMDEC_IREADY, 223),
 125
 126         INTC_IRQ(SDHI3, 228), INTC_IRQ(SDHI0, 229), INTC_IRQ(SDHI1, 230),
 127
 128         INTC_IRQ(SRC_OVF, 244), INTC_IRQ(SRC_ODFI, 245),
 129         INTC_IRQ(SRC_IDEI, 246),
 130
 131         INTC_IRQ(IEBI, 247),
 132 #endif
 133 };
 134
 135 static struct intc_group groups[] __initdata = {
 136         INTC_GROUP(PINT, PINT0, PINT1, PINT2, PINT3,
 137                    PINT4, PINT5, PINT6, PINT7),
 138 #ifdef CONFIG_CPU_SUBTYPE_SH7263
 139         INTC_GROUP(ROMDEC, ROMDEC_ISY, ROMDEC_IERR, ROMDEC_IARG,
 140                    ROMDEC_ISEC, ROMDEC_IBUF, ROMDEC_IREADY),
 141         INTC_GROUP(SDHI, SDHI3, SDHI0, SDHI1),
 142         INTC_GROUP(SRC, SRC_OVF, SRC_ODFI, SRC_IDEI),
 143 #endif
 144 };
 145
 146 static struct intc_prio_reg prio_registers[] __initdata = {
 147         { 0xfffe0818, 0, 16, 4, /* IPR01 */ { IRQ0, IRQ1, IRQ2, IRQ3 } },
 148         { 0xfffe081a, 0, 16, 4, /* IPR02 */ { IRQ4, IRQ5, IRQ6, IRQ7 } },
 149         { 0xfffe0820, 0, 16, 4, /* IPR05 */ { PINT, 0, 0, 0 } },
 150         { 0xfffe0c00, 0, 16, 4, /* IPR06 */ { DMAC0, DMAC1, DMAC2, DMAC3 } },
 151         { 0xfffe0c02, 0, 16, 4, /* IPR07 */ { DMAC4, DMAC5, DMAC6, DMAC7 } },
 152         { 0xfffe0c04, 0, 16, 4, /* IPR08 */ { USB, LCDC, CMT0, CMT1 } },
 153         { 0xfffe0c06, 0, 16, 4, /* IPR09 */ { BSC, WDT, MTU0_ABCD, MTU0_VEF } },
 154         { 0xfffe0c08, 0, 16, 4, /* IPR10 */ { MTU1_AB, MTU1_VU, MTU2_AB,
 155                                               MTU2_VU } },
 156         { 0xfffe0c0a, 0, 16, 4, /* IPR11 */ { MTU3_ABCD, MTU2_TCI3V, MTU4_ABCD,
 157                                               MTU2_TCI4V } },
 158         { 0xfffe0c0c, 0, 16, 4, /* IPR12 */ { ADC_ADI, IIC30, IIC31, IIC32 } },
 159         { 0xfffe0c0e, 0, 16, 4, /* IPR13 */ { IIC33, SCIF0, SCIF1, SCIF2 } },
 160         { 0xfffe0c10, 0, 16, 4, /* IPR14 */ { SCIF3, SSU0, SSU1, SSI0_SSII } },
 161 #ifdef CONFIG_CPU_SUBTYPE_SH7203
 162         { 0xfffe0c12, 0, 16, 4, /* IPR15 */ { SSI1_SSII, SSI2_SSII,
 163                                               SSI3_SSII, 0 } },
 164         { 0xfffe0c14, 0, 16, 4, /* IPR16 */ { FLCTL, 0, RTC, RCAN0 } },
 165         { 0xfffe0c16, 0, 16, 4, /* IPR17 */ { RCAN1, 0, 0, 0 } },
 166 #else
 167         { 0xfffe0c12, 0, 16, 4, /* IPR15 */ { SSI1_SSII, SSI2_SSII,
 168                                               SSI3_SSII, ROMDEC } },
 169         { 0xfffe0c14, 0, 16, 4, /* IPR16 */ { FLCTL, SDHI, RTC, RCAN0 } },
 170         { 0xfffe0c16, 0, 16, 4, /* IPR17 */ { RCAN1, SRC, IEBI, 0 } },
 171 #endif
 172 };
 173
 174 static struct intc_mask_reg mask_registers[] __initdata = {
 175         { 0xfffe0808, 0, 16, /* PINTER */
 176           { 0, 0, 0, 0, 0, 0, 0, 0,
 177             PINT7, PINT6, PINT5, PINT4, PINT3, PINT2, PINT1, PINT0 } },
 178 };
 179
 180 static DECLARE_INTC_DESC(intc_desc, "sh7203", vectors, groups,
 181                          mask_registers, prio_registers, NULL);
 182
 183 static struct plat_sci_port sci_platform_data[] = {
 184         {
 185                 .mapbase        = 0xfffe8000,
 186                 .flags          = UPF_BOOT_AUTOCONF,
 187                 .type           = PORT_SCIF,
 188                 .irqs           =  { 192, 192, 192, 192 },
 189         }, {
 190                 .mapbase        = 0xfffe8800,
 191                 .flags          = UPF_BOOT_AUTOCONF,
 192                 .type           = PORT_SCIF,
 193                 .irqs           =  { 196, 196, 196, 196 },
 194         }, {
 195                 .mapbase        = 0xfffe9000,
 196                 .flags          = UPF_BOOT_AUTOCONF,
 197                 .type           = PORT_SCIF,
 198                 .irqs           =  { 200, 200, 200, 200 },
 199         }, {
 200                 .mapbase        = 0xfffe9800,
 201                 .flags          = UPF_BOOT_AUTOCONF,
 202                 .type           = PORT_SCIF,
 203                 .irqs           =  { 204, 204, 204, 204 },
 204         }, {
 205                 .flags = 0,
 206         }
 207 };
 208
 209 static struct platform_device sci_device = {
 210         .name           = "sh-sci",
 211         .id             = -1,
 212         .dev            = {
 213                 .platform_data  = sci_platform_data,
 214         },
 215 };
 216
 217 static struct resource rtc_resources[] = {
 218         [0] = {
 219                 .start  = 0xffff2000,
 220                 .end    = 0xffff2000 + 0x58 - 1,
 221                 .flags  = IORESOURCE_IO,
 222         },
 223         [1] = {
 224                 /* Shared Period/Carry/Alarm IRQ */
 225                 .start  = 231,
 226                 .flags  = IORESOURCE_IRQ,
 227         },
 228 };
 229
 230 static struct platform_device rtc_device = {
 231         .name           = "sh-rtc",
 232         .id             = -1,
 233         .num_resources  = ARRAY_SIZE(rtc_resources),
 234         .resource       = rtc_resources,
 235 };
 236
 237 static struct platform_device *sh7203_devices[] __initdata = {
 238         &sci_device,
 239         &rtc_device,
 240 };
 241
 242 static int __init sh7203_devices_setup(void)
 243 {
 244         return platform_add_devices(sh7203_devices,
 245                                     ARRAY_SIZE(sh7203_devices));
 246 }
 247 __initcall(sh7203_devices_setup);
 248
 249 void __init plat_irq_setup(void)
 250 {
 251         register_intc_controller(&intc_desc);
 252 }