arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20
  21 #include <asm/hardware.h>
  22 #include <asm/irq.h>
  23 #include <asm/arch/irqs.h>
  24 #include <asm/arch/gpio.h>
  25 #include <asm/mach/irq.h>
  26
  27 #include <asm/io.h>
  28
  29 /*
  30  * OMAP1510 GPIO registers
  31  */
  32 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  33 #define OMAP1510_GPIO_DATA_INPUT        0x00
  34 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  35 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  36 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  37 #define OMAP1510_GPIO_INT_MASK          0x10
  38 #define OMAP1510_GPIO_INT_STATUS        0x14
  39 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  40
  41 #define OMAP1510_IH_GPIO_BASE           64
  42
  43 /*
  44  * OMAP1610 specific GPIO registers
  45  */
  46 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  47 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  48 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  49 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  50 #define OMAP1610_GPIO_REVISION          0x0000
  51 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  52 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  53 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  54 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  55 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  56 #define OMAP1610_GPIO_DATAIN            0x002c
  57 #define OMAP1610_GPIO_DATAOUT           0x0030
  58 #define OMAP1610_GPIO_DIRECTION         0x0034
  59 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  60 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  61 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  62 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  63 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  64 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  65 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  66 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  67
  68 /*
  69  * OMAP730 specific GPIO registers
  70  */
  71 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  72 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  73 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  74 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  75 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  76 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  77 #define OMAP730_GPIO_DATA_INPUT         0x00
  78 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  79 #define OMAP730_GPIO_DIR_CONTROL        0x08
  80 #define OMAP730_GPIO_INT_CONTROL        0x0c
  81 #define OMAP730_GPIO_INT_MASK           0x10
  82 #define OMAP730_GPIO_INT_STATUS         0x14
  83
  84 /*
  85  * omap24xx specific GPIO registers
  86  */
  87 #define OMAP242X_GPIO1_BASE             (void __iomem *)0x48018000
  88 #define OMAP242X_GPIO2_BASE             (void __iomem *)0x4801a000
  89 #define OMAP242X_GPIO3_BASE             (void __iomem *)0x4801c000
  90 #define OMAP242X_GPIO4_BASE             (void __iomem *)0x4801e000
  91
  92 #define OMAP243X_GPIO1_BASE             (void __iomem *)0x4900C000
  93 #define OMAP243X_GPIO2_BASE             (void __iomem *)0x4900E000
  94 #define OMAP243X_GPIO3_BASE             (void __iomem *)0x49010000
  95 #define OMAP243X_GPIO4_BASE             (void __iomem *)0x49012000
  96 #define OMAP243X_GPIO5_BASE             (void __iomem *)0x480B6000
  97
  98 #define OMAP24XX_GPIO_REVISION          0x0000
  99 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
 100 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 101 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 102 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 103 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 104 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 105 #define OMAP24XX_GPIO_CTRL              0x0030
 106 #define OMAP24XX_GPIO_OE                0x0034
 107 #define OMAP24XX_GPIO_DATAIN            0x0038
 108 #define OMAP24XX_GPIO_DATAOUT           0x003c
 109 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 110 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 111 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 112 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 113 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 114 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 115 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 116 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 117 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 118 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 119 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 120 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 121
 122 /*
 123  * omap34xx specific GPIO registers
 124  */
 125
 126 #define OMAP34XX_GPIO1_BASE             (void __iomem *)0x48310000
 127 #define OMAP34XX_GPIO2_BASE             (void __iomem *)0x49050000
 128 #define OMAP34XX_GPIO3_BASE             (void __iomem *)0x49052000
 129 #define OMAP34XX_GPIO4_BASE             (void __iomem *)0x49054000
 130 #define OMAP34XX_GPIO5_BASE             (void __iomem *)0x49056000
 131 #define OMAP34XX_GPIO6_BASE             (void __iomem *)0x49058000
 132
 133
 134 struct gpio_bank {
 135         void __iomem *base;
 136         u16 irq;
 137         u16 virtual_irq_start;
 138         int method;
 139         u32 reserved_map;
 140 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 141         u32 suspend_wakeup;
 142         u32 saved_wakeup;
 143 #endif
 144 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 145         u32 non_wakeup_gpios;
 146         u32 enabled_non_wakeup_gpios;
 147
 148         u32 saved_datain;
 149         u32 saved_fallingdetect;
 150         u32 saved_risingdetect;
 151 #endif
 152         u32 level_mask;
 153         spinlock_t lock;
 154 };
 155
 156 #define METHOD_MPUIO            0
 157 #define METHOD_GPIO_1510        1
 158 #define METHOD_GPIO_1610        2
 159 #define METHOD_GPIO_730         3
 160 #define METHOD_GPIO_24XX        4
 161
 162 #ifdef CONFIG_ARCH_OMAP16XX
 163 static struct gpio_bank gpio_bank_1610[5] = {
 164         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 165         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 166         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 169 };
 170 #endif
 171
 172 #ifdef CONFIG_ARCH_OMAP15XX
 173 static struct gpio_bank gpio_bank_1510[2] = {
 174         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 175         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 176 };
 177 #endif
 178
 179 #ifdef CONFIG_ARCH_OMAP730
 180 static struct gpio_bank gpio_bank_730[7] = {
 181         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 182         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 183         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 184         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 187         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 188 };
 189 #endif
 190
 191 #ifdef CONFIG_ARCH_OMAP24XX
 192
 193 static struct gpio_bank gpio_bank_242x[4] = {
 194         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 195         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 198 };
 199
 200 static struct gpio_bank gpio_bank_243x[5] = {
 201         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 202         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 206 };
 207
 208 #endif
 209
 210 #ifdef CONFIG_ARCH_OMAP34XX
 211 static struct gpio_bank gpio_bank_34xx[6] = {
 212         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 213         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 218 };
 219
 220 #endif
 221
 222 static struct gpio_bank *gpio_bank;
 223 static int gpio_bank_count;
 224
 225 static inline struct gpio_bank *get_gpio_bank(int gpio)
 226 {
 227         if (cpu_is_omap15xx()) {
 228                 if (OMAP_GPIO_IS_MPUIO(gpio))
 229                         return &gpio_bank[0];
 230                 return &gpio_bank[1];
 231         }
 232         if (cpu_is_omap16xx()) {
 233                 if (OMAP_GPIO_IS_MPUIO(gpio))
 234                         return &gpio_bank[0];
 235                 return &gpio_bank[1 + (gpio >> 4)];
 236         }
 237         if (cpu_is_omap730()) {
 238                 if (OMAP_GPIO_IS_MPUIO(gpio))
 239                         return &gpio_bank[0];
 240                 return &gpio_bank[1 + (gpio >> 5)];
 241         }
 242         if (cpu_is_omap24xx())
 243                 return &gpio_bank[gpio >> 5];
 244         if (cpu_is_omap34xx())
 245                 return &gpio_bank[gpio >> 5];
 246 }
 247
 248 static inline int get_gpio_index(int gpio)
 249 {
 250         if (cpu_is_omap730())
 251                 return gpio & 0x1f;
 252         if (cpu_is_omap24xx())
 253                 return gpio & 0x1f;
 254         if (cpu_is_omap34xx())
 255                 return gpio & 0x1f;
 256         return gpio & 0x0f;
 257 }
 258
 259 static inline int gpio_valid(int gpio)
 260 {
 261         if (gpio < 0)
 262                 return -1;
 263         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 264                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 265                         return -1;
 266                 return 0;
 267         }
 268         if (cpu_is_omap15xx() && gpio < 16)
 269                 return 0;
 270         if ((cpu_is_omap16xx()) && gpio < 64)
 271                 return 0;
 272         if (cpu_is_omap730() && gpio < 192)
 273                 return 0;
 274         if (cpu_is_omap24xx() && gpio < 128)
 275                 return 0;
 276         if (cpu_is_omap34xx() && gpio < 160)
 277                 return 0;
 278         return -1;
 279 }
 280
 281 static int check_gpio(int gpio)
 282 {
 283         if (unlikely(gpio_valid(gpio)) < 0) {
 284                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 285                 dump_stack();
 286                 return -1;
 287         }
 288         return 0;
 289 }
 290
 291 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 292 {
 293         void __iomem *reg = bank->base;
 294         u32 l;
 295
 296         switch (bank->method) {
 297 #ifdef CONFIG_ARCH_OMAP1
 298         case METHOD_MPUIO:
 299                 reg += OMAP_MPUIO_IO_CNTL;
 300                 break;
 301 #endif
 302 #ifdef CONFIG_ARCH_OMAP15XX
 303         case METHOD_GPIO_1510:
 304                 reg += OMAP1510_GPIO_DIR_CONTROL;
 305                 break;
 306 #endif
 307 #ifdef CONFIG_ARCH_OMAP16XX
 308         case METHOD_GPIO_1610:
 309                 reg += OMAP1610_GPIO_DIRECTION;
 310                 break;
 311 #endif
 312 #ifdef CONFIG_ARCH_OMAP730
 313         case METHOD_GPIO_730:
 314                 reg += OMAP730_GPIO_DIR_CONTROL;
 315                 break;
 316 #endif
 317 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 318         case METHOD_GPIO_24XX:
 319                 reg += OMAP24XX_GPIO_OE;
 320                 break;
 321 #endif
 322         default:
 323                 WARN_ON(1);
 324                 return;
 325         }
 326         l = __raw_readl(reg);
 327         if (is_input)
 328                 l |= 1 << gpio;
 329         else
 330                 l &= ~(1 << gpio);
 331         __raw_writel(l, reg);
 332 }
 333
 334 void omap_set_gpio_direction(int gpio, int is_input)
 335 {
 336         struct gpio_bank *bank;
 337
 338         if (check_gpio(gpio) < 0)
 339                 return;
 340         bank = get_gpio_bank(gpio);
 341         spin_lock(&bank->lock);
 342         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 343         spin_unlock(&bank->lock);
 344 }
 345
 346 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 347 {
 348         void __iomem *reg = bank->base;
 349         u32 l = 0;
 350
 351         switch (bank->method) {
 352 #ifdef CONFIG_ARCH_OMAP1
 353         case METHOD_MPUIO:
 354                 reg += OMAP_MPUIO_OUTPUT;
 355                 l = __raw_readl(reg);
 356                 if (enable)
 357                         l |= 1 << gpio;
 358                 else
 359                         l &= ~(1 << gpio);
 360                 break;
 361 #endif
 362 #ifdef CONFIG_ARCH_OMAP15XX
 363         case METHOD_GPIO_1510:
 364                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 365                 l = __raw_readl(reg);
 366                 if (enable)
 367                         l |= 1 << gpio;
 368                 else
 369                         l &= ~(1 << gpio);
 370                 break;
 371 #endif
 372 #ifdef CONFIG_ARCH_OMAP16XX
 373         case METHOD_GPIO_1610:
 374                 if (enable)
 375                         reg += OMAP1610_GPIO_SET_DATAOUT;
 376                 else
 377                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 378                 l = 1 << gpio;
 379                 break;
 380 #endif
 381 #ifdef CONFIG_ARCH_OMAP730
 382         case METHOD_GPIO_730:
 383                 reg += OMAP730_GPIO_DATA_OUTPUT;
 384                 l = __raw_readl(reg);
 385                 if (enable)
 386                         l |= 1 << gpio;
 387                 else
 388                         l &= ~(1 << gpio);
 389                 break;
 390 #endif
 391 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 392         case METHOD_GPIO_24XX:
 393                 if (enable)
 394                         reg += OMAP24XX_GPIO_SETDATAOUT;
 395                 else
 396                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 397                 l = 1 << gpio;
 398                 break;
 399 #endif
 400         default:
 401                 WARN_ON(1);
 402                 return;
 403         }
 404         __raw_writel(l, reg);
 405 }
 406
 407 void omap_set_gpio_dataout(int gpio, int enable)
 408 {
 409         struct gpio_bank *bank;
 410
 411         if (check_gpio(gpio) < 0)
 412                 return;
 413         bank = get_gpio_bank(gpio);
 414         spin_lock(&bank->lock);
 415         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 416         spin_unlock(&bank->lock);
 417 }
 418
 419 int omap_get_gpio_datain(int gpio)
 420 {
 421         struct gpio_bank *bank;
 422         void __iomem *reg;
 423
 424         if (check_gpio(gpio) < 0)
 425                 return -EINVAL;
 426         bank = get_gpio_bank(gpio);
 427         reg = bank->base;
 428         switch (bank->method) {
 429 #ifdef CONFIG_ARCH_OMAP1
 430         case METHOD_MPUIO:
 431                 reg += OMAP_MPUIO_INPUT_LATCH;
 432                 break;
 433 #endif
 434 #ifdef CONFIG_ARCH_OMAP15XX
 435         case METHOD_GPIO_1510:
 436                 reg += OMAP1510_GPIO_DATA_INPUT;
 437                 break;
 438 #endif
 439 #ifdef CONFIG_ARCH_OMAP16XX
 440         case METHOD_GPIO_1610:
 441                 reg += OMAP1610_GPIO_DATAIN;
 442                 break;
 443 #endif
 444 #ifdef CONFIG_ARCH_OMAP730
 445         case METHOD_GPIO_730:
 446                 reg += OMAP730_GPIO_DATA_INPUT;
 447                 break;
 448 #endif
 449 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 450         case METHOD_GPIO_24XX:
 451                 reg += OMAP24XX_GPIO_DATAIN;
 452                 break;
 453 #endif
 454         default:
 455                 return -EINVAL;
 456         }
 457         return (__raw_readl(reg)
 458                         & (1 << get_gpio_index(gpio))) != 0;
 459 }
 460
 461 #define MOD_REG_BIT(reg, bit_mask, set) \
 462 do {    \
 463         int l = __raw_readl(base + reg); \
 464         if (set) l |= bit_mask; \
 465         else l &= ~bit_mask; \
 466         __raw_writel(l, base + reg); \
 467 } while(0)
 468
 469 void omap_set_gpio_debounce(int gpio, int enable)
 470 {
 471         struct gpio_bank *bank;
 472         void __iomem *reg;
 473         u32 val, l = 1 << get_gpio_index(gpio);
 474
 475         if (cpu_class_is_omap1())
 476                 return;
 477
 478         bank = get_gpio_bank(gpio);
 479         reg = bank->base;
 480
 481         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 482         val = __raw_readl(reg);
 483
 484         if (enable)
 485                 val |= l;
 486         else
 487                 val &= ~l;
 488
 489         __raw_writel(val, reg);
 490 }
 491 EXPORT_SYMBOL(omap_set_gpio_debounce);
 492
 493 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 494 {
 495         struct gpio_bank *bank;
 496         void __iomem *reg;
 497
 498         if (cpu_class_is_omap1())
 499                 return;
 500
 501         bank = get_gpio_bank(gpio);
 502         reg = bank->base;
 503
 504         enc_time &= 0xff;
 505         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 506         __raw_writel(enc_time, reg);
 507 }
 508 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 509
 510 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 511 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 512                                                 int trigger)
 513 {
 514         void __iomem *base = bank->base;
 515         u32 gpio_bit = 1 << gpio;
 516
 517         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 518                 trigger & __IRQT_LOWLVL);
 519         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 520                 trigger & __IRQT_HIGHLVL);
 521         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 522                 trigger & __IRQT_RISEDGE);
 523         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 524                 trigger & __IRQT_FALEDGE);
 525
 526         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 527                 if (trigger != 0)
 528                         __raw_writel(1 << gpio, bank->base
 529                                         + OMAP24XX_GPIO_SETWKUENA);
 530                 else
 531                         __raw_writel(1 << gpio, bank->base
 532                                         + OMAP24XX_GPIO_CLEARWKUENA);
 533         } else {
 534                 if (trigger != 0)
 535                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 536                 else
 537                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 538         }
 539
 540         bank->level_mask =
 541                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 542                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 543         /*
 544          * FIXME: Possibly do 'set_irq_handler(j, handle_level_irq)' if only
 545          * level triggering requested.
 546          */
 547 }
 548 #endif
 549
 550 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 551 {
 552         void __iomem *reg = bank->base;
 553         u32 l = 0;
 554
 555         switch (bank->method) {
 556 #ifdef CONFIG_ARCH_OMAP1
 557         case METHOD_MPUIO:
 558                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 559                 l = __raw_readl(reg);
 560                 if (trigger & __IRQT_RISEDGE)
 561                         l |= 1 << gpio;
 562                 else if (trigger & __IRQT_FALEDGE)
 563                         l &= ~(1 << gpio);
 564                 else
 565                         goto bad;
 566                 break;
 567 #endif
 568 #ifdef CONFIG_ARCH_OMAP15XX
 569         case METHOD_GPIO_1510:
 570                 reg += OMAP1510_GPIO_INT_CONTROL;
 571                 l = __raw_readl(reg);
 572                 if (trigger & __IRQT_RISEDGE)
 573                         l |= 1 << gpio;
 574                 else if (trigger & __IRQT_FALEDGE)
 575                         l &= ~(1 << gpio);
 576                 else
 577                         goto bad;
 578                 break;
 579 #endif
 580 #ifdef CONFIG_ARCH_OMAP16XX
 581         case METHOD_GPIO_1610:
 582                 if (gpio & 0x08)
 583                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 584                 else
 585                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 586                 gpio &= 0x07;
 587                 l = __raw_readl(reg);
 588                 l &= ~(3 << (gpio << 1));
 589                 if (trigger & __IRQT_RISEDGE)
 590                         l |= 2 << (gpio << 1);
 591                 if (trigger & __IRQT_FALEDGE)
 592                         l |= 1 << (gpio << 1);
 593                 if (trigger)
 594                         /* Enable wake-up during idle for dynamic tick */
 595                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 596                 else
 597                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 598                 break;
 599 #endif
 600 #ifdef CONFIG_ARCH_OMAP730
 601         case METHOD_GPIO_730:
 602                 reg += OMAP730_GPIO_INT_CONTROL;
 603                 l = __raw_readl(reg);
 604                 if (trigger & __IRQT_RISEDGE)
 605                         l |= 1 << gpio;
 606                 else if (trigger & __IRQT_FALEDGE)
 607                         l &= ~(1 << gpio);
 608                 else
 609                         goto bad;
 610                 break;
 611 #endif
 612 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 613         case METHOD_GPIO_24XX:
 614                 set_24xx_gpio_triggering(bank, gpio, trigger);
 615                 break;
 616 #endif
 617         default:
 618                 goto bad;
 619         }
 620         __raw_writel(l, reg);
 621         return 0;
 622 bad:
 623         return -EINVAL;
 624 }
 625
 626 static int gpio_irq_type(unsigned irq, unsigned type)
 627 {
 628         struct gpio_bank *bank;
 629         unsigned gpio;
 630         int retval;
 631
 632         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 633                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 634         else
 635                 gpio = irq - IH_GPIO_BASE;
 636
 637         if (check_gpio(gpio) < 0)
 638                 return -EINVAL;
 639
 640         if (type & ~IRQ_TYPE_SENSE_MASK)
 641                 return -EINVAL;
 642
 643         /* OMAP1 allows only only edge triggering */
 644         if (!cpu_class_is_omap2()
 645                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 646                 return -EINVAL;
 647
 648         bank = get_irq_chip_data(irq);
 649         spin_lock(&bank->lock);
 650         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 651         if (retval == 0) {
 652                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 653                 irq_desc[irq].status |= type;
 654         }
 655         spin_unlock(&bank->lock);
 656         return retval;
 657 }
 658
 659 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 660 {
 661         void __iomem *reg = bank->base;
 662
 663         switch (bank->method) {
 664 #ifdef CONFIG_ARCH_OMAP1
 665         case METHOD_MPUIO:
 666                 /* MPUIO irqstatus is reset by reading the status register,
 667                  * so do nothing here */
 668                 return;
 669 #endif
 670 #ifdef CONFIG_ARCH_OMAP15XX
 671         case METHOD_GPIO_1510:
 672                 reg += OMAP1510_GPIO_INT_STATUS;
 673                 break;
 674 #endif
 675 #ifdef CONFIG_ARCH_OMAP16XX
 676         case METHOD_GPIO_1610:
 677                 reg += OMAP1610_GPIO_IRQSTATUS1;
 678                 break;
 679 #endif
 680 #ifdef CONFIG_ARCH_OMAP730
 681         case METHOD_GPIO_730:
 682                 reg += OMAP730_GPIO_INT_STATUS;
 683                 break;
 684 #endif
 685 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 686         case METHOD_GPIO_24XX:
 687                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 688                 break;
 689 #endif
 690         default:
 691                 WARN_ON(1);
 692                 return;
 693         }
 694         __raw_writel(gpio_mask, reg);
 695
 696         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 697 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 698         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 699                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 700 #endif
 701 }
 702
 703 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 704 {
 705         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 706 }
 707
 708 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 709 {
 710         void __iomem *reg = bank->base;
 711         int inv = 0;
 712         u32 l;
 713         u32 mask;
 714
 715         switch (bank->method) {
 716 #ifdef CONFIG_ARCH_OMAP1
 717         case METHOD_MPUIO:
 718                 reg += OMAP_MPUIO_GPIO_MASKIT;
 719                 mask = 0xffff;
 720                 inv = 1;
 721                 break;
 722 #endif
 723 #ifdef CONFIG_ARCH_OMAP15XX
 724         case METHOD_GPIO_1510:
 725                 reg += OMAP1510_GPIO_INT_MASK;
 726                 mask = 0xffff;
 727                 inv = 1;
 728                 break;
 729 #endif
 730 #ifdef CONFIG_ARCH_OMAP16XX
 731         case METHOD_GPIO_1610:
 732                 reg += OMAP1610_GPIO_IRQENABLE1;
 733                 mask = 0xffff;
 734                 break;
 735 #endif
 736 #ifdef CONFIG_ARCH_OMAP730
 737         case METHOD_GPIO_730:
 738                 reg += OMAP730_GPIO_INT_MASK;
 739                 mask = 0xffffffff;
 740                 inv = 1;
 741                 break;
 742 #endif
 743 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 744         case METHOD_GPIO_24XX:
 745                 reg += OMAP24XX_GPIO_IRQENABLE1;
 746                 mask = 0xffffffff;
 747                 break;
 748 #endif
 749         default:
 750                 WARN_ON(1);
 751                 return 0;
 752         }
 753
 754         l = __raw_readl(reg);
 755         if (inv)
 756                 l = ~l;
 757         l &= mask;
 758         return l;
 759 }
 760
 761 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 762 {
 763         void __iomem *reg = bank->base;
 764         u32 l;
 765
 766         switch (bank->method) {
 767 #ifdef CONFIG_ARCH_OMAP1
 768         case METHOD_MPUIO:
 769                 reg += OMAP_MPUIO_GPIO_MASKIT;
 770                 l = __raw_readl(reg);
 771                 if (enable)
 772                         l &= ~(gpio_mask);
 773                 else
 774                         l |= gpio_mask;
 775                 break;
 776 #endif
 777 #ifdef CONFIG_ARCH_OMAP15XX
 778         case METHOD_GPIO_1510:
 779                 reg += OMAP1510_GPIO_INT_MASK;
 780                 l = __raw_readl(reg);
 781                 if (enable)
 782                         l &= ~(gpio_mask);
 783                 else
 784                         l |= gpio_mask;
 785                 break;
 786 #endif
 787 #ifdef CONFIG_ARCH_OMAP16XX
 788         case METHOD_GPIO_1610:
 789                 if (enable)
 790                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 791                 else
 792                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 793                 l = gpio_mask;
 794                 break;
 795 #endif
 796 #ifdef CONFIG_ARCH_OMAP730
 797         case METHOD_GPIO_730:
 798                 reg += OMAP730_GPIO_INT_MASK;
 799                 l = __raw_readl(reg);
 800                 if (enable)
 801                         l &= ~(gpio_mask);
 802                 else
 803                         l |= gpio_mask;
 804                 break;
 805 #endif
 806 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 807         case METHOD_GPIO_24XX:
 808                 if (enable)
 809                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 810                 else
 811                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 812                 l = gpio_mask;
 813                 break;
 814 #endif
 815         default:
 816                 WARN_ON(1);
 817                 return;
 818         }
 819         __raw_writel(l, reg);
 820 }
 821
 822 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 823 {
 824         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 825 }
 826
 827 /*
 828  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 829  * 1510 does not seem to have a wake-up register. If JTAG is connected
 830  * to the target, system will wake up always on GPIO events. While
 831  * system is running all registered GPIO interrupts need to have wake-up
 832  * enabled. When system is suspended, only selected GPIO interrupts need
 833  * to have wake-up enabled.
 834  */
 835 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 836 {
 837         switch (bank->method) {
 838 #ifdef CONFIG_ARCH_OMAP16XX
 839         case METHOD_MPUIO:
 840         case METHOD_GPIO_1610:
 841                 spin_lock(&bank->lock);
 842                 if (enable) {
 843                         bank->suspend_wakeup |= (1 << gpio);
 844                         enable_irq_wake(bank->irq);
 845                 } else {
 846                         disable_irq_wake(bank->irq);
 847                         bank->suspend_wakeup &= ~(1 << gpio);
 848                 }
 849                 spin_unlock(&bank->lock);
 850                 return 0;
 851 #endif
 852 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 853         case METHOD_GPIO_24XX:
 854                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 855                         printk(KERN_ERR "Unable to modify wakeup on "
 856                                         "non-wakeup GPIO%d\n",
 857                                         (bank - gpio_bank) * 32 + gpio);
 858                         return -EINVAL;
 859                 }
 860                 spin_lock(&bank->lock);
 861                 if (enable) {
 862                         bank->suspend_wakeup |= (1 << gpio);
 863                         enable_irq_wake(bank->irq);
 864                 } else {
 865                         disable_irq_wake(bank->irq);
 866                         bank->suspend_wakeup &= ~(1 << gpio);
 867                 }
 868                 spin_unlock(&bank->lock);
 869                 return 0;
 870 #endif
 871         default:
 872                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 873                        bank->method);
 874                 return -EINVAL;
 875         }
 876 }
 877
 878 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 879 {
 880         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 881         _set_gpio_irqenable(bank, gpio, 0);
 882         _clear_gpio_irqstatus(bank, gpio);
 883         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 884 }
 885
 886 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 887 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 888 {
 889         unsigned int gpio = irq - IH_GPIO_BASE;
 890         struct gpio_bank *bank;
 891         int retval;
 892
 893         if (check_gpio(gpio) < 0)
 894                 return -ENODEV;
 895         bank = get_irq_chip_data(irq);
 896         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 897
 898         return retval;
 899 }
 900
 901 int omap_request_gpio(int gpio)
 902 {
 903         struct gpio_bank *bank;
 904
 905         if (check_gpio(gpio) < 0)
 906                 return -EINVAL;
 907
 908         bank = get_gpio_bank(gpio);
 909         spin_lock(&bank->lock);
 910         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 911                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 912                 dump_stack();
 913                 spin_unlock(&bank->lock);
 914                 return -1;
 915         }
 916         bank->reserved_map |= (1 << get_gpio_index(gpio));
 917
 918         /* Set trigger to none. You need to enable the desired trigger with
 919          * request_irq() or set_irq_type().
 920          */
 921         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 922
 923 #ifdef CONFIG_ARCH_OMAP15XX
 924         if (bank->method == METHOD_GPIO_1510) {
 925                 void __iomem *reg;
 926
 927                 /* Claim the pin for MPU */
 928                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 929                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 930         }
 931 #endif
 932         spin_unlock(&bank->lock);
 933
 934         return 0;
 935 }
 936
 937 void omap_free_gpio(int gpio)
 938 {
 939         struct gpio_bank *bank;
 940
 941         if (check_gpio(gpio) < 0)
 942                 return;
 943         bank = get_gpio_bank(gpio);
 944         spin_lock(&bank->lock);
 945         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 946                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 947                 dump_stack();
 948                 spin_unlock(&bank->lock);
 949                 return;
 950         }
 951 #ifdef CONFIG_ARCH_OMAP16XX
 952         if (bank->method == METHOD_GPIO_1610) {
 953                 /* Disable wake-up during idle for dynamic tick */
 954                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 955                 __raw_writel(1 << get_gpio_index(gpio), reg);
 956         }
 957 #endif
 958 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 959         if (bank->method == METHOD_GPIO_24XX) {
 960                 /* Disable wake-up during idle for dynamic tick */
 961                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 962                 __raw_writel(1 << get_gpio_index(gpio), reg);
 963         }
 964 #endif
 965         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 966         _reset_gpio(bank, gpio);
 967         spin_unlock(&bank->lock);
 968 }
 969
 970 /*
 971  * We need to unmask the GPIO bank interrupt as soon as possible to
 972  * avoid missing GPIO interrupts for other lines in the bank.
 973  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 974  * in the bank to avoid missing nested interrupts for a GPIO line.
 975  * If we wait to unmask individual GPIO lines in the bank after the
 976  * line's interrupt handler has been run, we may miss some nested
 977  * interrupts.
 978  */
 979 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 980 {
 981         void __iomem *isr_reg = NULL;
 982         u32 isr;
 983         unsigned int gpio_irq;
 984         struct gpio_bank *bank;
 985         u32 retrigger = 0;
 986         int unmasked = 0;
 987
 988         desc->chip->ack(irq);
 989
 990         bank = get_irq_data(irq);
 991 #ifdef CONFIG_ARCH_OMAP1
 992         if (bank->method == METHOD_MPUIO)
 993                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 994 #endif
 995 #ifdef CONFIG_ARCH_OMAP15XX
 996         if (bank->method == METHOD_GPIO_1510)
 997                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 998 #endif
 999 #if defined(CONFIG_ARCH_OMAP16XX)
1000         if (bank->method == METHOD_GPIO_1610)
1001                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1002 #endif
1003 #ifdef CONFIG_ARCH_OMAP730
1004         if (bank->method == METHOD_GPIO_730)
1005                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
1006 #endif
1007 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1008         if (bank->method == METHOD_GPIO_24XX)
1009                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1010 #endif
1011         while(1) {
1012                 u32 isr_saved, level_mask = 0;
1013                 u32 enabled;
1014
1015                 enabled = _get_gpio_irqbank_mask(bank);
1016                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1017
1018                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1019                         isr &= 0x0000ffff;
1020
1021                 if (cpu_class_is_omap2()) {
1022                         level_mask = bank->level_mask & enabled;
1023                 }
1024
1025                 /* clear edge sensitive interrupts before handler(s) are
1026                 called so that we don't miss any interrupt occurred while
1027                 executing them */
1028                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1029                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1030                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1031
1032                 /* if there is only edge sensitive GPIO pin interrupts
1033                 configured, we could unmask GPIO bank interrupt immediately */
1034                 if (!level_mask && !unmasked) {
1035                         unmasked = 1;
1036                         desc->chip->unmask(irq);
1037                 }
1038
1039                 isr |= retrigger;
1040                 retrigger = 0;
1041                 if (!isr)
1042                         break;
1043
1044                 gpio_irq = bank->virtual_irq_start;
1045                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1046                         struct irq_desc *d;
1047                         int irq_mask;
1048                         if (!(isr & 1))
1049                                 continue;
1050                         d = irq_desc + gpio_irq;
1051                         /* Don't run the handler if it's already running
1052                          * or was disabled lazely.
1053                          */
1054                         if (unlikely((d->depth ||
1055                                       (d->status & IRQ_INPROGRESS)))) {
1056                                 irq_mask = 1 <<
1057                                         (gpio_irq - bank->virtual_irq_start);
1058                                 /* The unmasking will be done by
1059                                  * enable_irq in case it is disabled or
1060                                  * after returning from the handler if
1061                                  * it's already running.
1062                                  */
1063                                 _enable_gpio_irqbank(bank, irq_mask, 0);
1064                                 if (!d->depth) {
1065                                         /* Level triggered interrupts
1066                                          * won't ever be reentered
1067                                          */
1068                                         BUG_ON(level_mask & irq_mask);
1069                                         d->status |= IRQ_PENDING;
1070                                 }
1071                                 continue;
1072                         }
1073
1074                         desc_handle_irq(gpio_irq, d);
1075
1076                         if (unlikely((d->status & IRQ_PENDING) && !d->depth)) {
1077                                 irq_mask = 1 <<
1078                                         (gpio_irq - bank->virtual_irq_start);
1079                                 d->status &= ~IRQ_PENDING;
1080                                 _enable_gpio_irqbank(bank, irq_mask, 1);
1081                                 retrigger |= irq_mask;
1082                         }
1083                 }
1084         }
1085         /* if bank has any level sensitive GPIO pin interrupt
1086         configured, we must unmask the bank interrupt only after
1087         handler(s) are executed in order to avoid spurious bank
1088         interrupt */
1089         if (!unmasked)
1090                 desc->chip->unmask(irq);
1091
1092 }
1093
1094 static void gpio_irq_shutdown(unsigned int irq)
1095 {
1096         unsigned int gpio = irq - IH_GPIO_BASE;
1097         struct gpio_bank *bank = get_irq_chip_data(irq);
1098
1099         _reset_gpio(bank, gpio);
1100 }
1101
1102 static void gpio_ack_irq(unsigned int irq)
1103 {
1104         unsigned int gpio = irq - IH_GPIO_BASE;
1105         struct gpio_bank *bank = get_irq_chip_data(irq);
1106
1107         _clear_gpio_irqstatus(bank, gpio);
1108 }
1109
1110 static void gpio_mask_irq(unsigned int irq)
1111 {
1112         unsigned int gpio = irq - IH_GPIO_BASE;
1113         struct gpio_bank *bank = get_irq_chip_data(irq);
1114
1115         _set_gpio_irqenable(bank, gpio, 0);
1116 }
1117
1118 static void gpio_unmask_irq(unsigned int irq)
1119 {
1120         unsigned int gpio = irq - IH_GPIO_BASE;
1121         struct gpio_bank *bank = get_irq_chip_data(irq);
1122         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1123
1124         /* For level-triggered GPIOs, the clearing must be done after
1125          * the HW source is cleared, thus after the handler has run */
1126         if (bank->level_mask & irq_mask) {
1127                 _set_gpio_irqenable(bank, gpio, 0);
1128                 _clear_gpio_irqstatus(bank, gpio);
1129         }
1130
1131         _set_gpio_irqenable(bank, gpio, 1);
1132 }
1133
1134 static struct irq_chip gpio_irq_chip = {
1135         .name           = "GPIO",
1136         .shutdown       = gpio_irq_shutdown,
1137         .ack            = gpio_ack_irq,
1138         .mask           = gpio_mask_irq,
1139         .unmask         = gpio_unmask_irq,
1140         .set_type       = gpio_irq_type,
1141         .set_wake       = gpio_wake_enable,
1142 };
1143
1144 /*---------------------------------------------------------------------*/
1145
1146 #ifdef CONFIG_ARCH_OMAP1
1147
1148 /* MPUIO uses the always-on 32k clock */
1149
1150 static void mpuio_ack_irq(unsigned int irq)
1151 {
1152         /* The ISR is reset automatically, so do nothing here. */
1153 }
1154
1155 static void mpuio_mask_irq(unsigned int irq)
1156 {
1157         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1158         struct gpio_bank *bank = get_irq_chip_data(irq);
1159
1160         _set_gpio_irqenable(bank, gpio, 0);
1161 }
1162
1163 static void mpuio_unmask_irq(unsigned int irq)
1164 {
1165         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1166         struct gpio_bank *bank = get_irq_chip_data(irq);
1167
1168         _set_gpio_irqenable(bank, gpio, 1);
1169 }
1170
1171 static struct irq_chip mpuio_irq_chip = {
1172         .name           = "MPUIO",
1173         .ack            = mpuio_ack_irq,
1174         .mask           = mpuio_mask_irq,
1175         .unmask         = mpuio_unmask_irq,
1176         .set_type       = gpio_irq_type,
1177 #ifdef CONFIG_ARCH_OMAP16XX
1178         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1179         .set_wake       = gpio_wake_enable,
1180 #endif
1181 };
1182
1183
1184 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1185
1186
1187 #ifdef CONFIG_ARCH_OMAP16XX
1188
1189 #include <linux/platform_device.h>
1190
1191 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1192 {
1193         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1194         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1195
1196         spin_lock(&bank->lock);
1197         bank->saved_wakeup = __raw_readl(mask_reg);
1198         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1199         spin_unlock(&bank->lock);
1200
1201         return 0;
1202 }
1203
1204 static int omap_mpuio_resume_early(struct platform_device *pdev)
1205 {
1206         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1207         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1208
1209         spin_lock(&bank->lock);
1210         __raw_writel(bank->saved_wakeup, mask_reg);
1211         spin_unlock(&bank->lock);
1212
1213         return 0;
1214 }
1215
1216 /* use platform_driver for this, now that there's no longer any
1217  * point to sys_device (other than not disturbing old code).
1218  */
1219 static struct platform_driver omap_mpuio_driver = {
1220         .suspend_late   = omap_mpuio_suspend_late,
1221         .resume_early   = omap_mpuio_resume_early,
1222         .driver         = {
1223                 .name   = "mpuio",
1224         },
1225 };
1226
1227 static struct platform_device omap_mpuio_device = {
1228         .name           = "mpuio",
1229         .id             = -1,
1230         .dev = {
1231                 .driver = &omap_mpuio_driver.driver,
1232         }
1233         /* could list the /proc/iomem resources */
1234 };
1235
1236 static inline void mpuio_init(void)
1237 {
1238         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1239
1240         if (platform_driver_register(&omap_mpuio_driver) == 0)
1241                 (void) platform_device_register(&omap_mpuio_device);
1242 }
1243
1244 #else
1245 static inline void mpuio_init(void) {}
1246 #endif  /* 16xx */
1247
1248 #else
1249
1250 extern struct irq_chip mpuio_irq_chip;
1251
1252 #define bank_is_mpuio(bank)     0
1253 static inline void mpuio_init(void) {}
1254
1255 #endif
1256
1257 /*---------------------------------------------------------------------*/
1258
1259 static int initialized;
1260 #if !defined(CONFIG_ARCH_OMAP3)
1261 static struct clk * gpio_ick;
1262 #endif
1263
1264 #if defined(CONFIG_ARCH_OMAP2)
1265 static struct clk * gpio_fck;
1266 #endif
1267
1268 #if defined(CONFIG_ARCH_OMAP2430)
1269 static struct clk * gpio5_ick;
1270 static struct clk * gpio5_fck;
1271 #endif
1272
1273 #if defined(CONFIG_ARCH_OMAP3)
1274 static struct clk *gpio_fclks[OMAP34XX_NR_GPIOS];
1275 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1276 #endif
1277
1278 static int __init _omap_gpio_init(void)
1279 {
1280         int i;
1281         struct gpio_bank *bank;
1282 #if defined(CONFIG_ARCH_OMAP3)
1283         char clk_name[11];
1284 #endif
1285
1286         initialized = 1;
1287
1288 #if defined(CONFIG_ARCH_OMAP1)
1289         if (cpu_is_omap15xx()) {
1290                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1291                 if (IS_ERR(gpio_ick))
1292                         printk("Could not get arm_gpio_ck\n");
1293                 else
1294                         clk_enable(gpio_ick);
1295         }
1296 #endif
1297 #if defined(CONFIG_ARCH_OMAP2)
1298         if (cpu_class_is_omap2()) {
1299                 gpio_ick = clk_get(NULL, "gpios_ick");
1300                 if (IS_ERR(gpio_ick))
1301                         printk("Could not get gpios_ick\n");
1302                 else
1303                         clk_enable(gpio_ick);
1304                 gpio_fck = clk_get(NULL, "gpios_fck");
1305                 if (IS_ERR(gpio_fck))
1306                         printk("Could not get gpios_fck\n");
1307                 else
1308                         clk_enable(gpio_fck);
1309
1310                 /*
1311                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1312                  */
1313 #if defined(CONFIG_ARCH_OMAP2430)
1314                 if (cpu_is_omap2430()) {
1315                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1316                         if (IS_ERR(gpio5_ick))
1317                                 printk("Could not get gpio5_ick\n");
1318                         else
1319                                 clk_enable(gpio5_ick);
1320                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1321                         if (IS_ERR(gpio5_fck))
1322                                 printk("Could not get gpio5_fck\n");
1323                         else
1324                                 clk_enable(gpio5_fck);
1325                 }
1326 #endif
1327         }
1328 #endif
1329
1330 #if defined(CONFIG_ARCH_OMAP3)
1331         if (cpu_is_omap34xx()) {
1332                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1333                         sprintf(clk_name, "gpio%d_ick", i + 1);
1334                         gpio_iclks[i] = clk_get(NULL, clk_name);
1335                         if (IS_ERR(gpio_iclks[i]))
1336                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1337                         else
1338                                 clk_enable(gpio_iclks[i]);
1339                         sprintf(clk_name, "gpio%d_fck", i + 1);
1340                         gpio_fclks[i] = clk_get(NULL, clk_name);
1341                         if (IS_ERR(gpio_fclks[i]))
1342                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1343                         else
1344                                 clk_enable(gpio_fclks[i]);
1345                 }
1346         }
1347 #endif
1348
1349
1350 #ifdef CONFIG_ARCH_OMAP15XX
1351         if (cpu_is_omap15xx()) {
1352                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1353                 gpio_bank_count = 2;
1354                 gpio_bank = gpio_bank_1510;
1355         }
1356 #endif
1357 #if defined(CONFIG_ARCH_OMAP16XX)
1358         if (cpu_is_omap16xx()) {
1359                 u32 rev;
1360
1361                 gpio_bank_count = 5;
1362                 gpio_bank = gpio_bank_1610;
1363                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1364                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1365                        (rev >> 4) & 0x0f, rev & 0x0f);
1366         }
1367 #endif
1368 #ifdef CONFIG_ARCH_OMAP730
1369         if (cpu_is_omap730()) {
1370                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1371                 gpio_bank_count = 7;
1372                 gpio_bank = gpio_bank_730;
1373         }
1374 #endif
1375
1376 #ifdef CONFIG_ARCH_OMAP24XX
1377         if (cpu_is_omap242x()) {
1378                 int rev;
1379
1380                 gpio_bank_count = 4;
1381                 gpio_bank = gpio_bank_242x;
1382                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1383                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1384                         (rev >> 4) & 0x0f, rev & 0x0f);
1385         }
1386         if (cpu_is_omap243x()) {
1387                 int rev;
1388
1389                 gpio_bank_count = 5;
1390                 gpio_bank = gpio_bank_243x;
1391                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1392                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1393                         (rev >> 4) & 0x0f, rev & 0x0f);
1394         }
1395 #endif
1396 #ifdef CONFIG_ARCH_OMAP34XX
1397         if (cpu_is_omap34xx()) {
1398                 int rev;
1399
1400                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1401                 gpio_bank = gpio_bank_34xx;
1402                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1403                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1404                         (rev >> 4) & 0x0f, rev & 0x0f);
1405         }
1406 #endif
1407         for (i = 0; i < gpio_bank_count; i++) {
1408                 int j, gpio_count = 16;
1409
1410                 bank = &gpio_bank[i];
1411                 bank->reserved_map = 0;
1412                 bank->base = IO_ADDRESS(bank->base);
1413                 spin_lock_init(&bank->lock);
1414                 if (bank_is_mpuio(bank))
1415                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1416                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1417                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1418                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1419                 }
1420                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1421                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1422                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1423                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1424                 }
1425                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1426                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1427                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1428
1429                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1430                 }
1431
1432 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1433                 if (bank->method == METHOD_GPIO_24XX) {
1434                         static const u32 non_wakeup_gpios[] = {
1435                                 0xe203ffc0, 0x08700040
1436                         };
1437
1438                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1439                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1440                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1441
1442                         /* Initialize interface clock ungated, module enabled */
1443                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1444                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1445                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1446                         gpio_count = 32;
1447                 }
1448 #endif
1449                 for (j = bank->virtual_irq_start;
1450                      j < bank->virtual_irq_start + gpio_count; j++) {
1451                         set_irq_chip_data(j, bank);
1452                         if (bank_is_mpuio(bank))
1453                                 set_irq_chip(j, &mpuio_irq_chip);
1454                         else
1455                                 set_irq_chip(j, &gpio_irq_chip);
1456                         set_irq_handler(j, handle_simple_irq);
1457                         set_irq_flags(j, IRQF_VALID);
1458                 }
1459                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1460                 set_irq_data(bank->irq, bank);
1461         }
1462
1463         /* Enable system clock for GPIO module.
1464          * The CAM_CLK_CTRL *is* really the right place. */
1465         if (cpu_is_omap16xx())
1466                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1467
1468         /* Enable autoidle for the OCP interface */
1469         if (cpu_is_omap24xx())
1470                 omap_writel(1 << 0, 0x48019010);
1471         if (cpu_is_omap34xx())
1472                 omap_writel(1 << 0, 0x48306814);
1473
1474         return 0;
1475 }
1476
1477 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1478 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1479 {
1480         int i;
1481
1482         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1483                 return 0;
1484
1485         for (i = 0; i < gpio_bank_count; i++) {
1486                 struct gpio_bank *bank = &gpio_bank[i];
1487                 void __iomem *wake_status;
1488                 void __iomem *wake_clear;
1489                 void __iomem *wake_set;
1490
1491                 switch (bank->method) {
1492 #ifdef CONFIG_ARCH_OMAP16XX
1493                 case METHOD_GPIO_1610:
1494                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1495                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1496                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1497                         break;
1498 #endif
1499 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1500                 case METHOD_GPIO_24XX:
1501                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1502                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1503                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1504                         break;
1505 #endif
1506                 default:
1507                         continue;
1508                 }
1509
1510                 spin_lock(&bank->lock);
1511                 bank->saved_wakeup = __raw_readl(wake_status);
1512                 __raw_writel(0xffffffff, wake_clear);
1513                 __raw_writel(bank->suspend_wakeup, wake_set);
1514                 spin_unlock(&bank->lock);
1515         }
1516
1517         return 0;
1518 }
1519
1520 static int omap_gpio_resume(struct sys_device *dev)
1521 {
1522         int i;
1523
1524         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1525                 return 0;
1526
1527         for (i = 0; i < gpio_bank_count; i++) {
1528                 struct gpio_bank *bank = &gpio_bank[i];
1529                 void __iomem *wake_clear;
1530                 void __iomem *wake_set;
1531
1532                 switch (bank->method) {
1533 #ifdef CONFIG_ARCH_OMAP16XX
1534                 case METHOD_GPIO_1610:
1535                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1536                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1537                         break;
1538 #endif
1539 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1540                 case METHOD_GPIO_24XX:
1541                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1542                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1543                         break;
1544 #endif
1545                 default:
1546                         continue;
1547                 }
1548
1549                 spin_lock(&bank->lock);
1550                 __raw_writel(0xffffffff, wake_clear);
1551                 __raw_writel(bank->saved_wakeup, wake_set);
1552                 spin_unlock(&bank->lock);
1553         }
1554
1555         return 0;
1556 }
1557
1558 static struct sysdev_class omap_gpio_sysclass = {
1559         set_kset_name("gpio"),
1560         .suspend        = omap_gpio_suspend,
1561         .resume         = omap_gpio_resume,
1562 };
1563
1564 static struct sys_device omap_gpio_device = {
1565         .id             = 0,
1566         .cls            = &omap_gpio_sysclass,
1567 };
1568
1569 #endif
1570
1571 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1572
1573 static int workaround_enabled;
1574
1575 void omap2_gpio_prepare_for_retention(void)
1576 {
1577         int i, c = 0;
1578
1579         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1580          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1581         for (i = 0; i < gpio_bank_count; i++) {
1582                 struct gpio_bank *bank = &gpio_bank[i];
1583                 u32 l1, l2;
1584
1585                 if (!(bank->enabled_non_wakeup_gpios))
1586                         continue;
1587 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1588                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1589                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1590                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1591 #endif
1592                 bank->saved_fallingdetect = l1;
1593                 bank->saved_risingdetect = l2;
1594                 l1 &= ~bank->enabled_non_wakeup_gpios;
1595                 l2 &= ~bank->enabled_non_wakeup_gpios;
1596 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1597                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1598                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1599 #endif
1600                 c++;
1601         }
1602         if (!c) {
1603                 workaround_enabled = 0;
1604                 return;
1605         }
1606         workaround_enabled = 1;
1607 }
1608
1609 void omap2_gpio_resume_after_retention(void)
1610 {
1611         int i;
1612
1613         if (!workaround_enabled)
1614                 return;
1615         for (i = 0; i < gpio_bank_count; i++) {
1616                 struct gpio_bank *bank = &gpio_bank[i];
1617                 u32 l;
1618
1619                 if (!(bank->enabled_non_wakeup_gpios))
1620                         continue;
1621 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1622                 __raw_writel(bank->saved_fallingdetect,
1623                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1624                 __raw_writel(bank->saved_risingdetect,
1625                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1626 #endif
1627                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1628                  * state.  If so, generate an IRQ by software.  This is
1629                  * horribly racy, but it's the best we can do to work around
1630                  * this silicon bug. */
1631 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1632                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1633 #endif
1634                 l ^= bank->saved_datain;
1635                 l &= bank->non_wakeup_gpios;
1636                 if (l) {
1637                         u32 old0, old1;
1638 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1639                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1640                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1641                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1642                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1643                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1644                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1645 #endif
1646                 }
1647         }
1648
1649 }
1650
1651 #endif
1652
1653 /*
1654  * This may get called early from board specific init
1655  * for boards that have interrupts routed via FPGA.
1656  */
1657 int __init omap_gpio_init(void)
1658 {
1659         if (!initialized)
1660                 return _omap_gpio_init();
1661         else
1662                 return 0;
1663 }
1664
1665 static int __init omap_gpio_sysinit(void)
1666 {
1667         int ret = 0;
1668
1669         if (!initialized)
1670                 ret = _omap_gpio_init();
1671
1672         mpuio_init();
1673
1674 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1675         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1676                 if (ret == 0) {
1677                         ret = sysdev_class_register(&omap_gpio_sysclass);
1678                         if (ret == 0)
1679                                 ret = sysdev_register(&omap_gpio_device);
1680                 }
1681         }
1682 #endif
1683
1684         return ret;
1685 }
1686
1687 EXPORT_SYMBOL(omap_request_gpio);
1688 EXPORT_SYMBOL(omap_free_gpio);
1689 EXPORT_SYMBOL(omap_set_gpio_direction);
1690 EXPORT_SYMBOL(omap_set_gpio_dataout);
1691 EXPORT_SYMBOL(omap_get_gpio_datain);
1692
1693 arch_initcall(omap_gpio_sysinit);
1694
1695
1696 #ifdef  CONFIG_DEBUG_FS
1697
1698 #include <linux/debugfs.h>
1699 #include <linux/seq_file.h>
1700
1701 static int gpio_is_input(struct gpio_bank *bank, int mask)
1702 {
1703         void __iomem *reg = bank->base;
1704
1705         switch (bank->method) {
1706         case METHOD_MPUIO:
1707                 reg += OMAP_MPUIO_IO_CNTL;
1708                 break;
1709         case METHOD_GPIO_1510:
1710                 reg += OMAP1510_GPIO_DIR_CONTROL;
1711                 break;
1712         case METHOD_GPIO_1610:
1713                 reg += OMAP1610_GPIO_DIRECTION;
1714                 break;
1715         case METHOD_GPIO_730:
1716                 reg += OMAP730_GPIO_DIR_CONTROL;
1717                 break;
1718         case METHOD_GPIO_24XX:
1719                 reg += OMAP24XX_GPIO_OE;
1720                 break;
1721         }
1722         return __raw_readl(reg) & mask;
1723 }
1724
1725
1726 static int dbg_gpio_show(struct seq_file *s, void *unused)
1727 {
1728         unsigned        i, j, gpio;
1729
1730         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1731                 struct gpio_bank        *bank = gpio_bank + i;
1732                 unsigned                bankwidth = 16;
1733                 u32                     mask = 1;
1734
1735                 if (bank_is_mpuio(bank))
1736                         gpio = OMAP_MPUIO(0);
1737                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1738                         bankwidth = 32;
1739
1740                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1741                         unsigned        irq, value, is_in, irqstat;
1742
1743                         if (!(bank->reserved_map & mask))
1744                                 continue;
1745
1746                         irq = bank->virtual_irq_start + j;
1747                         value = omap_get_gpio_datain(gpio);
1748                         is_in = gpio_is_input(bank, mask);
1749
1750                         if (bank_is_mpuio(bank))
1751                                 seq_printf(s, "MPUIO %2d: ", j);
1752                         else
1753                                 seq_printf(s, "GPIO %3d: ", gpio);
1754                         seq_printf(s, "%s %s",
1755                                         is_in ? "in " : "out",
1756                                         value ? "hi"  : "lo");
1757
1758                         irqstat = irq_desc[irq].status;
1759                         if (is_in && ((bank->suspend_wakeup & mask)
1760                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1761                                 char    *trigger = NULL;
1762
1763                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1764                                 case IRQ_TYPE_EDGE_FALLING:
1765                                         trigger = "falling";
1766                                         break;
1767                                 case IRQ_TYPE_EDGE_RISING:
1768                                         trigger = "rising";
1769                                         break;
1770                                 case IRQ_TYPE_EDGE_BOTH:
1771                                         trigger = "bothedge";
1772                                         break;
1773                                 case IRQ_TYPE_LEVEL_LOW:
1774                                         trigger = "low";
1775                                         break;
1776                                 case IRQ_TYPE_LEVEL_HIGH:
1777                                         trigger = "high";
1778                                         break;
1779                                 case IRQ_TYPE_NONE:
1780                                         trigger = "(unspecified)";
1781                                         break;
1782                                 }
1783                                 seq_printf(s, ", irq-%d %s%s",
1784                                                 irq, trigger,
1785                                                 (bank->suspend_wakeup & mask)
1786                                                         ? " wakeup" : "");
1787                         }
1788                         seq_printf(s, "\n");
1789                 }
1790
1791                 if (bank_is_mpuio(bank)) {
1792                         seq_printf(s, "\n");
1793                         gpio = 0;
1794                 }
1795         }
1796         return 0;
1797 }
1798
1799 static int dbg_gpio_open(struct inode *inode, struct file *file)
1800 {
1801         return single_open(file, dbg_gpio_show, &inode->i_private);
1802 }
1803
1804 static const struct file_operations debug_fops = {
1805         .open           = dbg_gpio_open,
1806         .read           = seq_read,
1807         .llseek         = seq_lseek,
1808         .release        = single_release,
1809 };
1810
1811 static int __init omap_gpio_debuginit(void)
1812 {
1813         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1814                                         NULL, NULL, &debug_fops);
1815         return 0;
1816 }
1817 late_initcall(omap_gpio_debuginit);
1818 #endif