arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/sched.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/sysdev.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21
  22 #include <asm/hardware.h>
  23 #include <asm/irq.h>
  24 #include <asm/arch/irqs.h>
  25 #include <asm/arch/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 #include <asm/io.h>
  29
  30 /*
  31  * OMAP1510 GPIO registers
  32  */
  33 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  34 #define OMAP1510_GPIO_DATA_INPUT        0x00
  35 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  36 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  37 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  38 #define OMAP1510_GPIO_INT_MASK          0x10
  39 #define OMAP1510_GPIO_INT_STATUS        0x14
  40 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  41
  42 #define OMAP1510_IH_GPIO_BASE           64
  43
  44 /*
  45  * OMAP1610 specific GPIO registers
  46  */
  47 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  48 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  49 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  50 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  51 #define OMAP1610_GPIO_REVISION          0x0000
  52 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  53 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  54 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  55 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  56 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  57 #define OMAP1610_GPIO_DATAIN            0x002c
  58 #define OMAP1610_GPIO_DATAOUT           0x0030
  59 #define OMAP1610_GPIO_DIRECTION         0x0034
  60 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  61 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  62 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  63 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  64 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  65 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  66 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  67 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  68
  69 /*
  70  * OMAP730 specific GPIO registers
  71  */
  72 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  73 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  74 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  75 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  76 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  77 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  78 #define OMAP730_GPIO_DATA_INPUT         0x00
  79 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  80 #define OMAP730_GPIO_DIR_CONTROL        0x08
  81 #define OMAP730_GPIO_INT_CONTROL        0x0c
  82 #define OMAP730_GPIO_INT_MASK           0x10
  83 #define OMAP730_GPIO_INT_STATUS         0x14
  84
  85 /*
  86  * omap24xx specific GPIO registers
  87  */
  88 #define OMAP24XX_GPIO1_BASE             (void __iomem *)0x48018000
  89 #define OMAP24XX_GPIO2_BASE             (void __iomem *)0x4801a000
  90 #define OMAP24XX_GPIO3_BASE             (void __iomem *)0x4801c000
  91 #define OMAP24XX_GPIO4_BASE             (void __iomem *)0x4801e000
  92 #define OMAP24XX_GPIO_REVISION          0x0000
  93 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  94 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
  95 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
  96 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
  97 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
  98 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
  99 #define OMAP24XX_GPIO_CTRL              0x0030
 100 #define OMAP24XX_GPIO_OE                0x0034
 101 #define OMAP24XX_GPIO_DATAIN            0x0038
 102 #define OMAP24XX_GPIO_DATAOUT           0x003c
 103 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 104 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 105 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 106 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 107 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 108 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 109 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 110 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 111 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 112 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 113
 114 struct gpio_bank {
 115         void __iomem *base;
 116         u16 irq;
 117         u16 virtual_irq_start;
 118         int method;
 119         u32 reserved_map;
 120         u32 suspend_wakeup;
 121         u32 saved_wakeup;
 122         spinlock_t lock;
 123 };
 124
 125 #define METHOD_MPUIO            0
 126 #define METHOD_GPIO_1510        1
 127 #define METHOD_GPIO_1610        2
 128 #define METHOD_GPIO_730         3
 129 #define METHOD_GPIO_24XX        4
 130
 131 #ifdef CONFIG_ARCH_OMAP16XX
 132 static struct gpio_bank gpio_bank_1610[5] = {
 133         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 134         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 135         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 136         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 137         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 138 };
 139 #endif
 140
 141 #ifdef CONFIG_ARCH_OMAP15XX
 142 static struct gpio_bank gpio_bank_1510[2] = {
 143         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 144         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 145 };
 146 #endif
 147
 148 #ifdef CONFIG_ARCH_OMAP730
 149 static struct gpio_bank gpio_bank_730[7] = {
 150         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 151         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 152         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 153         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 154         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 155         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 156         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 157 };
 158 #endif
 159
 160 #ifdef CONFIG_ARCH_OMAP24XX
 161 static struct gpio_bank gpio_bank_24xx[4] = {
 162         { OMAP24XX_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 163         { OMAP24XX_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 164         { OMAP24XX_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 165         { OMAP24XX_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 166 };
 167 #endif
 168
 169 static struct gpio_bank *gpio_bank;
 170 static int gpio_bank_count;
 171
 172 static inline struct gpio_bank *get_gpio_bank(int gpio)
 173 {
 174 #ifdef CONFIG_ARCH_OMAP15XX
 175         if (cpu_is_omap15xx()) {
 176                 if (OMAP_GPIO_IS_MPUIO(gpio))
 177                         return &gpio_bank[0];
 178                 return &gpio_bank[1];
 179         }
 180 #endif
 181 #if defined(CONFIG_ARCH_OMAP16XX)
 182         if (cpu_is_omap16xx()) {
 183                 if (OMAP_GPIO_IS_MPUIO(gpio))
 184                         return &gpio_bank[0];
 185                 return &gpio_bank[1 + (gpio >> 4)];
 186         }
 187 #endif
 188 #ifdef CONFIG_ARCH_OMAP730
 189         if (cpu_is_omap730()) {
 190                 if (OMAP_GPIO_IS_MPUIO(gpio))
 191                         return &gpio_bank[0];
 192                 return &gpio_bank[1 + (gpio >> 5)];
 193         }
 194 #endif
 195 #ifdef CONFIG_ARCH_OMAP24XX
 196         if (cpu_is_omap24xx())
 197                 return &gpio_bank[gpio >> 5];
 198 #endif
 199 }
 200
 201 static inline int get_gpio_index(int gpio)
 202 {
 203 #ifdef CONFIG_ARCH_OMAP730
 204         if (cpu_is_omap730())
 205                 return gpio & 0x1f;
 206 #endif
 207 #ifdef CONFIG_ARCH_OMAP24XX
 208         if (cpu_is_omap24xx())
 209                 return gpio & 0x1f;
 210 #endif
 211         return gpio & 0x0f;
 212 }
 213
 214 static inline int gpio_valid(int gpio)
 215 {
 216         if (gpio < 0)
 217                 return -1;
 218 #ifndef CONFIG_ARCH_OMAP24XX
 219         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 220                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 221                         return -1;
 222                 return 0;
 223         }
 224 #endif
 225 #ifdef CONFIG_ARCH_OMAP15XX
 226         if (cpu_is_omap15xx() && gpio < 16)
 227                 return 0;
 228 #endif
 229 #if defined(CONFIG_ARCH_OMAP16XX)
 230         if ((cpu_is_omap16xx()) && gpio < 64)
 231                 return 0;
 232 #endif
 233 #ifdef CONFIG_ARCH_OMAP730
 234         if (cpu_is_omap730() && gpio < 192)
 235                 return 0;
 236 #endif
 237 #ifdef CONFIG_ARCH_OMAP24XX
 238         if (cpu_is_omap24xx() && gpio < 128)
 239                 return 0;
 240 #endif
 241         return -1;
 242 }
 243
 244 static int check_gpio(int gpio)
 245 {
 246         if (unlikely(gpio_valid(gpio)) < 0) {
 247                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 248                 dump_stack();
 249                 return -1;
 250         }
 251         return 0;
 252 }
 253
 254 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 255 {
 256         void __iomem *reg = bank->base;
 257         u32 l;
 258
 259         switch (bank->method) {
 260         case METHOD_MPUIO:
 261                 reg += OMAP_MPUIO_IO_CNTL;
 262                 break;
 263         case METHOD_GPIO_1510:
 264                 reg += OMAP1510_GPIO_DIR_CONTROL;
 265                 break;
 266         case METHOD_GPIO_1610:
 267                 reg += OMAP1610_GPIO_DIRECTION;
 268                 break;
 269         case METHOD_GPIO_730:
 270                 reg += OMAP730_GPIO_DIR_CONTROL;
 271                 break;
 272         case METHOD_GPIO_24XX:
 273                 reg += OMAP24XX_GPIO_OE;
 274                 break;
 275         }
 276         l = __raw_readl(reg);
 277         if (is_input)
 278                 l |= 1 << gpio;
 279         else
 280                 l &= ~(1 << gpio);
 281         __raw_writel(l, reg);
 282 }
 283
 284 void omap_set_gpio_direction(int gpio, int is_input)
 285 {
 286         struct gpio_bank *bank;
 287
 288         if (check_gpio(gpio) < 0)
 289                 return;
 290         bank = get_gpio_bank(gpio);
 291         spin_lock(&bank->lock);
 292         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 293         spin_unlock(&bank->lock);
 294 }
 295
 296 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 297 {
 298         void __iomem *reg = bank->base;
 299         u32 l = 0;
 300
 301         switch (bank->method) {
 302         case METHOD_MPUIO:
 303                 reg += OMAP_MPUIO_OUTPUT;
 304                 l = __raw_readl(reg);
 305                 if (enable)
 306                         l |= 1 << gpio;
 307                 else
 308                         l &= ~(1 << gpio);
 309                 break;
 310         case METHOD_GPIO_1510:
 311                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 312                 l = __raw_readl(reg);
 313                 if (enable)
 314                         l |= 1 << gpio;
 315                 else
 316                         l &= ~(1 << gpio);
 317                 break;
 318         case METHOD_GPIO_1610:
 319                 if (enable)
 320                         reg += OMAP1610_GPIO_SET_DATAOUT;
 321                 else
 322                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 323                 l = 1 << gpio;
 324                 break;
 325         case METHOD_GPIO_730:
 326                 reg += OMAP730_GPIO_DATA_OUTPUT;
 327                 l = __raw_readl(reg);
 328                 if (enable)
 329                         l |= 1 << gpio;
 330                 else
 331                         l &= ~(1 << gpio);
 332                 break;
 333         case METHOD_GPIO_24XX:
 334                 if (enable)
 335                         reg += OMAP24XX_GPIO_SETDATAOUT;
 336                 else
 337                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 338                 l = 1 << gpio;
 339                 break;
 340         default:
 341                 BUG();
 342                 return;
 343         }
 344         __raw_writel(l, reg);
 345 }
 346
 347 void omap_set_gpio_dataout(int gpio, int enable)
 348 {
 349         struct gpio_bank *bank;
 350
 351         if (check_gpio(gpio) < 0)
 352                 return;
 353         bank = get_gpio_bank(gpio);
 354         spin_lock(&bank->lock);
 355         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 356         spin_unlock(&bank->lock);
 357 }
 358
 359 int omap_get_gpio_datain(int gpio)
 360 {
 361         struct gpio_bank *bank;
 362         void __iomem *reg;
 363
 364         if (check_gpio(gpio) < 0)
 365                 return -1;
 366         bank = get_gpio_bank(gpio);
 367         reg = bank->base;
 368         switch (bank->method) {
 369         case METHOD_MPUIO:
 370                 reg += OMAP_MPUIO_INPUT_LATCH;
 371                 break;
 372         case METHOD_GPIO_1510:
 373                 reg += OMAP1510_GPIO_DATA_INPUT;
 374                 break;
 375         case METHOD_GPIO_1610:
 376                 reg += OMAP1610_GPIO_DATAIN;
 377                 break;
 378         case METHOD_GPIO_730:
 379                 reg += OMAP730_GPIO_DATA_INPUT;
 380                 break;
 381         case METHOD_GPIO_24XX:
 382                 reg += OMAP24XX_GPIO_DATAIN;
 383                 break;
 384         default:
 385                 BUG();
 386                 return -1;
 387         }
 388         return (__raw_readl(reg)
 389                         & (1 << get_gpio_index(gpio))) != 0;
 390 }
 391
 392 #define MOD_REG_BIT(reg, bit_mask, set) \
 393 do {    \
 394         int l = __raw_readl(base + reg); \
 395         if (set) l |= bit_mask; \
 396         else l &= ~bit_mask; \
 397         __raw_writel(l, base + reg); \
 398 } while(0)
 399
 400 static inline void set_24xx_gpio_triggering(void __iomem *base, int gpio, int trigger)
 401 {
 402         u32 gpio_bit = 1 << gpio;
 403
 404         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 405                 trigger & __IRQT_LOWLVL);
 406         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 407                 trigger & __IRQT_HIGHLVL);
 408         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 409                 trigger & __IRQT_RISEDGE);
 410         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 411                 trigger & __IRQT_FALEDGE);
 412         /* FIXME: Possibly do 'set_irq_handler(j, handle_level_irq)' if only level
 413          * triggering requested. */
 414 }
 415
 416 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 417 {
 418         void __iomem *reg = bank->base;
 419         u32 l = 0;
 420
 421         switch (bank->method) {
 422         case METHOD_MPUIO:
 423                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 424                 l = __raw_readl(reg);
 425                 if (trigger & __IRQT_RISEDGE)
 426                         l |= 1 << gpio;
 427                 else if (trigger & __IRQT_FALEDGE)
 428                         l &= ~(1 << gpio);
 429                 else
 430                         goto bad;
 431                 break;
 432         case METHOD_GPIO_1510:
 433                 reg += OMAP1510_GPIO_INT_CONTROL;
 434                 l = __raw_readl(reg);
 435                 if (trigger & __IRQT_RISEDGE)
 436                         l |= 1 << gpio;
 437                 else if (trigger & __IRQT_FALEDGE)
 438                         l &= ~(1 << gpio);
 439                 else
 440                         goto bad;
 441                 break;
 442         case METHOD_GPIO_1610:
 443                 if (gpio & 0x08)
 444                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 445                 else
 446                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 447                 gpio &= 0x07;
 448                 /* We allow only edge triggering, i.e. two lowest bits */
 449                 if (trigger & (__IRQT_LOWLVL | __IRQT_HIGHLVL))
 450                         BUG();
 451                 l = __raw_readl(reg);
 452                 l &= ~(3 << (gpio << 1));
 453                 if (trigger & __IRQT_RISEDGE)
 454                         l |= 2 << (gpio << 1);
 455                 if (trigger & __IRQT_FALEDGE)
 456                         l |= 1 << (gpio << 1);
 457                 break;
 458         case METHOD_GPIO_730:
 459                 reg += OMAP730_GPIO_INT_CONTROL;
 460                 l = __raw_readl(reg);
 461                 if (trigger & __IRQT_RISEDGE)
 462                         l |= 1 << gpio;
 463                 else if (trigger & __IRQT_FALEDGE)
 464                         l &= ~(1 << gpio);
 465                 else
 466                         goto bad;
 467                 break;
 468         case METHOD_GPIO_24XX:
 469                 set_24xx_gpio_triggering(reg, gpio, trigger);
 470                 break;
 471         default:
 472                 BUG();
 473                 goto bad;
 474         }
 475         __raw_writel(l, reg);
 476         return 0;
 477 bad:
 478         return -EINVAL;
 479 }
 480
 481 static int gpio_irq_type(unsigned irq, unsigned type)
 482 {
 483         struct gpio_bank *bank;
 484         unsigned gpio;
 485         int retval;
 486
 487         if (irq > IH_MPUIO_BASE)
 488                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 489         else
 490                 gpio = irq - IH_GPIO_BASE;
 491
 492         if (check_gpio(gpio) < 0)
 493                 return -EINVAL;
 494
 495         if (type & IRQT_PROBE)
 496                 return -EINVAL;
 497         if (!cpu_is_omap24xx() && (type & (__IRQT_LOWLVL|__IRQT_HIGHLVL)))
 498                 return -EINVAL;
 499
 500         bank = get_gpio_bank(gpio);
 501         spin_lock(&bank->lock);
 502         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 503         spin_unlock(&bank->lock);
 504         return retval;
 505 }
 506
 507 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 508 {
 509         void __iomem *reg = bank->base;
 510
 511         switch (bank->method) {
 512         case METHOD_MPUIO:
 513                 /* MPUIO irqstatus is reset by reading the status register,
 514                  * so do nothing here */
 515                 return;
 516         case METHOD_GPIO_1510:
 517                 reg += OMAP1510_GPIO_INT_STATUS;
 518                 break;
 519         case METHOD_GPIO_1610:
 520                 reg += OMAP1610_GPIO_IRQSTATUS1;
 521                 break;
 522         case METHOD_GPIO_730:
 523                 reg += OMAP730_GPIO_INT_STATUS;
 524                 break;
 525         case METHOD_GPIO_24XX:
 526                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 527                 break;
 528         default:
 529                 BUG();
 530                 return;
 531         }
 532         __raw_writel(gpio_mask, reg);
 533
 534         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 535         if (cpu_is_omap2420())
 536                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 537 }
 538
 539 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 540 {
 541         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 542 }
 543
 544 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 545 {
 546         void __iomem *reg = bank->base;
 547         int inv = 0;
 548         u32 l;
 549         u32 mask;
 550
 551         switch (bank->method) {
 552         case METHOD_MPUIO:
 553                 reg += OMAP_MPUIO_GPIO_MASKIT;
 554                 mask = 0xffff;
 555                 inv = 1;
 556                 break;
 557         case METHOD_GPIO_1510:
 558                 reg += OMAP1510_GPIO_INT_MASK;
 559                 mask = 0xffff;
 560                 inv = 1;
 561                 break;
 562         case METHOD_GPIO_1610:
 563                 reg += OMAP1610_GPIO_IRQENABLE1;
 564                 mask = 0xffff;
 565                 break;
 566         case METHOD_GPIO_730:
 567                 reg += OMAP730_GPIO_INT_MASK;
 568                 mask = 0xffffffff;
 569                 inv = 1;
 570                 break;
 571         case METHOD_GPIO_24XX:
 572                 reg += OMAP24XX_GPIO_IRQENABLE1;
 573                 mask = 0xffffffff;
 574                 break;
 575         default:
 576                 BUG();
 577                 return 0;
 578         }
 579
 580         l = __raw_readl(reg);
 581         if (inv)
 582                 l = ~l;
 583         l &= mask;
 584         return l;
 585 }
 586
 587 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 588 {
 589         void __iomem *reg = bank->base;
 590         u32 l;
 591
 592         switch (bank->method) {
 593         case METHOD_MPUIO:
 594                 reg += OMAP_MPUIO_GPIO_MASKIT;
 595                 l = __raw_readl(reg);
 596                 if (enable)
 597                         l &= ~(gpio_mask);
 598                 else
 599                         l |= gpio_mask;
 600                 break;
 601         case METHOD_GPIO_1510:
 602                 reg += OMAP1510_GPIO_INT_MASK;
 603                 l = __raw_readl(reg);
 604                 if (enable)
 605                         l &= ~(gpio_mask);
 606                 else
 607                         l |= gpio_mask;
 608                 break;
 609         case METHOD_GPIO_1610:
 610                 if (enable)
 611                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 612                 else
 613                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 614                 l = gpio_mask;
 615                 break;
 616         case METHOD_GPIO_730:
 617                 reg += OMAP730_GPIO_INT_MASK;
 618                 l = __raw_readl(reg);
 619                 if (enable)
 620                         l &= ~(gpio_mask);
 621                 else
 622                         l |= gpio_mask;
 623                 break;
 624         case METHOD_GPIO_24XX:
 625                 if (enable)
 626                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 627                 else
 628                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 629                 l = gpio_mask;
 630                 break;
 631         default:
 632                 BUG();
 633                 return;
 634         }
 635         __raw_writel(l, reg);
 636 }
 637
 638 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 639 {
 640         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 641 }
 642
 643 /*
 644  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 645  * 1510 does not seem to have a wake-up register. If JTAG is connected
 646  * to the target, system will wake up always on GPIO events. While
 647  * system is running all registered GPIO interrupts need to have wake-up
 648  * enabled. When system is suspended, only selected GPIO interrupts need
 649  * to have wake-up enabled.
 650  */
 651 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 652 {
 653         switch (bank->method) {
 654         case METHOD_GPIO_1610:
 655         case METHOD_GPIO_24XX:
 656                 spin_lock(&bank->lock);
 657                 if (enable)
 658                         bank->suspend_wakeup |= (1 << gpio);
 659                 else
 660                         bank->suspend_wakeup &= ~(1 << gpio);
 661                 spin_unlock(&bank->lock);
 662                 return 0;
 663         default:
 664                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 665                        bank->method);
 666                 return -EINVAL;
 667         }
 668 }
 669
 670 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 671 {
 672         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 673         _set_gpio_irqenable(bank, gpio, 0);
 674         _clear_gpio_irqstatus(bank, gpio);
 675         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 676 }
 677
 678 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 679 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 680 {
 681         unsigned int gpio = irq - IH_GPIO_BASE;
 682         struct gpio_bank *bank;
 683         int retval;
 684
 685         if (check_gpio(gpio) < 0)
 686                 return -ENODEV;
 687         bank = get_gpio_bank(gpio);
 688         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 689
 690         return retval;
 691 }
 692
 693 int omap_request_gpio(int gpio)
 694 {
 695         struct gpio_bank *bank;
 696
 697         if (check_gpio(gpio) < 0)
 698                 return -EINVAL;
 699
 700         bank = get_gpio_bank(gpio);
 701         spin_lock(&bank->lock);
 702         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 703                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 704                 dump_stack();
 705                 spin_unlock(&bank->lock);
 706                 return -1;
 707         }
 708         bank->reserved_map |= (1 << get_gpio_index(gpio));
 709
 710         /* Set trigger to none. You need to enable the desired trigger with
 711          * request_irq() or set_irq_type().
 712          */
 713         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 714
 715 #ifdef CONFIG_ARCH_OMAP15XX
 716         if (bank->method == METHOD_GPIO_1510) {
 717                 void __iomem *reg;
 718
 719                 /* Claim the pin for MPU */
 720                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 721                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 722         }
 723 #endif
 724 #ifdef CONFIG_ARCH_OMAP16XX
 725         if (bank->method == METHOD_GPIO_1610) {
 726                 /* Enable wake-up during idle for dynamic tick */
 727                 void __iomem *reg = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
 728                 __raw_writel(1 << get_gpio_index(gpio), reg);
 729         }
 730 #endif
 731 #ifdef CONFIG_ARCH_OMAP24XX
 732         if (bank->method == METHOD_GPIO_24XX) {
 733                 /* Enable wake-up during idle for dynamic tick */
 734                 void __iomem *reg = bank->base + OMAP24XX_GPIO_SETWKUENA;
 735                 __raw_writel(1 << get_gpio_index(gpio), reg);
 736         }
 737 #endif
 738         spin_unlock(&bank->lock);
 739
 740         return 0;
 741 }
 742
 743 void omap_free_gpio(int gpio)
 744 {
 745         struct gpio_bank *bank;
 746
 747         if (check_gpio(gpio) < 0)
 748                 return;
 749         bank = get_gpio_bank(gpio);
 750         spin_lock(&bank->lock);
 751         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 752                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 753                 dump_stack();
 754                 spin_unlock(&bank->lock);
 755                 return;
 756         }
 757 #ifdef CONFIG_ARCH_OMAP16XX
 758         if (bank->method == METHOD_GPIO_1610) {
 759                 /* Disable wake-up during idle for dynamic tick */
 760                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 761                 __raw_writel(1 << get_gpio_index(gpio), reg);
 762         }
 763 #endif
 764 #ifdef CONFIG_ARCH_OMAP24XX
 765         if (bank->method == METHOD_GPIO_24XX) {
 766                 /* Disable wake-up during idle for dynamic tick */
 767                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 768                 __raw_writel(1 << get_gpio_index(gpio), reg);
 769         }
 770 #endif
 771         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 772         _reset_gpio(bank, gpio);
 773         spin_unlock(&bank->lock);
 774 }
 775
 776 /*
 777  * We need to unmask the GPIO bank interrupt as soon as possible to
 778  * avoid missing GPIO interrupts for other lines in the bank.
 779  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 780  * in the bank to avoid missing nested interrupts for a GPIO line.
 781  * If we wait to unmask individual GPIO lines in the bank after the
 782  * line's interrupt handler has been run, we may miss some nested
 783  * interrupts.
 784  */
 785 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 786 {
 787         void __iomem *isr_reg = NULL;
 788         u32 isr;
 789         unsigned int gpio_irq;
 790         struct gpio_bank *bank;
 791         u32 retrigger = 0;
 792         int unmasked = 0;
 793
 794         desc->chip->ack(irq);
 795
 796         bank = get_irq_data(irq);
 797         if (bank->method == METHOD_MPUIO)
 798                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 799 #ifdef CONFIG_ARCH_OMAP15XX
 800         if (bank->method == METHOD_GPIO_1510)
 801                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 802 #endif
 803 #if defined(CONFIG_ARCH_OMAP16XX)
 804         if (bank->method == METHOD_GPIO_1610)
 805                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 806 #endif
 807 #ifdef CONFIG_ARCH_OMAP730
 808         if (bank->method == METHOD_GPIO_730)
 809                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 810 #endif
 811 #ifdef CONFIG_ARCH_OMAP24XX
 812         if (bank->method == METHOD_GPIO_24XX)
 813                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 814 #endif
 815         while(1) {
 816                 u32 isr_saved, level_mask = 0;
 817                 u32 enabled;
 818
 819                 enabled = _get_gpio_irqbank_mask(bank);
 820                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 821
 822                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 823                         isr &= 0x0000ffff;
 824
 825                 if (cpu_is_omap24xx()) {
 826                         level_mask =
 827                                 __raw_readl(bank->base +
 828                                         OMAP24XX_GPIO_LEVELDETECT0) |
 829                                 __raw_readl(bank->base +
 830                                         OMAP24XX_GPIO_LEVELDETECT1);
 831                         level_mask &= enabled;
 832                 }
 833
 834                 /* clear edge sensitive interrupts before handler(s) are
 835                 called so that we don't miss any interrupt occurred while
 836                 executing them */
 837                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 838                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 839                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 840
 841                 /* if there is only edge sensitive GPIO pin interrupts
 842                 configured, we could unmask GPIO bank interrupt immediately */
 843                 if (!level_mask && !unmasked) {
 844                         unmasked = 1;
 845                         desc->chip->unmask(irq);
 846                 }
 847
 848                 isr |= retrigger;
 849                 retrigger = 0;
 850                 if (!isr)
 851                         break;
 852
 853                 gpio_irq = bank->virtual_irq_start;
 854                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 855                         struct irq_desc *d;
 856                         int irq_mask;
 857                         if (!(isr & 1))
 858                                 continue;
 859                         d = irq_desc + gpio_irq;
 860                         /* Don't run the handler if it's already running
 861                          * or was disabled lazely.
 862                          */
 863                         if (unlikely((d->depth ||
 864                                       (d->status & IRQ_INPROGRESS)))) {
 865                                 irq_mask = 1 <<
 866                                         (gpio_irq - bank->virtual_irq_start);
 867                                 /* The unmasking will be done by
 868                                  * enable_irq in case it is disabled or
 869                                  * after returning from the handler if
 870                                  * it's already running.
 871                                  */
 872                                 _enable_gpio_irqbank(bank, irq_mask, 0);
 873                                 if (!d->depth) {
 874                                         /* Level triggered interrupts
 875                                          * won't ever be reentered
 876                                          */
 877                                         BUG_ON(level_mask & irq_mask);
 878                                         d->status |= IRQ_PENDING;
 879                                 }
 880                                 continue;
 881                         }
 882
 883                         desc_handle_irq(gpio_irq, d);
 884
 885                         if (unlikely((d->status & IRQ_PENDING) && !d->depth)) {
 886                                 irq_mask = 1 <<
 887                                         (gpio_irq - bank->virtual_irq_start);
 888                                 d->status &= ~IRQ_PENDING;
 889                                 _enable_gpio_irqbank(bank, irq_mask, 1);
 890                                 retrigger |= irq_mask;
 891                         }
 892                 }
 893
 894                 if (cpu_is_omap24xx()) {
 895                         /* clear level sensitive interrupts after handler(s) */
 896                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
 897                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
 898                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
 899                 }
 900
 901         }
 902         /* if bank has any level sensitive GPIO pin interrupt
 903         configured, we must unmask the bank interrupt only after
 904         handler(s) are executed in order to avoid spurious bank
 905         interrupt */
 906         if (!unmasked)
 907                 desc->chip->unmask(irq);
 908
 909 }
 910
 911 static void gpio_irq_shutdown(unsigned int irq)
 912 {
 913         unsigned int gpio = irq - IH_GPIO_BASE;
 914         struct gpio_bank *bank = get_gpio_bank(gpio);
 915
 916         _reset_gpio(bank, gpio);
 917 }
 918
 919 static void gpio_ack_irq(unsigned int irq)
 920 {
 921         unsigned int gpio = irq - IH_GPIO_BASE;
 922         struct gpio_bank *bank = get_gpio_bank(gpio);
 923
 924         _clear_gpio_irqstatus(bank, gpio);
 925 }
 926
 927 static void gpio_mask_irq(unsigned int irq)
 928 {
 929         unsigned int gpio = irq - IH_GPIO_BASE;
 930         struct gpio_bank *bank = get_gpio_bank(gpio);
 931
 932         _set_gpio_irqenable(bank, gpio, 0);
 933 }
 934
 935 static void gpio_unmask_irq(unsigned int irq)
 936 {
 937         unsigned int gpio = irq - IH_GPIO_BASE;
 938         unsigned int gpio_idx = get_gpio_index(gpio);
 939         struct gpio_bank *bank = get_gpio_bank(gpio);
 940
 941         _set_gpio_irqenable(bank, gpio_idx, 1);
 942 }
 943
 944 static void mpuio_ack_irq(unsigned int irq)
 945 {
 946         /* The ISR is reset automatically, so do nothing here. */
 947 }
 948
 949 static void mpuio_mask_irq(unsigned int irq)
 950 {
 951         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 952         struct gpio_bank *bank = get_gpio_bank(gpio);
 953
 954         _set_gpio_irqenable(bank, gpio, 0);
 955 }
 956
 957 static void mpuio_unmask_irq(unsigned int irq)
 958 {
 959         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 960         struct gpio_bank *bank = get_gpio_bank(gpio);
 961
 962         _set_gpio_irqenable(bank, gpio, 1);
 963 }
 964
 965 static struct irq_chip gpio_irq_chip = {
 966         .name           = "GPIO",
 967         .shutdown       = gpio_irq_shutdown,
 968         .ack            = gpio_ack_irq,
 969         .mask           = gpio_mask_irq,
 970         .unmask         = gpio_unmask_irq,
 971         .set_type       = gpio_irq_type,
 972         .set_wake       = gpio_wake_enable,
 973 };
 974
 975 static struct irq_chip mpuio_irq_chip = {
 976         .name     = "MPUIO",
 977         .ack      = mpuio_ack_irq,
 978         .mask     = mpuio_mask_irq,
 979         .unmask   = mpuio_unmask_irq,
 980         .set_type = gpio_irq_type,
 981 };
 982
 983 static int initialized;
 984 static struct clk * gpio_ick;
 985 static struct clk * gpio_fck;
 986
 987 static int __init _omap_gpio_init(void)
 988 {
 989         int i;
 990         struct gpio_bank *bank;
 991
 992         initialized = 1;
 993
 994         if (cpu_is_omap15xx()) {
 995                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
 996                 if (IS_ERR(gpio_ick))
 997                         printk("Could not get arm_gpio_ck\n");
 998                 else
 999                         clk_enable(gpio_ick);
1000         }
1001         if (cpu_is_omap24xx()) {
1002                 gpio_ick = clk_get(NULL, "gpios_ick");
1003                 if (IS_ERR(gpio_ick))
1004                         printk("Could not get gpios_ick\n");
1005                 else
1006                         clk_enable(gpio_ick);
1007                 gpio_fck = clk_get(NULL, "gpios_fck");
1008                 if (IS_ERR(gpio_fck))
1009                         printk("Could not get gpios_fck\n");
1010                 else
1011                         clk_enable(gpio_fck);
1012         }
1013
1014 #ifdef CONFIG_ARCH_OMAP15XX
1015         if (cpu_is_omap15xx()) {
1016                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1017                 gpio_bank_count = 2;
1018                 gpio_bank = gpio_bank_1510;
1019         }
1020 #endif
1021 #if defined(CONFIG_ARCH_OMAP16XX)
1022         if (cpu_is_omap16xx()) {
1023                 u32 rev;
1024
1025                 gpio_bank_count = 5;
1026                 gpio_bank = gpio_bank_1610;
1027                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1028                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1029                        (rev >> 4) & 0x0f, rev & 0x0f);
1030         }
1031 #endif
1032 #ifdef CONFIG_ARCH_OMAP730
1033         if (cpu_is_omap730()) {
1034                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1035                 gpio_bank_count = 7;
1036                 gpio_bank = gpio_bank_730;
1037         }
1038 #endif
1039 #ifdef CONFIG_ARCH_OMAP24XX
1040         if (cpu_is_omap24xx()) {
1041                 int rev;
1042
1043                 gpio_bank_count = 4;
1044                 gpio_bank = gpio_bank_24xx;
1045                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1046                 printk(KERN_INFO "OMAP24xx GPIO hardware version %d.%d\n",
1047                         (rev >> 4) & 0x0f, rev & 0x0f);
1048         }
1049 #endif
1050         for (i = 0; i < gpio_bank_count; i++) {
1051                 int j, gpio_count = 16;
1052
1053                 bank = &gpio_bank[i];
1054                 bank->reserved_map = 0;
1055                 bank->base = IO_ADDRESS(bank->base);
1056                 spin_lock_init(&bank->lock);
1057                 if (bank->method == METHOD_MPUIO) {
1058                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1059                 }
1060 #ifdef CONFIG_ARCH_OMAP15XX
1061                 if (bank->method == METHOD_GPIO_1510) {
1062                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1063                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1064                 }
1065 #endif
1066 #if defined(CONFIG_ARCH_OMAP16XX)
1067                 if (bank->method == METHOD_GPIO_1610) {
1068                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1069                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1070                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1071                 }
1072 #endif
1073 #ifdef CONFIG_ARCH_OMAP730
1074                 if (bank->method == METHOD_GPIO_730) {
1075                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1076                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1077
1078                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1079                 }
1080 #endif
1081 #ifdef CONFIG_ARCH_OMAP24XX
1082                 if (bank->method == METHOD_GPIO_24XX) {
1083                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1084                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1085
1086                         gpio_count = 32;
1087                 }
1088 #endif
1089                 for (j = bank->virtual_irq_start;
1090                      j < bank->virtual_irq_start + gpio_count; j++) {
1091                         if (bank->method == METHOD_MPUIO)
1092                                 set_irq_chip(j, &mpuio_irq_chip);
1093                         else
1094                                 set_irq_chip(j, &gpio_irq_chip);
1095                         set_irq_handler(j, handle_simple_irq);
1096                         set_irq_flags(j, IRQF_VALID);
1097                 }
1098                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1099                 set_irq_data(bank->irq, bank);
1100         }
1101
1102         /* Enable system clock for GPIO module.
1103          * The CAM_CLK_CTRL *is* really the right place. */
1104         if (cpu_is_omap16xx())
1105                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1106
1107         return 0;
1108 }
1109
1110 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
1111 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1112 {
1113         int i;
1114
1115         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1116                 return 0;
1117
1118         for (i = 0; i < gpio_bank_count; i++) {
1119                 struct gpio_bank *bank = &gpio_bank[i];
1120                 void __iomem *wake_status;
1121                 void __iomem *wake_clear;
1122                 void __iomem *wake_set;
1123
1124                 switch (bank->method) {
1125                 case METHOD_GPIO_1610:
1126                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1127                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1128                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1129                         break;
1130                 case METHOD_GPIO_24XX:
1131                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1132                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1133                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1134                         break;
1135                 default:
1136                         continue;
1137                 }
1138
1139                 spin_lock(&bank->lock);
1140                 bank->saved_wakeup = __raw_readl(wake_status);
1141                 __raw_writel(0xffffffff, wake_clear);
1142                 __raw_writel(bank->suspend_wakeup, wake_set);
1143                 spin_unlock(&bank->lock);
1144         }
1145
1146         return 0;
1147 }
1148
1149 static int omap_gpio_resume(struct sys_device *dev)
1150 {
1151         int i;
1152
1153         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1154                 return 0;
1155
1156         for (i = 0; i < gpio_bank_count; i++) {
1157                 struct gpio_bank *bank = &gpio_bank[i];
1158                 void __iomem *wake_clear;
1159                 void __iomem *wake_set;
1160
1161                 switch (bank->method) {
1162                 case METHOD_GPIO_1610:
1163                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1164                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1165                         break;
1166                 case METHOD_GPIO_24XX:
1167                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1168                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1169                         break;
1170                 default:
1171                         continue;
1172                 }
1173
1174                 spin_lock(&bank->lock);
1175                 __raw_writel(0xffffffff, wake_clear);
1176                 __raw_writel(bank->saved_wakeup, wake_set);
1177                 spin_unlock(&bank->lock);
1178         }
1179
1180         return 0;
1181 }
1182
1183 static struct sysdev_class omap_gpio_sysclass = {
1184         set_kset_name("gpio"),
1185         .suspend        = omap_gpio_suspend,
1186         .resume         = omap_gpio_resume,
1187 };
1188
1189 static struct sys_device omap_gpio_device = {
1190         .id             = 0,
1191         .cls            = &omap_gpio_sysclass,
1192 };
1193 #endif
1194
1195 /*
1196  * This may get called early from board specific init
1197  * for boards that have interrupts routed via FPGA.
1198  */
1199 int omap_gpio_init(void)
1200 {
1201         if (!initialized)
1202                 return _omap_gpio_init();
1203         else
1204                 return 0;
1205 }
1206
1207 static int __init omap_gpio_sysinit(void)
1208 {
1209         int ret = 0;
1210
1211         if (!initialized)
1212                 ret = _omap_gpio_init();
1213
1214 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX)
1215         if (cpu_is_omap16xx() || cpu_is_omap24xx()) {
1216                 if (ret == 0) {
1217                         ret = sysdev_class_register(&omap_gpio_sysclass);
1218                         if (ret == 0)
1219                                 ret = sysdev_register(&omap_gpio_device);
1220                 }
1221         }
1222 #endif
1223
1224         return ret;
1225 }
1226
1227 EXPORT_SYMBOL(omap_request_gpio);
1228 EXPORT_SYMBOL(omap_free_gpio);
1229 EXPORT_SYMBOL(omap_set_gpio_direction);
1230 EXPORT_SYMBOL(omap_set_gpio_dataout);
1231 EXPORT_SYMBOL(omap_get_gpio_datain);
1232
1233 arch_initcall(omap_gpio_sysinit);