arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/ptrace.h>
  18 #include <linux/sysdev.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21
  22 #include <asm/hardware.h>
  23 #include <asm/irq.h>
  24 #include <asm/arch/irqs.h>
  25 #include <asm/arch/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 #include <asm/io.h>
  29
  30 /*
  31  * OMAP1510 GPIO registers
  32  */
  33 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  34 #define OMAP1510_GPIO_DATA_INPUT        0x00
  35 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  36 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  37 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  38 #define OMAP1510_GPIO_INT_MASK          0x10
  39 #define OMAP1510_GPIO_INT_STATUS        0x14
  40 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  41
  42 #define OMAP1510_IH_GPIO_BASE           64
  43
  44 /*
  45  * OMAP1610 specific GPIO registers
  46  */
  47 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  48 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  49 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  50 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  51 #define OMAP1610_GPIO_REVISION          0x0000
  52 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  53 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  54 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  55 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  56 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  57 #define OMAP1610_GPIO_DATAIN            0x002c
  58 #define OMAP1610_GPIO_DATAOUT           0x0030
  59 #define OMAP1610_GPIO_DIRECTION         0x0034
  60 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  61 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  62 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  63 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  64 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  65 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  66 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  67 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  68
  69 /*
  70  * OMAP730 specific GPIO registers
  71  */
  72 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  73 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  74 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  75 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  76 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  77 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  78 #define OMAP730_GPIO_DATA_INPUT         0x00
  79 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  80 #define OMAP730_GPIO_DIR_CONTROL        0x08
  81 #define OMAP730_GPIO_INT_CONTROL        0x0c
  82 #define OMAP730_GPIO_INT_MASK           0x10
  83 #define OMAP730_GPIO_INT_STATUS         0x14
  84
  85 /*
  86  * omap24xx specific GPIO registers
  87  */
  88 #define OMAP242X_GPIO1_BASE             (void __iomem *)0x48018000
  89 #define OMAP242X_GPIO2_BASE             (void __iomem *)0x4801a000
  90 #define OMAP242X_GPIO3_BASE             (void __iomem *)0x4801c000
  91 #define OMAP242X_GPIO4_BASE             (void __iomem *)0x4801e000
  92
  93 #define OMAP243X_GPIO1_BASE             (void __iomem *)0x4900C000
  94 #define OMAP243X_GPIO2_BASE             (void __iomem *)0x4900E000
  95 #define OMAP243X_GPIO3_BASE             (void __iomem *)0x49010000
  96 #define OMAP243X_GPIO4_BASE             (void __iomem *)0x49012000
  97 #define OMAP243X_GPIO5_BASE             (void __iomem *)0x480B6000
  98
  99 #define OMAP24XX_GPIO_REVISION          0x0000
 100 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
 101 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 102 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 103 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 104 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 105 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 106 #define OMAP24XX_GPIO_CTRL              0x0030
 107 #define OMAP24XX_GPIO_OE                0x0034
 108 #define OMAP24XX_GPIO_DATAIN            0x0038
 109 #define OMAP24XX_GPIO_DATAOUT           0x003c
 110 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 111 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 112 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 113 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 114 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 115 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 116 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 117 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 118 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 119 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 120 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 121 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 122
 123 /*
 124  * omap34xx specific GPIO registers
 125  */
 126
 127 #define OMAP34XX_GPIO1_BASE             (void __iomem *)0x48310000
 128 #define OMAP34XX_GPIO2_BASE             (void __iomem *)0x49050000
 129 #define OMAP34XX_GPIO3_BASE             (void __iomem *)0x49052000
 130 #define OMAP34XX_GPIO4_BASE             (void __iomem *)0x49054000
 131 #define OMAP34XX_GPIO5_BASE             (void __iomem *)0x49056000
 132 #define OMAP34XX_GPIO6_BASE             (void __iomem *)0x49058000
 133
 134
 135 struct gpio_bank {
 136         void __iomem *base;
 137         u16 irq;
 138         u16 virtual_irq_start;
 139         int method;
 140         u32 reserved_map;
 141 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 142         u32 suspend_wakeup;
 143         u32 saved_wakeup;
 144 #endif
 145 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 146         u32 non_wakeup_gpios;
 147         u32 enabled_non_wakeup_gpios;
 148
 149         u32 saved_datain;
 150         u32 saved_fallingdetect;
 151         u32 saved_risingdetect;
 152 #endif
 153         spinlock_t lock;
 154 };
 155
 156 #define METHOD_MPUIO            0
 157 #define METHOD_GPIO_1510        1
 158 #define METHOD_GPIO_1610        2
 159 #define METHOD_GPIO_730         3
 160 #define METHOD_GPIO_24XX        4
 161
 162 #ifdef CONFIG_ARCH_OMAP16XX
 163 static struct gpio_bank gpio_bank_1610[5] = {
 164         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 165         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 166         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 169 };
 170 #endif
 171
 172 #ifdef CONFIG_ARCH_OMAP15XX
 173 static struct gpio_bank gpio_bank_1510[2] = {
 174         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 175         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 176 };
 177 #endif
 178
 179 #ifdef CONFIG_ARCH_OMAP730
 180 static struct gpio_bank gpio_bank_730[7] = {
 181         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 182         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 183         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 184         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 187         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 188 };
 189 #endif
 190
 191 #ifdef CONFIG_ARCH_OMAP24XX
 192
 193 static struct gpio_bank gpio_bank_242x[4] = {
 194         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 195         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 198 };
 199
 200 static struct gpio_bank gpio_bank_243x[5] = {
 201         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 202         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 206 };
 207
 208 #endif
 209
 210 #ifdef CONFIG_ARCH_OMAP34XX
 211 static struct gpio_bank gpio_bank_34xx[6] = {
 212         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 213         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 218 };
 219
 220 #endif
 221
 222 static struct gpio_bank *gpio_bank;
 223 static int gpio_bank_count;
 224
 225 static inline struct gpio_bank *get_gpio_bank(int gpio)
 226 {
 227 #ifdef CONFIG_ARCH_OMAP15XX
 228         if (cpu_is_omap15xx()) {
 229                 if (OMAP_GPIO_IS_MPUIO(gpio))
 230                         return &gpio_bank[0];
 231                 return &gpio_bank[1];
 232         }
 233 #endif
 234 #if defined(CONFIG_ARCH_OMAP16XX)
 235         if (cpu_is_omap16xx()) {
 236                 if (OMAP_GPIO_IS_MPUIO(gpio))
 237                         return &gpio_bank[0];
 238                 return &gpio_bank[1 + (gpio >> 4)];
 239         }
 240 #endif
 241 #ifdef CONFIG_ARCH_OMAP730
 242         if (cpu_is_omap730()) {
 243                 if (OMAP_GPIO_IS_MPUIO(gpio))
 244                         return &gpio_bank[0];
 245                 return &gpio_bank[1 + (gpio >> 5)];
 246         }
 247 #endif
 248 #ifdef CONFIG_ARCH_OMAP24XX
 249         if (cpu_is_omap24xx())
 250                 return &gpio_bank[gpio >> 5];
 251 #endif
 252 #ifdef CONFIG_ARCH_OMAP34XX
 253         if (cpu_is_omap34xx())
 254                 return &gpio_bank[gpio >> 5];
 255 #endif
 256 }
 257
 258 static inline int get_gpio_index(int gpio)
 259 {
 260 #ifdef CONFIG_ARCH_OMAP730
 261         if (cpu_is_omap730())
 262                 return gpio & 0x1f;
 263 #endif
 264 #ifdef CONFIG_ARCH_OMAP24XX
 265         if (cpu_is_omap24xx())
 266                 return gpio & 0x1f;
 267 #endif
 268 #ifdef CONFIG_ARCH_OMAP34XX
 269         if (cpu_is_omap34xx())
 270                 return gpio & 0x1f;
 271 #endif
 272         return gpio & 0x0f;
 273 }
 274
 275 static inline int gpio_valid(int gpio)
 276 {
 277         if (gpio < 0)
 278                 return -1;
 279 #ifndef CONFIG_ARCH_OMAP24XX
 280         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 281                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 282                         return -1;
 283                 return 0;
 284         }
 285 #endif
 286 #ifdef CONFIG_ARCH_OMAP15XX
 287         if (cpu_is_omap15xx() && gpio < 16)
 288                 return 0;
 289 #endif
 290 #if defined(CONFIG_ARCH_OMAP16XX)
 291         if ((cpu_is_omap16xx()) && gpio < 64)
 292                 return 0;
 293 #endif
 294 #ifdef CONFIG_ARCH_OMAP730
 295         if (cpu_is_omap730() && gpio < 192)
 296                 return 0;
 297 #endif
 298 #ifdef CONFIG_ARCH_OMAP24XX
 299         if (cpu_is_omap24xx() && gpio < 128)
 300                 return 0;
 301 #endif
 302 #ifdef CONFIG_ARCH_OMAP34XX
 303         if (cpu_is_omap34xx() && gpio < 160)
 304                 return 0;
 305 #endif
 306         return -1;
 307 }
 308
 309 static int check_gpio(int gpio)
 310 {
 311         if (unlikely(gpio_valid(gpio)) < 0) {
 312                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 313                 dump_stack();
 314                 return -1;
 315         }
 316         return 0;
 317 }
 318
 319 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 320 {
 321         void __iomem *reg = bank->base;
 322         u32 l;
 323
 324         switch (bank->method) {
 325 #ifdef CONFIG_ARCH_OMAP1
 326         case METHOD_MPUIO:
 327                 reg += OMAP_MPUIO_IO_CNTL;
 328                 break;
 329 #endif
 330 #ifdef CONFIG_ARCH_OMAP15XX
 331         case METHOD_GPIO_1510:
 332                 reg += OMAP1510_GPIO_DIR_CONTROL;
 333                 break;
 334 #endif
 335 #ifdef CONFIG_ARCH_OMAP16XX
 336         case METHOD_GPIO_1610:
 337                 reg += OMAP1610_GPIO_DIRECTION;
 338                 break;
 339 #endif
 340 #ifdef CONFIG_ARCH_OMAP730
 341         case METHOD_GPIO_730:
 342                 reg += OMAP730_GPIO_DIR_CONTROL;
 343                 break;
 344 #endif
 345 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 346         case METHOD_GPIO_24XX:
 347                 reg += OMAP24XX_GPIO_OE;
 348                 break;
 349 #endif
 350         default:
 351                 WARN_ON(1);
 352                 return;
 353         }
 354         l = __raw_readl(reg);
 355         if (is_input)
 356                 l |= 1 << gpio;
 357         else
 358                 l &= ~(1 << gpio);
 359         __raw_writel(l, reg);
 360 }
 361
 362 void omap_set_gpio_direction(int gpio, int is_input)
 363 {
 364         struct gpio_bank *bank;
 365
 366         if (check_gpio(gpio) < 0)
 367                 return;
 368         bank = get_gpio_bank(gpio);
 369         spin_lock(&bank->lock);
 370         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 371         spin_unlock(&bank->lock);
 372 }
 373
 374 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 375 {
 376         void __iomem *reg = bank->base;
 377         u32 l = 0;
 378
 379         switch (bank->method) {
 380 #ifdef CONFIG_ARCH_OMAP1
 381         case METHOD_MPUIO:
 382                 reg += OMAP_MPUIO_OUTPUT;
 383                 l = __raw_readl(reg);
 384                 if (enable)
 385                         l |= 1 << gpio;
 386                 else
 387                         l &= ~(1 << gpio);
 388                 break;
 389 #endif
 390 #ifdef CONFIG_ARCH_OMAP15XX
 391         case METHOD_GPIO_1510:
 392                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 393                 l = __raw_readl(reg);
 394                 if (enable)
 395                         l |= 1 << gpio;
 396                 else
 397                         l &= ~(1 << gpio);
 398                 break;
 399 #endif
 400 #ifdef CONFIG_ARCH_OMAP16XX
 401         case METHOD_GPIO_1610:
 402                 if (enable)
 403                         reg += OMAP1610_GPIO_SET_DATAOUT;
 404                 else
 405                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 406                 l = 1 << gpio;
 407                 break;
 408 #endif
 409 #ifdef CONFIG_ARCH_OMAP730
 410         case METHOD_GPIO_730:
 411                 reg += OMAP730_GPIO_DATA_OUTPUT;
 412                 l = __raw_readl(reg);
 413                 if (enable)
 414                         l |= 1 << gpio;
 415                 else
 416                         l &= ~(1 << gpio);
 417                 break;
 418 #endif
 419 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 420         case METHOD_GPIO_24XX:
 421                 if (enable)
 422                         reg += OMAP24XX_GPIO_SETDATAOUT;
 423                 else
 424                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 425                 l = 1 << gpio;
 426                 break;
 427 #endif
 428         default:
 429                 WARN_ON(1);
 430                 return;
 431         }
 432         __raw_writel(l, reg);
 433 }
 434
 435 void omap_set_gpio_dataout(int gpio, int enable)
 436 {
 437         struct gpio_bank *bank;
 438
 439         if (check_gpio(gpio) < 0)
 440                 return;
 441         bank = get_gpio_bank(gpio);
 442         spin_lock(&bank->lock);
 443         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 444         spin_unlock(&bank->lock);
 445 }
 446
 447 int omap_get_gpio_datain(int gpio)
 448 {
 449         struct gpio_bank *bank;
 450         void __iomem *reg;
 451
 452         if (check_gpio(gpio) < 0)
 453                 return -EINVAL;
 454         bank = get_gpio_bank(gpio);
 455         reg = bank->base;
 456         switch (bank->method) {
 457 #ifdef CONFIG_ARCH_OMAP1
 458         case METHOD_MPUIO:
 459                 reg += OMAP_MPUIO_INPUT_LATCH;
 460                 break;
 461 #endif
 462 #ifdef CONFIG_ARCH_OMAP15XX
 463         case METHOD_GPIO_1510:
 464                 reg += OMAP1510_GPIO_DATA_INPUT;
 465                 break;
 466 #endif
 467 #ifdef CONFIG_ARCH_OMAP16XX
 468         case METHOD_GPIO_1610:
 469                 reg += OMAP1610_GPIO_DATAIN;
 470                 break;
 471 #endif
 472 #ifdef CONFIG_ARCH_OMAP730
 473         case METHOD_GPIO_730:
 474                 reg += OMAP730_GPIO_DATA_INPUT;
 475                 break;
 476 #endif
 477 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 478         case METHOD_GPIO_24XX:
 479                 reg += OMAP24XX_GPIO_DATAIN;
 480                 break;
 481 #endif
 482         default:
 483                 return -EINVAL;
 484         }
 485         return (__raw_readl(reg)
 486                         & (1 << get_gpio_index(gpio))) != 0;
 487 }
 488
 489 #define MOD_REG_BIT(reg, bit_mask, set) \
 490 do {    \
 491         int l = __raw_readl(base + reg); \
 492         if (set) l |= bit_mask; \
 493         else l &= ~bit_mask; \
 494         __raw_writel(l, base + reg); \
 495 } while(0)
 496
 497 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 498 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 499 {
 500         void __iomem *base = bank->base;
 501         u32 gpio_bit = 1 << gpio;
 502
 503         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 504                 trigger & __IRQT_LOWLVL);
 505         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 506                 trigger & __IRQT_HIGHLVL);
 507         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 508                 trigger & __IRQT_RISEDGE);
 509         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 510                 trigger & __IRQT_FALEDGE);
 511         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 512                 if (trigger != 0)
 513                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_SETWKUENA);
 514                 else
 515                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_CLEARWKUENA);
 516         } else {
 517                 if (trigger != 0)
 518                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 519                 else
 520                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 521         }
 522         /* FIXME: Possibly do 'set_irq_handler(j, handle_level_irq)' if only level
 523          * triggering requested. */
 524 }
 525
 526 void
 527 omap_set_gpio_debounce(int gpio, int enable)
 528 {
 529         struct gpio_bank *bank;
 530         void __iomem *reg;
 531         u32 val, l = 1 << get_gpio_index(gpio);
 532
 533         bank = get_gpio_bank(gpio);
 534         reg = bank->base;
 535
 536         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 537         val = __raw_readl(reg);
 538
 539         if (enable)
 540                 val |= l;
 541         else
 542                 val &= ~l;
 543
 544         __raw_writel(val, reg);
 545 }
 546 EXPORT_SYMBOL(omap_set_gpio_debounce);
 547
 548 void
 549 omap_set_gpio_debounce_time(int gpio, int enc_time)
 550 {
 551         struct gpio_bank *bank;
 552         void __iomem *reg;
 553
 554         bank = get_gpio_bank(gpio);
 555         reg = bank->base;
 556
 557         enc_time &= 0xff;
 558         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 559         __raw_writel(enc_time, reg);
 560 }
 561 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 562 #endif
 563
 564 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 565 {
 566         void __iomem *reg = bank->base;
 567         u32 l = 0;
 568
 569         switch (bank->method) {
 570 #ifdef CONFIG_ARCH_OMAP1
 571         case METHOD_MPUIO:
 572                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 573                 l = __raw_readl(reg);
 574                 if (trigger & __IRQT_RISEDGE)
 575                         l |= 1 << gpio;
 576                 else if (trigger & __IRQT_FALEDGE)
 577                         l &= ~(1 << gpio);
 578                 else
 579                         goto bad;
 580                 break;
 581 #endif
 582 #ifdef CONFIG_ARCH_OMAP15XX
 583         case METHOD_GPIO_1510:
 584                 reg += OMAP1510_GPIO_INT_CONTROL;
 585                 l = __raw_readl(reg);
 586                 if (trigger & __IRQT_RISEDGE)
 587                         l |= 1 << gpio;
 588                 else if (trigger & __IRQT_FALEDGE)
 589                         l &= ~(1 << gpio);
 590                 else
 591                         goto bad;
 592                 break;
 593 #endif
 594 #ifdef CONFIG_ARCH_OMAP16XX
 595         case METHOD_GPIO_1610:
 596                 if (gpio & 0x08)
 597                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 598                 else
 599                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 600                 gpio &= 0x07;
 601                 l = __raw_readl(reg);
 602                 l &= ~(3 << (gpio << 1));
 603                 if (trigger & __IRQT_RISEDGE)
 604                         l |= 2 << (gpio << 1);
 605                 if (trigger & __IRQT_FALEDGE)
 606                         l |= 1 << (gpio << 1);
 607                 if (trigger)
 608                         /* Enable wake-up during idle for dynamic tick */
 609                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 610                 else
 611                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 612                 break;
 613 #endif
 614 #ifdef CONFIG_ARCH_OMAP730
 615         case METHOD_GPIO_730:
 616                 reg += OMAP730_GPIO_INT_CONTROL;
 617                 l = __raw_readl(reg);
 618                 if (trigger & __IRQT_RISEDGE)
 619                         l |= 1 << gpio;
 620                 else if (trigger & __IRQT_FALEDGE)
 621                         l &= ~(1 << gpio);
 622                 else
 623                         goto bad;
 624                 break;
 625 #endif
 626 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 627         case METHOD_GPIO_24XX:
 628                 set_24xx_gpio_triggering(bank, gpio, trigger);
 629                 break;
 630 #endif
 631         default:
 632                 goto bad;
 633         }
 634         __raw_writel(l, reg);
 635         return 0;
 636 bad:
 637         return -EINVAL;
 638 }
 639
 640 static int gpio_irq_type(unsigned irq, unsigned type)
 641 {
 642         struct gpio_bank *bank;
 643         unsigned gpio;
 644         int retval;
 645
 646         if (!(cpu_class_is_omap2()) && irq > IH_MPUIO_BASE)
 647                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 648         else
 649                 gpio = irq - IH_GPIO_BASE;
 650
 651         if (check_gpio(gpio) < 0)
 652                 return -EINVAL;
 653
 654         if (type & ~IRQ_TYPE_SENSE_MASK)
 655                 return -EINVAL;
 656
 657         /* OMAP1 allows only only edge triggering */
 658         if (!(cpu_class_is_omap2())
 659                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 660                 return -EINVAL;
 661
 662         bank = get_irq_chip_data(irq);
 663         spin_lock(&bank->lock);
 664         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 665         if (retval == 0) {
 666                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 667                 irq_desc[irq].status |= type;
 668         }
 669         spin_unlock(&bank->lock);
 670         return retval;
 671 }
 672
 673 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 674 {
 675         void __iomem *reg = bank->base;
 676
 677         switch (bank->method) {
 678 #ifdef CONFIG_ARCH_OMAP1
 679         case METHOD_MPUIO:
 680                 /* MPUIO irqstatus is reset by reading the status register,
 681                  * so do nothing here */
 682                 return;
 683 #endif
 684 #ifdef CONFIG_ARCH_OMAP15XX
 685         case METHOD_GPIO_1510:
 686                 reg += OMAP1510_GPIO_INT_STATUS;
 687                 break;
 688 #endif
 689 #ifdef CONFIG_ARCH_OMAP16XX
 690         case METHOD_GPIO_1610:
 691                 reg += OMAP1610_GPIO_IRQSTATUS1;
 692                 break;
 693 #endif
 694 #ifdef CONFIG_ARCH_OMAP730
 695         case METHOD_GPIO_730:
 696                 reg += OMAP730_GPIO_INT_STATUS;
 697                 break;
 698 #endif
 699 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 700         case METHOD_GPIO_24XX:
 701                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 702                 break;
 703 #endif
 704         default:
 705                 WARN_ON(1);
 706                 return;
 707         }
 708         __raw_writel(gpio_mask, reg);
 709
 710         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 711 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 712         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 713                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 714 #endif
 715 }
 716
 717 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 718 {
 719         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 720 }
 721
 722 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 723 {
 724         void __iomem *reg = bank->base;
 725         int inv = 0;
 726         u32 l;
 727         u32 mask;
 728
 729         switch (bank->method) {
 730 #ifdef CONFIG_ARCH_OMAP1
 731         case METHOD_MPUIO:
 732                 reg += OMAP_MPUIO_GPIO_MASKIT;
 733                 mask = 0xffff;
 734                 inv = 1;
 735                 break;
 736 #endif
 737 #ifdef CONFIG_ARCH_OMAP15XX
 738         case METHOD_GPIO_1510:
 739                 reg += OMAP1510_GPIO_INT_MASK;
 740                 mask = 0xffff;
 741                 inv = 1;
 742                 break;
 743 #endif
 744 #ifdef CONFIG_ARCH_OMAP16XX
 745         case METHOD_GPIO_1610:
 746                 reg += OMAP1610_GPIO_IRQENABLE1;
 747                 mask = 0xffff;
 748                 break;
 749 #endif
 750 #ifdef CONFIG_ARCH_OMAP730
 751         case METHOD_GPIO_730:
 752                 reg += OMAP730_GPIO_INT_MASK;
 753                 mask = 0xffffffff;
 754                 inv = 1;
 755                 break;
 756 #endif
 757 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 758         case METHOD_GPIO_24XX:
 759                 reg += OMAP24XX_GPIO_IRQENABLE1;
 760                 mask = 0xffffffff;
 761                 break;
 762 #endif
 763         default:
 764                 WARN_ON(1);
 765                 return 0;
 766         }
 767
 768         l = __raw_readl(reg);
 769         if (inv)
 770                 l = ~l;
 771         l &= mask;
 772         return l;
 773 }
 774
 775 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 776 {
 777         void __iomem *reg = bank->base;
 778         u32 l;
 779
 780         switch (bank->method) {
 781 #ifdef CONFIG_ARCH_OMAP1
 782         case METHOD_MPUIO:
 783                 reg += OMAP_MPUIO_GPIO_MASKIT;
 784                 l = __raw_readl(reg);
 785                 if (enable)
 786                         l &= ~(gpio_mask);
 787                 else
 788                         l |= gpio_mask;
 789                 break;
 790 #endif
 791 #ifdef CONFIG_ARCH_OMAP15XX
 792         case METHOD_GPIO_1510:
 793                 reg += OMAP1510_GPIO_INT_MASK;
 794                 l = __raw_readl(reg);
 795                 if (enable)
 796                         l &= ~(gpio_mask);
 797                 else
 798                         l |= gpio_mask;
 799                 break;
 800 #endif
 801 #ifdef CONFIG_ARCH_OMAP16XX
 802         case METHOD_GPIO_1610:
 803                 if (enable)
 804                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 805                 else
 806                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 807                 l = gpio_mask;
 808                 break;
 809 #endif
 810 #ifdef CONFIG_ARCH_OMAP730
 811         case METHOD_GPIO_730:
 812                 reg += OMAP730_GPIO_INT_MASK;
 813                 l = __raw_readl(reg);
 814                 if (enable)
 815                         l &= ~(gpio_mask);
 816                 else
 817                         l |= gpio_mask;
 818                 break;
 819 #endif
 820 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 821         case METHOD_GPIO_24XX:
 822                 if (enable)
 823                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 824                 else
 825                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 826                 l = gpio_mask;
 827                 break;
 828 #endif
 829         default:
 830                 WARN_ON(1);
 831                 return;
 832         }
 833         __raw_writel(l, reg);
 834 }
 835
 836 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 837 {
 838         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 839 }
 840
 841 /*
 842  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 843  * 1510 does not seem to have a wake-up register. If JTAG is connected
 844  * to the target, system will wake up always on GPIO events. While
 845  * system is running all registered GPIO interrupts need to have wake-up
 846  * enabled. When system is suspended, only selected GPIO interrupts need
 847  * to have wake-up enabled.
 848  */
 849 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 850 {
 851         switch (bank->method) {
 852 #ifdef CONFIG_ARCH_OMAP16XX
 853         case METHOD_MPUIO:
 854         case METHOD_GPIO_1610:
 855                 spin_lock(&bank->lock);
 856                 if (enable) {
 857                         bank->suspend_wakeup |= (1 << gpio);
 858                         enable_irq_wake(bank->irq);
 859                 } else {
 860                         disable_irq_wake(bank->irq);
 861                         bank->suspend_wakeup &= ~(1 << gpio);
 862                 }
 863                 spin_unlock(&bank->lock);
 864                 return 0;
 865 #endif
 866 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 867         case METHOD_GPIO_24XX:
 868                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 869                         printk(KERN_ERR "Unable to modify wakeup on "
 870                                         "non-wakeup GPIO%d\n",
 871                                         (bank - gpio_bank) * 32 + gpio);
 872                         return -EINVAL;
 873                 }
 874                 spin_lock(&bank->lock);
 875                 if (enable) {
 876                         bank->suspend_wakeup |= (1 << gpio);
 877                         enable_irq_wake(bank->irq);
 878                 } else {
 879                         disable_irq_wake(bank->irq);
 880                         bank->suspend_wakeup &= ~(1 << gpio);
 881                 }
 882                 spin_unlock(&bank->lock);
 883                 return 0;
 884 #endif
 885         default:
 886                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 887                        bank->method);
 888                 return -EINVAL;
 889         }
 890 }
 891
 892 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 893 {
 894         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 895         _set_gpio_irqenable(bank, gpio, 0);
 896         _clear_gpio_irqstatus(bank, gpio);
 897         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 898 }
 899
 900 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 901 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 902 {
 903         unsigned int gpio = irq - IH_GPIO_BASE;
 904         struct gpio_bank *bank;
 905         int retval;
 906
 907         if (check_gpio(gpio) < 0)
 908                 return -ENODEV;
 909         bank = get_irq_chip_data(irq);
 910         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 911
 912         return retval;
 913 }
 914
 915 int omap_request_gpio(int gpio)
 916 {
 917         struct gpio_bank *bank;
 918
 919         if (check_gpio(gpio) < 0)
 920                 return -EINVAL;
 921
 922         bank = get_gpio_bank(gpio);
 923         spin_lock(&bank->lock);
 924         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 925                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 926                 dump_stack();
 927                 spin_unlock(&bank->lock);
 928                 return -1;
 929         }
 930         bank->reserved_map |= (1 << get_gpio_index(gpio));
 931
 932         /* Set trigger to none. You need to enable the desired trigger with
 933          * request_irq() or set_irq_type().
 934          */
 935         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 936
 937 #ifdef CONFIG_ARCH_OMAP15XX
 938         if (bank->method == METHOD_GPIO_1510) {
 939                 void __iomem *reg;
 940
 941                 /* Claim the pin for MPU */
 942                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 943                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 944         }
 945 #endif
 946         spin_unlock(&bank->lock);
 947
 948         return 0;
 949 }
 950
 951 void omap_free_gpio(int gpio)
 952 {
 953         struct gpio_bank *bank;
 954
 955         if (check_gpio(gpio) < 0)
 956                 return;
 957         bank = get_gpio_bank(gpio);
 958         spin_lock(&bank->lock);
 959         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 960                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 961                 dump_stack();
 962                 spin_unlock(&bank->lock);
 963                 return;
 964         }
 965 #ifdef CONFIG_ARCH_OMAP16XX
 966         if (bank->method == METHOD_GPIO_1610) {
 967                 /* Disable wake-up during idle for dynamic tick */
 968                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 969                 __raw_writel(1 << get_gpio_index(gpio), reg);
 970         }
 971 #endif
 972 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 973         if (bank->method == METHOD_GPIO_24XX) {
 974                 /* Disable wake-up during idle for dynamic tick */
 975                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 976                 __raw_writel(1 << get_gpio_index(gpio), reg);
 977         }
 978 #endif
 979         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 980         _reset_gpio(bank, gpio);
 981         spin_unlock(&bank->lock);
 982 }
 983
 984 /*
 985  * We need to unmask the GPIO bank interrupt as soon as possible to
 986  * avoid missing GPIO interrupts for other lines in the bank.
 987  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 988  * in the bank to avoid missing nested interrupts for a GPIO line.
 989  * If we wait to unmask individual GPIO lines in the bank after the
 990  * line's interrupt handler has been run, we may miss some nested
 991  * interrupts.
 992  */
 993 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 994 {
 995         void __iomem *isr_reg = NULL;
 996         u32 isr;
 997         unsigned int gpio_irq;
 998         struct gpio_bank *bank;
 999         u32 retrigger = 0;
1000         int unmasked = 0;
1001
1002         desc->chip->ack(irq);
1003
1004         bank = get_irq_data(irq);
1005 #ifdef CONFIG_ARCH_OMAP1
1006         if (bank->method == METHOD_MPUIO)
1007                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
1008 #endif
1009 #ifdef CONFIG_ARCH_OMAP15XX
1010         if (bank->method == METHOD_GPIO_1510)
1011                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1012 #endif
1013 #if defined(CONFIG_ARCH_OMAP16XX)
1014         if (bank->method == METHOD_GPIO_1610)
1015                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1016 #endif
1017 #ifdef CONFIG_ARCH_OMAP730
1018         if (bank->method == METHOD_GPIO_730)
1019                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
1020 #endif
1021 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1022         if (bank->method == METHOD_GPIO_24XX)
1023                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1024 #endif
1025         while(1) {
1026                 u32 isr_saved, level_mask = 0;
1027                 u32 enabled;
1028
1029                 enabled = _get_gpio_irqbank_mask(bank);
1030                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1031
1032                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1033                         isr &= 0x0000ffff;
1034
1035                 if (cpu_class_is_omap2()) {
1036                         level_mask =
1037                                 __raw_readl(bank->base +
1038                                         OMAP24XX_GPIO_LEVELDETECT0) |
1039                                 __raw_readl(bank->base +
1040                                         OMAP24XX_GPIO_LEVELDETECT1);
1041                         level_mask &= enabled;
1042                 }
1043
1044                 /* clear edge sensitive interrupts before handler(s) are
1045                 called so that we don't miss any interrupt occurred while
1046                 executing them */
1047                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1048                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1049                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1050
1051                 /* if there is only edge sensitive GPIO pin interrupts
1052                 configured, we could unmask GPIO bank interrupt immediately */
1053                 if (!level_mask && !unmasked) {
1054                         unmasked = 1;
1055                         desc->chip->unmask(irq);
1056                 }
1057
1058                 isr |= retrigger;
1059                 retrigger = 0;
1060                 if (!isr)
1061                         break;
1062
1063                 gpio_irq = bank->virtual_irq_start;
1064                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1065                         struct irq_desc *d;
1066                         int irq_mask;
1067                         if (!(isr & 1))
1068                                 continue;
1069                         d = irq_desc + gpio_irq;
1070                         /* Don't run the handler if it's already running
1071                          * or was disabled lazely.
1072                          */
1073                         if (unlikely((d->depth ||
1074                                       (d->status & IRQ_INPROGRESS)))) {
1075                                 irq_mask = 1 <<
1076                                         (gpio_irq - bank->virtual_irq_start);
1077                                 /* The unmasking will be done by
1078                                  * enable_irq in case it is disabled or
1079                                  * after returning from the handler if
1080                                  * it's already running.
1081                                  */
1082                                 _enable_gpio_irqbank(bank, irq_mask, 0);
1083                                 if (!d->depth) {
1084                                         /* Level triggered interrupts
1085                                          * won't ever be reentered
1086                                          */
1087                                         BUG_ON(level_mask & irq_mask);
1088                                         d->status |= IRQ_PENDING;
1089                                 }
1090                                 continue;
1091                         }
1092
1093                         desc_handle_irq(gpio_irq, d);
1094
1095                         if (unlikely((d->status & IRQ_PENDING) && !d->depth)) {
1096                                 irq_mask = 1 <<
1097                                         (gpio_irq - bank->virtual_irq_start);
1098                                 d->status &= ~IRQ_PENDING;
1099                                 _enable_gpio_irqbank(bank, irq_mask, 1);
1100                                 retrigger |= irq_mask;
1101                         }
1102                 }
1103
1104                 if (cpu_class_is_omap2()) {
1105                         /* clear level sensitive interrupts after handler(s) */
1106                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
1107                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
1108                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
1109                 }
1110
1111         }
1112         /* if bank has any level sensitive GPIO pin interrupt
1113         configured, we must unmask the bank interrupt only after
1114         handler(s) are executed in order to avoid spurious bank
1115         interrupt */
1116         if (!unmasked)
1117                 desc->chip->unmask(irq);
1118
1119 }
1120
1121 static void gpio_irq_shutdown(unsigned int irq)
1122 {
1123         unsigned int gpio = irq - IH_GPIO_BASE;
1124         struct gpio_bank *bank = get_irq_chip_data(irq);
1125
1126         _reset_gpio(bank, gpio);
1127 }
1128
1129 static void gpio_ack_irq(unsigned int irq)
1130 {
1131         unsigned int gpio = irq - IH_GPIO_BASE;
1132         struct gpio_bank *bank = get_irq_chip_data(irq);
1133
1134         _clear_gpio_irqstatus(bank, gpio);
1135 }
1136
1137 static void gpio_mask_irq(unsigned int irq)
1138 {
1139         unsigned int gpio = irq - IH_GPIO_BASE;
1140         struct gpio_bank *bank = get_irq_chip_data(irq);
1141
1142         _set_gpio_irqenable(bank, gpio, 0);
1143 }
1144
1145 static void gpio_unmask_irq(unsigned int irq)
1146 {
1147         unsigned int gpio = irq - IH_GPIO_BASE;
1148         unsigned int gpio_idx = get_gpio_index(gpio);
1149         struct gpio_bank *bank = get_irq_chip_data(irq);
1150
1151         _set_gpio_irqenable(bank, gpio_idx, 1);
1152 }
1153
1154 static struct irq_chip gpio_irq_chip = {
1155         .name           = "GPIO",
1156         .shutdown       = gpio_irq_shutdown,
1157         .ack            = gpio_ack_irq,
1158         .mask           = gpio_mask_irq,
1159         .unmask         = gpio_unmask_irq,
1160         .set_type       = gpio_irq_type,
1161         .set_wake       = gpio_wake_enable,
1162 };
1163
1164 /*---------------------------------------------------------------------*/
1165
1166 #ifdef CONFIG_ARCH_OMAP1
1167
1168 /* MPUIO uses the always-on 32k clock */
1169
1170 static void mpuio_ack_irq(unsigned int irq)
1171 {
1172         /* The ISR is reset automatically, so do nothing here. */
1173 }
1174
1175 static void mpuio_mask_irq(unsigned int irq)
1176 {
1177         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1178         struct gpio_bank *bank = get_irq_chip_data(irq);
1179
1180         _set_gpio_irqenable(bank, gpio, 0);
1181 }
1182
1183 static void mpuio_unmask_irq(unsigned int irq)
1184 {
1185         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1186         struct gpio_bank *bank = get_irq_chip_data(irq);
1187
1188         _set_gpio_irqenable(bank, gpio, 1);
1189 }
1190
1191 static struct irq_chip mpuio_irq_chip = {
1192         .name           = "MPUIO",
1193         .ack            = mpuio_ack_irq,
1194         .mask           = mpuio_mask_irq,
1195         .unmask         = mpuio_unmask_irq,
1196         .set_type       = gpio_irq_type,
1197 #ifdef CONFIG_ARCH_OMAP16XX
1198         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1199         .set_wake       = gpio_wake_enable,
1200 #endif
1201 };
1202
1203
1204 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1205
1206
1207 #ifdef CONFIG_ARCH_OMAP16XX
1208
1209 #include <linux/platform_device.h>
1210
1211 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1212 {
1213         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1214         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1215
1216         spin_lock(&bank->lock);
1217         bank->saved_wakeup = __raw_readl(mask_reg);
1218         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1219         spin_unlock(&bank->lock);
1220
1221         return 0;
1222 }
1223
1224 static int omap_mpuio_resume_early(struct platform_device *pdev)
1225 {
1226         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1227         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1228
1229         spin_lock(&bank->lock);
1230         __raw_writel(bank->saved_wakeup, mask_reg);
1231         spin_unlock(&bank->lock);
1232
1233         return 0;
1234 }
1235
1236 /* use platform_driver for this, now that there's no longer any
1237  * point to sys_device (other than not disturbing old code).
1238  */
1239 static struct platform_driver omap_mpuio_driver = {
1240         .suspend_late   = omap_mpuio_suspend_late,
1241         .resume_early   = omap_mpuio_resume_early,
1242         .driver         = {
1243                 .name   = "mpuio",
1244         },
1245 };
1246
1247 static struct platform_device omap_mpuio_device = {
1248         .name           = "mpuio",
1249         .id             = -1,
1250         .dev = {
1251                 .driver = &omap_mpuio_driver.driver,
1252         }
1253         /* could list the /proc/iomem resources */
1254 };
1255
1256 static inline void mpuio_init(void)
1257 {
1258         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1259
1260         if (platform_driver_register(&omap_mpuio_driver) == 0)
1261                 (void) platform_device_register(&omap_mpuio_device);
1262 }
1263
1264 #else
1265 static inline void mpuio_init(void) {}
1266 #endif  /* 16xx */
1267
1268 #else
1269
1270 extern struct irq_chip mpuio_irq_chip;
1271
1272 #define bank_is_mpuio(bank)     0
1273 static inline void mpuio_init(void) {}
1274
1275 #endif
1276
1277 /*---------------------------------------------------------------------*/
1278
1279 static int initialized;
1280 #if !defined(CONFIG_ARCH_OMAP3)
1281 static struct clk * gpio_ick;
1282 #endif
1283
1284 #if defined(CONFIG_ARCH_OMAP2)
1285 static struct clk * gpio_fck;
1286 #endif
1287
1288 #if defined(CONFIG_ARCH_OMAP2430)
1289 static struct clk * gpio5_ick;
1290 static struct clk * gpio5_fck;
1291 #endif
1292
1293 #if defined(CONFIG_ARCH_OMAP3)
1294 static struct clk *gpio_fclks[OMAP34XX_NR_GPIOS];
1295 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1296 #endif
1297
1298 static int __init _omap_gpio_init(void)
1299 {
1300         int i;
1301         struct gpio_bank *bank;
1302 #if defined(CONFIG_ARCH_OMAP3)
1303         char clk_name[11];
1304 #endif
1305
1306         initialized = 1;
1307
1308 #if defined(CONFIG_ARCH_OMAP1)
1309         if (cpu_is_omap15xx()) {
1310                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1311                 if (IS_ERR(gpio_ick))
1312                         printk("Could not get arm_gpio_ck\n");
1313                 else
1314                         clk_enable(gpio_ick);
1315         }
1316 #endif
1317 #if defined(CONFIG_ARCH_OMAP2)
1318         if (cpu_class_is_omap2()) {
1319                 gpio_ick = clk_get(NULL, "gpios_ick");
1320                 if (IS_ERR(gpio_ick))
1321                         printk("Could not get gpios_ick\n");
1322                 else
1323                         clk_enable(gpio_ick);
1324                 gpio_fck = clk_get(NULL, "gpios_fck");
1325                 if (IS_ERR(gpio_fck))
1326                         printk("Could not get gpios_fck\n");
1327                 else
1328                         clk_enable(gpio_fck);
1329
1330                 /*
1331                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1332                  */
1333 #if defined(CONFIG_ARCH_OMAP2430)
1334                 if (cpu_is_omap2430()) {
1335                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1336                         if (IS_ERR(gpio5_ick))
1337                                 printk("Could not get gpio5_ick\n");
1338                         else
1339                                 clk_enable(gpio5_ick);
1340                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1341                         if (IS_ERR(gpio5_fck))
1342                                 printk("Could not get gpio5_fck\n");
1343                         else
1344                                 clk_enable(gpio5_fck);
1345                 }
1346 #endif
1347         }
1348 #endif
1349
1350 #if defined(CONFIG_ARCH_OMAP3)
1351         if (cpu_is_omap34xx()) {
1352                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1353                         sprintf(clk_name, "gpio%d_ick", i + 1);
1354                         gpio_iclks[i] = clk_get(NULL, clk_name);
1355                         if (IS_ERR(gpio_iclks[i]))
1356                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1357                         else
1358                                 clk_enable(gpio_iclks[i]);
1359                         sprintf(clk_name, "gpio%d_fck", i + 1);
1360                         gpio_fclks[i] = clk_get(NULL, clk_name);
1361                         if (IS_ERR(gpio_fclks[i]))
1362                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1363                         else
1364                                 clk_enable(gpio_fclks[i]);
1365                 }
1366         }
1367 #endif
1368
1369
1370 #ifdef CONFIG_ARCH_OMAP15XX
1371         if (cpu_is_omap15xx()) {
1372                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1373                 gpio_bank_count = 2;
1374                 gpio_bank = gpio_bank_1510;
1375         }
1376 #endif
1377 #if defined(CONFIG_ARCH_OMAP16XX)
1378         if (cpu_is_omap16xx()) {
1379                 u32 rev;
1380
1381                 gpio_bank_count = 5;
1382                 gpio_bank = gpio_bank_1610;
1383                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1384                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1385                        (rev >> 4) & 0x0f, rev & 0x0f);
1386         }
1387 #endif
1388 #ifdef CONFIG_ARCH_OMAP730
1389         if (cpu_is_omap730()) {
1390                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1391                 gpio_bank_count = 7;
1392                 gpio_bank = gpio_bank_730;
1393         }
1394 #endif
1395
1396 #ifdef CONFIG_ARCH_OMAP24XX
1397         if (cpu_is_omap242x()) {
1398                 int rev;
1399
1400                 gpio_bank_count = 4;
1401                 gpio_bank = gpio_bank_242x;
1402                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1403                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1404                         (rev >> 4) & 0x0f, rev & 0x0f);
1405         }
1406         if (cpu_is_omap243x()) {
1407                 int rev;
1408
1409                 gpio_bank_count = 5;
1410                 gpio_bank = gpio_bank_243x;
1411                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1412                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1413                         (rev >> 4) & 0x0f, rev & 0x0f);
1414         }
1415 #endif
1416 #ifdef CONFIG_ARCH_OMAP34XX
1417         if (cpu_is_omap34xx()) {
1418                 int rev;
1419
1420                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1421                 gpio_bank = gpio_bank_34xx;
1422                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1423                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1424                         (rev >> 4) & 0x0f, rev & 0x0f);
1425         }
1426 #endif
1427         for (i = 0; i < gpio_bank_count; i++) {
1428                 int j, gpio_count = 16;
1429
1430                 bank = &gpio_bank[i];
1431                 bank->reserved_map = 0;
1432                 bank->base = IO_ADDRESS(bank->base);
1433                 spin_lock_init(&bank->lock);
1434                 if (bank_is_mpuio(bank))
1435                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1436 #ifdef CONFIG_ARCH_OMAP15XX
1437                 if (bank->method == METHOD_GPIO_1510) {
1438                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1439                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1440                 }
1441 #endif
1442 #if defined(CONFIG_ARCH_OMAP16XX)
1443                 if (bank->method == METHOD_GPIO_1610) {
1444                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1445                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1446                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1447                 }
1448 #endif
1449 #ifdef CONFIG_ARCH_OMAP730
1450                 if (bank->method == METHOD_GPIO_730) {
1451                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1452                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1453
1454                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1455                 }
1456 #endif
1457 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1458                 if (bank->method == METHOD_GPIO_24XX) {
1459                         static const u32 non_wakeup_gpios[] = {
1460                                 0xe203ffc0, 0x08700040
1461                         };
1462
1463                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1464                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1465                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1466
1467                         /* Initialize interface clock ungated, module enabled */
1468                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1469                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1470                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1471                         gpio_count = 32;
1472                 }
1473 #endif
1474                 for (j = bank->virtual_irq_start;
1475                      j < bank->virtual_irq_start + gpio_count; j++) {
1476                         set_irq_chip_data(j, bank);
1477                         if (bank_is_mpuio(bank))
1478                                 set_irq_chip(j, &mpuio_irq_chip);
1479                         else
1480                                 set_irq_chip(j, &gpio_irq_chip);
1481                         set_irq_handler(j, handle_simple_irq);
1482                         set_irq_flags(j, IRQF_VALID);
1483                 }
1484                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1485                 set_irq_data(bank->irq, bank);
1486         }
1487
1488         /* Enable system clock for GPIO module.
1489          * The CAM_CLK_CTRL *is* really the right place. */
1490         if (cpu_is_omap16xx())
1491                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1492
1493 #if defined(CONFIG_ARCH_OMAP24XX)
1494         /* Enable autoidle for the OCP interface */
1495         if (cpu_is_omap24xx())
1496                 omap_writel(1 << 0, 0x48019010);
1497 #elif defined(CONFIG_ARCH_OMAP34XX)
1498         if (cpu_is_omap34xx())
1499                 omap_writel(1 << 0, 0x48306814);
1500 #endif
1501         return 0;
1502 }
1503
1504 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX) || defined (CONFIG_ARCH_OMAP34XX)
1505 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1506 {
1507         int i;
1508
1509         if ((!cpu_class_is_omap2()) && (!cpu_is_omap16xx()))
1510                 return 0;
1511
1512         for (i = 0; i < gpio_bank_count; i++) {
1513                 struct gpio_bank *bank = &gpio_bank[i];
1514                 void __iomem *wake_status;
1515                 void __iomem *wake_clear;
1516                 void __iomem *wake_set;
1517
1518                 switch (bank->method) {
1519 #ifdef CONFIG_ARCH_OMAP16XX
1520                 case METHOD_GPIO_1610:
1521                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1522                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1523                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1524                         break;
1525 #endif
1526 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1527                 case METHOD_GPIO_24XX:
1528                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1529                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1530                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1531                         break;
1532 #endif
1533                 default:
1534                         continue;
1535                 }
1536
1537                 spin_lock(&bank->lock);
1538                 bank->saved_wakeup = __raw_readl(wake_status);
1539                 __raw_writel(0xffffffff, wake_clear);
1540                 __raw_writel(bank->suspend_wakeup, wake_set);
1541                 spin_unlock(&bank->lock);
1542         }
1543
1544         return 0;
1545 }
1546
1547 static int omap_gpio_resume(struct sys_device *dev)
1548 {
1549         int i;
1550
1551         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1552                 return 0;
1553
1554         for (i = 0; i < gpio_bank_count; i++) {
1555                 struct gpio_bank *bank = &gpio_bank[i];
1556                 void __iomem *wake_clear;
1557                 void __iomem *wake_set;
1558
1559                 switch (bank->method) {
1560 #ifdef CONFIG_ARCH_OMAP16XX
1561                 case METHOD_GPIO_1610:
1562                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1563                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1564                         break;
1565 #endif
1566 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1567                 case METHOD_GPIO_24XX:
1568                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1569                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1570                         break;
1571 #endif
1572                 default:
1573                         continue;
1574                 }
1575
1576                 spin_lock(&bank->lock);
1577                 __raw_writel(0xffffffff, wake_clear);
1578                 __raw_writel(bank->saved_wakeup, wake_set);
1579                 spin_unlock(&bank->lock);
1580         }
1581
1582         return 0;
1583 }
1584
1585 static struct sysdev_class omap_gpio_sysclass = {
1586         set_kset_name("gpio"),
1587         .suspend        = omap_gpio_suspend,
1588         .resume         = omap_gpio_resume,
1589 };
1590
1591 static struct sys_device omap_gpio_device = {
1592         .id             = 0,
1593         .cls            = &omap_gpio_sysclass,
1594 };
1595
1596 #endif
1597
1598 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1599
1600 static int workaround_enabled;
1601
1602 void omap2_gpio_prepare_for_retention(void)
1603 {
1604         int i, c = 0;
1605
1606         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1607          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1608         for (i = 0; i < gpio_bank_count; i++) {
1609                 struct gpio_bank *bank = &gpio_bank[i];
1610                 u32 l1, l2;
1611
1612                 if (!(bank->enabled_non_wakeup_gpios))
1613                         continue;
1614 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1615                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1616                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1617                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1618 #endif
1619                 bank->saved_fallingdetect = l1;
1620                 bank->saved_risingdetect = l2;
1621                 l1 &= ~bank->enabled_non_wakeup_gpios;
1622                 l2 &= ~bank->enabled_non_wakeup_gpios;
1623 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1624                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1625                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1626 #endif
1627                 c++;
1628         }
1629         if (!c) {
1630                 workaround_enabled = 0;
1631                 return;
1632         }
1633         workaround_enabled = 1;
1634 }
1635
1636 void omap2_gpio_resume_after_retention(void)
1637 {
1638         int i;
1639
1640         if (!workaround_enabled)
1641                 return;
1642         for (i = 0; i < gpio_bank_count; i++) {
1643                 struct gpio_bank *bank = &gpio_bank[i];
1644                 u32 l;
1645
1646                 if (!(bank->enabled_non_wakeup_gpios))
1647                         continue;
1648 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1649                 __raw_writel(bank->saved_fallingdetect,
1650                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1651                 __raw_writel(bank->saved_risingdetect,
1652                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1653 #endif
1654                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1655                  * state.  If so, generate an IRQ by software.  This is
1656                  * horribly racy, but it's the best we can do to work around
1657                  * this silicon bug. */
1658 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1659                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1660 #endif
1661                 l ^= bank->saved_datain;
1662                 l &= bank->non_wakeup_gpios;
1663                 if (l) {
1664                         u32 old0, old1;
1665 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1666                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1667                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1668                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1669                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1670                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1671                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1672 #endif
1673                 }
1674         }
1675
1676 }
1677
1678 #endif
1679
1680 /*
1681  * This may get called early from board specific init
1682  * for boards that have interrupts routed via FPGA.
1683  */
1684 int __init omap_gpio_init(void)
1685 {
1686         if (!initialized)
1687                 return _omap_gpio_init();
1688         else
1689                 return 0;
1690 }
1691
1692 static int __init omap_gpio_sysinit(void)
1693 {
1694         int ret = 0;
1695
1696         if (!initialized)
1697                 ret = _omap_gpio_init();
1698
1699         mpuio_init();
1700
1701 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1702         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1703                 if (ret == 0) {
1704                         ret = sysdev_class_register(&omap_gpio_sysclass);
1705                         if (ret == 0)
1706                                 ret = sysdev_register(&omap_gpio_device);
1707                 }
1708         }
1709 #endif
1710
1711         return ret;
1712 }
1713
1714 EXPORT_SYMBOL(omap_request_gpio);
1715 EXPORT_SYMBOL(omap_free_gpio);
1716 EXPORT_SYMBOL(omap_set_gpio_direction);
1717 EXPORT_SYMBOL(omap_set_gpio_dataout);
1718 EXPORT_SYMBOL(omap_get_gpio_datain);
1719
1720 arch_initcall(omap_gpio_sysinit);
1721
1722
1723 #ifdef  CONFIG_DEBUG_FS
1724
1725 #include <linux/debugfs.h>
1726 #include <linux/seq_file.h>
1727
1728 static int gpio_is_input(struct gpio_bank *bank, int mask)
1729 {
1730         void __iomem *reg = bank->base;
1731
1732         switch (bank->method) {
1733         case METHOD_MPUIO:
1734                 reg += OMAP_MPUIO_IO_CNTL;
1735                 break;
1736         case METHOD_GPIO_1510:
1737                 reg += OMAP1510_GPIO_DIR_CONTROL;
1738                 break;
1739         case METHOD_GPIO_1610:
1740                 reg += OMAP1610_GPIO_DIRECTION;
1741                 break;
1742         case METHOD_GPIO_730:
1743                 reg += OMAP730_GPIO_DIR_CONTROL;
1744                 break;
1745         case METHOD_GPIO_24XX:
1746                 reg += OMAP24XX_GPIO_OE;
1747                 break;
1748         }
1749         return __raw_readl(reg) & mask;
1750 }
1751
1752
1753 static int dbg_gpio_show(struct seq_file *s, void *unused)
1754 {
1755         unsigned        i, j, gpio;
1756
1757         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1758                 struct gpio_bank        *bank = gpio_bank + i;
1759                 unsigned                bankwidth = 16;
1760                 u32                     mask = 1;
1761
1762                 if (bank_is_mpuio(bank))
1763                         gpio = OMAP_MPUIO(0);
1764                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1765                         bankwidth = 32;
1766
1767                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1768                         unsigned        irq, value, is_in, irqstat;
1769
1770                         if (!(bank->reserved_map & mask))
1771                                 continue;
1772
1773                         irq = bank->virtual_irq_start + j;
1774                         value = omap_get_gpio_datain(gpio);
1775                         is_in = gpio_is_input(bank, mask);
1776
1777                         if (bank_is_mpuio(bank))
1778                                 seq_printf(s, "MPUIO %2d: ", j);
1779                         else
1780                                 seq_printf(s, "GPIO %3d: ", gpio);
1781                         seq_printf(s, "%s %s",
1782                                         is_in ? "in " : "out",
1783                                         value ? "hi"  : "lo");
1784
1785                         irqstat = irq_desc[irq].status;
1786                         if (is_in && ((bank->suspend_wakeup & mask)
1787                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1788                                 char    *trigger = NULL;
1789
1790                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1791                                 case IRQ_TYPE_EDGE_FALLING:
1792                                         trigger = "falling";
1793                                         break;
1794                                 case IRQ_TYPE_EDGE_RISING:
1795                                         trigger = "rising";
1796                                         break;
1797                                 case IRQ_TYPE_EDGE_BOTH:
1798                                         trigger = "bothedge";
1799                                         break;
1800                                 case IRQ_TYPE_LEVEL_LOW:
1801                                         trigger = "low";
1802                                         break;
1803                                 case IRQ_TYPE_LEVEL_HIGH:
1804                                         trigger = "high";
1805                                         break;
1806                                 case IRQ_TYPE_NONE:
1807                                         trigger = "(unspecified)";
1808                                         break;
1809                                 }
1810                                 seq_printf(s, ", irq-%d %s%s",
1811                                                 irq, trigger,
1812                                                 (bank->suspend_wakeup & mask)
1813                                                         ? " wakeup" : "");
1814                         }
1815                         seq_printf(s, "\n");
1816                 }
1817
1818                 if (bank_is_mpuio(bank)) {
1819                         seq_printf(s, "\n");
1820                         gpio = 0;
1821                 }
1822         }
1823         return 0;
1824 }
1825
1826 static int dbg_gpio_open(struct inode *inode, struct file *file)
1827 {
1828         return single_open(file, dbg_gpio_show, &inode->i_private);
1829 }
1830
1831 static const struct file_operations debug_fops = {
1832         .open           = dbg_gpio_open,
1833         .read           = seq_read,
1834         .llseek         = seq_lseek,
1835         .release        = single_release,
1836 };
1837
1838 static int __init omap_gpio_debuginit(void)
1839 {
1840         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1841                                         NULL, NULL, &debug_fops);
1842         return 0;
1843 }
1844 late_initcall(omap_gpio_debuginit);
1845 #endif