include/linux/dmar.h

   1 /*
   2  * Copyright (c) 2006, Intel Corporation.
   3  *
   4  * This program is free software; you can redistribute it and/or modify it
   5  * under the terms and conditions of the GNU General Public License,
   6  * version 2, as published by the Free Software Foundation.
   7  *
   8  * This program is distributed in the hope it will be useful, but WITHOUT
   9  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  10  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  11  * more details.
  12  *
  13  * You should have received a copy of the GNU General Public License along with
  14  * this program; if not, write to the Free Software Foundation, Inc., 59 Temple
  15  * Place - Suite 330, Boston, MA 02111-1307 USA.
  16  *
  17  * Copyright (C) Ashok Raj <ashok.raj@intel.com>
  18  * Copyright (C) Shaohua Li <shaohua.li@intel.com>
  19  */
  20
  21 #ifndef __DMAR_H__
  22 #define __DMAR_H__
  23
  24 #include <linux/acpi.h>
  25 #include <linux/types.h>
  26 #include <linux/msi.h>
  27 #include <linux/irqreturn.h>
  28
  29 struct intel_iommu;
  30 #if defined(CONFIG_DMAR) || defined(CONFIG_INTR_REMAP)
  31 struct dmar_drhd_unit {
  32         struct list_head list;          /* list of drhd units   */
  33         struct  acpi_dmar_header *hdr;  /* ACPI header          */
  34         u64     reg_base_addr;          /* register base address*/
  35         struct  pci_dev **devices;      /* target device array  */
  36         int     devices_cnt;            /* target device count  */
  37         u8      ignored:1;              /* ignore drhd          */
  38         u8      include_all:1;
  39         struct intel_iommu *iommu;
  40 };
  41
  42 extern struct list_head dmar_drhd_units;
  43
  44 #define for_each_drhd_unit(drhd) \
  45         list_for_each_entry(drhd, &dmar_drhd_units, list)
  46
  47 #define for_each_active_iommu(i, drhd)                                  \
  48         list_for_each_entry(drhd, &dmar_drhd_units, list)               \
  49                 if (i=drhd->iommu, drhd->ignored) {} else
  50
  51 #define for_each_iommu(i, drhd)                                         \
  52         list_for_each_entry(drhd, &dmar_drhd_units, list)               \
  53                 if (i=drhd->iommu, 0) {} else
  54
  55 extern int dmar_table_init(void);
  56 extern int dmar_dev_scope_init(void);
  57
  58 /* Intel IOMMU detection */
  59 extern void detect_intel_iommu(void);
  60 extern int enable_drhd_fault_handling(void);
  61
  62 extern int parse_ioapics_under_ir(void);
  63 extern int alloc_iommu(struct dmar_drhd_unit *);
  64 #else
  65 static inline void detect_intel_iommu(void)
  66 {
  67         return;
  68 }
  69
  70 static inline int dmar_table_init(void)
  71 {
  72         return -ENODEV;
  73 }
  74 static inline int enable_drhd_fault_handling(void)
  75 {
  76         return -1;
  77 }
  78 #endif /* !CONFIG_DMAR && !CONFIG_INTR_REMAP */
  79
  80 struct irte {
  81         union {
  82                 struct {
  83                         __u64   present         : 1,
  84                                 fpd             : 1,
  85                                 dst_mode        : 1,
  86                                 redir_hint      : 1,
  87                                 trigger_mode    : 1,
  88                                 dlvry_mode      : 3,
  89                                 avail           : 4,
  90                                 __reserved_1    : 4,
  91                                 vector          : 8,
  92                                 __reserved_2    : 8,
  93                                 dest_id         : 32;
  94                 };
  95                 __u64 low;
  96         };
  97
  98         union {
  99                 struct {
 100                         __u64   sid             : 16,
 101                                 sq              : 2,
 102                                 svt             : 2,
 103                                 __reserved_3    : 44;
 104                 };
 105                 __u64 high;
 106         };
 107 };
 108 #ifdef CONFIG_INTR_REMAP
 109 extern int intr_remapping_enabled;
 110 extern int enable_intr_remapping(int);
 111 extern void disable_intr_remapping(void);
 112 extern int reenable_intr_remapping(int);
 113
 114 extern int get_irte(int irq, struct irte *entry);
 115 extern int modify_irte(int irq, struct irte *irte_modified);
 116 extern int alloc_irte(struct intel_iommu *iommu, int irq, u16 count);
 117 extern int set_irte_irq(int irq, struct intel_iommu *iommu, u16 index,
 118                         u16 sub_handle);
 119 extern int map_irq_to_irte_handle(int irq, u16 *sub_handle);
 120 extern int clear_irte_irq(int irq, struct intel_iommu *iommu, u16 index);
 121 extern int flush_irte(int irq);
 122 extern int free_irte(int irq);
 123
 124 extern int irq_remapped(int irq);
 125 extern struct intel_iommu *map_dev_to_ir(struct pci_dev *dev);
 126 extern struct intel_iommu *map_ioapic_to_ir(int apic);
 127 #else
 128 static inline int alloc_irte(struct intel_iommu *iommu, int irq, u16 count)
 129 {
 130         return -1;
 131 }
 132 static inline int modify_irte(int irq, struct irte *irte_modified)
 133 {
 134         return -1;
 135 }
 136 static inline int free_irte(int irq)
 137 {
 138         return -1;
 139 }
 140 static inline int map_irq_to_irte_handle(int irq, u16 *sub_handle)
 141 {
 142         return -1;
 143 }
 144 static inline int set_irte_irq(int irq, struct intel_iommu *iommu, u16 index,
 145                                u16 sub_handle)
 146 {
 147         return -1;
 148 }
 149 static inline struct intel_iommu *map_dev_to_ir(struct pci_dev *dev)
 150 {
 151         return NULL;
 152 }
 153 static inline struct intel_iommu *map_ioapic_to_ir(int apic)
 154 {
 155         return NULL;
 156 }
 157 #define irq_remapped(irq)               (0)
 158 #define enable_intr_remapping(mode)     (-1)
 159 #define intr_remapping_enabled          (0)
 160 #endif
 161
 162 /* Can't use the common MSI interrupt functions
 163  * since DMAR is not a pci device
 164  */
 165 extern void dmar_msi_unmask(unsigned int irq);
 166 extern void dmar_msi_mask(unsigned int irq);
 167 extern void dmar_msi_read(int irq, struct msi_msg *msg);
 168 extern void dmar_msi_write(int irq, struct msi_msg *msg);
 169 extern int dmar_set_interrupt(struct intel_iommu *iommu);
 170 extern irqreturn_t dmar_fault(int irq, void *dev_id);
 171 extern int arch_setup_dmar_msi(unsigned int irq);
 172
 173 #ifdef CONFIG_DMAR
 174 extern int iommu_detected, no_iommu;
 175 extern struct list_head dmar_rmrr_units;
 176 struct dmar_rmrr_unit {
 177         struct list_head list;          /* list of rmrr units   */
 178         struct acpi_dmar_header *hdr;   /* ACPI header          */
 179         u64     base_address;           /* reserved base address*/
 180         u64     end_address;            /* reserved end address */
 181         struct pci_dev **devices;       /* target devices */
 182         int     devices_cnt;            /* target device count */
 183 };
 184
 185 #define for_each_rmrr_units(rmrr) \
 186         list_for_each_entry(rmrr, &dmar_rmrr_units, list)
 187 /* Intel DMAR  initialization functions */
 188 extern int intel_iommu_init(void);
 189 #else
 190 static inline int intel_iommu_init(void)
 191 {
 192 #ifdef CONFIG_INTR_REMAP
 193         return dmar_dev_scope_init();
 194 #else
 195         return -ENODEV;
 196 #endif
 197 }
 198 #endif /* !CONFIG_DMAR */
 199 #endif /* __DMAR_H__ */