include/asm-x86/processor.h

   1 #ifndef ASM_X86__PROCESSOR_H
   2 #define ASM_X86__PROCESSOR_H
   3
   4 #include <asm/processor-flags.h>
   5
   6 /* Forward declaration, a strange C thing */
   7 struct task_struct;
   8 struct mm_struct;
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/types.h>
  14 #include <asm/sigcontext.h>
  15 #include <asm/current.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/system.h>
  18 #include <asm/page.h>
  19 #include <asm/percpu.h>
  20 #include <asm/msr.h>
  21 #include <asm/desc_defs.h>
  22 #include <asm/nops.h>
  23
  24 #include <linux/personality.h>
  25 #include <linux/cpumask.h>
  26 #include <linux/cache.h>
  27 #include <linux/threads.h>
  28 #include <linux/init.h>
  29
  30 /*
  31  * Default implementation of macro that returns current
  32  * instruction pointer ("program counter").
  33  */
  34 static inline void *current_text_addr(void)
  35 {
  36         void *pc;
  37
  38         asm volatile("mov $1f, %0; 1:":"=r" (pc));
  39
  40         return pc;
  41 }
  42
  43 #ifdef CONFIG_X86_VSMP
  44 # define ARCH_MIN_TASKALIGN             (1 << INTERNODE_CACHE_SHIFT)
  45 # define ARCH_MIN_MMSTRUCT_ALIGN        (1 << INTERNODE_CACHE_SHIFT)
  46 #else
  47 # define ARCH_MIN_TASKALIGN             16
  48 # define ARCH_MIN_MMSTRUCT_ALIGN        0
  49 #endif
  50
  51 /*
  52  *  CPU type and hardware bug flags. Kept separately for each CPU.
  53  *  Members of this structure are referenced in head.S, so think twice
  54  *  before touching them. [mj]
  55  */
  56
  57 struct cpuinfo_x86 {
  58         __u8                    x86;            /* CPU family */
  59         __u8                    x86_vendor;     /* CPU vendor */
  60         __u8                    x86_model;
  61         __u8                    x86_mask;
  62 #ifdef CONFIG_X86_32
  63         char                    wp_works_ok;    /* It doesn't on 386's */
  64
  65         /* Problems on some 486Dx4's and old 386's: */
  66         char                    hlt_works_ok;
  67         char                    hard_math;
  68         char                    rfu;
  69         char                    fdiv_bug;
  70         char                    f00f_bug;
  71         char                    coma_bug;
  72         char                    pad0;
  73 #else
  74         /* Number of 4K pages in DTLB/ITLB combined(in pages): */
  75         int                      x86_tlbsize;
  76         __u8                    x86_virt_bits;
  77         __u8                    x86_phys_bits;
  78         /* CPUID returned core id bits: */
  79         __u8                    x86_coreid_bits;
  80         /* Max extended CPUID function supported: */
  81         __u32                   extended_cpuid_level;
  82 #endif
  83         /* Maximum supported CPUID level, -1=no CPUID: */
  84         int                     cpuid_level;
  85         __u32                   x86_capability[NCAPINTS];
  86         char                    x86_vendor_id[16];
  87         char                    x86_model_id[64];
  88         /* in KB - valid for CPUS which support this call: */
  89         int                     x86_cache_size;
  90         int                     x86_cache_alignment;    /* In bytes */
  91         int                     x86_power;
  92         unsigned long           loops_per_jiffy;
  93 #ifdef CONFIG_SMP
  94         /* cpus sharing the last level cache: */
  95         cpumask_t               llc_shared_map;
  96 #endif
  97         /* cpuid returned max cores value: */
  98         u16                      x86_max_cores;
  99         u16                     apicid;
 100         u16                     initial_apicid;
 101         u16                     x86_clflush_size;
 102 #ifdef CONFIG_SMP
 103         /* number of cores as seen by the OS: */
 104         u16                     booted_cores;
 105         /* Physical processor id: */
 106         u16                     phys_proc_id;
 107         /* Core id: */
 108         u16                     cpu_core_id;
 109         /* Index into per_cpu list: */
 110         u16                     cpu_index;
 111 #endif
 112 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
 113
 114 #define X86_VENDOR_INTEL        0
 115 #define X86_VENDOR_CYRIX        1
 116 #define X86_VENDOR_AMD          2
 117 #define X86_VENDOR_UMC          3
 118 #define X86_VENDOR_CENTAUR      5
 119 #define X86_VENDOR_TRANSMETA    7
 120 #define X86_VENDOR_NSC          8
 121 #define X86_VENDOR_NUM          9
 122
 123 #define X86_VENDOR_UNKNOWN      0xff
 124
 125 /*
 126  * capabilities of CPUs
 127  */
 128 extern struct cpuinfo_x86       boot_cpu_data;
 129 extern struct cpuinfo_x86       new_cpu_data;
 130
 131 extern struct tss_struct        doublefault_tss;
 132 extern __u32                    cleared_cpu_caps[NCAPINTS];
 133
 134 #ifdef CONFIG_SMP
 135 DECLARE_PER_CPU(struct cpuinfo_x86, cpu_info);
 136 #define cpu_data(cpu)           per_cpu(cpu_info, cpu)
 137 #define current_cpu_data        __get_cpu_var(cpu_info)
 138 #else
 139 #define cpu_data(cpu)           boot_cpu_data
 140 #define current_cpu_data        boot_cpu_data
 141 #endif
 142
 143 static inline int hlt_works(int cpu)
 144 {
 145 #ifdef CONFIG_X86_32
 146         return cpu_data(cpu).hlt_works_ok;
 147 #else
 148         return 1;
 149 #endif
 150 }
 151
 152 #define cache_line_size()       (boot_cpu_data.x86_cache_alignment)
 153
 154 extern void cpu_detect(struct cpuinfo_x86 *c);
 155
 156 extern void early_cpu_init(void);
 157 extern void identify_boot_cpu(void);
 158 extern void identify_secondary_cpu(struct cpuinfo_x86 *);
 159 extern void print_cpu_info(struct cpuinfo_x86 *);
 160 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 161 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 162 extern unsigned short num_cache_leaves;
 163
 164 #if defined(CONFIG_X86_HT) || defined(CONFIG_X86_64)
 165 extern void detect_ht(struct cpuinfo_x86 *c);
 166 #else
 167 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 168 #endif
 169
 170 static inline void native_cpuid(unsigned int *eax, unsigned int *ebx,
 171                                 unsigned int *ecx, unsigned int *edx)
 172 {
 173         /* ecx is often an input as well as an output. */
 174         asm("cpuid"
 175             : "=a" (*eax),
 176               "=b" (*ebx),
 177               "=c" (*ecx),
 178               "=d" (*edx)
 179             : "0" (*eax), "2" (*ecx));
 180 }
 181
 182 static inline void load_cr3(pgd_t *pgdir)
 183 {
 184         write_cr3(__pa(pgdir));
 185 }
 186
 187 #ifdef CONFIG_X86_32
 188 /* This is the TSS defined by the hardware. */
 189 struct x86_hw_tss {
 190         unsigned short          back_link, __blh;
 191         unsigned long           sp0;
 192         unsigned short          ss0, __ss0h;
 193         unsigned long           sp1;
 194         /* ss1 caches MSR_IA32_SYSENTER_CS: */
 195         unsigned short          ss1, __ss1h;
 196         unsigned long           sp2;
 197         unsigned short          ss2, __ss2h;
 198         unsigned long           __cr3;
 199         unsigned long           ip;
 200         unsigned long           flags;
 201         unsigned long           ax;
 202         unsigned long           cx;
 203         unsigned long           dx;
 204         unsigned long           bx;
 205         unsigned long           sp;
 206         unsigned long           bp;
 207         unsigned long           si;
 208         unsigned long           di;
 209         unsigned short          es, __esh;
 210         unsigned short          cs, __csh;
 211         unsigned short          ss, __ssh;
 212         unsigned short          ds, __dsh;
 213         unsigned short          fs, __fsh;
 214         unsigned short          gs, __gsh;
 215         unsigned short          ldt, __ldth;
 216         unsigned short          trace;
 217         unsigned short          io_bitmap_base;
 218
 219 } __attribute__((packed));
 220 #else
 221 struct x86_hw_tss {
 222         u32                     reserved1;
 223         u64                     sp0;
 224         u64                     sp1;
 225         u64                     sp2;
 226         u64                     reserved2;
 227         u64                     ist[7];
 228         u32                     reserved3;
 229         u32                     reserved4;
 230         u16                     reserved5;
 231         u16                     io_bitmap_base;
 232
 233 } __attribute__((packed)) ____cacheline_aligned;
 234 #endif
 235
 236 /*
 237  * IO-bitmap sizes:
 238  */
 239 #define IO_BITMAP_BITS                  65536
 240 #define IO_BITMAP_BYTES                 (IO_BITMAP_BITS/8)
 241 #define IO_BITMAP_LONGS                 (IO_BITMAP_BYTES/sizeof(long))
 242 #define IO_BITMAP_OFFSET                offsetof(struct tss_struct, io_bitmap)
 243 #define INVALID_IO_BITMAP_OFFSET        0x8000
 244 #define INVALID_IO_BITMAP_OFFSET_LAZY   0x9000
 245
 246 struct tss_struct {
 247         /*
 248          * The hardware state:
 249          */
 250         struct x86_hw_tss       x86_tss;
 251
 252         /*
 253          * The extra 1 is there because the CPU will access an
 254          * additional byte beyond the end of the IO permission
 255          * bitmap. The extra byte must be all 1 bits, and must
 256          * be within the limit.
 257          */
 258         unsigned long           io_bitmap[IO_BITMAP_LONGS + 1];
 259         /*
 260          * Cache the current maximum and the last task that used the bitmap:
 261          */
 262         unsigned long           io_bitmap_max;
 263         struct thread_struct    *io_bitmap_owner;
 264
 265         /*
 266          * .. and then another 0x100 bytes for the emergency kernel stack:
 267          */
 268         unsigned long           stack[64];
 269
 270 } ____cacheline_aligned;
 271
 272 DECLARE_PER_CPU(struct tss_struct, init_tss);
 273
 274 /*
 275  * Save the original ist values for checking stack pointers during debugging
 276  */
 277 struct orig_ist {
 278         unsigned long           ist[7];
 279 };
 280
 281 #define MXCSR_DEFAULT           0x1f80
 282
 283 struct i387_fsave_struct {
 284         u32                     cwd;    /* FPU Control Word             */
 285         u32                     swd;    /* FPU Status Word              */
 286         u32                     twd;    /* FPU Tag Word                 */
 287         u32                     fip;    /* FPU IP Offset                */
 288         u32                     fcs;    /* FPU IP Selector              */
 289         u32                     foo;    /* FPU Operand Pointer Offset   */
 290         u32                     fos;    /* FPU Operand Pointer Selector */
 291
 292         /* 8*10 bytes for each FP-reg = 80 bytes:                       */
 293         u32                     st_space[20];
 294
 295         /* Software status information [not touched by FSAVE ]:         */
 296         u32                     status;
 297 };
 298
 299 struct i387_fxsave_struct {
 300         u16                     cwd; /* Control Word                    */
 301         u16                     swd; /* Status Word                     */
 302         u16                     twd; /* Tag Word                        */
 303         u16                     fop; /* Last Instruction Opcode         */
 304         union {
 305                 struct {
 306                         u64     rip; /* Instruction Pointer             */
 307                         u64     rdp; /* Data Pointer                    */
 308                 };
 309                 struct {
 310                         u32     fip; /* FPU IP Offset                   */
 311                         u32     fcs; /* FPU IP Selector                 */
 312                         u32     foo; /* FPU Operand Offset              */
 313                         u32     fos; /* FPU Operand Selector            */
 314                 };
 315         };
 316         u32                     mxcsr;          /* MXCSR Register State */
 317         u32                     mxcsr_mask;     /* MXCSR Mask           */
 318
 319         /* 8*16 bytes for each FP-reg = 128 bytes:                      */
 320         u32                     st_space[32];
 321
 322         /* 16*16 bytes for each XMM-reg = 256 bytes:                    */
 323         u32                     xmm_space[64];
 324
 325         u32                     padding[12];
 326
 327         union {
 328                 u32             padding1[12];
 329                 u32             sw_reserved[12];
 330         };
 331
 332 } __attribute__((aligned(16)));
 333
 334 struct i387_soft_struct {
 335         u32                     cwd;
 336         u32                     swd;
 337         u32                     twd;
 338         u32                     fip;
 339         u32                     fcs;
 340         u32                     foo;
 341         u32                     fos;
 342         /* 8*10 bytes for each FP-reg = 80 bytes: */
 343         u32                     st_space[20];
 344         u8                      ftop;
 345         u8                      changed;
 346         u8                      lookahead;
 347         u8                      no_update;
 348         u8                      rm;
 349         u8                      alimit;
 350         struct info             *info;
 351         u32                     entry_eip;
 352 };
 353
 354 struct xsave_hdr_struct {
 355         u64 xstate_bv;
 356         u64 reserved1[2];
 357         u64 reserved2[5];
 358 } __attribute__((packed));
 359
 360 struct xsave_struct {
 361         struct i387_fxsave_struct i387;
 362         struct xsave_hdr_struct xsave_hdr;
 363         /* new processor state extensions will go here */
 364 } __attribute__ ((packed, aligned (64)));
 365
 366 union thread_xstate {
 367         struct i387_fsave_struct        fsave;
 368         struct i387_fxsave_struct       fxsave;
 369         struct i387_soft_struct         soft;
 370         struct xsave_struct             xsave;
 371 };
 372
 373 #ifdef CONFIG_X86_64
 374 DECLARE_PER_CPU(struct orig_ist, orig_ist);
 375 #endif
 376
 377 extern void print_cpu_info(struct cpuinfo_x86 *);
 378 extern unsigned int xstate_size;
 379 extern void free_thread_xstate(struct task_struct *);
 380 extern struct kmem_cache *task_xstate_cachep;
 381 extern void init_scattered_cpuid_features(struct cpuinfo_x86 *c);
 382 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 383 extern unsigned short num_cache_leaves;
 384
 385 struct thread_struct {
 386         /* Cached TLS descriptors: */
 387         struct desc_struct      tls_array[GDT_ENTRY_TLS_ENTRIES];
 388         unsigned long           sp0;
 389         unsigned long           sp;
 390 #ifdef CONFIG_X86_32
 391         unsigned long           sysenter_cs;
 392 #else
 393         unsigned long           usersp; /* Copy from PDA */
 394         unsigned short          es;
 395         unsigned short          ds;
 396         unsigned short          fsindex;
 397         unsigned short          gsindex;
 398 #endif
 399         unsigned long           ip;
 400         unsigned long           fs;
 401         unsigned long           gs;
 402         /* Hardware debugging registers: */
 403         unsigned long           debugreg0;
 404         unsigned long           debugreg1;
 405         unsigned long           debugreg2;
 406         unsigned long           debugreg3;
 407         unsigned long           debugreg6;
 408         unsigned long           debugreg7;
 409         /* Fault info: */
 410         unsigned long           cr2;
 411         unsigned long           trap_no;
 412         unsigned long           error_code;
 413         /* floating point and extended processor state */
 414         union thread_xstate     *xstate;
 415 #ifdef CONFIG_X86_32
 416         /* Virtual 86 mode info */
 417         struct vm86_struct __user *vm86_info;
 418         unsigned long           screen_bitmap;
 419         unsigned long           v86flags;
 420         unsigned long           v86mask;
 421         unsigned long           saved_sp0;
 422         unsigned int            saved_fs;
 423         unsigned int            saved_gs;
 424 #endif
 425         /* IO permissions: */
 426         unsigned long           *io_bitmap_ptr;
 427         unsigned long           iopl;
 428         /* Max allowed port in the bitmap, in bytes: */
 429         unsigned                io_bitmap_max;
 430 /* MSR_IA32_DEBUGCTLMSR value to switch in if TIF_DEBUGCTLMSR is set.  */
 431         unsigned long   debugctlmsr;
 432 /* Debug Store - if not 0 points to a DS Save Area configuration;
 433  *               goes into MSR_IA32_DS_AREA */
 434         unsigned long   ds_area_msr;
 435 };
 436
 437 static inline unsigned long native_get_debugreg(int regno)
 438 {
 439         unsigned long val = 0;  /* Damn you, gcc! */
 440
 441         switch (regno) {
 442         case 0:
 443                 asm("mov %%db0, %0" :"=r" (val));
 444                 break;
 445         case 1:
 446                 asm("mov %%db1, %0" :"=r" (val));
 447                 break;
 448         case 2:
 449                 asm("mov %%db2, %0" :"=r" (val));
 450                 break;
 451         case 3:
 452                 asm("mov %%db3, %0" :"=r" (val));
 453                 break;
 454         case 6:
 455                 asm("mov %%db6, %0" :"=r" (val));
 456                 break;
 457         case 7:
 458                 asm("mov %%db7, %0" :"=r" (val));
 459                 break;
 460         default:
 461                 BUG();
 462         }
 463         return val;
 464 }
 465
 466 static inline void native_set_debugreg(int regno, unsigned long value)
 467 {
 468         switch (regno) {
 469         case 0:
 470                 asm("mov %0, %%db0"     ::"r" (value));
 471                 break;
 472         case 1:
 473                 asm("mov %0, %%db1"     ::"r" (value));
 474                 break;
 475         case 2:
 476                 asm("mov %0, %%db2"     ::"r" (value));
 477                 break;
 478         case 3:
 479                 asm("mov %0, %%db3"     ::"r" (value));
 480                 break;
 481         case 6:
 482                 asm("mov %0, %%db6"     ::"r" (value));
 483                 break;
 484         case 7:
 485                 asm("mov %0, %%db7"     ::"r" (value));
 486                 break;
 487         default:
 488                 BUG();
 489         }
 490 }
 491
 492 /*
 493  * Set IOPL bits in EFLAGS from given mask
 494  */
 495 static inline void native_set_iopl_mask(unsigned mask)
 496 {
 497 #ifdef CONFIG_X86_32
 498         unsigned int reg;
 499
 500         asm volatile ("pushfl;"
 501                       "popl %0;"
 502                       "andl %1, %0;"
 503                       "orl %2, %0;"
 504                       "pushl %0;"
 505                       "popfl"
 506                       : "=&r" (reg)
 507                       : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 508 #endif
 509 }
 510
 511 static inline void
 512 native_load_sp0(struct tss_struct *tss, struct thread_struct *thread)
 513 {
 514         tss->x86_tss.sp0 = thread->sp0;
 515 #ifdef CONFIG_X86_32
 516         /* Only happens when SEP is enabled, no need to test "SEP"arately: */
 517         if (unlikely(tss->x86_tss.ss1 != thread->sysenter_cs)) {
 518                 tss->x86_tss.ss1 = thread->sysenter_cs;
 519                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 520         }
 521 #endif
 522 }
 523
 524 static inline void native_swapgs(void)
 525 {
 526 #ifdef CONFIG_X86_64
 527         asm volatile("swapgs" ::: "memory");
 528 #endif
 529 }
 530
 531 #ifdef CONFIG_PARAVIRT
 532 #include <asm/paravirt.h>
 533 #else
 534 #define __cpuid                 native_cpuid
 535 #define paravirt_enabled()      0
 536
 537 /*
 538  * These special macros can be used to get or set a debugging register
 539  */
 540 #define get_debugreg(var, register)                             \
 541         (var) = native_get_debugreg(register)
 542 #define set_debugreg(value, register)                           \
 543         native_set_debugreg(register, value)
 544
 545 static inline void load_sp0(struct tss_struct *tss,
 546                             struct thread_struct *thread)
 547 {
 548         native_load_sp0(tss, thread);
 549 }
 550
 551 #define set_iopl_mask native_set_iopl_mask
 552 #endif /* CONFIG_PARAVIRT */
 553
 554 /*
 555  * Save the cr4 feature set we're using (ie
 556  * Pentium 4MB enable and PPro Global page
 557  * enable), so that any CPU's that boot up
 558  * after us can get the correct flags.
 559  */
 560 extern unsigned long            mmu_cr4_features;
 561
 562 static inline void set_in_cr4(unsigned long mask)
 563 {
 564         unsigned cr4;
 565
 566         mmu_cr4_features |= mask;
 567         cr4 = read_cr4();
 568         cr4 |= mask;
 569         write_cr4(cr4);
 570 }
 571
 572 static inline void clear_in_cr4(unsigned long mask)
 573 {
 574         unsigned cr4;
 575
 576         mmu_cr4_features &= ~mask;
 577         cr4 = read_cr4();
 578         cr4 &= ~mask;
 579         write_cr4(cr4);
 580 }
 581
 582 struct microcode_header {
 583         unsigned int            hdrver;
 584         unsigned int            rev;
 585         unsigned int            date;
 586         unsigned int            sig;
 587         unsigned int            cksum;
 588         unsigned int            ldrver;
 589         unsigned int            pf;
 590         unsigned int            datasize;
 591         unsigned int            totalsize;
 592         unsigned int            reserved[3];
 593 };
 594
 595 struct microcode {
 596         struct microcode_header hdr;
 597         unsigned int            bits[0];
 598 };
 599
 600 typedef struct microcode        microcode_t;
 601 typedef struct microcode_header microcode_header_t;
 602
 603 /* microcode format is extended from prescott processors */
 604 struct extended_signature {
 605         unsigned int            sig;
 606         unsigned int            pf;
 607         unsigned int            cksum;
 608 };
 609
 610 struct extended_sigtable {
 611         unsigned int            count;
 612         unsigned int            cksum;
 613         unsigned int            reserved[3];
 614         struct extended_signature sigs[0];
 615 };
 616
 617 typedef struct {
 618         unsigned long           seg;
 619 } mm_segment_t;
 620
 621
 622 /*
 623  * create a kernel thread without removing it from tasklists
 624  */
 625 extern int kernel_thread(int (*fn)(void *), void *arg, unsigned long flags);
 626
 627 /* Free all resources held by a thread. */
 628 extern void release_thread(struct task_struct *);
 629
 630 /* Prepare to copy thread state - unlazy all lazy state */
 631 extern void prepare_to_copy(struct task_struct *tsk);
 632
 633 unsigned long get_wchan(struct task_struct *p);
 634
 635 /*
 636  * Generic CPUID function
 637  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 638  * resulting in stale register contents being returned.
 639  */
 640 static inline void cpuid(unsigned int op,
 641                          unsigned int *eax, unsigned int *ebx,
 642                          unsigned int *ecx, unsigned int *edx)
 643 {
 644         *eax = op;
 645         *ecx = 0;
 646         __cpuid(eax, ebx, ecx, edx);
 647 }
 648
 649 /* Some CPUID calls want 'count' to be placed in ecx */
 650 static inline void cpuid_count(unsigned int op, int count,
 651                                unsigned int *eax, unsigned int *ebx,
 652                                unsigned int *ecx, unsigned int *edx)
 653 {
 654         *eax = op;
 655         *ecx = count;
 656         __cpuid(eax, ebx, ecx, edx);
 657 }
 658
 659 /*
 660  * CPUID functions returning a single datum
 661  */
 662 static inline unsigned int cpuid_eax(unsigned int op)
 663 {
 664         unsigned int eax, ebx, ecx, edx;
 665
 666         cpuid(op, &eax, &ebx, &ecx, &edx);
 667
 668         return eax;
 669 }
 670
 671 static inline unsigned int cpuid_ebx(unsigned int op)
 672 {
 673         unsigned int eax, ebx, ecx, edx;
 674
 675         cpuid(op, &eax, &ebx, &ecx, &edx);
 676
 677         return ebx;
 678 }
 679
 680 static inline unsigned int cpuid_ecx(unsigned int op)
 681 {
 682         unsigned int eax, ebx, ecx, edx;
 683
 684         cpuid(op, &eax, &ebx, &ecx, &edx);
 685
 686         return ecx;
 687 }
 688
 689 static inline unsigned int cpuid_edx(unsigned int op)
 690 {
 691         unsigned int eax, ebx, ecx, edx;
 692
 693         cpuid(op, &eax, &ebx, &ecx, &edx);
 694
 695         return edx;
 696 }
 697
 698 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 699 static inline void rep_nop(void)
 700 {
 701         asm volatile("rep; nop" ::: "memory");
 702 }
 703
 704 static inline void cpu_relax(void)
 705 {
 706         rep_nop();
 707 }
 708
 709 /* Stop speculative execution: */
 710 static inline void sync_core(void)
 711 {
 712         int tmp;
 713
 714         asm volatile("cpuid" : "=a" (tmp) : "0" (1)
 715                      : "ebx", "ecx", "edx", "memory");
 716 }
 717
 718 static inline void __monitor(const void *eax, unsigned long ecx,
 719                              unsigned long edx)
 720 {
 721         /* "monitor %eax, %ecx, %edx;" */
 722         asm volatile(".byte 0x0f, 0x01, 0xc8;"
 723                      :: "a" (eax), "c" (ecx), "d"(edx));
 724 }
 725
 726 static inline void __mwait(unsigned long eax, unsigned long ecx)
 727 {
 728         /* "mwait %eax, %ecx;" */
 729         asm volatile(".byte 0x0f, 0x01, 0xc9;"
 730                      :: "a" (eax), "c" (ecx));
 731 }
 732
 733 static inline void __sti_mwait(unsigned long eax, unsigned long ecx)
 734 {
 735         trace_hardirqs_on();
 736         /* "mwait %eax, %ecx;" */
 737         asm volatile("sti; .byte 0x0f, 0x01, 0xc9;"
 738                      :: "a" (eax), "c" (ecx));
 739 }
 740
 741 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 742
 743 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 744
 745 extern unsigned long            boot_option_idle_override;
 746 extern unsigned long            idle_halt;
 747 extern unsigned long            idle_nomwait;
 748
 749 /*
 750  * on systems with caches, caches must be flashed as the absolute
 751  * last instruction before going into a suspended halt.  Otherwise,
 752  * dirty data can linger in the cache and become stale on resume,
 753  * leading to strange errors.
 754  *
 755  * perform a variety of operations to guarantee that the compiler
 756  * will not reorder instructions.  wbinvd itself is serializing
 757  * so the processor will not reorder.
 758  *
 759  * Systems without cache can just go into halt.
 760  */
 761 static inline void wbinvd_halt(void)
 762 {
 763         mb();
 764         /* check for clflush to determine if wbinvd is legal */
 765         if (cpu_has_clflush)
 766                 asm volatile("cli; wbinvd; 1: hlt; jmp 1b" : : : "memory");
 767         else
 768                 while (1)
 769                         halt();
 770 }
 771
 772 extern void enable_sep_cpu(void);
 773 extern int sysenter_setup(void);
 774
 775 /* Defined in head.S */
 776 extern struct desc_ptr          early_gdt_descr;
 777
 778 extern void cpu_set_gdt(int);
 779 extern void switch_to_new_gdt(void);
 780 extern void cpu_init(void);
 781 extern void init_gdt(int cpu);
 782
 783 static inline void update_debugctlmsr(unsigned long debugctlmsr)
 784 {
 785 #ifndef CONFIG_X86_DEBUGCTLMSR
 786         if (boot_cpu_data.x86 < 6)
 787                 return;
 788 #endif
 789         wrmsrl(MSR_IA32_DEBUGCTLMSR, debugctlmsr);
 790 }
 791
 792 /*
 793  * from system description table in BIOS. Mostly for MCA use, but
 794  * others may find it useful:
 795  */
 796 extern unsigned int             machine_id;
 797 extern unsigned int             machine_submodel_id;
 798 extern unsigned int             BIOS_revision;
 799
 800 /* Boot loader type from the setup header: */
 801 extern int                      bootloader_type;
 802
 803 extern char                     ignore_fpu_irq;
 804
 805 #define HAVE_ARCH_PICK_MMAP_LAYOUT 1
 806 #define ARCH_HAS_PREFETCHW
 807 #define ARCH_HAS_SPINLOCK_PREFETCH
 808
 809 #ifdef CONFIG_X86_32
 810 # define BASE_PREFETCH          ASM_NOP4
 811 # define ARCH_HAS_PREFETCH
 812 #else
 813 # define BASE_PREFETCH          "prefetcht0 (%1)"
 814 #endif
 815
 816 /*
 817  * Prefetch instructions for Pentium III (+) and AMD Athlon (+)
 818  *
 819  * It's not worth to care about 3dnow prefetches for the K6
 820  * because they are microcoded there and very slow.
 821  */
 822 static inline void prefetch(const void *x)
 823 {
 824         alternative_input(BASE_PREFETCH,
 825                           "prefetchnta (%1)",
 826                           X86_FEATURE_XMM,
 827                           "r" (x));
 828 }
 829
 830 /*
 831  * 3dnow prefetch to get an exclusive cache line.
 832  * Useful for spinlocks to avoid one state transition in the
 833  * cache coherency protocol:
 834  */
 835 static inline void prefetchw(const void *x)
 836 {
 837         alternative_input(BASE_PREFETCH,
 838                           "prefetchw (%1)",
 839                           X86_FEATURE_3DNOW,
 840                           "r" (x));
 841 }
 842
 843 static inline void spin_lock_prefetch(const void *x)
 844 {
 845         prefetchw(x);
 846 }
 847
 848 #ifdef CONFIG_X86_32
 849 /*
 850  * User space process size: 3GB (default).
 851  */
 852 #define TASK_SIZE               PAGE_OFFSET
 853 #define STACK_TOP               TASK_SIZE
 854 #define STACK_TOP_MAX           STACK_TOP
 855
 856 #define INIT_THREAD  {                                                    \
 857         .sp0                    = sizeof(init_stack) + (long)&init_stack, \
 858         .vm86_info              = NULL,                                   \
 859         .sysenter_cs            = __KERNEL_CS,                            \
 860         .io_bitmap_ptr          = NULL,                                   \
 861         .fs                     = __KERNEL_PERCPU,                        \
 862 }
 863
 864 /*
 865  * Note that the .io_bitmap member must be extra-big. This is because
 866  * the CPU will access an additional byte beyond the end of the IO
 867  * permission bitmap. The extra byte must be all 1 bits, and must
 868  * be within the limit.
 869  */
 870 #define INIT_TSS  {                                                       \
 871         .x86_tss = {                                                      \
 872                 .sp0            = sizeof(init_stack) + (long)&init_stack, \
 873                 .ss0            = __KERNEL_DS,                            \
 874                 .ss1            = __KERNEL_CS,                            \
 875                 .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,               \
 876          },                                                               \
 877         .io_bitmap              = { [0 ... IO_BITMAP_LONGS] = ~0 },       \
 878 }
 879
 880 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 881
 882 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 883 #define KSTK_TOP(info)                                                 \
 884 ({                                                                     \
 885        unsigned long *__ptr = (unsigned long *)(info);                 \
 886        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 887 })
 888
 889 /*
 890  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 891  * This is necessary to guarantee that the entire "struct pt_regs"
 892  * is accessable even if the CPU haven't stored the SS/ESP registers
 893  * on the stack (interrupt gate does not save these registers
 894  * when switching to the same priv ring).
 895  * Therefore beware: accessing the ss/esp fields of the
 896  * "struct pt_regs" is possible, but they may contain the
 897  * completely wrong values.
 898  */
 899 #define task_pt_regs(task)                                             \
 900 ({                                                                     \
 901        struct pt_regs *__regs__;                                       \
 902        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 903        __regs__ - 1;                                                   \
 904 })
 905
 906 #define KSTK_ESP(task)          (task_pt_regs(task)->sp)
 907
 908 #else
 909 /*
 910  * User space process size. 47bits minus one guard page.
 911  */
 912 #define TASK_SIZE64     ((1UL << 47) - PAGE_SIZE)
 913
 914 /* This decides where the kernel will search for a free chunk of vm
 915  * space during mmap's.
 916  */
 917 #define IA32_PAGE_OFFSET        ((current->personality & ADDR_LIMIT_3GB) ? \
 918                                         0xc0000000 : 0xFFFFe000)
 919
 920 #define TASK_SIZE               (test_thread_flag(TIF_IA32) ? \
 921                                         IA32_PAGE_OFFSET : TASK_SIZE64)
 922 #define TASK_SIZE_OF(child)     ((test_tsk_thread_flag(child, TIF_IA32)) ? \
 923                                         IA32_PAGE_OFFSET : TASK_SIZE64)
 924
 925 #define STACK_TOP               TASK_SIZE
 926 #define STACK_TOP_MAX           TASK_SIZE64
 927
 928 #define INIT_THREAD  { \
 929         .sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 930 }
 931
 932 #define INIT_TSS  { \
 933         .x86_tss.sp0 = (unsigned long)&init_stack + sizeof(init_stack) \
 934 }
 935
 936 /*
 937  * Return saved PC of a blocked thread.
 938  * What is this good for? it will be always the scheduler or ret_from_fork.
 939  */
 940 #define thread_saved_pc(t)      (*(unsigned long *)((t)->thread.sp - 8))
 941
 942 #define task_pt_regs(tsk)       ((struct pt_regs *)(tsk)->thread.sp0 - 1)
 943 #define KSTK_ESP(tsk)           -1 /* sorry. doesn't work for syscall. */
 944 #endif /* CONFIG_X86_64 */
 945
 946 extern void start_thread(struct pt_regs *regs, unsigned long new_ip,
 947                                                unsigned long new_sp);
 948
 949 /*
 950  * This decides where the kernel will search for a free chunk of vm
 951  * space during mmap's.
 952  */
 953 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 954
 955 #define KSTK_EIP(task)          (task_pt_regs(task)->ip)
 956
 957 /* Get/set a process' ability to use the timestamp counter instruction */
 958 #define GET_TSC_CTL(adr)        get_tsc_mode((adr))
 959 #define SET_TSC_CTL(val)        set_tsc_mode((val))
 960
 961 extern int get_tsc_mode(unsigned long adr);
 962 extern int set_tsc_mode(unsigned int val);
 963
 964 #endif /* ASM_X86__PROCESSOR_H */