include/asm-powerpc/system.h

   1 /*
   2  * Copyright (C) 1999 Cort Dougan <cort@cs.nmt.edu>
   3  */
   4 #ifndef _ASM_POWERPC_SYSTEM_H
   5 #define _ASM_POWERPC_SYSTEM_H
   6
   7 #include <linux/kernel.h>
   8 #include <linux/irqflags.h>
   9
  10 #include <asm/hw_irq.h>
  11
  12 /*
  13  * Memory barrier.
  14  * The sync instruction guarantees that all memory accesses initiated
  15  * by this processor have been performed (with respect to all other
  16  * mechanisms that access memory).  The eieio instruction is a barrier
  17  * providing an ordering (separately) for (a) cacheable stores and (b)
  18  * loads and stores to non-cacheable memory (e.g. I/O devices).
  19  *
  20  * mb() prevents loads and stores being reordered across this point.
  21  * rmb() prevents loads being reordered across this point.
  22  * wmb() prevents stores being reordered across this point.
  23  * read_barrier_depends() prevents data-dependent loads being reordered
  24  *      across this point (nop on PPC).
  25  *
  26  * We have to use the sync instructions for mb(), since lwsync doesn't
  27  * order loads with respect to previous stores.  Lwsync is fine for
  28  * rmb(), though. Note that rmb() actually uses a sync on 32-bit
  29  * architectures.
  30  *
  31  * For wmb(), we use sync since wmb is used in drivers to order
  32  * stores to system memory with respect to writes to the device.
  33  * However, smp_wmb() can be a lighter-weight lwsync or eieio barrier
  34  * on SMP since it is only used to order updates to system memory.
  35  */
  36 #define mb()   __asm__ __volatile__ ("sync" : : : "memory")
  37 #define rmb()  __asm__ __volatile__ ("sync" : : : "memory")
  38 #define wmb()  __asm__ __volatile__ ("sync" : : : "memory")
  39 #define read_barrier_depends()  do { } while(0)
  40
  41 #define set_mb(var, value)      do { var = value; mb(); } while (0)
  42
  43 #ifdef __KERNEL__
  44 #define AT_VECTOR_SIZE_ARCH 6 /* entries in ARCH_DLINFO */
  45 #ifdef CONFIG_SMP
  46
  47 #ifdef __SUBARCH_HAS_LWSYNC
  48 #    define SMPWMB      lwsync
  49 #else
  50 #    define SMPWMB      eieio
  51 #endif
  52
  53 #define smp_mb()        mb()
  54 #define smp_rmb()       rmb()
  55 #define smp_wmb()       __asm__ __volatile__ (__stringify(SMPWMB) : : :"memory")
  56 #define smp_read_barrier_depends()      read_barrier_depends()
  57 #else
  58 #define smp_mb()        barrier()
  59 #define smp_rmb()       barrier()
  60 #define smp_wmb()       barrier()
  61 #define smp_read_barrier_depends()      do { } while(0)
  62 #endif /* CONFIG_SMP */
  63
  64 /*
  65  * This is a barrier which prevents following instructions from being
  66  * started until the value of the argument x is known.  For example, if
  67  * x is a variable loaded from memory, this prevents following
  68  * instructions from being executed until the load has been performed.
  69  */
  70 #define data_barrier(x) \
  71         asm volatile("twi 0,%0,0; isync" : : "r" (x) : "memory");
  72
  73 struct task_struct;
  74 struct pt_regs;
  75
  76 #if defined(CONFIG_DEBUGGER) || defined(CONFIG_KEXEC)
  77
  78 extern int (*__debugger)(struct pt_regs *regs);
  79 extern int (*__debugger_ipi)(struct pt_regs *regs);
  80 extern int (*__debugger_bpt)(struct pt_regs *regs);
  81 extern int (*__debugger_sstep)(struct pt_regs *regs);
  82 extern int (*__debugger_iabr_match)(struct pt_regs *regs);
  83 extern int (*__debugger_dabr_match)(struct pt_regs *regs);
  84 extern int (*__debugger_fault_handler)(struct pt_regs *regs);
  85
  86 #define DEBUGGER_BOILERPLATE(__NAME) \
  87 static inline int __NAME(struct pt_regs *regs) \
  88 { \
  89         if (unlikely(__ ## __NAME)) \
  90                 return __ ## __NAME(regs); \
  91         return 0; \
  92 }
  93
  94 DEBUGGER_BOILERPLATE(debugger)
  95 DEBUGGER_BOILERPLATE(debugger_ipi)
  96 DEBUGGER_BOILERPLATE(debugger_bpt)
  97 DEBUGGER_BOILERPLATE(debugger_sstep)
  98 DEBUGGER_BOILERPLATE(debugger_iabr_match)
  99 DEBUGGER_BOILERPLATE(debugger_dabr_match)
 100 DEBUGGER_BOILERPLATE(debugger_fault_handler)
 101
 102 #else
 103 static inline int debugger(struct pt_regs *regs) { return 0; }
 104 static inline int debugger_ipi(struct pt_regs *regs) { return 0; }
 105 static inline int debugger_bpt(struct pt_regs *regs) { return 0; }
 106 static inline int debugger_sstep(struct pt_regs *regs) { return 0; }
 107 static inline int debugger_iabr_match(struct pt_regs *regs) { return 0; }
 108 static inline int debugger_dabr_match(struct pt_regs *regs) { return 0; }
 109 static inline int debugger_fault_handler(struct pt_regs *regs) { return 0; }
 110 #endif
 111
 112 extern int set_dabr(unsigned long dabr);
 113 extern void print_backtrace(unsigned long *);
 114 extern void show_regs(struct pt_regs * regs);
 115 extern void flush_instruction_cache(void);
 116 extern void hard_reset_now(void);
 117 extern void poweroff_now(void);
 118
 119 #ifdef CONFIG_6xx
 120 extern long _get_L2CR(void);
 121 extern long _get_L3CR(void);
 122 extern void _set_L2CR(unsigned long);
 123 extern void _set_L3CR(unsigned long);
 124 #else
 125 #define _get_L2CR()     0L
 126 #define _get_L3CR()     0L
 127 #define _set_L2CR(val)  do { } while(0)
 128 #define _set_L3CR(val)  do { } while(0)
 129 #endif
 130
 131 extern void via_cuda_init(void);
 132 extern void read_rtc_time(void);
 133 extern void pmac_find_display(void);
 134 extern void giveup_fpu(struct task_struct *);
 135 extern void disable_kernel_fp(void);
 136 extern void enable_kernel_fp(void);
 137 extern void flush_fp_to_thread(struct task_struct *);
 138 extern void enable_kernel_altivec(void);
 139 extern void giveup_altivec(struct task_struct *);
 140 extern void load_up_altivec(struct task_struct *);
 141 extern int emulate_altivec(struct pt_regs *);
 142 extern void enable_kernel_spe(void);
 143 extern void giveup_spe(struct task_struct *);
 144 extern void load_up_spe(struct task_struct *);
 145 extern int fix_alignment(struct pt_regs *);
 146 extern void cvt_fd(float *from, double *to, struct thread_struct *thread);
 147 extern void cvt_df(double *from, float *to, struct thread_struct *thread);
 148
 149 #ifndef CONFIG_SMP
 150 extern void discard_lazy_cpu_state(void);
 151 #else
 152 static inline void discard_lazy_cpu_state(void)
 153 {
 154 }
 155 #endif
 156
 157 #ifdef CONFIG_ALTIVEC
 158 extern void flush_altivec_to_thread(struct task_struct *);
 159 #else
 160 static inline void flush_altivec_to_thread(struct task_struct *t)
 161 {
 162 }
 163 #endif
 164
 165 #ifdef CONFIG_SPE
 166 extern void flush_spe_to_thread(struct task_struct *);
 167 #else
 168 static inline void flush_spe_to_thread(struct task_struct *t)
 169 {
 170 }
 171 #endif
 172
 173 extern int call_rtas(const char *, int, int, unsigned long *, ...);
 174 extern void cacheable_memzero(void *p, unsigned int nb);
 175 extern void *cacheable_memcpy(void *, const void *, unsigned int);
 176 extern int do_page_fault(struct pt_regs *, unsigned long, unsigned long);
 177 extern void bad_page_fault(struct pt_regs *, unsigned long, int);
 178 extern int die(const char *, struct pt_regs *, long);
 179 extern void _exception(int, struct pt_regs *, int, unsigned long);
 180 extern void _nmask_and_or_msr(unsigned long nmask, unsigned long or_val);
 181
 182 #ifdef CONFIG_BOOKE_WDT
 183 extern u32 booke_wdt_enabled;
 184 extern u32 booke_wdt_period;
 185 #endif /* CONFIG_BOOKE_WDT */
 186
 187 struct device_node;
 188 extern void note_scsi_host(struct device_node *, void *);
 189
 190 extern struct task_struct *__switch_to(struct task_struct *,
 191         struct task_struct *);
 192 #define switch_to(prev, next, last)     ((last) = __switch_to((prev), (next)))
 193
 194 struct thread_struct;
 195 extern struct task_struct *_switch(struct thread_struct *prev,
 196                                    struct thread_struct *next);
 197
 198 extern unsigned int rtas_data;
 199 extern int mem_init_done;       /* set on boot once kmalloc can be called */
 200 extern int init_bootmem_done;   /* set on !NUMA once bootmem is available */
 201 extern unsigned long memory_limit;
 202 extern unsigned long klimit;
 203
 204 extern void *alloc_maybe_bootmem(size_t size, gfp_t mask);
 205 extern void *zalloc_maybe_bootmem(size_t size, gfp_t mask);
 206
 207 extern int powersave_nap;       /* set if nap mode can be used in idle loop */
 208
 209 /*
 210  * Atomic exchange
 211  *
 212  * Changes the memory location '*ptr' to be val and returns
 213  * the previous value stored there.
 214  */
 215 static __always_inline unsigned long
 216 __xchg_u32(volatile void *p, unsigned long val)
 217 {
 218         unsigned long prev;
 219
 220         __asm__ __volatile__(
 221         LWSYNC_ON_SMP
 222 "1:     lwarx   %0,0,%2 \n"
 223         PPC405_ERR77(0,%2)
 224 "       stwcx.  %3,0,%2 \n\
 225         bne-    1b"
 226         ISYNC_ON_SMP
 227         : "=&r" (prev), "+m" (*(volatile unsigned int *)p)
 228         : "r" (p), "r" (val)
 229         : "cc", "memory");
 230
 231         return prev;
 232 }
 233
 234 /*
 235  * Atomic exchange
 236  *
 237  * Changes the memory location '*ptr' to be val and returns
 238  * the previous value stored there.
 239  */
 240 static __always_inline unsigned long
 241 __xchg_u32_local(volatile void *p, unsigned long val)
 242 {
 243         unsigned long prev;
 244
 245         __asm__ __volatile__(
 246 "1:     lwarx   %0,0,%2 \n"
 247         PPC405_ERR77(0,%2)
 248 "       stwcx.  %3,0,%2 \n\
 249         bne-    1b"
 250         : "=&r" (prev), "+m" (*(volatile unsigned int *)p)
 251         : "r" (p), "r" (val)
 252         : "cc", "memory");
 253
 254         return prev;
 255 }
 256
 257 #ifdef CONFIG_PPC64
 258 static __always_inline unsigned long
 259 __xchg_u64(volatile void *p, unsigned long val)
 260 {
 261         unsigned long prev;
 262
 263         __asm__ __volatile__(
 264         LWSYNC_ON_SMP
 265 "1:     ldarx   %0,0,%2 \n"
 266         PPC405_ERR77(0,%2)
 267 "       stdcx.  %3,0,%2 \n\
 268         bne-    1b"
 269         ISYNC_ON_SMP
 270         : "=&r" (prev), "+m" (*(volatile unsigned long *)p)
 271         : "r" (p), "r" (val)
 272         : "cc", "memory");
 273
 274         return prev;
 275 }
 276
 277 static __always_inline unsigned long
 278 __xchg_u64_local(volatile void *p, unsigned long val)
 279 {
 280         unsigned long prev;
 281
 282         __asm__ __volatile__(
 283 "1:     ldarx   %0,0,%2 \n"
 284         PPC405_ERR77(0,%2)
 285 "       stdcx.  %3,0,%2 \n\
 286         bne-    1b"
 287         : "=&r" (prev), "+m" (*(volatile unsigned long *)p)
 288         : "r" (p), "r" (val)
 289         : "cc", "memory");
 290
 291         return prev;
 292 }
 293 #endif
 294
 295 /*
 296  * This function doesn't exist, so you'll get a linker error
 297  * if something tries to do an invalid xchg().
 298  */
 299 extern void __xchg_called_with_bad_pointer(void);
 300
 301 static __always_inline unsigned long
 302 __xchg(volatile void *ptr, unsigned long x, unsigned int size)
 303 {
 304         switch (size) {
 305         case 4:
 306                 return __xchg_u32(ptr, x);
 307 #ifdef CONFIG_PPC64
 308         case 8:
 309                 return __xchg_u64(ptr, x);
 310 #endif
 311         }
 312         __xchg_called_with_bad_pointer();
 313         return x;
 314 }
 315
 316 static __always_inline unsigned long
 317 __xchg_local(volatile void *ptr, unsigned long x, unsigned int size)
 318 {
 319         switch (size) {
 320         case 4:
 321                 return __xchg_u32_local(ptr, x);
 322 #ifdef CONFIG_PPC64
 323         case 8:
 324                 return __xchg_u64_local(ptr, x);
 325 #endif
 326         }
 327         __xchg_called_with_bad_pointer();
 328         return x;
 329 }
 330 #define xchg(ptr,x)                                                          \
 331   ({                                                                         \
 332      __typeof__(*(ptr)) _x_ = (x);                                           \
 333      (__typeof__(*(ptr))) __xchg((ptr), (unsigned long)_x_, sizeof(*(ptr))); \
 334   })
 335
 336 #define xchg_local(ptr,x)                                                    \
 337   ({                                                                         \
 338      __typeof__(*(ptr)) _x_ = (x);                                           \
 339      (__typeof__(*(ptr))) __xchg_local((ptr),                                \
 340                 (unsigned long)_x_, sizeof(*(ptr)));                         \
 341   })
 342
 343 /*
 344  * Compare and exchange - if *p == old, set it to new,
 345  * and return the old value of *p.
 346  */
 347 #define __HAVE_ARCH_CMPXCHG     1
 348
 349 static __always_inline unsigned long
 350 __cmpxchg_u32(volatile unsigned int *p, unsigned long old, unsigned long new)
 351 {
 352         unsigned int prev;
 353
 354         __asm__ __volatile__ (
 355         LWSYNC_ON_SMP
 356 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
 357         cmpw    0,%0,%3\n\
 358         bne-    2f\n"
 359         PPC405_ERR77(0,%2)
 360 "       stwcx.  %4,0,%2\n\
 361         bne-    1b"
 362         ISYNC_ON_SMP
 363         "\n\
 364 2:"
 365         : "=&r" (prev), "+m" (*p)
 366         : "r" (p), "r" (old), "r" (new)
 367         : "cc", "memory");
 368
 369         return prev;
 370 }
 371
 372 static __always_inline unsigned long
 373 __cmpxchg_u32_local(volatile unsigned int *p, unsigned long old,
 374                         unsigned long new)
 375 {
 376         unsigned int prev;
 377
 378         __asm__ __volatile__ (
 379 "1:     lwarx   %0,0,%2         # __cmpxchg_u32\n\
 380         cmpw    0,%0,%3\n\
 381         bne-    2f\n"
 382         PPC405_ERR77(0,%2)
 383 "       stwcx.  %4,0,%2\n\
 384         bne-    1b"
 385         "\n\
 386 2:"
 387         : "=&r" (prev), "+m" (*p)
 388         : "r" (p), "r" (old), "r" (new)
 389         : "cc", "memory");
 390
 391         return prev;
 392 }
 393
 394 #ifdef CONFIG_PPC64
 395 static __always_inline unsigned long
 396 __cmpxchg_u64(volatile unsigned long *p, unsigned long old, unsigned long new)
 397 {
 398         unsigned long prev;
 399
 400         __asm__ __volatile__ (
 401         LWSYNC_ON_SMP
 402 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
 403         cmpd    0,%0,%3\n\
 404         bne-    2f\n\
 405         stdcx.  %4,0,%2\n\
 406         bne-    1b"
 407         ISYNC_ON_SMP
 408         "\n\
 409 2:"
 410         : "=&r" (prev), "+m" (*p)
 411         : "r" (p), "r" (old), "r" (new)
 412         : "cc", "memory");
 413
 414         return prev;
 415 }
 416
 417 static __always_inline unsigned long
 418 __cmpxchg_u64_local(volatile unsigned long *p, unsigned long old,
 419                         unsigned long new)
 420 {
 421         unsigned long prev;
 422
 423         __asm__ __volatile__ (
 424 "1:     ldarx   %0,0,%2         # __cmpxchg_u64\n\
 425         cmpd    0,%0,%3\n\
 426         bne-    2f\n\
 427         stdcx.  %4,0,%2\n\
 428         bne-    1b"
 429         "\n\
 430 2:"
 431         : "=&r" (prev), "+m" (*p)
 432         : "r" (p), "r" (old), "r" (new)
 433         : "cc", "memory");
 434
 435         return prev;
 436 }
 437 #endif
 438
 439 /* This function doesn't exist, so you'll get a linker error
 440    if something tries to do an invalid cmpxchg().  */
 441 extern void __cmpxchg_called_with_bad_pointer(void);
 442
 443 static __always_inline unsigned long
 444 __cmpxchg(volatile void *ptr, unsigned long old, unsigned long new,
 445           unsigned int size)
 446 {
 447         switch (size) {
 448         case 4:
 449                 return __cmpxchg_u32(ptr, old, new);
 450 #ifdef CONFIG_PPC64
 451         case 8:
 452                 return __cmpxchg_u64(ptr, old, new);
 453 #endif
 454         }
 455         __cmpxchg_called_with_bad_pointer();
 456         return old;
 457 }
 458
 459 static __always_inline unsigned long
 460 __cmpxchg_local(volatile void *ptr, unsigned long old, unsigned long new,
 461           unsigned int size)
 462 {
 463         switch (size) {
 464         case 4:
 465                 return __cmpxchg_u32_local(ptr, old, new);
 466 #ifdef CONFIG_PPC64
 467         case 8:
 468                 return __cmpxchg_u64_local(ptr, old, new);
 469 #endif
 470         }
 471         __cmpxchg_called_with_bad_pointer();
 472         return old;
 473 }
 474
 475 #define cmpxchg(ptr, o, n)                                               \
 476   ({                                                                     \
 477      __typeof__(*(ptr)) _o_ = (o);                                       \
 478      __typeof__(*(ptr)) _n_ = (n);                                       \
 479      (__typeof__(*(ptr))) __cmpxchg((ptr), (unsigned long)_o_,           \
 480                                     (unsigned long)_n_, sizeof(*(ptr))); \
 481   })
 482
 483
 484 #define cmpxchg_local(ptr, o, n)                                         \
 485   ({                                                                     \
 486      __typeof__(*(ptr)) _o_ = (o);                                       \
 487      __typeof__(*(ptr)) _n_ = (n);                                       \
 488      (__typeof__(*(ptr))) __cmpxchg_local((ptr), (unsigned long)_o_,     \
 489                                     (unsigned long)_n_, sizeof(*(ptr))); \
 490   })
 491
 492 #ifdef CONFIG_PPC64
 493 /*
 494  * We handle most unaligned accesses in hardware. On the other hand
 495  * unaligned DMA can be very expensive on some ppc64 IO chips (it does
 496  * powers of 2 writes until it reaches sufficient alignment).
 497  *
 498  * Based on this we disable the IP header alignment in network drivers.
 499  * We also modify NET_SKB_PAD to be a cacheline in size, thus maintaining
 500  * cacheline alignment of buffers.
 501  */
 502 #define NET_IP_ALIGN    0
 503 #define NET_SKB_PAD     L1_CACHE_BYTES
 504
 505 #define cmpxchg64(ptr, o, n)                                            \
 506   ({                                                                    \
 507         BUILD_BUG_ON(sizeof(*(ptr)) != 8);                              \
 508         cmpxchg((ptr), (o), (n));                                       \
 509   })
 510 #define cmpxchg64_local(ptr, o, n)                                      \
 511   ({                                                                    \
 512         BUILD_BUG_ON(sizeof(*(ptr)) != 8);                              \
 513         cmpxchg_local((ptr), (o), (n));                                 \
 514   })
 515 #else
 516 #include <asm-generic/cmpxchg-local.h>
 517 #define cmpxchg64_local(ptr, o, n) __cmpxchg64_local_generic((ptr), (o), (n))
 518 #endif
 519
 520 #define arch_align_stack(x) (x)
 521
 522 /* Used in very early kernel initialization. */
 523 extern unsigned long reloc_offset(void);
 524 extern unsigned long add_reloc_offset(unsigned long);
 525 extern void reloc_got2(unsigned long);
 526
 527 #define PTRRELOC(x)     ((typeof(x)) add_reloc_offset((unsigned long)(x)))
 528
 529 #ifdef CONFIG_VIRT_CPU_ACCOUNTING
 530 extern void account_system_vtime(struct task_struct *);
 531 #endif
 532
 533 extern struct dentry *powerpc_debugfs_root;
 534
 535 #endif /* __KERNEL__ */
 536 #endif /* _ASM_POWERPC_SYSTEM_H */