]> www.pilppa.org Git - linux-2.6-omap-h63xx.git/blob - include/asm-arm/arch-omap/clock.h
omap2 clock: add support for inverted enable bits
[linux-2.6-omap-h63xx.git] / include / asm-arm / arch-omap / clock.h
1 /*
2  *  linux/include/asm-arm/arch-omap/clock.h
3  *
4  *  Copyright (C) 2004 - 2005 Nokia corporation
5  *  Written by Tuukka Tikkanen <tuukka.tikkanen@elektrobit.com>
6  *  Based on clocks.h by Tony Lindgren, Gordon McNutt and RidgeRun, Inc
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License version 2 as
10  * published by the Free Software Foundation.
11  */
12
13 #ifndef __ARCH_ARM_OMAP_CLOCK_H
14 #define __ARCH_ARM_OMAP_CLOCK_H
15
16 struct module;
17 struct clk;
18
19 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
20
21 struct clksel_rate {
22         u8                      div;
23         u32                     val;
24         u8                      flags;
25 };
26
27 struct clksel {
28         struct clk               *parent;
29         const struct clksel_rate *rates;
30 };
31
32 struct dpll_data {
33         void __iomem            *mult_div1_reg;
34         u32                     mult_mask;
35         u32                     div1_mask;
36 };
37
38 #endif
39
40 struct clk {
41         struct list_head        node;
42         struct module           *owner;
43         const char              *name;
44         int                     id;
45         struct clk              *parent;
46         unsigned long           rate;
47         __u32                   flags;
48         void __iomem            *enable_reg;
49         __u8                    enable_bit;
50         __s8                    usecount;
51         void                    (*recalc)(struct clk *);
52         int                     (*set_rate)(struct clk *, unsigned long);
53         long                    (*round_rate)(struct clk *, unsigned long);
54         void                    (*init)(struct clk *);
55         int                     (*enable)(struct clk *);
56         void                    (*disable)(struct clk *);
57 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
58         u8                      fixed_div;
59         void __iomem            *clksel_reg;
60         u32                     clksel_mask;
61         const struct clksel     *clksel;
62         const struct dpll_data  *dpll_data;
63 #else
64         __u8                    rate_offset;
65         __u8                    src_offset;
66 #endif
67 };
68
69 struct clk_functions {
70         int             (*clk_enable)(struct clk *clk);
71         void            (*clk_disable)(struct clk *clk);
72         long            (*clk_round_rate)(struct clk *clk, unsigned long rate);
73         int             (*clk_set_rate)(struct clk *clk, unsigned long rate);
74         int             (*clk_set_parent)(struct clk *clk, struct clk *parent);
75         struct clk *    (*clk_get_parent)(struct clk *clk);
76         void            (*clk_allow_idle)(struct clk *clk);
77         void            (*clk_deny_idle)(struct clk *clk);
78         void            (*clk_disable_unused)(struct clk *clk);
79 };
80
81 extern unsigned int mpurate;
82
83 extern int clk_init(struct clk_functions * custom_clocks);
84 extern int clk_register(struct clk *clk);
85 extern void clk_unregister(struct clk *clk);
86 extern void propagate_rate(struct clk *clk);
87 extern void recalculate_root_clocks(void);
88 extern void followparent_recalc(struct clk * clk);
89 extern void clk_allow_idle(struct clk *clk);
90 extern void clk_deny_idle(struct clk *clk);
91 extern int clk_get_usecount(struct clk *clk);
92 extern void clk_enable_init_clocks(void);
93
94 /* Clock flags */
95 #define RATE_CKCTL              (1 << 0)        /* Main fixed ratio clocks */
96 #define RATE_FIXED              (1 << 1)        /* Fixed clock rate */
97 #define RATE_PROPAGATES         (1 << 2)        /* Program children too */
98 #define VIRTUAL_CLOCK           (1 << 3)        /* Composite clock from table */
99 #define ALWAYS_ENABLED          (1 << 4)        /* Clock cannot be disabled */
100 #define ENABLE_REG_32BIT        (1 << 5)        /* Use 32-bit access */
101 #define VIRTUAL_IO_ADDRESS      (1 << 6)        /* Clock in virtual address */
102 #define CLOCK_IDLE_CONTROL      (1 << 7)
103 #define CLOCK_NO_IDLE_PARENT    (1 << 8)
104 #define DELAYED_APP             (1 << 9)        /* Delay application of clock */
105 #define CONFIG_PARTICIPANT      (1 << 10)       /* Fundamental clock */
106 #define ENABLE_ON_INIT          (1 << 11)       /* Enable upon framework init */
107 #define INVERT_ENABLE           (1 << 12)       /* 0 enables, 1 disables */
108 /* bits 13-20 are currently free */
109 #define CLOCK_IN_OMAP310        (1 << 21)
110 #define CLOCK_IN_OMAP730        (1 << 22)
111 #define CLOCK_IN_OMAP1510       (1 << 23)
112 #define CLOCK_IN_OMAP16XX       (1 << 24)
113 #define CLOCK_IN_OMAP242X       (1 << 25)
114 #define CLOCK_IN_OMAP243X       (1 << 26)
115 #define CLOCK_IN_OMAP343X       (1 << 27)
116 #define PARENT_CONTROLS_CLOCK   (1 << 28)
117
118 /* Clksel_rate flags */
119 #define DEFAULT_RATE            (1 << 0)
120 #define RATE_IN_242X            (1 << 1)
121 #define RATE_IN_243X            (1 << 2)
122 #define RATE_IN_343X            (1 << 3)
123 #define RATE_IN_24XX            (RATE_IN_242X | RATE_IN_243X)
124
125
126 /* CM_CLKSEL2_PLL.CORE_CLK_SRC options (24XX) */
127 #define CORE_CLK_SRC_32K                0
128 #define CORE_CLK_SRC_DPLL               1
129 #define CORE_CLK_SRC_DPLL_X2            2
130
131 #endif