]> www.pilppa.org Git - linux-2.6-omap-h63xx.git/blob - include/asm-arm/arch-omap/clock.h
cce55badff4e3ee7720979a8a5c86e388af87404
[linux-2.6-omap-h63xx.git] / include / asm-arm / arch-omap / clock.h
1 /*
2  *  linux/include/asm-arm/arch-omap/clock.h
3  *
4  *  Copyright (C) 2004 - 2005 Nokia corporation
5  *  Written by Tuukka Tikkanen <tuukka.tikkanen@elektrobit.com>
6  *  Based on clocks.h by Tony Lindgren, Gordon McNutt and RidgeRun, Inc
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License version 2 as
10  * published by the Free Software Foundation.
11  */
12
13 #include <linux/cpufreq.h>
14
15 #ifndef __ARCH_ARM_OMAP_CLOCK_H
16 #define __ARCH_ARM_OMAP_CLOCK_H
17
18 struct module;
19 struct clk;
20
21 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
22
23 struct clksel_rate {
24         u8                      div;
25         u32                     val;
26         u8                      flags;
27 };
28
29 struct clksel {
30         struct clk               *parent;
31         const struct clksel_rate *rates;
32 };
33
34 struct dpll_data {
35         void __iomem            *mult_div1_reg;
36         u32                     mult_mask;
37         u32                     div1_mask;
38         u16                     last_rounded_m;
39         u8                      last_rounded_n;
40         unsigned long           last_rounded_rate;
41         unsigned int            rate_tolerance;
42         u16                     max_multiplier;
43         u8                      max_divider;
44         u32                     max_tolerance;
45 #  if defined(CONFIG_ARCH_OMAP3)
46         u32                     freqsel_mask;
47         u8                      modes;
48         void __iomem            *control_reg;
49         u32                     enable_mask;
50         u8                      auto_recal_bit;
51         u8                      recal_en_bit;
52         u8                      recal_st_bit;
53         void __iomem            *autoidle_reg;
54         u32                     autoidle_mask;
55         void __iomem            *idlest_reg;
56         u8                      idlest_bit;
57 #  endif
58 };
59
60 #endif
61
62 struct clk {
63         struct list_head        node;
64         struct module           *owner;
65         const char              *name;
66         int                     id;
67         struct clk              *parent;
68         unsigned long           rate;
69         __u32                   flags;
70         void __iomem            *enable_reg;
71         __u8                    enable_bit;
72         __s8                    usecount;
73         void                    (*recalc)(struct clk *);
74         int                     (*set_rate)(struct clk *, unsigned long);
75         long                    (*round_rate)(struct clk *, unsigned long);
76         void                    (*init)(struct clk *);
77         int                     (*enable)(struct clk *);
78         void                    (*disable)(struct clk *);
79 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
80         u8                      fixed_div;
81         void __iomem            *clksel_reg;
82         u32                     clksel_mask;
83         const struct clksel     *clksel;
84         struct dpll_data        *dpll_data;
85 #else
86         __u8                    rate_offset;
87         __u8                    src_offset;
88 #endif
89 };
90
91 struct clk_functions {
92         int             (*clk_enable)(struct clk *clk);
93         void            (*clk_disable)(struct clk *clk);
94         long            (*clk_round_rate)(struct clk *clk, unsigned long rate);
95         int             (*clk_set_rate)(struct clk *clk, unsigned long rate);
96         int             (*clk_set_parent)(struct clk *clk, struct clk *parent);
97         struct clk *    (*clk_get_parent)(struct clk *clk);
98         void            (*clk_allow_idle)(struct clk *clk);
99         void            (*clk_deny_idle)(struct clk *clk);
100         void            (*clk_disable_unused)(struct clk *clk);
101 #ifdef  CONFIG_CPU_FREQ
102         void            (*clk_init_cpufreq_table)(struct cpufreq_frequency_table **table);
103 #endif
104 };
105
106 extern unsigned int mpurate;
107
108 extern int clk_init(struct clk_functions * custom_clocks);
109 extern int clk_register(struct clk *clk);
110 extern void clk_unregister(struct clk *clk);
111 extern void propagate_rate(struct clk *clk);
112 extern void recalculate_root_clocks(void);
113 extern void followparent_recalc(struct clk * clk);
114 extern void clk_allow_idle(struct clk *clk);
115 extern void clk_deny_idle(struct clk *clk);
116 extern int clk_get_usecount(struct clk *clk);
117 extern void clk_enable_init_clocks(void);
118 #ifdef CONFIG_CPU_FREQ
119 extern void clk_init_cpufreq_table(struct cpufreq_frequency_table **table);
120 #endif
121
122 /* Clock flags */
123 #define RATE_CKCTL              (1 << 0)        /* Main fixed ratio clocks */
124 #define RATE_FIXED              (1 << 1)        /* Fixed clock rate */
125 #define RATE_PROPAGATES         (1 << 2)        /* Program children too */
126 #define VIRTUAL_CLOCK           (1 << 3)        /* Composite clock from table */
127 #define ALWAYS_ENABLED          (1 << 4)        /* Clock cannot be disabled */
128 #define ENABLE_REG_32BIT        (1 << 5)        /* Use 32-bit access */
129 #define VIRTUAL_IO_ADDRESS      (1 << 6)        /* Clock in virtual address */
130 #define CLOCK_IDLE_CONTROL      (1 << 7)
131 #define CLOCK_NO_IDLE_PARENT    (1 << 8)
132 #define DELAYED_APP             (1 << 9)        /* Delay application of clock */
133 #define CONFIG_PARTICIPANT      (1 << 10)       /* Fundamental clock */
134 #define ENABLE_ON_INIT          (1 << 11)       /* Enable upon framework init */
135 #define INVERT_ENABLE           (1 << 12)       /* 0 enables, 1 disables */
136 /* bits 13-20 are currently free */
137 #define CLOCK_IN_OMAP310        (1 << 21)
138 #define CLOCK_IN_OMAP730        (1 << 22)
139 #define CLOCK_IN_OMAP1510       (1 << 23)
140 #define CLOCK_IN_OMAP16XX       (1 << 24)
141 #define CLOCK_IN_OMAP242X       (1 << 25)
142 #define CLOCK_IN_OMAP243X       (1 << 26)
143 #define CLOCK_IN_OMAP343X       (1 << 27)       /* clocks common to all 343X */
144 #define PARENT_CONTROLS_CLOCK   (1 << 28)
145 #define CLOCK_IN_OMAP3430ES1    (1 << 29)       /* 3430ES1 clocks only */
146 #define CLOCK_IN_OMAP3430ES2    (1 << 30)       /* 3430ES2 clocks only */
147
148 /* Clksel_rate flags */
149 #define DEFAULT_RATE            (1 << 0)
150 #define RATE_IN_242X            (1 << 1)
151 #define RATE_IN_243X            (1 << 2)
152 #define RATE_IN_343X            (1 << 3)        /* rates common to all 343X */
153 #define RATE_IN_3430ES2         (1 << 4)        /* 3430ES2 rates only */
154
155 #define RATE_IN_24XX            (RATE_IN_242X | RATE_IN_243X)
156
157
158 /* CM_CLKSEL2_PLL.CORE_CLK_SRC options (24XX) */
159 #define CORE_CLK_SRC_32K                0
160 #define CORE_CLK_SRC_DPLL               1
161 #define CORE_CLK_SRC_DPLL_X2            2
162
163 #endif