]> www.pilppa.org Git - linux-2.6-omap-h63xx.git/blob - include/asm-arm/arch-omap/clock.h
Merge current mainline tree into linux-omap tree
[linux-2.6-omap-h63xx.git] / include / asm-arm / arch-omap / clock.h
1 /*
2  *  linux/include/asm-arm/arch-omap/clock.h
3  *
4  *  Copyright (C) 2004 - 2005 Nokia corporation
5  *  Written by Tuukka Tikkanen <tuukka.tikkanen@elektrobit.com>
6  *  Based on clocks.h by Tony Lindgren, Gordon McNutt and RidgeRun, Inc
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License version 2 as
10  * published by the Free Software Foundation.
11  */
12
13 #ifndef __ARCH_ARM_OMAP_CLOCK_H
14 #define __ARCH_ARM_OMAP_CLOCK_H
15
16 struct module;
17 struct clk;
18 struct clockdomain;
19
20 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
21
22 struct clksel_rate {
23         u8                      div;
24         u32                     val;
25         u8                      flags;
26 };
27
28 struct clksel {
29         struct clk               *parent;
30         const struct clksel_rate *rates;
31 };
32
33 struct dpll_data {
34         void __iomem            *mult_div1_reg;
35         u32                     mult_mask;
36         u32                     div1_mask;
37         u16                     last_rounded_m;
38         u8                      last_rounded_n;
39         unsigned long           last_rounded_rate;
40         unsigned int            rate_tolerance;
41         u16                     max_multiplier;
42         u8                      max_divider;
43         u32                     max_tolerance;
44 #  if defined(CONFIG_ARCH_OMAP3)
45         u32                     freqsel_mask;
46         u8                      modes;
47         void __iomem            *control_reg;
48         u32                     enable_mask;
49         u8                      auto_recal_bit;
50         u8                      recal_en_bit;
51         u8                      recal_st_bit;
52         void __iomem            *autoidle_reg;
53         u32                     autoidle_mask;
54         void __iomem            *idlest_reg;
55         u8                      idlest_bit;
56 #  endif
57 };
58
59 #endif
60
61 struct clk {
62         struct list_head        node;
63         struct module           *owner;
64         const char              *name;
65         int                     id;
66         struct clk              *parent;
67         unsigned long           rate;
68         __u32                   flags;
69         void __iomem            *enable_reg;
70         __u8                    enable_bit;
71         __s8                    usecount;
72         void                    (*recalc)(struct clk *);
73         int                     (*set_rate)(struct clk *, unsigned long);
74         long                    (*round_rate)(struct clk *, unsigned long);
75         void                    (*init)(struct clk *);
76         int                     (*enable)(struct clk *);
77         void                    (*disable)(struct clk *);
78 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
79         u8                      fixed_div;
80         void __iomem            *clksel_reg;
81         u32                     clksel_mask;
82         const struct clksel     *clksel;
83         struct dpll_data        *dpll_data;
84         const char              *clkdm_name;
85         struct clockdomain      *clkdm;
86 #else
87         __u8                    rate_offset;
88         __u8                    src_offset;
89 #endif
90 #if defined(CONFIG_PM_DEBUG) && defined(CONFIG_DEBUG_FS)
91         struct dentry           *dent;  /* For visible tree hierarchy */
92 #endif
93 };
94
95 struct cpufreq_frequency_table;
96
97 struct clk_functions {
98         int             (*clk_enable)(struct clk *clk);
99         void            (*clk_disable)(struct clk *clk);
100         long            (*clk_round_rate)(struct clk *clk, unsigned long rate);
101         int             (*clk_set_rate)(struct clk *clk, unsigned long rate);
102         int             (*clk_set_parent)(struct clk *clk, struct clk *parent);
103         struct clk *    (*clk_get_parent)(struct clk *clk);
104         void            (*clk_allow_idle)(struct clk *clk);
105         void            (*clk_deny_idle)(struct clk *clk);
106         void            (*clk_disable_unused)(struct clk *clk);
107 #ifdef CONFIG_CPU_FREQ
108         void            (*clk_init_cpufreq_table)(struct cpufreq_frequency_table **);
109 #endif
110 };
111
112 extern unsigned int mpurate;
113
114 extern int clk_init(struct clk_functions *custom_clocks);
115 extern int clk_register(struct clk *clk);
116 extern void clk_unregister(struct clk *clk);
117 extern void propagate_rate(struct clk *clk);
118 extern void recalculate_root_clocks(void);
119 extern void followparent_recalc(struct clk *clk);
120 extern void clk_allow_idle(struct clk *clk);
121 extern void clk_deny_idle(struct clk *clk);
122 extern int clk_get_usecount(struct clk *clk);
123 extern void clk_enable_init_clocks(void);
124 #ifdef CONFIG_CPU_FREQ
125 extern void clk_init_cpufreq_table(struct cpufreq_frequency_table **table);
126 #endif
127
128 /* Clock flags */
129 #define RATE_CKCTL              (1 << 0)        /* Main fixed ratio clocks */
130 #define RATE_FIXED              (1 << 1)        /* Fixed clock rate */
131 #define RATE_PROPAGATES         (1 << 2)        /* Program children too */
132 #define VIRTUAL_CLOCK           (1 << 3)        /* Composite clock from table */
133 #define ALWAYS_ENABLED          (1 << 4)        /* Clock cannot be disabled */
134 #define ENABLE_REG_32BIT        (1 << 5)        /* Use 32-bit access */
135 #define VIRTUAL_IO_ADDRESS      (1 << 6)        /* Clock in virtual address */
136 #define CLOCK_IDLE_CONTROL      (1 << 7)
137 #define CLOCK_NO_IDLE_PARENT    (1 << 8)
138 #define DELAYED_APP             (1 << 9)        /* Delay application of clock */
139 #define CONFIG_PARTICIPANT      (1 << 10)       /* Fundamental clock */
140 #define ENABLE_ON_INIT          (1 << 11)       /* Enable upon framework init */
141 #define INVERT_ENABLE           (1 << 12)       /* 0 enables, 1 disables */
142 /* bits 13-20 are currently free */
143 #define CLOCK_IN_OMAP310        (1 << 21)
144 #define CLOCK_IN_OMAP730        (1 << 22)
145 #define CLOCK_IN_OMAP1510       (1 << 23)
146 #define CLOCK_IN_OMAP16XX       (1 << 24)
147 #define CLOCK_IN_OMAP242X       (1 << 25)
148 #define CLOCK_IN_OMAP243X       (1 << 26)
149 #define CLOCK_IN_OMAP343X       (1 << 27)       /* clocks common to all 343X */
150 #define PARENT_CONTROLS_CLOCK   (1 << 28)
151 #define CLOCK_IN_OMAP3430ES1    (1 << 29)       /* 3430ES1 clocks only */
152 #define CLOCK_IN_OMAP3430ES2    (1 << 30)       /* 3430ES2 clocks only */
153
154 /* Clksel_rate flags */
155 #define DEFAULT_RATE            (1 << 0)
156 #define RATE_IN_242X            (1 << 1)
157 #define RATE_IN_243X            (1 << 2)
158 #define RATE_IN_343X            (1 << 3)        /* rates common to all 343X */
159 #define RATE_IN_3430ES2         (1 << 4)        /* 3430ES2 rates only */
160
161 #define RATE_IN_24XX            (RATE_IN_242X | RATE_IN_243X)
162
163
164 /* CM_CLKSEL2_PLL.CORE_CLK_SRC options (24XX) */
165 #define CORE_CLK_SRC_32K                0
166 #define CORE_CLK_SRC_DPLL               1
167 #define CORE_CLK_SRC_DPLL_X2            2
168
169 #endif