drivers/pci/pci.c

   1 /*
   2  *      $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
   3  *
   4  *      PCI Bus Services, see include/linux/pci.h for further explanation.
   5  *
   6  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
   7  *      David Mosberger-Tang
   8  *
   9  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
  10  */
  11
  12 #include <linux/kernel.h>
  13 #include <linux/delay.h>
  14 #include <linux/init.h>
  15 #include <linux/pci.h>
  16 #include <linux/pm.h>
  17 #include <linux/module.h>
  18 #include <linux/spinlock.h>
  19 #include <linux/string.h>
  20 #include <linux/log2.h>
  21 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
  22 #include "pci.h"
  23
  24 unsigned int pci_pm_d3_delay = 10;
  25
  26 #ifdef CONFIG_PCI_DOMAINS
  27 int pci_domains_supported = 1;
  28 #endif
  29
  30 #define DEFAULT_CARDBUS_IO_SIZE         (256)
  31 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
  32 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
  33 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
  34 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
  35
  36 /**
  37  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
  38  * @bus: pointer to PCI bus structure to search
  39  *
  40  * Given a PCI bus, returns the highest PCI bus number present in the set
  41  * including the given PCI bus and its list of child PCI buses.
  42  */
  43 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
  44 {
  45         struct list_head *tmp;
  46         unsigned char max, n;
  47
  48         max = bus->subordinate;
  49         list_for_each(tmp, &bus->children) {
  50                 n = pci_bus_max_busnr(pci_bus_b(tmp));
  51                 if(n > max)
  52                         max = n;
  53         }
  54         return max;
  55 }
  56 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
  57
  58 #if 0
  59 /**
  60  * pci_max_busnr - returns maximum PCI bus number
  61  *
  62  * Returns the highest PCI bus number present in the system global list of
  63  * PCI buses.
  64  */
  65 unsigned char __devinit
  66 pci_max_busnr(void)
  67 {
  68         struct pci_bus *bus = NULL;
  69         unsigned char max, n;
  70
  71         max = 0;
  72         while ((bus = pci_find_next_bus(bus)) != NULL) {
  73                 n = pci_bus_max_busnr(bus);
  74                 if(n > max)
  75                         max = n;
  76         }
  77         return max;
  78 }
  79
  80 #endif  /*  0  */
  81
  82 #define PCI_FIND_CAP_TTL        48
  83
  84 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
  85                                    u8 pos, int cap, int *ttl)
  86 {
  87         u8 id;
  88
  89         while ((*ttl)--) {
  90                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
  91                 if (pos < 0x40)
  92                         break;
  93                 pos &= ~3;
  94                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
  95                                          &id);
  96                 if (id == 0xff)
  97                         break;
  98                 if (id == cap)
  99                         return pos;
 100                 pos += PCI_CAP_LIST_NEXT;
 101         }
 102         return 0;
 103 }
 104
 105 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
 106                                u8 pos, int cap)
 107 {
 108         int ttl = PCI_FIND_CAP_TTL;
 109
 110         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
 111 }
 112
 113 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
 114 {
 115         return __pci_find_next_cap(dev->bus, dev->devfn,
 116                                    pos + PCI_CAP_LIST_NEXT, cap);
 117 }
 118 EXPORT_SYMBOL_GPL(pci_find_next_capability);
 119
 120 static int __pci_bus_find_cap_start(struct pci_bus *bus,
 121                                     unsigned int devfn, u8 hdr_type)
 122 {
 123         u16 status;
 124
 125         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
 126         if (!(status & PCI_STATUS_CAP_LIST))
 127                 return 0;
 128
 129         switch (hdr_type) {
 130         case PCI_HEADER_TYPE_NORMAL:
 131         case PCI_HEADER_TYPE_BRIDGE:
 132                 return PCI_CAPABILITY_LIST;
 133         case PCI_HEADER_TYPE_CARDBUS:
 134                 return PCI_CB_CAPABILITY_LIST;
 135         default:
 136                 return 0;
 137         }
 138
 139         return 0;
 140 }
 141
 142 /**
 143  * pci_find_capability - query for devices' capabilities
 144  * @dev: PCI device to query
 145  * @cap: capability code
 146  *
 147  * Tell if a device supports a given PCI capability.
 148  * Returns the address of the requested capability structure within the
 149  * device's PCI configuration space or 0 in case the device does not
 150  * support it.  Possible values for @cap:
 151  *
 152  *  %PCI_CAP_ID_PM           Power Management
 153  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port
 154  *  %PCI_CAP_ID_VPD          Vital Product Data
 155  *  %PCI_CAP_ID_SLOTID       Slot Identification
 156  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
 157  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap
 158  *  %PCI_CAP_ID_PCIX         PCI-X
 159  *  %PCI_CAP_ID_EXP          PCI Express
 160  */
 161 int pci_find_capability(struct pci_dev *dev, int cap)
 162 {
 163         int pos;
 164
 165         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
 166         if (pos)
 167                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
 168
 169         return pos;
 170 }
 171
 172 /**
 173  * pci_bus_find_capability - query for devices' capabilities
 174  * @bus:   the PCI bus to query
 175  * @devfn: PCI device to query
 176  * @cap:   capability code
 177  *
 178  * Like pci_find_capability() but works for pci devices that do not have a
 179  * pci_dev structure set up yet.
 180  *
 181  * Returns the address of the requested capability structure within the
 182  * device's PCI configuration space or 0 in case the device does not
 183  * support it.
 184  */
 185 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
 186 {
 187         int pos;
 188         u8 hdr_type;
 189
 190         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
 191
 192         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
 193         if (pos)
 194                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
 195
 196         return pos;
 197 }
 198
 199 /**
 200  * pci_find_ext_capability - Find an extended capability
 201  * @dev: PCI device to query
 202  * @cap: capability code
 203  *
 204  * Returns the address of the requested extended capability structure
 205  * within the device's PCI configuration space or 0 if the device does
 206  * not support it.  Possible values for @cap:
 207  *
 208  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
 209  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
 210  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
 211  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
 212  */
 213 int pci_find_ext_capability(struct pci_dev *dev, int cap)
 214 {
 215         u32 header;
 216         int ttl = 480; /* 3840 bytes, minimum 8 bytes per capability */
 217         int pos = 0x100;
 218
 219         if (dev->cfg_size <= 256)
 220                 return 0;
 221
 222         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 223                 return 0;
 224
 225         /*
 226          * If we have no capabilities, this is indicated by cap ID,
 227          * cap version and next pointer all being 0.
 228          */
 229         if (header == 0)
 230                 return 0;
 231
 232         while (ttl-- > 0) {
 233                 if (PCI_EXT_CAP_ID(header) == cap)
 234                         return pos;
 235
 236                 pos = PCI_EXT_CAP_NEXT(header);
 237                 if (pos < 0x100)
 238                         break;
 239
 240                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 241                         break;
 242         }
 243
 244         return 0;
 245 }
 246 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
 247
 248 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
 249 {
 250         int rc, ttl = PCI_FIND_CAP_TTL;
 251         u8 cap, mask;
 252
 253         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
 254                 mask = HT_3BIT_CAP_MASK;
 255         else
 256                 mask = HT_5BIT_CAP_MASK;
 257
 258         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
 259                                       PCI_CAP_ID_HT, &ttl);
 260         while (pos) {
 261                 rc = pci_read_config_byte(dev, pos + 3, &cap);
 262                 if (rc != PCIBIOS_SUCCESSFUL)
 263                         return 0;
 264
 265                 if ((cap & mask) == ht_cap)
 266                         return pos;
 267
 268                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
 269                                               pos + PCI_CAP_LIST_NEXT,
 270                                               PCI_CAP_ID_HT, &ttl);
 271         }
 272
 273         return 0;
 274 }
 275 /**
 276  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
 277  * @dev: PCI device to query
 278  * @pos: Position from which to continue searching
 279  * @ht_cap: Hypertransport capability code
 280  *
 281  * To be used in conjunction with pci_find_ht_capability() to search for
 282  * all capabilities matching @ht_cap. @pos should always be a value returned
 283  * from pci_find_ht_capability().
 284  *
 285  * NB. To be 100% safe against broken PCI devices, the caller should take
 286  * steps to avoid an infinite loop.
 287  */
 288 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
 289 {
 290         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
 291 }
 292 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
 293
 294 /**
 295  * pci_find_ht_capability - query a device's Hypertransport capabilities
 296  * @dev: PCI device to query
 297  * @ht_cap: Hypertransport capability code
 298  *
 299  * Tell if a device supports a given Hypertransport capability.
 300  * Returns an address within the device's PCI configuration space
 301  * or 0 in case the device does not support the request capability.
 302  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
 303  * which has a Hypertransport capability matching @ht_cap.
 304  */
 305 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
 306 {
 307         int pos;
 308
 309         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
 310         if (pos)
 311                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
 312
 313         return pos;
 314 }
 315 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
 316
 317 void pcie_wait_pending_transaction(struct pci_dev *dev)
 318 {
 319         int pos;
 320         u16 reg16;
 321
 322         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 323         if (!pos)
 324                 return;
 325         while (1) {
 326                 pci_read_config_word(dev, pos + PCI_EXP_DEVSTA, &reg16);
 327                 if (!(reg16 & PCI_EXP_DEVSTA_TRPND))
 328                         break;
 329                 cpu_relax();
 330         }
 331
 332 }
 333 EXPORT_SYMBOL_GPL(pcie_wait_pending_transaction);
 334
 335 /**
 336  * pci_find_parent_resource - return resource region of parent bus of given region
 337  * @dev: PCI device structure contains resources to be searched
 338  * @res: child resource record for which parent is sought
 339  *
 340  *  For given resource region of given device, return the resource
 341  *  region of parent bus the given region is contained in or where
 342  *  it should be allocated from.
 343  */
 344 struct resource *
 345 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
 346 {
 347         const struct pci_bus *bus = dev->bus;
 348         int i;
 349         struct resource *best = NULL;
 350
 351         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
 352                 struct resource *r = bus->resource[i];
 353                 if (!r)
 354                         continue;
 355                 if (res->start && !(res->start >= r->start && res->end <= r->end))
 356                         continue;       /* Not contained */
 357                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
 358                         continue;       /* Wrong type */
 359                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
 360                         return r;       /* Exact match */
 361                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
 362                         best = r;       /* Approximating prefetchable by non-prefetchable */
 363         }
 364         return best;
 365 }
 366
 367 /**
 368  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
 369  * @dev: PCI device to have its BARs restored
 370  *
 371  * Restore the BAR values for a given device, so as to make it
 372  * accessible by its driver.
 373  */
 374 static void
 375 pci_restore_bars(struct pci_dev *dev)
 376 {
 377         int i, numres;
 378
 379         switch (dev->hdr_type) {
 380         case PCI_HEADER_TYPE_NORMAL:
 381                 numres = 6;
 382                 break;
 383         case PCI_HEADER_TYPE_BRIDGE:
 384                 numres = 2;
 385                 break;
 386         case PCI_HEADER_TYPE_CARDBUS:
 387                 numres = 1;
 388                 break;
 389         default:
 390                 /* Should never get here, but just in case... */
 391                 return;
 392         }
 393
 394         for (i = 0; i < numres; i ++)
 395                 pci_update_resource(dev, &dev->resource[i], i);
 396 }
 397
 398 int (*platform_pci_set_power_state)(struct pci_dev *dev, pci_power_t t);
 399
 400 /**
 401  * pci_set_power_state - Set the power state of a PCI device
 402  * @dev: PCI device to be suspended
 403  * @state: PCI power state (D0, D1, D2, D3hot, D3cold) we're entering
 404  *
 405  * Transition a device to a new power state, using the Power Management
 406  * Capabilities in the device's config space.
 407  *
 408  * RETURN VALUE:
 409  * -EINVAL if trying to enter a lower state than we're already in.
 410  * 0 if we're already in the requested state.
 411  * -EIO if device does not support PCI PM.
 412  * 0 if we can successfully change the power state.
 413  */
 414 int
 415 pci_set_power_state(struct pci_dev *dev, pci_power_t state)
 416 {
 417         int pm, need_restore = 0;
 418         u16 pmcsr, pmc;
 419
 420         /* bound the state we're entering */
 421         if (state > PCI_D3hot)
 422                 state = PCI_D3hot;
 423
 424         /*
 425          * If the device or the parent bridge can't support PCI PM, ignore
 426          * the request if we're doing anything besides putting it into D0
 427          * (which would only happen on boot).
 428          */
 429         if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
 430                 return 0;
 431
 432         /* find PCI PM capability in list */
 433         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 434
 435         /* abort if the device doesn't support PM capabilities */
 436         if (!pm)
 437                 return -EIO;
 438
 439         /* Validate current state:
 440          * Can enter D0 from any state, but if we can only go deeper
 441          * to sleep if we're already in a low power state
 442          */
 443         if (state != PCI_D0 && dev->current_state > state) {
 444                 printk(KERN_ERR "%s(): %s: state=%d, current state=%d\n",
 445                         __FUNCTION__, pci_name(dev), state, dev->current_state);
 446                 return -EINVAL;
 447         } else if (dev->current_state == state)
 448                 return 0;        /* we're already there */
 449
 450
 451         pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
 452         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
 453                 printk(KERN_DEBUG
 454                        "PCI: %s has unsupported PM cap regs version (%u)\n",
 455                        pci_name(dev), pmc & PCI_PM_CAP_VER_MASK);
 456                 return -EIO;
 457         }
 458
 459         /* check if this device supports the desired state */
 460         if (state == PCI_D1 && !(pmc & PCI_PM_CAP_D1))
 461                 return -EIO;
 462         else if (state == PCI_D2 && !(pmc & PCI_PM_CAP_D2))
 463                 return -EIO;
 464
 465         pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
 466
 467         /* If we're (effectively) in D3, force entire word to 0.
 468          * This doesn't affect PME_Status, disables PME_En, and
 469          * sets PowerState to 0.
 470          */
 471         switch (dev->current_state) {
 472         case PCI_D0:
 473         case PCI_D1:
 474         case PCI_D2:
 475                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
 476                 pmcsr |= state;
 477                 break;
 478         case PCI_UNKNOWN: /* Boot-up */
 479                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
 480                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
 481                         need_restore = 1;
 482                 /* Fall-through: force to D0 */
 483         default:
 484                 pmcsr = 0;
 485                 break;
 486         }
 487
 488         /* enter specified state */
 489         pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
 490
 491         /* Mandatory power management transition delays */
 492         /* see PCI PM 1.1 5.6.1 table 18 */
 493         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
 494                 msleep(pci_pm_d3_delay);
 495         else if (state == PCI_D2 || dev->current_state == PCI_D2)
 496                 udelay(200);
 497
 498         /*
 499          * Give firmware a chance to be called, such as ACPI _PRx, _PSx
 500          * Firmware method after native method ?
 501          */
 502         if (platform_pci_set_power_state)
 503                 platform_pci_set_power_state(dev, state);
 504
 505         dev->current_state = state;
 506
 507         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
 508          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
 509          * from D3hot to D0 _may_ perform an internal reset, thereby
 510          * going to "D0 Uninitialized" rather than "D0 Initialized".
 511          * For example, at least some versions of the 3c905B and the
 512          * 3c556B exhibit this behaviour.
 513          *
 514          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
 515          * devices in a D3hot state at boot.  Consequently, we need to
 516          * restore at least the BARs so that the device will be
 517          * accessible to its driver.
 518          */
 519         if (need_restore)
 520                 pci_restore_bars(dev);
 521
 522         return 0;
 523 }
 524
 525 pci_power_t (*platform_pci_choose_state)(struct pci_dev *dev, pm_message_t state);
 526
 527 /**
 528  * pci_choose_state - Choose the power state of a PCI device
 529  * @dev: PCI device to be suspended
 530  * @state: target sleep state for the whole system. This is the value
 531  *      that is passed to suspend() function.
 532  *
 533  * Returns PCI power state suitable for given device and given system
 534  * message.
 535  */
 536
 537 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
 538 {
 539         pci_power_t ret;
 540
 541         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
 542                 return PCI_D0;
 543
 544         if (platform_pci_choose_state) {
 545                 ret = platform_pci_choose_state(dev, state);
 546                 if (ret != PCI_POWER_ERROR)
 547                         return ret;
 548         }
 549
 550         switch (state.event) {
 551         case PM_EVENT_ON:
 552                 return PCI_D0;
 553         case PM_EVENT_FREEZE:
 554         case PM_EVENT_PRETHAW:
 555                 /* REVISIT both freeze and pre-thaw "should" use D0 */
 556         case PM_EVENT_SUSPEND:
 557         case PM_EVENT_HIBERNATE:
 558                 return PCI_D3hot;
 559         default:
 560                 printk("Unrecognized suspend event %d\n", state.event);
 561                 BUG();
 562         }
 563         return PCI_D0;
 564 }
 565
 566 EXPORT_SYMBOL(pci_choose_state);
 567
 568 static int pci_save_pcie_state(struct pci_dev *dev)
 569 {
 570         int pos, i = 0;
 571         struct pci_cap_saved_state *save_state;
 572         u16 *cap;
 573         int found = 0;
 574
 575         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 576         if (pos <= 0)
 577                 return 0;
 578
 579         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
 580         if (!save_state)
 581                 save_state = kzalloc(sizeof(*save_state) + sizeof(u16) * 4, GFP_KERNEL);
 582         else
 583                 found = 1;
 584         if (!save_state) {
 585                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
 586                 return -ENOMEM;
 587         }
 588         cap = (u16 *)&save_state->data[0];
 589
 590         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
 591         pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
 592         pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
 593         pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
 594         save_state->cap_nr = PCI_CAP_ID_EXP;
 595         if (!found)
 596                 pci_add_saved_cap(dev, save_state);
 597         return 0;
 598 }
 599
 600 static void pci_restore_pcie_state(struct pci_dev *dev)
 601 {
 602         int i = 0, pos;
 603         struct pci_cap_saved_state *save_state;
 604         u16 *cap;
 605
 606         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
 607         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 608         if (!save_state || pos <= 0)
 609                 return;
 610         cap = (u16 *)&save_state->data[0];
 611
 612         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
 613         pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
 614         pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
 615         pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
 616 }
 617
 618
 619 static int pci_save_pcix_state(struct pci_dev *dev)
 620 {
 621         int pos, i = 0;
 622         struct pci_cap_saved_state *save_state;
 623         u16 *cap;
 624         int found = 0;
 625
 626         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 627         if (pos <= 0)
 628                 return 0;
 629
 630         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
 631         if (!save_state)
 632                 save_state = kzalloc(sizeof(*save_state) + sizeof(u16), GFP_KERNEL);
 633         else
 634                 found = 1;
 635         if (!save_state) {
 636                 dev_err(&dev->dev, "Out of memory in pci_save_pcie_state\n");
 637                 return -ENOMEM;
 638         }
 639         cap = (u16 *)&save_state->data[0];
 640
 641         pci_read_config_word(dev, pos + PCI_X_CMD, &cap[i++]);
 642         save_state->cap_nr = PCI_CAP_ID_PCIX;
 643         if (!found)
 644                 pci_add_saved_cap(dev, save_state);
 645         return 0;
 646 }
 647
 648 static void pci_restore_pcix_state(struct pci_dev *dev)
 649 {
 650         int i = 0, pos;
 651         struct pci_cap_saved_state *save_state;
 652         u16 *cap;
 653
 654         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
 655         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 656         if (!save_state || pos <= 0)
 657                 return;
 658         cap = (u16 *)&save_state->data[0];
 659
 660         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
 661 }
 662
 663
 664 /**
 665  * pci_save_state - save the PCI configuration space of a device before suspending
 666  * @dev: - PCI device that we're dealing with
 667  */
 668 int
 669 pci_save_state(struct pci_dev *dev)
 670 {
 671         int i;
 672         /* XXX: 100% dword access ok here? */
 673         for (i = 0; i < 16; i++)
 674                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
 675         if ((i = pci_save_pcie_state(dev)) != 0)
 676                 return i;
 677         if ((i = pci_save_pcix_state(dev)) != 0)
 678                 return i;
 679         return 0;
 680 }
 681
 682 /**
 683  * pci_restore_state - Restore the saved state of a PCI device
 684  * @dev: - PCI device that we're dealing with
 685  */
 686 int
 687 pci_restore_state(struct pci_dev *dev)
 688 {
 689         int i;
 690         u32 val;
 691
 692         /* PCI Express register must be restored first */
 693         pci_restore_pcie_state(dev);
 694
 695         /*
 696          * The Base Address register should be programmed before the command
 697          * register(s)
 698          */
 699         for (i = 15; i >= 0; i--) {
 700                 pci_read_config_dword(dev, i * 4, &val);
 701                 if (val != dev->saved_config_space[i]) {
 702                         printk(KERN_DEBUG "PM: Writing back config space on "
 703                                 "device %s at offset %x (was %x, writing %x)\n",
 704                                 pci_name(dev), i,
 705                                 val, (int)dev->saved_config_space[i]);
 706                         pci_write_config_dword(dev,i * 4,
 707                                 dev->saved_config_space[i]);
 708                 }
 709         }
 710         pci_restore_pcix_state(dev);
 711         pci_restore_msi_state(dev);
 712
 713         return 0;
 714 }
 715
 716 static int do_pci_enable_device(struct pci_dev *dev, int bars)
 717 {
 718         int err;
 719
 720         err = pci_set_power_state(dev, PCI_D0);
 721         if (err < 0 && err != -EIO)
 722                 return err;
 723         err = pcibios_enable_device(dev, bars);
 724         if (err < 0)
 725                 return err;
 726         pci_fixup_device(pci_fixup_enable, dev);
 727
 728         return 0;
 729 }
 730
 731 /**
 732  * pci_reenable_device - Resume abandoned device
 733  * @dev: PCI device to be resumed
 734  *
 735  *  Note this function is a backend of pci_default_resume and is not supposed
 736  *  to be called by normal code, write proper resume handler and use it instead.
 737  */
 738 int pci_reenable_device(struct pci_dev *dev)
 739 {
 740         if (atomic_read(&dev->enable_cnt))
 741                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
 742         return 0;
 743 }
 744
 745 static int __pci_enable_device_flags(struct pci_dev *dev,
 746                                      resource_size_t flags)
 747 {
 748         int err;
 749         int i, bars = 0;
 750
 751         if (atomic_add_return(1, &dev->enable_cnt) > 1)
 752                 return 0;               /* already enabled */
 753
 754         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
 755                 if (dev->resource[i].flags & flags)
 756                         bars |= (1 << i);
 757
 758         err = do_pci_enable_device(dev, bars);
 759         if (err < 0)
 760                 atomic_dec(&dev->enable_cnt);
 761         return err;
 762 }
 763
 764 /**
 765  * pci_enable_device_io - Initialize a device for use with IO space
 766  * @dev: PCI device to be initialized
 767  *
 768  *  Initialize device before it's used by a driver. Ask low-level code
 769  *  to enable I/O resources. Wake up the device if it was suspended.
 770  *  Beware, this function can fail.
 771  */
 772 int pci_enable_device_io(struct pci_dev *dev)
 773 {
 774         return __pci_enable_device_flags(dev, IORESOURCE_IO);
 775 }
 776
 777 /**
 778  * pci_enable_device_mem - Initialize a device for use with Memory space
 779  * @dev: PCI device to be initialized
 780  *
 781  *  Initialize device before it's used by a driver. Ask low-level code
 782  *  to enable Memory resources. Wake up the device if it was suspended.
 783  *  Beware, this function can fail.
 784  */
 785 int pci_enable_device_mem(struct pci_dev *dev)
 786 {
 787         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
 788 }
 789
 790 /**
 791  * pci_enable_device - Initialize device before it's used by a driver.
 792  * @dev: PCI device to be initialized
 793  *
 794  *  Initialize device before it's used by a driver. Ask low-level code
 795  *  to enable I/O and memory. Wake up the device if it was suspended.
 796  *  Beware, this function can fail.
 797  *
 798  *  Note we don't actually enable the device many times if we call
 799  *  this function repeatedly (we just increment the count).
 800  */
 801 int pci_enable_device(struct pci_dev *dev)
 802 {
 803         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
 804 }
 805
 806 /*
 807  * Managed PCI resources.  This manages device on/off, intx/msi/msix
 808  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
 809  * there's no need to track it separately.  pci_devres is initialized
 810  * when a device is enabled using managed PCI device enable interface.
 811  */
 812 struct pci_devres {
 813         unsigned int enabled:1;
 814         unsigned int pinned:1;
 815         unsigned int orig_intx:1;
 816         unsigned int restore_intx:1;
 817         u32 region_mask;
 818 };
 819
 820 static void pcim_release(struct device *gendev, void *res)
 821 {
 822         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
 823         struct pci_devres *this = res;
 824         int i;
 825
 826         if (dev->msi_enabled)
 827                 pci_disable_msi(dev);
 828         if (dev->msix_enabled)
 829                 pci_disable_msix(dev);
 830
 831         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
 832                 if (this->region_mask & (1 << i))
 833                         pci_release_region(dev, i);
 834
 835         if (this->restore_intx)
 836                 pci_intx(dev, this->orig_intx);
 837
 838         if (this->enabled && !this->pinned)
 839                 pci_disable_device(dev);
 840 }
 841
 842 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
 843 {
 844         struct pci_devres *dr, *new_dr;
 845
 846         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
 847         if (dr)
 848                 return dr;
 849
 850         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
 851         if (!new_dr)
 852                 return NULL;
 853         return devres_get(&pdev->dev, new_dr, NULL, NULL);
 854 }
 855
 856 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
 857 {
 858         if (pci_is_managed(pdev))
 859                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
 860         return NULL;
 861 }
 862
 863 /**
 864  * pcim_enable_device - Managed pci_enable_device()
 865  * @pdev: PCI device to be initialized
 866  *
 867  * Managed pci_enable_device().
 868  */
 869 int pcim_enable_device(struct pci_dev *pdev)
 870 {
 871         struct pci_devres *dr;
 872         int rc;
 873
 874         dr = get_pci_dr(pdev);
 875         if (unlikely(!dr))
 876                 return -ENOMEM;
 877         if (dr->enabled)
 878                 return 0;
 879
 880         rc = pci_enable_device(pdev);
 881         if (!rc) {
 882                 pdev->is_managed = 1;
 883                 dr->enabled = 1;
 884         }
 885         return rc;
 886 }
 887
 888 /**
 889  * pcim_pin_device - Pin managed PCI device
 890  * @pdev: PCI device to pin
 891  *
 892  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
 893  * driver detach.  @pdev must have been enabled with
 894  * pcim_enable_device().
 895  */
 896 void pcim_pin_device(struct pci_dev *pdev)
 897 {
 898         struct pci_devres *dr;
 899
 900         dr = find_pci_dr(pdev);
 901         WARN_ON(!dr || !dr->enabled);
 902         if (dr)
 903                 dr->pinned = 1;
 904 }
 905
 906 /**
 907  * pcibios_disable_device - disable arch specific PCI resources for device dev
 908  * @dev: the PCI device to disable
 909  *
 910  * Disables architecture specific PCI resources for the device. This
 911  * is the default implementation. Architecture implementations can
 912  * override this.
 913  */
 914 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
 915
 916 /**
 917  * pci_disable_device - Disable PCI device after use
 918  * @dev: PCI device to be disabled
 919  *
 920  * Signal to the system that the PCI device is not in use by the system
 921  * anymore.  This only involves disabling PCI bus-mastering, if active.
 922  *
 923  * Note we don't actually disable the device until all callers of
 924  * pci_device_enable() have called pci_device_disable().
 925  */
 926 void
 927 pci_disable_device(struct pci_dev *dev)
 928 {
 929         struct pci_devres *dr;
 930         u16 pci_command;
 931
 932         dr = find_pci_dr(dev);
 933         if (dr)
 934                 dr->enabled = 0;
 935
 936         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
 937                 return;
 938
 939         /* Wait for all transactions are finished before disabling the device */
 940         pcie_wait_pending_transaction(dev);
 941
 942         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
 943         if (pci_command & PCI_COMMAND_MASTER) {
 944                 pci_command &= ~PCI_COMMAND_MASTER;
 945                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
 946         }
 947         dev->is_busmaster = 0;
 948
 949         pcibios_disable_device(dev);
 950 }
 951
 952 /**
 953  * pcibios_set_pcie_reset_state - set reset state for device dev
 954  * @dev: the PCI-E device reset
 955  * @state: Reset state to enter into
 956  *
 957  *
 958  * Sets the PCI-E reset state for the device. This is the default
 959  * implementation. Architecture implementations can override this.
 960  */
 961 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
 962                                                         enum pcie_reset_state state)
 963 {
 964         return -EINVAL;
 965 }
 966
 967 /**
 968  * pci_set_pcie_reset_state - set reset state for device dev
 969  * @dev: the PCI-E device reset
 970  * @state: Reset state to enter into
 971  *
 972  *
 973  * Sets the PCI reset state for the device.
 974  */
 975 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
 976 {
 977         return pcibios_set_pcie_reset_state(dev, state);
 978 }
 979
 980 /**
 981  * pci_enable_wake - enable PCI device as wakeup event source
 982  * @dev: PCI device affected
 983  * @state: PCI state from which device will issue wakeup events
 984  * @enable: True to enable event generation; false to disable
 985  *
 986  * This enables the device as a wakeup event source, or disables it.
 987  * When such events involves platform-specific hooks, those hooks are
 988  * called automatically by this routine.
 989  *
 990  * Devices with legacy power management (no standard PCI PM capabilities)
 991  * always require such platform hooks.  Depending on the platform, devices
 992  * supporting the standard PCI PME# signal may require such platform hooks;
 993  * they always update bits in config space to allow PME# generation.
 994  *
 995  * -EIO is returned if the device can't ever be a wakeup event source.
 996  * -EINVAL is returned if the device can't generate wakeup events from
 997  * the specified PCI state.  Returns zero if the operation is successful.
 998  */
 999 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
1000 {
1001         int pm;
1002         int status;
1003         u16 value;
1004
1005         /* Note that drivers should verify device_may_wakeup(&dev->dev)
1006          * before calling this function.  Platform code should report
1007          * errors when drivers try to enable wakeup on devices that
1008          * can't issue wakeups, or on which wakeups were disabled by
1009          * userspace updating the /sys/devices.../power/wakeup file.
1010          */
1011
1012         status = call_platform_enable_wakeup(&dev->dev, enable);
1013
1014         /* find PCI PM capability in list */
1015         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1016
1017         /* If device doesn't support PM Capabilities, but caller wants to
1018          * disable wake events, it's a NOP.  Otherwise fail unless the
1019          * platform hooks handled this legacy device already.
1020          */
1021         if (!pm)
1022                 return enable ? status : 0;
1023
1024         /* Check device's ability to generate PME# */
1025         pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
1026
1027         value &= PCI_PM_CAP_PME_MASK;
1028         value >>= ffs(PCI_PM_CAP_PME_MASK) - 1;   /* First bit of mask */
1029
1030         /* Check if it can generate PME# from requested state. */
1031         if (!value || !(value & (1 << state))) {
1032                 /* if it can't, revert what the platform hook changed,
1033                  * always reporting the base "EINVAL, can't PME#" error
1034                  */
1035                 if (enable)
1036                         call_platform_enable_wakeup(&dev->dev, 0);
1037                 return enable ? -EINVAL : 0;
1038         }
1039
1040         pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
1041
1042         /* Clear PME_Status by writing 1 to it and enable PME# */
1043         value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1044
1045         if (!enable)
1046                 value &= ~PCI_PM_CTRL_PME_ENABLE;
1047
1048         pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
1049
1050         return 0;
1051 }
1052
1053 int
1054 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1055 {
1056         u8 pin;
1057
1058         pin = dev->pin;
1059         if (!pin)
1060                 return -1;
1061         pin--;
1062         while (dev->bus->self) {
1063                 pin = (pin + PCI_SLOT(dev->devfn)) % 4;
1064                 dev = dev->bus->self;
1065         }
1066         *bridge = dev;
1067         return pin;
1068 }
1069
1070 /**
1071  *      pci_release_region - Release a PCI bar
1072  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1073  *      @bar: BAR to release
1074  *
1075  *      Releases the PCI I/O and memory resources previously reserved by a
1076  *      successful call to pci_request_region.  Call this function only
1077  *      after all use of the PCI regions has ceased.
1078  */
1079 void pci_release_region(struct pci_dev *pdev, int bar)
1080 {
1081         struct pci_devres *dr;
1082
1083         if (pci_resource_len(pdev, bar) == 0)
1084                 return;
1085         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1086                 release_region(pci_resource_start(pdev, bar),
1087                                 pci_resource_len(pdev, bar));
1088         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1089                 release_mem_region(pci_resource_start(pdev, bar),
1090                                 pci_resource_len(pdev, bar));
1091
1092         dr = find_pci_dr(pdev);
1093         if (dr)
1094                 dr->region_mask &= ~(1 << bar);
1095 }
1096
1097 /**
1098  *      pci_request_region - Reserved PCI I/O and memory resource
1099  *      @pdev: PCI device whose resources are to be reserved
1100  *      @bar: BAR to be reserved
1101  *      @res_name: Name to be associated with resource.
1102  *
1103  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1104  *      being reserved by owner @res_name.  Do not access any
1105  *      address inside the PCI regions unless this call returns
1106  *      successfully.
1107  *
1108  *      Returns 0 on success, or %EBUSY on error.  A warning
1109  *      message is also printed on failure.
1110  */
1111 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1112 {
1113         struct pci_devres *dr;
1114
1115         if (pci_resource_len(pdev, bar) == 0)
1116                 return 0;
1117
1118         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1119                 if (!request_region(pci_resource_start(pdev, bar),
1120                             pci_resource_len(pdev, bar), res_name))
1121                         goto err_out;
1122         }
1123         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1124                 if (!request_mem_region(pci_resource_start(pdev, bar),
1125                                         pci_resource_len(pdev, bar), res_name))
1126                         goto err_out;
1127         }
1128
1129         dr = find_pci_dr(pdev);
1130         if (dr)
1131                 dr->region_mask |= 1 << bar;
1132
1133         return 0;
1134
1135 err_out:
1136         printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%llx@%llx "
1137                 "for device %s\n",
1138                 pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
1139                 bar + 1, /* PCI BAR # */
1140                 (unsigned long long)pci_resource_len(pdev, bar),
1141                 (unsigned long long)pci_resource_start(pdev, bar),
1142                 pci_name(pdev));
1143         return -EBUSY;
1144 }
1145
1146 /**
1147  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1148  * @pdev: PCI device whose resources were previously reserved
1149  * @bars: Bitmask of BARs to be released
1150  *
1151  * Release selected PCI I/O and memory resources previously reserved.
1152  * Call this function only after all use of the PCI regions has ceased.
1153  */
1154 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1155 {
1156         int i;
1157
1158         for (i = 0; i < 6; i++)
1159                 if (bars & (1 << i))
1160                         pci_release_region(pdev, i);
1161 }
1162
1163 /**
1164  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1165  * @pdev: PCI device whose resources are to be reserved
1166  * @bars: Bitmask of BARs to be requested
1167  * @res_name: Name to be associated with resource
1168  */
1169 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1170                                  const char *res_name)
1171 {
1172         int i;
1173
1174         for (i = 0; i < 6; i++)
1175                 if (bars & (1 << i))
1176                         if(pci_request_region(pdev, i, res_name))
1177                                 goto err_out;
1178         return 0;
1179
1180 err_out:
1181         while(--i >= 0)
1182                 if (bars & (1 << i))
1183                         pci_release_region(pdev, i);
1184
1185         return -EBUSY;
1186 }
1187
1188 /**
1189  *      pci_release_regions - Release reserved PCI I/O and memory resources
1190  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1191  *
1192  *      Releases all PCI I/O and memory resources previously reserved by a
1193  *      successful call to pci_request_regions.  Call this function only
1194  *      after all use of the PCI regions has ceased.
1195  */
1196
1197 void pci_release_regions(struct pci_dev *pdev)
1198 {
1199         pci_release_selected_regions(pdev, (1 << 6) - 1);
1200 }
1201
1202 /**
1203  *      pci_request_regions - Reserved PCI I/O and memory resources
1204  *      @pdev: PCI device whose resources are to be reserved
1205  *      @res_name: Name to be associated with resource.
1206  *
1207  *      Mark all PCI regions associated with PCI device @pdev as
1208  *      being reserved by owner @res_name.  Do not access any
1209  *      address inside the PCI regions unless this call returns
1210  *      successfully.
1211  *
1212  *      Returns 0 on success, or %EBUSY on error.  A warning
1213  *      message is also printed on failure.
1214  */
1215 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1216 {
1217         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1218 }
1219
1220 /**
1221  * pci_set_master - enables bus-mastering for device dev
1222  * @dev: the PCI device to enable
1223  *
1224  * Enables bus-mastering on the device and calls pcibios_set_master()
1225  * to do the needed arch specific settings.
1226  */
1227 void
1228 pci_set_master(struct pci_dev *dev)
1229 {
1230         u16 cmd;
1231
1232         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1233         if (! (cmd & PCI_COMMAND_MASTER)) {
1234                 pr_debug("PCI: Enabling bus mastering for device %s\n", pci_name(dev));
1235                 cmd |= PCI_COMMAND_MASTER;
1236                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1237         }
1238         dev->is_busmaster = 1;
1239         pcibios_set_master(dev);
1240 }
1241
1242 #ifdef PCI_DISABLE_MWI
1243 int pci_set_mwi(struct pci_dev *dev)
1244 {
1245         return 0;
1246 }
1247
1248 int pci_try_set_mwi(struct pci_dev *dev)
1249 {
1250         return 0;
1251 }
1252
1253 void pci_clear_mwi(struct pci_dev *dev)
1254 {
1255 }
1256
1257 #else
1258
1259 #ifndef PCI_CACHE_LINE_BYTES
1260 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
1261 #endif
1262
1263 /* This can be overridden by arch code. */
1264 /* Don't forget this is measured in 32-bit words, not bytes */
1265 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
1266
1267 /**
1268  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1269  * @dev: the PCI device for which MWI is to be enabled
1270  *
1271  * Helper function for pci_set_mwi.
1272  * Originally copied from drivers/net/acenic.c.
1273  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1274  *
1275  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1276  */
1277 static int
1278 pci_set_cacheline_size(struct pci_dev *dev)
1279 {
1280         u8 cacheline_size;
1281
1282         if (!pci_cache_line_size)
1283                 return -EINVAL;         /* The system doesn't support MWI. */
1284
1285         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1286            equal to or multiple of the right value. */
1287         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1288         if (cacheline_size >= pci_cache_line_size &&
1289             (cacheline_size % pci_cache_line_size) == 0)
1290                 return 0;
1291
1292         /* Write the correct value. */
1293         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1294         /* Read it back. */
1295         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1296         if (cacheline_size == pci_cache_line_size)
1297                 return 0;
1298
1299         printk(KERN_DEBUG "PCI: cache line size of %d is not supported "
1300                "by device %s\n", pci_cache_line_size << 2, pci_name(dev));
1301
1302         return -EINVAL;
1303 }
1304
1305 /**
1306  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1307  * @dev: the PCI device for which MWI is enabled
1308  *
1309  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1310  *
1311  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1312  */
1313 int
1314 pci_set_mwi(struct pci_dev *dev)
1315 {
1316         int rc;
1317         u16 cmd;
1318
1319         rc = pci_set_cacheline_size(dev);
1320         if (rc)
1321                 return rc;
1322
1323         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1324         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1325                 pr_debug("PCI: Enabling Mem-Wr-Inval for device %s\n",
1326                         pci_name(dev));
1327                 cmd |= PCI_COMMAND_INVALIDATE;
1328                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1329         }
1330
1331         return 0;
1332 }
1333
1334 /**
1335  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
1336  * @dev: the PCI device for which MWI is enabled
1337  *
1338  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1339  * Callers are not required to check the return value.
1340  *
1341  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1342  */
1343 int pci_try_set_mwi(struct pci_dev *dev)
1344 {
1345         int rc = pci_set_mwi(dev);
1346         return rc;
1347 }
1348
1349 /**
1350  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1351  * @dev: the PCI device to disable
1352  *
1353  * Disables PCI Memory-Write-Invalidate transaction on the device
1354  */
1355 void
1356 pci_clear_mwi(struct pci_dev *dev)
1357 {
1358         u16 cmd;
1359
1360         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1361         if (cmd & PCI_COMMAND_INVALIDATE) {
1362                 cmd &= ~PCI_COMMAND_INVALIDATE;
1363                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1364         }
1365 }
1366 #endif /* ! PCI_DISABLE_MWI */
1367
1368 /**
1369  * pci_intx - enables/disables PCI INTx for device dev
1370  * @pdev: the PCI device to operate on
1371  * @enable: boolean: whether to enable or disable PCI INTx
1372  *
1373  * Enables/disables PCI INTx for device dev
1374  */
1375 void
1376 pci_intx(struct pci_dev *pdev, int enable)
1377 {
1378         u16 pci_command, new;
1379
1380         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1381
1382         if (enable) {
1383                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1384         } else {
1385                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1386         }
1387
1388         if (new != pci_command) {
1389                 struct pci_devres *dr;
1390
1391                 pci_write_config_word(pdev, PCI_COMMAND, new);
1392
1393                 dr = find_pci_dr(pdev);
1394                 if (dr && !dr->restore_intx) {
1395                         dr->restore_intx = 1;
1396                         dr->orig_intx = !enable;
1397                 }
1398         }
1399 }
1400
1401 /**
1402  * pci_msi_off - disables any msi or msix capabilities
1403  * @dev: the PCI device to operate on
1404  *
1405  * If you want to use msi see pci_enable_msi and friends.
1406  * This is a lower level primitive that allows us to disable
1407  * msi operation at the device level.
1408  */
1409 void pci_msi_off(struct pci_dev *dev)
1410 {
1411         int pos;
1412         u16 control;
1413
1414         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
1415         if (pos) {
1416                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
1417                 control &= ~PCI_MSI_FLAGS_ENABLE;
1418                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
1419         }
1420         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
1421         if (pos) {
1422                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
1423                 control &= ~PCI_MSIX_FLAGS_ENABLE;
1424                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
1425         }
1426 }
1427
1428 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
1429 /*
1430  * These can be overridden by arch-specific implementations
1431  */
1432 int
1433 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
1434 {
1435         if (!pci_dma_supported(dev, mask))
1436                 return -EIO;
1437
1438         dev->dma_mask = mask;
1439
1440         return 0;
1441 }
1442
1443 int
1444 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
1445 {
1446         if (!pci_dma_supported(dev, mask))
1447                 return -EIO;
1448
1449         dev->dev.coherent_dma_mask = mask;
1450
1451         return 0;
1452 }
1453 #endif
1454
1455 #ifndef HAVE_ARCH_PCI_SET_DMA_MAX_SEGMENT_SIZE
1456 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
1457 {
1458         return dma_set_max_seg_size(&dev->dev, size);
1459 }
1460 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
1461 #endif
1462
1463 #ifndef HAVE_ARCH_PCI_SET_DMA_SEGMENT_BOUNDARY
1464 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
1465 {
1466         return dma_set_seg_boundary(&dev->dev, mask);
1467 }
1468 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
1469 #endif
1470
1471 /**
1472  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
1473  * @dev: PCI device to query
1474  *
1475  * Returns mmrbc: maximum designed memory read count in bytes
1476  *    or appropriate error value.
1477  */
1478 int pcix_get_max_mmrbc(struct pci_dev *dev)
1479 {
1480         int err, cap;
1481         u32 stat;
1482
1483         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1484         if (!cap)
1485                 return -EINVAL;
1486
1487         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
1488         if (err)
1489                 return -EINVAL;
1490
1491         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
1492 }
1493 EXPORT_SYMBOL(pcix_get_max_mmrbc);
1494
1495 /**
1496  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
1497  * @dev: PCI device to query
1498  *
1499  * Returns mmrbc: maximum memory read count in bytes
1500  *    or appropriate error value.
1501  */
1502 int pcix_get_mmrbc(struct pci_dev *dev)
1503 {
1504         int ret, cap;
1505         u32 cmd;
1506
1507         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1508         if (!cap)
1509                 return -EINVAL;
1510
1511         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
1512         if (!ret)
1513                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
1514
1515         return ret;
1516 }
1517 EXPORT_SYMBOL(pcix_get_mmrbc);
1518
1519 /**
1520  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
1521  * @dev: PCI device to query
1522  * @mmrbc: maximum memory read count in bytes
1523  *    valid values are 512, 1024, 2048, 4096
1524  *
1525  * If possible sets maximum memory read byte count, some bridges have erratas
1526  * that prevent this.
1527  */
1528 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
1529 {
1530         int cap, err = -EINVAL;
1531         u32 stat, cmd, v, o;
1532
1533         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
1534                 goto out;
1535
1536         v = ffs(mmrbc) - 10;
1537
1538         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
1539         if (!cap)
1540                 goto out;
1541
1542         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
1543         if (err)
1544                 goto out;
1545
1546         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
1547                 return -E2BIG;
1548
1549         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
1550         if (err)
1551                 goto out;
1552
1553         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
1554         if (o != v) {
1555                 if (v > o && dev->bus &&
1556                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
1557                         return -EIO;
1558
1559                 cmd &= ~PCI_X_CMD_MAX_READ;
1560                 cmd |= v << 2;
1561                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
1562         }
1563 out:
1564         return err;
1565 }
1566 EXPORT_SYMBOL(pcix_set_mmrbc);
1567
1568 /**
1569  * pcie_get_readrq - get PCI Express read request size
1570  * @dev: PCI device to query
1571  *
1572  * Returns maximum memory read request in bytes
1573  *    or appropriate error value.
1574  */
1575 int pcie_get_readrq(struct pci_dev *dev)
1576 {
1577         int ret, cap;
1578         u16 ctl;
1579
1580         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
1581         if (!cap)
1582                 return -EINVAL;
1583
1584         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
1585         if (!ret)
1586         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
1587
1588         return ret;
1589 }
1590 EXPORT_SYMBOL(pcie_get_readrq);
1591
1592 /**
1593  * pcie_set_readrq - set PCI Express maximum memory read request
1594  * @dev: PCI device to query
1595  * @rq: maximum memory read count in bytes
1596  *    valid values are 128, 256, 512, 1024, 2048, 4096
1597  *
1598  * If possible sets maximum read byte count
1599  */
1600 int pcie_set_readrq(struct pci_dev *dev, int rq)
1601 {
1602         int cap, err = -EINVAL;
1603         u16 ctl, v;
1604
1605         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
1606                 goto out;
1607
1608         v = (ffs(rq) - 8) << 12;
1609
1610         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
1611         if (!cap)
1612                 goto out;
1613
1614         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
1615         if (err)
1616                 goto out;
1617
1618         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
1619                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
1620                 ctl |= v;
1621                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
1622         }
1623
1624 out:
1625         return err;
1626 }
1627 EXPORT_SYMBOL(pcie_set_readrq);
1628
1629 /**
1630  * pci_select_bars - Make BAR mask from the type of resource
1631  * @dev: the PCI device for which BAR mask is made
1632  * @flags: resource type mask to be selected
1633  *
1634  * This helper routine makes bar mask from the type of resource.
1635  */
1636 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
1637 {
1638         int i, bars = 0;
1639         for (i = 0; i < PCI_NUM_RESOURCES; i++)
1640                 if (pci_resource_flags(dev, i) & flags)
1641                         bars |= (1 << i);
1642         return bars;
1643 }
1644
1645 static void __devinit pci_no_domains(void)
1646 {
1647 #ifdef CONFIG_PCI_DOMAINS
1648         pci_domains_supported = 0;
1649 #endif
1650 }
1651
1652 static int __devinit pci_init(void)
1653 {
1654         struct pci_dev *dev = NULL;
1655
1656         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1657                 pci_fixup_device(pci_fixup_final, dev);
1658         }
1659         return 0;
1660 }
1661
1662 static int __devinit pci_setup(char *str)
1663 {
1664         while (str) {
1665                 char *k = strchr(str, ',');
1666                 if (k)
1667                         *k++ = 0;
1668                 if (*str && (str = pcibios_setup(str)) && *str) {
1669                         if (!strcmp(str, "nomsi")) {
1670                                 pci_no_msi();
1671                         } else if (!strcmp(str, "noaer")) {
1672                                 pci_no_aer();
1673                         } else if (!strcmp(str, "nodomains")) {
1674                                 pci_no_domains();
1675                         } else if (!strncmp(str, "cbiosize=", 9)) {
1676                                 pci_cardbus_io_size = memparse(str + 9, &str);
1677                         } else if (!strncmp(str, "cbmemsize=", 10)) {
1678                                 pci_cardbus_mem_size = memparse(str + 10, &str);
1679                         } else {
1680                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
1681                                                 str);
1682                         }
1683                 }
1684                 str = k;
1685         }
1686         return 0;
1687 }
1688 early_param("pci", pci_setup);
1689
1690 device_initcall(pci_init);
1691
1692 EXPORT_SYMBOL(pci_reenable_device);
1693 EXPORT_SYMBOL(pci_enable_device_io);
1694 EXPORT_SYMBOL(pci_enable_device_mem);
1695 EXPORT_SYMBOL(pci_enable_device);
1696 EXPORT_SYMBOL(pcim_enable_device);
1697 EXPORT_SYMBOL(pcim_pin_device);
1698 EXPORT_SYMBOL(pci_disable_device);
1699 EXPORT_SYMBOL(pci_find_capability);
1700 EXPORT_SYMBOL(pci_bus_find_capability);
1701 EXPORT_SYMBOL(pci_release_regions);
1702 EXPORT_SYMBOL(pci_request_regions);
1703 EXPORT_SYMBOL(pci_release_region);
1704 EXPORT_SYMBOL(pci_request_region);
1705 EXPORT_SYMBOL(pci_release_selected_regions);
1706 EXPORT_SYMBOL(pci_request_selected_regions);
1707 EXPORT_SYMBOL(pci_set_master);
1708 EXPORT_SYMBOL(pci_set_mwi);
1709 EXPORT_SYMBOL(pci_try_set_mwi);
1710 EXPORT_SYMBOL(pci_clear_mwi);
1711 EXPORT_SYMBOL_GPL(pci_intx);
1712 EXPORT_SYMBOL(pci_set_dma_mask);
1713 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
1714 EXPORT_SYMBOL(pci_assign_resource);
1715 EXPORT_SYMBOL(pci_find_parent_resource);
1716 EXPORT_SYMBOL(pci_select_bars);
1717
1718 EXPORT_SYMBOL(pci_set_power_state);
1719 EXPORT_SYMBOL(pci_save_state);
1720 EXPORT_SYMBOL(pci_restore_state);
1721 EXPORT_SYMBOL(pci_enable_wake);
1722 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
1723