]> www.pilppa.org Git - linux-2.6-omap-h63xx.git/blob - drivers/pci/pci.c
c12f6c7906980fba382d4b42fcc9d02305248c18
[linux-2.6-omap-h63xx.git] / drivers / pci / pci.c
1 /*
2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
3  *
4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
5  *      David Mosberger-Tang
6  *
7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
8  */
9
10 #include <linux/kernel.h>
11 #include <linux/delay.h>
12 #include <linux/init.h>
13 #include <linux/pci.h>
14 #include <linux/pm.h>
15 #include <linux/module.h>
16 #include <linux/spinlock.h>
17 #include <linux/string.h>
18 #include <linux/log2.h>
19 #include <linux/pci-aspm.h>
20 #include <linux/pm_wakeup.h>
21 #include <linux/interrupt.h>
22 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
23 #include "pci.h"
24
25 unsigned int pci_pm_d3_delay = 10;
26
27 #ifdef CONFIG_PCI_DOMAINS
28 int pci_domains_supported = 1;
29 #endif
30
31 #define DEFAULT_CARDBUS_IO_SIZE         (256)
32 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
33 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
34 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
35 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
36
37 /**
38  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
39  * @bus: pointer to PCI bus structure to search
40  *
41  * Given a PCI bus, returns the highest PCI bus number present in the set
42  * including the given PCI bus and its list of child PCI buses.
43  */
44 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
45 {
46         struct list_head *tmp;
47         unsigned char max, n;
48
49         max = bus->subordinate;
50         list_for_each(tmp, &bus->children) {
51                 n = pci_bus_max_busnr(pci_bus_b(tmp));
52                 if(n > max)
53                         max = n;
54         }
55         return max;
56 }
57 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
58
59 #ifdef CONFIG_HAS_IOMEM
60 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
61 {
62         /*
63          * Make sure the BAR is actually a memory resource, not an IO resource
64          */
65         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
66                 WARN_ON(1);
67                 return NULL;
68         }
69         return ioremap_nocache(pci_resource_start(pdev, bar),
70                                      pci_resource_len(pdev, bar));
71 }
72 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
73 #endif
74
75 #if 0
76 /**
77  * pci_max_busnr - returns maximum PCI bus number
78  *
79  * Returns the highest PCI bus number present in the system global list of
80  * PCI buses.
81  */
82 unsigned char __devinit
83 pci_max_busnr(void)
84 {
85         struct pci_bus *bus = NULL;
86         unsigned char max, n;
87
88         max = 0;
89         while ((bus = pci_find_next_bus(bus)) != NULL) {
90                 n = pci_bus_max_busnr(bus);
91                 if(n > max)
92                         max = n;
93         }
94         return max;
95 }
96
97 #endif  /*  0  */
98
99 #define PCI_FIND_CAP_TTL        48
100
101 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
102                                    u8 pos, int cap, int *ttl)
103 {
104         u8 id;
105
106         while ((*ttl)--) {
107                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
108                 if (pos < 0x40)
109                         break;
110                 pos &= ~3;
111                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
112                                          &id);
113                 if (id == 0xff)
114                         break;
115                 if (id == cap)
116                         return pos;
117                 pos += PCI_CAP_LIST_NEXT;
118         }
119         return 0;
120 }
121
122 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
123                                u8 pos, int cap)
124 {
125         int ttl = PCI_FIND_CAP_TTL;
126
127         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
128 }
129
130 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
131 {
132         return __pci_find_next_cap(dev->bus, dev->devfn,
133                                    pos + PCI_CAP_LIST_NEXT, cap);
134 }
135 EXPORT_SYMBOL_GPL(pci_find_next_capability);
136
137 static int __pci_bus_find_cap_start(struct pci_bus *bus,
138                                     unsigned int devfn, u8 hdr_type)
139 {
140         u16 status;
141
142         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
143         if (!(status & PCI_STATUS_CAP_LIST))
144                 return 0;
145
146         switch (hdr_type) {
147         case PCI_HEADER_TYPE_NORMAL:
148         case PCI_HEADER_TYPE_BRIDGE:
149                 return PCI_CAPABILITY_LIST;
150         case PCI_HEADER_TYPE_CARDBUS:
151                 return PCI_CB_CAPABILITY_LIST;
152         default:
153                 return 0;
154         }
155
156         return 0;
157 }
158
159 /**
160  * pci_find_capability - query for devices' capabilities 
161  * @dev: PCI device to query
162  * @cap: capability code
163  *
164  * Tell if a device supports a given PCI capability.
165  * Returns the address of the requested capability structure within the
166  * device's PCI configuration space or 0 in case the device does not
167  * support it.  Possible values for @cap:
168  *
169  *  %PCI_CAP_ID_PM           Power Management 
170  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
171  *  %PCI_CAP_ID_VPD          Vital Product Data 
172  *  %PCI_CAP_ID_SLOTID       Slot Identification 
173  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
174  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
175  *  %PCI_CAP_ID_PCIX         PCI-X
176  *  %PCI_CAP_ID_EXP          PCI Express
177  */
178 int pci_find_capability(struct pci_dev *dev, int cap)
179 {
180         int pos;
181
182         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
183         if (pos)
184                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
185
186         return pos;
187 }
188
189 /**
190  * pci_bus_find_capability - query for devices' capabilities 
191  * @bus:   the PCI bus to query
192  * @devfn: PCI device to query
193  * @cap:   capability code
194  *
195  * Like pci_find_capability() but works for pci devices that do not have a
196  * pci_dev structure set up yet. 
197  *
198  * Returns the address of the requested capability structure within the
199  * device's PCI configuration space or 0 in case the device does not
200  * support it.
201  */
202 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
203 {
204         int pos;
205         u8 hdr_type;
206
207         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
208
209         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
210         if (pos)
211                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
212
213         return pos;
214 }
215
216 /**
217  * pci_find_ext_capability - Find an extended capability
218  * @dev: PCI device to query
219  * @cap: capability code
220  *
221  * Returns the address of the requested extended capability structure
222  * within the device's PCI configuration space or 0 if the device does
223  * not support it.  Possible values for @cap:
224  *
225  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
226  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
227  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
228  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
229  */
230 int pci_find_ext_capability(struct pci_dev *dev, int cap)
231 {
232         u32 header;
233         int ttl;
234         int pos = PCI_CFG_SPACE_SIZE;
235
236         /* minimum 8 bytes per capability */
237         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
238
239         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
240                 return 0;
241
242         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
243                 return 0;
244
245         /*
246          * If we have no capabilities, this is indicated by cap ID,
247          * cap version and next pointer all being 0.
248          */
249         if (header == 0)
250                 return 0;
251
252         while (ttl-- > 0) {
253                 if (PCI_EXT_CAP_ID(header) == cap)
254                         return pos;
255
256                 pos = PCI_EXT_CAP_NEXT(header);
257                 if (pos < PCI_CFG_SPACE_SIZE)
258                         break;
259
260                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
261                         break;
262         }
263
264         return 0;
265 }
266 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
267
268 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
269 {
270         int rc, ttl = PCI_FIND_CAP_TTL;
271         u8 cap, mask;
272
273         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
274                 mask = HT_3BIT_CAP_MASK;
275         else
276                 mask = HT_5BIT_CAP_MASK;
277
278         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
279                                       PCI_CAP_ID_HT, &ttl);
280         while (pos) {
281                 rc = pci_read_config_byte(dev, pos + 3, &cap);
282                 if (rc != PCIBIOS_SUCCESSFUL)
283                         return 0;
284
285                 if ((cap & mask) == ht_cap)
286                         return pos;
287
288                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
289                                               pos + PCI_CAP_LIST_NEXT,
290                                               PCI_CAP_ID_HT, &ttl);
291         }
292
293         return 0;
294 }
295 /**
296  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
297  * @dev: PCI device to query
298  * @pos: Position from which to continue searching
299  * @ht_cap: Hypertransport capability code
300  *
301  * To be used in conjunction with pci_find_ht_capability() to search for
302  * all capabilities matching @ht_cap. @pos should always be a value returned
303  * from pci_find_ht_capability().
304  *
305  * NB. To be 100% safe against broken PCI devices, the caller should take
306  * steps to avoid an infinite loop.
307  */
308 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
309 {
310         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
311 }
312 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
313
314 /**
315  * pci_find_ht_capability - query a device's Hypertransport capabilities
316  * @dev: PCI device to query
317  * @ht_cap: Hypertransport capability code
318  *
319  * Tell if a device supports a given Hypertransport capability.
320  * Returns an address within the device's PCI configuration space
321  * or 0 in case the device does not support the request capability.
322  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
323  * which has a Hypertransport capability matching @ht_cap.
324  */
325 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
326 {
327         int pos;
328
329         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
330         if (pos)
331                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
332
333         return pos;
334 }
335 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
336
337 /**
338  * pci_find_parent_resource - return resource region of parent bus of given region
339  * @dev: PCI device structure contains resources to be searched
340  * @res: child resource record for which parent is sought
341  *
342  *  For given resource region of given device, return the resource
343  *  region of parent bus the given region is contained in or where
344  *  it should be allocated from.
345  */
346 struct resource *
347 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
348 {
349         const struct pci_bus *bus = dev->bus;
350         int i;
351         struct resource *best = NULL;
352
353         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
354                 struct resource *r = bus->resource[i];
355                 if (!r)
356                         continue;
357                 if (res->start && !(res->start >= r->start && res->end <= r->end))
358                         continue;       /* Not contained */
359                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
360                         continue;       /* Wrong type */
361                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
362                         return r;       /* Exact match */
363                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
364                         best = r;       /* Approximating prefetchable by non-prefetchable */
365         }
366         return best;
367 }
368
369 /**
370  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
371  * @dev: PCI device to have its BARs restored
372  *
373  * Restore the BAR values for a given device, so as to make it
374  * accessible by its driver.
375  */
376 static void
377 pci_restore_bars(struct pci_dev *dev)
378 {
379         int i;
380
381         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
382                 pci_update_resource(dev, i);
383 }
384
385 static struct pci_platform_pm_ops *pci_platform_pm;
386
387 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
388 {
389         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
390             || !ops->sleep_wake || !ops->can_wakeup)
391                 return -EINVAL;
392         pci_platform_pm = ops;
393         return 0;
394 }
395
396 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
397 {
398         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
399 }
400
401 static inline int platform_pci_set_power_state(struct pci_dev *dev,
402                                                 pci_power_t t)
403 {
404         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
405 }
406
407 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
408 {
409         return pci_platform_pm ?
410                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
411 }
412
413 static inline bool platform_pci_can_wakeup(struct pci_dev *dev)
414 {
415         return pci_platform_pm ? pci_platform_pm->can_wakeup(dev) : false;
416 }
417
418 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
419 {
420         return pci_platform_pm ?
421                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
422 }
423
424 /**
425  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
426  *                           given PCI device
427  * @dev: PCI device to handle.
428  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
429  *
430  * RETURN VALUE:
431  * -EINVAL if the requested state is invalid.
432  * -EIO if device does not support PCI PM or its PM capabilities register has a
433  * wrong version, or device doesn't support the requested state.
434  * 0 if device already is in the requested state.
435  * 0 if device's power state has been successfully changed.
436  */
437 static int
438 pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
439 {
440         u16 pmcsr;
441         bool need_restore = false;
442
443         if (!dev->pm_cap)
444                 return -EIO;
445
446         if (state < PCI_D0 || state > PCI_D3hot)
447                 return -EINVAL;
448
449         /* Validate current state:
450          * Can enter D0 from any state, but if we can only go deeper 
451          * to sleep if we're already in a low power state
452          */
453         if (dev->current_state == state) {
454                 /* we're already there */
455                 return 0;
456         } else if (state != PCI_D0 && dev->current_state <= PCI_D3cold
457             && dev->current_state > state) {
458                 dev_err(&dev->dev, "invalid power transition "
459                         "(from state %d to %d)\n", dev->current_state, state);
460                 return -EINVAL;
461         }
462
463         /* check if this device supports the desired state */
464         if ((state == PCI_D1 && !dev->d1_support)
465            || (state == PCI_D2 && !dev->d2_support))
466                 return -EIO;
467
468         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
469
470         /* If we're (effectively) in D3, force entire word to 0.
471          * This doesn't affect PME_Status, disables PME_En, and
472          * sets PowerState to 0.
473          */
474         switch (dev->current_state) {
475         case PCI_D0:
476         case PCI_D1:
477         case PCI_D2:
478                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
479                 pmcsr |= state;
480                 break;
481         case PCI_UNKNOWN: /* Boot-up */
482                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
483                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
484                         need_restore = true;
485                 /* Fall-through: force to D0 */
486         default:
487                 pmcsr = 0;
488                 break;
489         }
490
491         /* enter specified state */
492         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
493
494         /* Mandatory power management transition delays */
495         /* see PCI PM 1.1 5.6.1 table 18 */
496         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
497                 msleep(pci_pm_d3_delay);
498         else if (state == PCI_D2 || dev->current_state == PCI_D2)
499                 udelay(200);
500
501         dev->current_state = state;
502
503         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
504          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
505          * from D3hot to D0 _may_ perform an internal reset, thereby
506          * going to "D0 Uninitialized" rather than "D0 Initialized".
507          * For example, at least some versions of the 3c905B and the
508          * 3c556B exhibit this behaviour.
509          *
510          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
511          * devices in a D3hot state at boot.  Consequently, we need to
512          * restore at least the BARs so that the device will be
513          * accessible to its driver.
514          */
515         if (need_restore)
516                 pci_restore_bars(dev);
517
518         if (dev->bus->self)
519                 pcie_aspm_pm_state_change(dev->bus->self);
520
521         return 0;
522 }
523
524 /**
525  * pci_update_current_state - Read PCI power state of given device from its
526  *                            PCI PM registers and cache it
527  * @dev: PCI device to handle.
528  * @state: State to cache in case the device doesn't have the PM capability
529  */
530 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
531 {
532         if (dev->pm_cap) {
533                 u16 pmcsr;
534
535                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
536                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
537         } else {
538                 dev->current_state = state;
539         }
540 }
541
542 /**
543  * pci_set_power_state - Set the power state of a PCI device
544  * @dev: PCI device to handle.
545  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
546  *
547  * Transition a device to a new power state, using the platform formware and/or
548  * the device's PCI PM registers.
549  *
550  * RETURN VALUE:
551  * -EINVAL if the requested state is invalid.
552  * -EIO if device does not support PCI PM or its PM capabilities register has a
553  * wrong version, or device doesn't support the requested state.
554  * 0 if device already is in the requested state.
555  * 0 if device's power state has been successfully changed.
556  */
557 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
558 {
559         int error;
560
561         /* bound the state we're entering */
562         if (state > PCI_D3hot)
563                 state = PCI_D3hot;
564         else if (state < PCI_D0)
565                 state = PCI_D0;
566         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
567                 /*
568                  * If the device or the parent bridge do not support PCI PM,
569                  * ignore the request if we're doing anything other than putting
570                  * it into D0 (which would only happen on boot).
571                  */
572                 return 0;
573
574         if (state == PCI_D0 && platform_pci_power_manageable(dev)) {
575                 /*
576                  * Allow the platform to change the state, for example via ACPI
577                  * _PR0, _PS0 and some such, but do not trust it.
578                  */
579                 int ret = platform_pci_set_power_state(dev, PCI_D0);
580                 if (!ret)
581                         pci_update_current_state(dev, PCI_D0);
582         }
583         /* This device is quirked not to be put into D3, so
584            don't put it in D3 */
585         if (state == PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
586                 return 0;
587
588         error = pci_raw_set_power_state(dev, state);
589
590         if (state > PCI_D0 && platform_pci_power_manageable(dev)) {
591                 /* Allow the platform to finalize the transition */
592                 int ret = platform_pci_set_power_state(dev, state);
593                 if (!ret) {
594                         pci_update_current_state(dev, state);
595                         error = 0;
596                 }
597         }
598
599         return error;
600 }
601
602 /**
603  * pci_choose_state - Choose the power state of a PCI device
604  * @dev: PCI device to be suspended
605  * @state: target sleep state for the whole system. This is the value
606  *      that is passed to suspend() function.
607  *
608  * Returns PCI power state suitable for given device and given system
609  * message.
610  */
611
612 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
613 {
614         pci_power_t ret;
615
616         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
617                 return PCI_D0;
618
619         ret = platform_pci_choose_state(dev);
620         if (ret != PCI_POWER_ERROR)
621                 return ret;
622
623         switch (state.event) {
624         case PM_EVENT_ON:
625                 return PCI_D0;
626         case PM_EVENT_FREEZE:
627         case PM_EVENT_PRETHAW:
628                 /* REVISIT both freeze and pre-thaw "should" use D0 */
629         case PM_EVENT_SUSPEND:
630         case PM_EVENT_HIBERNATE:
631                 return PCI_D3hot;
632         default:
633                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
634                          state.event);
635                 BUG();
636         }
637         return PCI_D0;
638 }
639
640 EXPORT_SYMBOL(pci_choose_state);
641
642 static int pci_save_pcie_state(struct pci_dev *dev)
643 {
644         int pos, i = 0;
645         struct pci_cap_saved_state *save_state;
646         u16 *cap;
647
648         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
649         if (pos <= 0)
650                 return 0;
651
652         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
653         if (!save_state) {
654                 dev_err(&dev->dev, "buffer not found in %s\n", __FUNCTION__);
655                 return -ENOMEM;
656         }
657         cap = (u16 *)&save_state->data[0];
658
659         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
660         pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
661         pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
662         pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
663
664         return 0;
665 }
666
667 static void pci_restore_pcie_state(struct pci_dev *dev)
668 {
669         int i = 0, pos;
670         struct pci_cap_saved_state *save_state;
671         u16 *cap;
672
673         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
674         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
675         if (!save_state || pos <= 0)
676                 return;
677         cap = (u16 *)&save_state->data[0];
678
679         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
680         pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
681         pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
682         pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
683 }
684
685
686 static int pci_save_pcix_state(struct pci_dev *dev)
687 {
688         int pos;
689         struct pci_cap_saved_state *save_state;
690
691         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
692         if (pos <= 0)
693                 return 0;
694
695         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
696         if (!save_state) {
697                 dev_err(&dev->dev, "buffer not found in %s\n", __FUNCTION__);
698                 return -ENOMEM;
699         }
700
701         pci_read_config_word(dev, pos + PCI_X_CMD, (u16 *)save_state->data);
702
703         return 0;
704 }
705
706 static void pci_restore_pcix_state(struct pci_dev *dev)
707 {
708         int i = 0, pos;
709         struct pci_cap_saved_state *save_state;
710         u16 *cap;
711
712         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
713         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
714         if (!save_state || pos <= 0)
715                 return;
716         cap = (u16 *)&save_state->data[0];
717
718         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
719 }
720
721
722 /**
723  * pci_save_state - save the PCI configuration space of a device before suspending
724  * @dev: - PCI device that we're dealing with
725  */
726 int
727 pci_save_state(struct pci_dev *dev)
728 {
729         int i;
730         /* XXX: 100% dword access ok here? */
731         for (i = 0; i < 16; i++)
732                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
733         if ((i = pci_save_pcie_state(dev)) != 0)
734                 return i;
735         if ((i = pci_save_pcix_state(dev)) != 0)
736                 return i;
737         return 0;
738 }
739
740 /** 
741  * pci_restore_state - Restore the saved state of a PCI device
742  * @dev: - PCI device that we're dealing with
743  */
744 int 
745 pci_restore_state(struct pci_dev *dev)
746 {
747         int i;
748         u32 val;
749
750         /* PCI Express register must be restored first */
751         pci_restore_pcie_state(dev);
752
753         /*
754          * The Base Address register should be programmed before the command
755          * register(s)
756          */
757         for (i = 15; i >= 0; i--) {
758                 pci_read_config_dword(dev, i * 4, &val);
759                 if (val != dev->saved_config_space[i]) {
760                         dev_printk(KERN_DEBUG, &dev->dev, "restoring config "
761                                 "space at offset %#x (was %#x, writing %#x)\n",
762                                 i, val, (int)dev->saved_config_space[i]);
763                         pci_write_config_dword(dev,i * 4,
764                                 dev->saved_config_space[i]);
765                 }
766         }
767         pci_restore_pcix_state(dev);
768         pci_restore_msi_state(dev);
769
770         return 0;
771 }
772
773 static int do_pci_enable_device(struct pci_dev *dev, int bars)
774 {
775         int err;
776
777         err = pci_set_power_state(dev, PCI_D0);
778         if (err < 0 && err != -EIO)
779                 return err;
780         err = pcibios_enable_device(dev, bars);
781         if (err < 0)
782                 return err;
783         pci_fixup_device(pci_fixup_enable, dev);
784
785         return 0;
786 }
787
788 /**
789  * pci_reenable_device - Resume abandoned device
790  * @dev: PCI device to be resumed
791  *
792  *  Note this function is a backend of pci_default_resume and is not supposed
793  *  to be called by normal code, write proper resume handler and use it instead.
794  */
795 int pci_reenable_device(struct pci_dev *dev)
796 {
797         if (atomic_read(&dev->enable_cnt))
798                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
799         return 0;
800 }
801
802 static int __pci_enable_device_flags(struct pci_dev *dev,
803                                      resource_size_t flags)
804 {
805         int err;
806         int i, bars = 0;
807
808         if (atomic_add_return(1, &dev->enable_cnt) > 1)
809                 return 0;               /* already enabled */
810
811         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
812                 if (dev->resource[i].flags & flags)
813                         bars |= (1 << i);
814
815         err = do_pci_enable_device(dev, bars);
816         if (err < 0)
817                 atomic_dec(&dev->enable_cnt);
818         return err;
819 }
820
821 /**
822  * pci_enable_device_io - Initialize a device for use with IO space
823  * @dev: PCI device to be initialized
824  *
825  *  Initialize device before it's used by a driver. Ask low-level code
826  *  to enable I/O resources. Wake up the device if it was suspended.
827  *  Beware, this function can fail.
828  */
829 int pci_enable_device_io(struct pci_dev *dev)
830 {
831         return __pci_enable_device_flags(dev, IORESOURCE_IO);
832 }
833
834 /**
835  * pci_enable_device_mem - Initialize a device for use with Memory space
836  * @dev: PCI device to be initialized
837  *
838  *  Initialize device before it's used by a driver. Ask low-level code
839  *  to enable Memory resources. Wake up the device if it was suspended.
840  *  Beware, this function can fail.
841  */
842 int pci_enable_device_mem(struct pci_dev *dev)
843 {
844         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
845 }
846
847 /**
848  * pci_enable_device - Initialize device before it's used by a driver.
849  * @dev: PCI device to be initialized
850  *
851  *  Initialize device before it's used by a driver. Ask low-level code
852  *  to enable I/O and memory. Wake up the device if it was suspended.
853  *  Beware, this function can fail.
854  *
855  *  Note we don't actually enable the device many times if we call
856  *  this function repeatedly (we just increment the count).
857  */
858 int pci_enable_device(struct pci_dev *dev)
859 {
860         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
861 }
862
863 /*
864  * Managed PCI resources.  This manages device on/off, intx/msi/msix
865  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
866  * there's no need to track it separately.  pci_devres is initialized
867  * when a device is enabled using managed PCI device enable interface.
868  */
869 struct pci_devres {
870         unsigned int enabled:1;
871         unsigned int pinned:1;
872         unsigned int orig_intx:1;
873         unsigned int restore_intx:1;
874         u32 region_mask;
875 };
876
877 static void pcim_release(struct device *gendev, void *res)
878 {
879         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
880         struct pci_devres *this = res;
881         int i;
882
883         if (dev->msi_enabled)
884                 pci_disable_msi(dev);
885         if (dev->msix_enabled)
886                 pci_disable_msix(dev);
887
888         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
889                 if (this->region_mask & (1 << i))
890                         pci_release_region(dev, i);
891
892         if (this->restore_intx)
893                 pci_intx(dev, this->orig_intx);
894
895         if (this->enabled && !this->pinned)
896                 pci_disable_device(dev);
897 }
898
899 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
900 {
901         struct pci_devres *dr, *new_dr;
902
903         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
904         if (dr)
905                 return dr;
906
907         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
908         if (!new_dr)
909                 return NULL;
910         return devres_get(&pdev->dev, new_dr, NULL, NULL);
911 }
912
913 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
914 {
915         if (pci_is_managed(pdev))
916                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
917         return NULL;
918 }
919
920 /**
921  * pcim_enable_device - Managed pci_enable_device()
922  * @pdev: PCI device to be initialized
923  *
924  * Managed pci_enable_device().
925  */
926 int pcim_enable_device(struct pci_dev *pdev)
927 {
928         struct pci_devres *dr;
929         int rc;
930
931         dr = get_pci_dr(pdev);
932         if (unlikely(!dr))
933                 return -ENOMEM;
934         if (dr->enabled)
935                 return 0;
936
937         rc = pci_enable_device(pdev);
938         if (!rc) {
939                 pdev->is_managed = 1;
940                 dr->enabled = 1;
941         }
942         return rc;
943 }
944
945 /**
946  * pcim_pin_device - Pin managed PCI device
947  * @pdev: PCI device to pin
948  *
949  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
950  * driver detach.  @pdev must have been enabled with
951  * pcim_enable_device().
952  */
953 void pcim_pin_device(struct pci_dev *pdev)
954 {
955         struct pci_devres *dr;
956
957         dr = find_pci_dr(pdev);
958         WARN_ON(!dr || !dr->enabled);
959         if (dr)
960                 dr->pinned = 1;
961 }
962
963 /**
964  * pcibios_disable_device - disable arch specific PCI resources for device dev
965  * @dev: the PCI device to disable
966  *
967  * Disables architecture specific PCI resources for the device. This
968  * is the default implementation. Architecture implementations can
969  * override this.
970  */
971 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
972
973 static void do_pci_disable_device(struct pci_dev *dev)
974 {
975         u16 pci_command;
976
977         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
978         if (pci_command & PCI_COMMAND_MASTER) {
979                 pci_command &= ~PCI_COMMAND_MASTER;
980                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
981         }
982
983         pcibios_disable_device(dev);
984 }
985
986 /**
987  * pci_disable_enabled_device - Disable device without updating enable_cnt
988  * @dev: PCI device to disable
989  *
990  * NOTE: This function is a backend of PCI power management routines and is
991  * not supposed to be called drivers.
992  */
993 void pci_disable_enabled_device(struct pci_dev *dev)
994 {
995         if (atomic_read(&dev->enable_cnt))
996                 do_pci_disable_device(dev);
997 }
998
999 /**
1000  * pci_disable_device - Disable PCI device after use
1001  * @dev: PCI device to be disabled
1002  *
1003  * Signal to the system that the PCI device is not in use by the system
1004  * anymore.  This only involves disabling PCI bus-mastering, if active.
1005  *
1006  * Note we don't actually disable the device until all callers of
1007  * pci_device_enable() have called pci_device_disable().
1008  */
1009 void
1010 pci_disable_device(struct pci_dev *dev)
1011 {
1012         struct pci_devres *dr;
1013
1014         dr = find_pci_dr(dev);
1015         if (dr)
1016                 dr->enabled = 0;
1017
1018         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
1019                 return;
1020
1021         do_pci_disable_device(dev);
1022
1023         dev->is_busmaster = 0;
1024 }
1025
1026 /**
1027  * pcibios_set_pcie_reset_state - set reset state for device dev
1028  * @dev: the PCI-E device reset
1029  * @state: Reset state to enter into
1030  *
1031  *
1032  * Sets the PCI-E reset state for the device. This is the default
1033  * implementation. Architecture implementations can override this.
1034  */
1035 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
1036                                                         enum pcie_reset_state state)
1037 {
1038         return -EINVAL;
1039 }
1040
1041 /**
1042  * pci_set_pcie_reset_state - set reset state for device dev
1043  * @dev: the PCI-E device reset
1044  * @state: Reset state to enter into
1045  *
1046  *
1047  * Sets the PCI reset state for the device.
1048  */
1049 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1050 {
1051         return pcibios_set_pcie_reset_state(dev, state);
1052 }
1053
1054 /**
1055  * pci_pme_capable - check the capability of PCI device to generate PME#
1056  * @dev: PCI device to handle.
1057  * @state: PCI state from which device will issue PME#.
1058  */
1059 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1060 {
1061         if (!dev->pm_cap)
1062                 return false;
1063
1064         return !!(dev->pme_support & (1 << state));
1065 }
1066
1067 /**
1068  * pci_pme_active - enable or disable PCI device's PME# function
1069  * @dev: PCI device to handle.
1070  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1071  *
1072  * The caller must verify that the device is capable of generating PME# before
1073  * calling this function with @enable equal to 'true'.
1074  */
1075 void pci_pme_active(struct pci_dev *dev, bool enable)
1076 {
1077         u16 pmcsr;
1078
1079         if (!dev->pm_cap)
1080                 return;
1081
1082         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1083         /* Clear PME_Status by writing 1 to it and enable PME# */
1084         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1085         if (!enable)
1086                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1087
1088         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1089
1090         dev_printk(KERN_INFO, &dev->dev, "PME# %s\n",
1091                         enable ? "enabled" : "disabled");
1092 }
1093
1094 /**
1095  * pci_enable_wake - enable PCI device as wakeup event source
1096  * @dev: PCI device affected
1097  * @state: PCI state from which device will issue wakeup events
1098  * @enable: True to enable event generation; false to disable
1099  *
1100  * This enables the device as a wakeup event source, or disables it.
1101  * When such events involves platform-specific hooks, those hooks are
1102  * called automatically by this routine.
1103  *
1104  * Devices with legacy power management (no standard PCI PM capabilities)
1105  * always require such platform hooks.
1106  *
1107  * RETURN VALUE:
1108  * 0 is returned on success
1109  * -EINVAL is returned if device is not supposed to wake up the system
1110  * Error code depending on the platform is returned if both the platform and
1111  * the native mechanism fail to enable the generation of wake-up events
1112  */
1113 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
1114 {
1115         int error = 0;
1116         bool pme_done = false;
1117
1118         if (enable && !device_may_wakeup(&dev->dev))
1119                 return -EINVAL;
1120
1121         /*
1122          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1123          * Anderson we should be doing PME# wake enable followed by ACPI wake
1124          * enable.  To disable wake-up we call the platform first, for symmetry.
1125          */
1126
1127         if (!enable && platform_pci_can_wakeup(dev))
1128                 error = platform_pci_sleep_wake(dev, false);
1129
1130         if (!enable || pci_pme_capable(dev, state)) {
1131                 pci_pme_active(dev, enable);
1132                 pme_done = true;
1133         }
1134
1135         if (enable && platform_pci_can_wakeup(dev))
1136                 error = platform_pci_sleep_wake(dev, true);
1137
1138         return pme_done ? 0 : error;
1139 }
1140
1141 /**
1142  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1143  * @dev: PCI device to prepare
1144  * @enable: True to enable wake-up event generation; false to disable
1145  *
1146  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1147  * and this function allows them to set that up cleanly - pci_enable_wake()
1148  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1149  * ordering constraints.
1150  *
1151  * This function only returns error code if the device is not capable of
1152  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1153  * enable wake-up power for it.
1154  */
1155 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1156 {
1157         return pci_pme_capable(dev, PCI_D3cold) ?
1158                         pci_enable_wake(dev, PCI_D3cold, enable) :
1159                         pci_enable_wake(dev, PCI_D3hot, enable);
1160 }
1161
1162 /**
1163  * pci_target_state - find an appropriate low power state for a given PCI dev
1164  * @dev: PCI device
1165  *
1166  * Use underlying platform code to find a supported low power state for @dev.
1167  * If the platform can't manage @dev, return the deepest state from which it
1168  * can generate wake events, based on any available PME info.
1169  */
1170 pci_power_t pci_target_state(struct pci_dev *dev)
1171 {
1172         pci_power_t target_state = PCI_D3hot;
1173
1174         if (platform_pci_power_manageable(dev)) {
1175                 /*
1176                  * Call the platform to choose the target state of the device
1177                  * and enable wake-up from this state if supported.
1178                  */
1179                 pci_power_t state = platform_pci_choose_state(dev);
1180
1181                 switch (state) {
1182                 case PCI_POWER_ERROR:
1183                 case PCI_UNKNOWN:
1184                         break;
1185                 case PCI_D1:
1186                 case PCI_D2:
1187                         if (pci_no_d1d2(dev))
1188                                 break;
1189                 default:
1190                         target_state = state;
1191                 }
1192         } else if (device_may_wakeup(&dev->dev)) {
1193                 /*
1194                  * Find the deepest state from which the device can generate
1195                  * wake-up events, make it the target state and enable device
1196                  * to generate PME#.
1197                  */
1198                 if (!dev->pm_cap)
1199                         return PCI_POWER_ERROR;
1200
1201                 if (dev->pme_support) {
1202                         while (target_state
1203                               && !(dev->pme_support & (1 << target_state)))
1204                                 target_state--;
1205                 }
1206         }
1207
1208         return target_state;
1209 }
1210
1211 /**
1212  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1213  * @dev: Device to handle.
1214  *
1215  * Choose the power state appropriate for the device depending on whether
1216  * it can wake up the system and/or is power manageable by the platform
1217  * (PCI_D3hot is the default) and put the device into that state.
1218  */
1219 int pci_prepare_to_sleep(struct pci_dev *dev)
1220 {
1221         pci_power_t target_state = pci_target_state(dev);
1222         int error;
1223
1224         if (target_state == PCI_POWER_ERROR)
1225                 return -EIO;
1226
1227         pci_enable_wake(dev, target_state, true);
1228
1229         error = pci_set_power_state(dev, target_state);
1230
1231         if (error)
1232                 pci_enable_wake(dev, target_state, false);
1233
1234         return error;
1235 }
1236
1237 /**
1238  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1239  * @dev: Device to handle.
1240  *
1241  * Disable device's sytem wake-up capability and put it into D0.
1242  */
1243 int pci_back_from_sleep(struct pci_dev *dev)
1244 {
1245         pci_enable_wake(dev, PCI_D0, false);
1246         return pci_set_power_state(dev, PCI_D0);
1247 }
1248
1249 /**
1250  * pci_pm_init - Initialize PM functions of given PCI device
1251  * @dev: PCI device to handle.
1252  */
1253 void pci_pm_init(struct pci_dev *dev)
1254 {
1255         int pm;
1256         u16 pmc;
1257
1258         dev->pm_cap = 0;
1259
1260         /* find PCI PM capability in list */
1261         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1262         if (!pm)
1263                 goto Exit;
1264
1265         /* Check device's ability to generate PME# */
1266         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
1267
1268         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
1269                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
1270                         pmc & PCI_PM_CAP_VER_MASK);
1271                 goto Exit;
1272         }
1273
1274         dev->pm_cap = pm;
1275
1276         dev->d1_support = false;
1277         dev->d2_support = false;
1278         if (!pci_no_d1d2(dev)) {
1279                 if (pmc & PCI_PM_CAP_D1)
1280                         dev->d1_support = true;
1281                 if (pmc & PCI_PM_CAP_D2)
1282                         dev->d2_support = true;
1283
1284                 if (dev->d1_support || dev->d2_support)
1285                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
1286                                    dev->d1_support ? " D1" : "",
1287                                    dev->d2_support ? " D2" : "");
1288         }
1289
1290         pmc &= PCI_PM_CAP_PME_MASK;
1291         if (pmc) {
1292                 dev_info(&dev->dev, "PME# supported from%s%s%s%s%s\n",
1293                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
1294                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
1295                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
1296                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
1297                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
1298                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
1299                 /*
1300                  * Make device's PM flags reflect the wake-up capability, but
1301                  * let the user space enable it to wake up the system as needed.
1302                  */
1303                 device_set_wakeup_capable(&dev->dev, true);
1304                 device_set_wakeup_enable(&dev->dev, false);
1305                 /* Disable the PME# generation functionality */
1306                 pci_pme_active(dev, false);
1307         } else {
1308                 dev->pme_support = 0;
1309         }
1310
1311  Exit:
1312         pci_update_current_state(dev, PCI_D0);
1313 }
1314
1315 /**
1316  * platform_pci_wakeup_init - init platform wakeup if present
1317  * @dev: PCI device
1318  *
1319  * Some devices don't have PCI PM caps but can still generate wakeup
1320  * events through platform methods (like ACPI events).  If @dev supports
1321  * platform wakeup events, set the device flag to indicate as much.  This
1322  * may be redundant if the device also supports PCI PM caps, but double
1323  * initialization should be safe in that case.
1324  */
1325 void platform_pci_wakeup_init(struct pci_dev *dev)
1326 {
1327         if (!platform_pci_can_wakeup(dev))
1328                 return;
1329
1330         device_set_wakeup_capable(&dev->dev, true);
1331         device_set_wakeup_enable(&dev->dev, false);
1332         platform_pci_sleep_wake(dev, false);
1333 }
1334
1335 /**
1336  * pci_add_save_buffer - allocate buffer for saving given capability registers
1337  * @dev: the PCI device
1338  * @cap: the capability to allocate the buffer for
1339  * @size: requested size of the buffer
1340  */
1341 static int pci_add_cap_save_buffer(
1342         struct pci_dev *dev, char cap, unsigned int size)
1343 {
1344         int pos;
1345         struct pci_cap_saved_state *save_state;
1346
1347         pos = pci_find_capability(dev, cap);
1348         if (pos <= 0)
1349                 return 0;
1350
1351         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
1352         if (!save_state)
1353                 return -ENOMEM;
1354
1355         save_state->cap_nr = cap;
1356         pci_add_saved_cap(dev, save_state);
1357
1358         return 0;
1359 }
1360
1361 /**
1362  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
1363  * @dev: the PCI device
1364  */
1365 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
1366 {
1367         int error;
1368
1369         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP, 4 * sizeof(u16));
1370         if (error)
1371                 dev_err(&dev->dev,
1372                         "unable to preallocate PCI Express save buffer\n");
1373
1374         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
1375         if (error)
1376                 dev_err(&dev->dev,
1377                         "unable to preallocate PCI-X save buffer\n");
1378 }
1379
1380 /**
1381  * pci_enable_ari - enable ARI forwarding if hardware support it
1382  * @dev: the PCI device
1383  */
1384 void pci_enable_ari(struct pci_dev *dev)
1385 {
1386         int pos;
1387         u32 cap;
1388         u16 ctrl;
1389         struct pci_dev *bridge;
1390
1391         if (!dev->is_pcie || dev->devfn)
1392                 return;
1393
1394         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI);
1395         if (!pos)
1396                 return;
1397
1398         bridge = dev->bus->self;
1399         if (!bridge || !bridge->is_pcie)
1400                 return;
1401
1402         pos = pci_find_capability(bridge, PCI_CAP_ID_EXP);
1403         if (!pos)
1404                 return;
1405
1406         pci_read_config_dword(bridge, pos + PCI_EXP_DEVCAP2, &cap);
1407         if (!(cap & PCI_EXP_DEVCAP2_ARI))
1408                 return;
1409
1410         pci_read_config_word(bridge, pos + PCI_EXP_DEVCTL2, &ctrl);
1411         ctrl |= PCI_EXP_DEVCTL2_ARI;
1412         pci_write_config_word(bridge, pos + PCI_EXP_DEVCTL2, ctrl);
1413
1414         bridge->ari_enabled = 1;
1415 }
1416
1417 /**
1418  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
1419  * @dev: the PCI device
1420  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1421  *
1422  * Perform INTx swizzling for a device behind one level of bridge.  This is
1423  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
1424  * behind bridges on add-in cards.
1425  */
1426 u8 pci_swizzle_interrupt_pin(struct pci_dev *dev, u8 pin)
1427 {
1428         return (((pin - 1) + PCI_SLOT(dev->devfn)) % 4) + 1;
1429 }
1430
1431 int
1432 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1433 {
1434         u8 pin;
1435
1436         pin = dev->pin;
1437         if (!pin)
1438                 return -1;
1439
1440         while (dev->bus->self) {
1441                 pin = pci_swizzle_interrupt_pin(dev, pin);
1442                 dev = dev->bus->self;
1443         }
1444         *bridge = dev;
1445         return pin;
1446 }
1447
1448 /**
1449  * pci_common_swizzle - swizzle INTx all the way to root bridge
1450  * @dev: the PCI device
1451  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1452  *
1453  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
1454  * bridges all the way up to a PCI root bus.
1455  */
1456 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
1457 {
1458         u8 pin = *pinp;
1459
1460         while (dev->bus->self) {
1461                 pin = pci_swizzle_interrupt_pin(dev, pin);
1462                 dev = dev->bus->self;
1463         }
1464         *pinp = pin;
1465         return PCI_SLOT(dev->devfn);
1466 }
1467
1468 /**
1469  *      pci_release_region - Release a PCI bar
1470  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1471  *      @bar: BAR to release
1472  *
1473  *      Releases the PCI I/O and memory resources previously reserved by a
1474  *      successful call to pci_request_region.  Call this function only
1475  *      after all use of the PCI regions has ceased.
1476  */
1477 void pci_release_region(struct pci_dev *pdev, int bar)
1478 {
1479         struct pci_devres *dr;
1480
1481         if (pci_resource_len(pdev, bar) == 0)
1482                 return;
1483         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1484                 release_region(pci_resource_start(pdev, bar),
1485                                 pci_resource_len(pdev, bar));
1486         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1487                 release_mem_region(pci_resource_start(pdev, bar),
1488                                 pci_resource_len(pdev, bar));
1489
1490         dr = find_pci_dr(pdev);
1491         if (dr)
1492                 dr->region_mask &= ~(1 << bar);
1493 }
1494
1495 /**
1496  *      pci_request_region - Reserved PCI I/O and memory resource
1497  *      @pdev: PCI device whose resources are to be reserved
1498  *      @bar: BAR to be reserved
1499  *      @res_name: Name to be associated with resource.
1500  *
1501  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1502  *      being reserved by owner @res_name.  Do not access any
1503  *      address inside the PCI regions unless this call returns
1504  *      successfully.
1505  *
1506  *      Returns 0 on success, or %EBUSY on error.  A warning
1507  *      message is also printed on failure.
1508  */
1509 static int __pci_request_region(struct pci_dev *pdev, int bar, const char *res_name,
1510                                                                         int exclusive)
1511 {
1512         struct pci_devres *dr;
1513
1514         if (pci_resource_len(pdev, bar) == 0)
1515                 return 0;
1516                 
1517         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1518                 if (!request_region(pci_resource_start(pdev, bar),
1519                             pci_resource_len(pdev, bar), res_name))
1520                         goto err_out;
1521         }
1522         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1523                 if (!__request_mem_region(pci_resource_start(pdev, bar),
1524                                         pci_resource_len(pdev, bar), res_name,
1525                                         exclusive))
1526                         goto err_out;
1527         }
1528
1529         dr = find_pci_dr(pdev);
1530         if (dr)
1531                 dr->region_mask |= 1 << bar;
1532
1533         return 0;
1534
1535 err_out:
1536         dev_warn(&pdev->dev, "BAR %d: can't reserve %s region %pR\n",
1537                  bar,
1538                  pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
1539                  &pdev->resource[bar]);
1540         return -EBUSY;
1541 }
1542
1543 /**
1544  *      pci_request_region - Reserved PCI I/O and memory resource
1545  *      @pdev: PCI device whose resources are to be reserved
1546  *      @bar: BAR to be reserved
1547  *      @res_name: Name to be associated with resource.
1548  *
1549  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1550  *      being reserved by owner @res_name.  Do not access any
1551  *      address inside the PCI regions unless this call returns
1552  *      successfully.
1553  *
1554  *      Returns 0 on success, or %EBUSY on error.  A warning
1555  *      message is also printed on failure.
1556  */
1557 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1558 {
1559         return __pci_request_region(pdev, bar, res_name, 0);
1560 }
1561
1562 /**
1563  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
1564  *      @pdev: PCI device whose resources are to be reserved
1565  *      @bar: BAR to be reserved
1566  *      @res_name: Name to be associated with resource.
1567  *
1568  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1569  *      being reserved by owner @res_name.  Do not access any
1570  *      address inside the PCI regions unless this call returns
1571  *      successfully.
1572  *
1573  *      Returns 0 on success, or %EBUSY on error.  A warning
1574  *      message is also printed on failure.
1575  *
1576  *      The key difference that _exclusive makes it that userspace is
1577  *      explicitly not allowed to map the resource via /dev/mem or
1578  *      sysfs.
1579  */
1580 int pci_request_region_exclusive(struct pci_dev *pdev, int bar, const char *res_name)
1581 {
1582         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
1583 }
1584 /**
1585  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1586  * @pdev: PCI device whose resources were previously reserved
1587  * @bars: Bitmask of BARs to be released
1588  *
1589  * Release selected PCI I/O and memory resources previously reserved.
1590  * Call this function only after all use of the PCI regions has ceased.
1591  */
1592 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1593 {
1594         int i;
1595
1596         for (i = 0; i < 6; i++)
1597                 if (bars & (1 << i))
1598                         pci_release_region(pdev, i);
1599 }
1600
1601 int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
1602                                  const char *res_name, int excl)
1603 {
1604         int i;
1605
1606         for (i = 0; i < 6; i++)
1607                 if (bars & (1 << i))
1608                         if (__pci_request_region(pdev, i, res_name, excl))
1609                                 goto err_out;
1610         return 0;
1611
1612 err_out:
1613         while(--i >= 0)
1614                 if (bars & (1 << i))
1615                         pci_release_region(pdev, i);
1616
1617         return -EBUSY;
1618 }
1619
1620
1621 /**
1622  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1623  * @pdev: PCI device whose resources are to be reserved
1624  * @bars: Bitmask of BARs to be requested
1625  * @res_name: Name to be associated with resource
1626  */
1627 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1628                                  const char *res_name)
1629 {
1630         return __pci_request_selected_regions(pdev, bars, res_name, 0);
1631 }
1632
1633 int pci_request_selected_regions_exclusive(struct pci_dev *pdev,
1634                                  int bars, const char *res_name)
1635 {
1636         return __pci_request_selected_regions(pdev, bars, res_name,
1637                         IORESOURCE_EXCLUSIVE);
1638 }
1639
1640 /**
1641  *      pci_release_regions - Release reserved PCI I/O and memory resources
1642  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1643  *
1644  *      Releases all PCI I/O and memory resources previously reserved by a
1645  *      successful call to pci_request_regions.  Call this function only
1646  *      after all use of the PCI regions has ceased.
1647  */
1648
1649 void pci_release_regions(struct pci_dev *pdev)
1650 {
1651         pci_release_selected_regions(pdev, (1 << 6) - 1);
1652 }
1653
1654 /**
1655  *      pci_request_regions - Reserved PCI I/O and memory resources
1656  *      @pdev: PCI device whose resources are to be reserved
1657  *      @res_name: Name to be associated with resource.
1658  *
1659  *      Mark all PCI regions associated with PCI device @pdev as
1660  *      being reserved by owner @res_name.  Do not access any
1661  *      address inside the PCI regions unless this call returns
1662  *      successfully.
1663  *
1664  *      Returns 0 on success, or %EBUSY on error.  A warning
1665  *      message is also printed on failure.
1666  */
1667 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1668 {
1669         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1670 }
1671
1672 /**
1673  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
1674  *      @pdev: PCI device whose resources are to be reserved
1675  *      @res_name: Name to be associated with resource.
1676  *
1677  *      Mark all PCI regions associated with PCI device @pdev as
1678  *      being reserved by owner @res_name.  Do not access any
1679  *      address inside the PCI regions unless this call returns
1680  *      successfully.
1681  *
1682  *      pci_request_regions_exclusive() will mark the region so that
1683  *      /dev/mem and the sysfs MMIO access will not be allowed.
1684  *
1685  *      Returns 0 on success, or %EBUSY on error.  A warning
1686  *      message is also printed on failure.
1687  */
1688 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
1689 {
1690         return pci_request_selected_regions_exclusive(pdev,
1691                                         ((1 << 6) - 1), res_name);
1692 }
1693
1694 static void __pci_set_master(struct pci_dev *dev, bool enable)
1695 {
1696         u16 old_cmd, cmd;
1697
1698         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
1699         if (enable)
1700                 cmd = old_cmd | PCI_COMMAND_MASTER;
1701         else
1702                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
1703         if (cmd != old_cmd) {
1704                 dev_dbg(&dev->dev, "%s bus mastering\n",
1705                         enable ? "enabling" : "disabling");
1706                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1707         }
1708         dev->is_busmaster = enable;
1709 }
1710
1711 /**
1712  * pci_set_master - enables bus-mastering for device dev
1713  * @dev: the PCI device to enable
1714  *
1715  * Enables bus-mastering on the device and calls pcibios_set_master()
1716  * to do the needed arch specific settings.
1717  */
1718 void pci_set_master(struct pci_dev *dev)
1719 {
1720         __pci_set_master(dev, true);
1721         pcibios_set_master(dev);
1722 }
1723
1724 /**
1725  * pci_clear_master - disables bus-mastering for device dev
1726  * @dev: the PCI device to disable
1727  */
1728 void pci_clear_master(struct pci_dev *dev)
1729 {
1730         __pci_set_master(dev, false);
1731 }
1732
1733 #ifdef PCI_DISABLE_MWI
1734 int pci_set_mwi(struct pci_dev *dev)
1735 {
1736         return 0;
1737 }
1738
1739 int pci_try_set_mwi(struct pci_dev *dev)
1740 {
1741         return 0;
1742 }
1743
1744 void pci_clear_mwi(struct pci_dev *dev)
1745 {
1746 }
1747
1748 #else
1749
1750 #ifndef PCI_CACHE_LINE_BYTES
1751 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
1752 #endif
1753
1754 /* This can be overridden by arch code. */
1755 /* Don't forget this is measured in 32-bit words, not bytes */
1756 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
1757
1758 /**
1759  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1760  * @dev: the PCI device for which MWI is to be enabled
1761  *
1762  * Helper function for pci_set_mwi.
1763  * Originally copied from drivers/net/acenic.c.
1764  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1765  *
1766  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1767  */
1768 static int
1769 pci_set_cacheline_size(struct pci_dev *dev)
1770 {
1771         u8 cacheline_size;
1772
1773         if (!pci_cache_line_size)
1774                 return -EINVAL;         /* The system doesn't support MWI. */
1775
1776         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1777            equal to or multiple of the right value. */
1778         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1779         if (cacheline_size >= pci_cache_line_size &&
1780             (cacheline_size % pci_cache_line_size) == 0)
1781                 return 0;
1782
1783         /* Write the correct value. */
1784         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1785         /* Read it back. */
1786         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1787         if (cacheline_size == pci_cache_line_size)
1788                 return 0;
1789
1790         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not "
1791                    "supported\n", pci_cache_line_size << 2);
1792
1793         return -EINVAL;
1794 }
1795
1796 /**
1797  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1798  * @dev: the PCI device for which MWI is enabled
1799  *
1800  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1801  *
1802  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1803  */
1804 int
1805 pci_set_mwi(struct pci_dev *dev)
1806 {
1807         int rc;
1808         u16 cmd;
1809
1810         rc = pci_set_cacheline_size(dev);
1811         if (rc)
1812                 return rc;
1813
1814         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1815         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1816                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
1817                 cmd |= PCI_COMMAND_INVALIDATE;
1818                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1819         }
1820         
1821         return 0;
1822 }
1823
1824 /**
1825  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
1826  * @dev: the PCI device for which MWI is enabled
1827  *
1828  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1829  * Callers are not required to check the return value.
1830  *
1831  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1832  */
1833 int pci_try_set_mwi(struct pci_dev *dev)
1834 {
1835         int rc = pci_set_mwi(dev);
1836         return rc;
1837 }
1838
1839 /**
1840  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1841  * @dev: the PCI device to disable
1842  *
1843  * Disables PCI Memory-Write-Invalidate transaction on the device
1844  */
1845 void
1846 pci_clear_mwi(struct pci_dev *dev)
1847 {
1848         u16 cmd;
1849
1850         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1851         if (cmd & PCI_COMMAND_INVALIDATE) {
1852                 cmd &= ~PCI_COMMAND_INVALIDATE;
1853                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1854         }
1855 }
1856 #endif /* ! PCI_DISABLE_MWI */
1857
1858 /**
1859  * pci_intx - enables/disables PCI INTx for device dev
1860  * @pdev: the PCI device to operate on
1861  * @enable: boolean: whether to enable or disable PCI INTx
1862  *
1863  * Enables/disables PCI INTx for device dev
1864  */
1865 void
1866 pci_intx(struct pci_dev *pdev, int enable)
1867 {
1868         u16 pci_command, new;
1869
1870         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1871
1872         if (enable) {
1873                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1874         } else {
1875                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1876         }
1877
1878         if (new != pci_command) {
1879                 struct pci_devres *dr;
1880
1881                 pci_write_config_word(pdev, PCI_COMMAND, new);
1882
1883                 dr = find_pci_dr(pdev);
1884                 if (dr && !dr->restore_intx) {
1885                         dr->restore_intx = 1;
1886                         dr->orig_intx = !enable;
1887                 }
1888         }
1889 }
1890
1891 /**
1892  * pci_msi_off - disables any msi or msix capabilities
1893  * @dev: the PCI device to operate on
1894  *
1895  * If you want to use msi see pci_enable_msi and friends.
1896  * This is a lower level primitive that allows us to disable
1897  * msi operation at the device level.
1898  */
1899 void pci_msi_off(struct pci_dev *dev)
1900 {
1901         int pos;
1902         u16 control;
1903
1904         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
1905         if (pos) {
1906                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
1907                 control &= ~PCI_MSI_FLAGS_ENABLE;
1908                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
1909         }
1910         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
1911         if (pos) {
1912                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
1913                 control &= ~PCI_MSIX_FLAGS_ENABLE;
1914                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
1915         }
1916 }
1917
1918 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
1919 /*
1920  * These can be overridden by arch-specific implementations
1921  */
1922 int
1923 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
1924 {
1925         if (!pci_dma_supported(dev, mask))
1926                 return -EIO;
1927
1928         dev->dma_mask = mask;
1929
1930         return 0;
1931 }
1932     
1933 int
1934 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
1935 {
1936         if (!pci_dma_supported(dev, mask))
1937                 return -EIO;
1938
1939         dev->dev.coherent_dma_mask = mask;
1940
1941         return 0;
1942 }
1943 #endif
1944
1945 #ifndef HAVE_ARCH_PCI_SET_DMA_MAX_SEGMENT_SIZE
1946 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
1947 {
1948         return dma_set_max_seg_size(&dev->dev, size);
1949 }
1950 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
1951 #endif
1952
1953 #ifndef HAVE_ARCH_PCI_SET_DMA_SEGMENT_BOUNDARY
1954 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
1955 {
1956         return dma_set_seg_boundary(&dev->dev, mask);
1957 }
1958 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
1959 #endif
1960
1961 static int __pcie_flr(struct pci_dev *dev, int probe)
1962 {
1963         u16 status;
1964         u32 cap;
1965         int exppos = pci_find_capability(dev, PCI_CAP_ID_EXP);
1966
1967         if (!exppos)
1968                 return -ENOTTY;
1969         pci_read_config_dword(dev, exppos + PCI_EXP_DEVCAP, &cap);
1970         if (!(cap & PCI_EXP_DEVCAP_FLR))
1971                 return -ENOTTY;
1972
1973         if (probe)
1974                 return 0;
1975
1976         pci_block_user_cfg_access(dev);
1977
1978         /* Wait for Transaction Pending bit clean */
1979         msleep(100);
1980         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
1981         if (status & PCI_EXP_DEVSTA_TRPND) {
1982                 dev_info(&dev->dev, "Busy after 100ms while trying to reset; "
1983                         "sleeping for 1 second\n");
1984                 ssleep(1);
1985                 pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
1986                 if (status & PCI_EXP_DEVSTA_TRPND)
1987                         dev_info(&dev->dev, "Still busy after 1s; "
1988                                 "proceeding with reset anyway\n");
1989         }
1990
1991         pci_write_config_word(dev, exppos + PCI_EXP_DEVCTL,
1992                                 PCI_EXP_DEVCTL_BCR_FLR);
1993         mdelay(100);
1994
1995         pci_unblock_user_cfg_access(dev);
1996         return 0;
1997 }
1998
1999 static int __pci_af_flr(struct pci_dev *dev, int probe)
2000 {
2001         int cappos = pci_find_capability(dev, PCI_CAP_ID_AF);
2002         u8 status;
2003         u8 cap;
2004
2005         if (!cappos)
2006                 return -ENOTTY;
2007         pci_read_config_byte(dev, cappos + PCI_AF_CAP, &cap);
2008         if (!(cap & PCI_AF_CAP_TP) || !(cap & PCI_AF_CAP_FLR))
2009                 return -ENOTTY;
2010
2011         if (probe)
2012                 return 0;
2013
2014         pci_block_user_cfg_access(dev);
2015
2016         /* Wait for Transaction Pending bit clean */
2017         msleep(100);
2018         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2019         if (status & PCI_AF_STATUS_TP) {
2020                 dev_info(&dev->dev, "Busy after 100ms while trying to"
2021                                 " reset; sleeping for 1 second\n");
2022                 ssleep(1);
2023                 pci_read_config_byte(dev,
2024                                 cappos + PCI_AF_STATUS, &status);
2025                 if (status & PCI_AF_STATUS_TP)
2026                         dev_info(&dev->dev, "Still busy after 1s; "
2027                                         "proceeding with reset anyway\n");
2028         }
2029         pci_write_config_byte(dev, cappos + PCI_AF_CTRL, PCI_AF_CTRL_FLR);
2030         mdelay(100);
2031
2032         pci_unblock_user_cfg_access(dev);
2033         return 0;
2034 }
2035
2036 static int __pci_reset_function(struct pci_dev *pdev, int probe)
2037 {
2038         int res;
2039
2040         res = __pcie_flr(pdev, probe);
2041         if (res != -ENOTTY)
2042                 return res;
2043
2044         res = __pci_af_flr(pdev, probe);
2045         if (res != -ENOTTY)
2046                 return res;
2047
2048         return res;
2049 }
2050
2051 /**
2052  * pci_execute_reset_function() - Reset a PCI device function
2053  * @dev: Device function to reset
2054  *
2055  * Some devices allow an individual function to be reset without affecting
2056  * other functions in the same device.  The PCI device must be responsive
2057  * to PCI config space in order to use this function.
2058  *
2059  * The device function is presumed to be unused when this function is called.
2060  * Resetting the device will make the contents of PCI configuration space
2061  * random, so any caller of this must be prepared to reinitialise the
2062  * device including MSI, bus mastering, BARs, decoding IO and memory spaces,
2063  * etc.
2064  *
2065  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2066  * device doesn't support resetting a single function.
2067  */
2068 int pci_execute_reset_function(struct pci_dev *dev)
2069 {
2070         return __pci_reset_function(dev, 0);
2071 }
2072 EXPORT_SYMBOL_GPL(pci_execute_reset_function);
2073
2074 /**
2075  * pci_reset_function() - quiesce and reset a PCI device function
2076  * @dev: Device function to reset
2077  *
2078  * Some devices allow an individual function to be reset without affecting
2079  * other functions in the same device.  The PCI device must be responsive
2080  * to PCI config space in order to use this function.
2081  *
2082  * This function does not just reset the PCI portion of a device, but
2083  * clears all the state associated with the device.  This function differs
2084  * from pci_execute_reset_function in that it saves and restores device state
2085  * over the reset.
2086  *
2087  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2088  * device doesn't support resetting a single function.
2089  */
2090 int pci_reset_function(struct pci_dev *dev)
2091 {
2092         int r = __pci_reset_function(dev, 1);
2093
2094         if (r < 0)
2095                 return r;
2096
2097         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2098                 disable_irq(dev->irq);
2099         pci_save_state(dev);
2100
2101         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_INTX_DISABLE);
2102
2103         r = pci_execute_reset_function(dev);
2104
2105         pci_restore_state(dev);
2106         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2107                 enable_irq(dev->irq);
2108
2109         return r;
2110 }
2111 EXPORT_SYMBOL_GPL(pci_reset_function);
2112
2113 /**
2114  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
2115  * @dev: PCI device to query
2116  *
2117  * Returns mmrbc: maximum designed memory read count in bytes
2118  *    or appropriate error value.
2119  */
2120 int pcix_get_max_mmrbc(struct pci_dev *dev)
2121 {
2122         int err, cap;
2123         u32 stat;
2124
2125         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2126         if (!cap)
2127                 return -EINVAL;
2128
2129         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2130         if (err)
2131                 return -EINVAL;
2132
2133         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
2134 }
2135 EXPORT_SYMBOL(pcix_get_max_mmrbc);
2136
2137 /**
2138  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
2139  * @dev: PCI device to query
2140  *
2141  * Returns mmrbc: maximum memory read count in bytes
2142  *    or appropriate error value.
2143  */
2144 int pcix_get_mmrbc(struct pci_dev *dev)
2145 {
2146         int ret, cap;
2147         u32 cmd;
2148
2149         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2150         if (!cap)
2151                 return -EINVAL;
2152
2153         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2154         if (!ret)
2155                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
2156
2157         return ret;
2158 }
2159 EXPORT_SYMBOL(pcix_get_mmrbc);
2160
2161 /**
2162  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
2163  * @dev: PCI device to query
2164  * @mmrbc: maximum memory read count in bytes
2165  *    valid values are 512, 1024, 2048, 4096
2166  *
2167  * If possible sets maximum memory read byte count, some bridges have erratas
2168  * that prevent this.
2169  */
2170 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
2171 {
2172         int cap, err = -EINVAL;
2173         u32 stat, cmd, v, o;
2174
2175         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
2176                 goto out;
2177
2178         v = ffs(mmrbc) - 10;
2179
2180         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2181         if (!cap)
2182                 goto out;
2183
2184         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2185         if (err)
2186                 goto out;
2187
2188         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
2189                 return -E2BIG;
2190
2191         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2192         if (err)
2193                 goto out;
2194
2195         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
2196         if (o != v) {
2197                 if (v > o && dev->bus &&
2198                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
2199                         return -EIO;
2200
2201                 cmd &= ~PCI_X_CMD_MAX_READ;
2202                 cmd |= v << 2;
2203                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
2204         }
2205 out:
2206         return err;
2207 }
2208 EXPORT_SYMBOL(pcix_set_mmrbc);
2209
2210 /**
2211  * pcie_get_readrq - get PCI Express read request size
2212  * @dev: PCI device to query
2213  *
2214  * Returns maximum memory read request in bytes
2215  *    or appropriate error value.
2216  */
2217 int pcie_get_readrq(struct pci_dev *dev)
2218 {
2219         int ret, cap;
2220         u16 ctl;
2221
2222         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2223         if (!cap)
2224                 return -EINVAL;
2225
2226         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2227         if (!ret)
2228         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
2229
2230         return ret;
2231 }
2232 EXPORT_SYMBOL(pcie_get_readrq);
2233
2234 /**
2235  * pcie_set_readrq - set PCI Express maximum memory read request
2236  * @dev: PCI device to query
2237  * @rq: maximum memory read count in bytes
2238  *    valid values are 128, 256, 512, 1024, 2048, 4096
2239  *
2240  * If possible sets maximum read byte count
2241  */
2242 int pcie_set_readrq(struct pci_dev *dev, int rq)
2243 {
2244         int cap, err = -EINVAL;
2245         u16 ctl, v;
2246
2247         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
2248                 goto out;
2249
2250         v = (ffs(rq) - 8) << 12;
2251
2252         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2253         if (!cap)
2254                 goto out;
2255
2256         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2257         if (err)
2258                 goto out;
2259
2260         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
2261                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
2262                 ctl |= v;
2263                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
2264         }
2265
2266 out:
2267         return err;
2268 }
2269 EXPORT_SYMBOL(pcie_set_readrq);
2270
2271 /**
2272  * pci_select_bars - Make BAR mask from the type of resource
2273  * @dev: the PCI device for which BAR mask is made
2274  * @flags: resource type mask to be selected
2275  *
2276  * This helper routine makes bar mask from the type of resource.
2277  */
2278 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
2279 {
2280         int i, bars = 0;
2281         for (i = 0; i < PCI_NUM_RESOURCES; i++)
2282                 if (pci_resource_flags(dev, i) & flags)
2283                         bars |= (1 << i);
2284         return bars;
2285 }
2286
2287 /**
2288  * pci_resource_bar - get position of the BAR associated with a resource
2289  * @dev: the PCI device
2290  * @resno: the resource number
2291  * @type: the BAR type to be filled in
2292  *
2293  * Returns BAR position in config space, or 0 if the BAR is invalid.
2294  */
2295 int pci_resource_bar(struct pci_dev *dev, int resno, enum pci_bar_type *type)
2296 {
2297         if (resno < PCI_ROM_RESOURCE) {
2298                 *type = pci_bar_unknown;
2299                 return PCI_BASE_ADDRESS_0 + 4 * resno;
2300         } else if (resno == PCI_ROM_RESOURCE) {
2301                 *type = pci_bar_mem32;
2302                 return dev->rom_base_reg;
2303         }
2304
2305         dev_err(&dev->dev, "BAR: invalid resource #%d\n", resno);
2306         return 0;
2307 }
2308
2309 static void __devinit pci_no_domains(void)
2310 {
2311 #ifdef CONFIG_PCI_DOMAINS
2312         pci_domains_supported = 0;
2313 #endif
2314 }
2315
2316 /**
2317  * pci_ext_cfg_enabled - can we access extended PCI config space?
2318  * @dev: The PCI device of the root bridge.
2319  *
2320  * Returns 1 if we can access PCI extended config space (offsets
2321  * greater than 0xff). This is the default implementation. Architecture
2322  * implementations can override this.
2323  */
2324 int __attribute__ ((weak)) pci_ext_cfg_avail(struct pci_dev *dev)
2325 {
2326         return 1;
2327 }
2328
2329 static int __devinit pci_init(void)
2330 {
2331         struct pci_dev *dev = NULL;
2332
2333         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2334                 pci_fixup_device(pci_fixup_final, dev);
2335         }
2336
2337         return 0;
2338 }
2339
2340 static int __init pci_setup(char *str)
2341 {
2342         while (str) {
2343                 char *k = strchr(str, ',');
2344                 if (k)
2345                         *k++ = 0;
2346                 if (*str && (str = pcibios_setup(str)) && *str) {
2347                         if (!strcmp(str, "nomsi")) {
2348                                 pci_no_msi();
2349                         } else if (!strcmp(str, "noaer")) {
2350                                 pci_no_aer();
2351                         } else if (!strcmp(str, "nodomains")) {
2352                                 pci_no_domains();
2353                         } else if (!strncmp(str, "cbiosize=", 9)) {
2354                                 pci_cardbus_io_size = memparse(str + 9, &str);
2355                         } else if (!strncmp(str, "cbmemsize=", 10)) {
2356                                 pci_cardbus_mem_size = memparse(str + 10, &str);
2357                         } else {
2358                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
2359                                                 str);
2360                         }
2361                 }
2362                 str = k;
2363         }
2364         return 0;
2365 }
2366 early_param("pci", pci_setup);
2367
2368 device_initcall(pci_init);
2369
2370 EXPORT_SYMBOL(pci_reenable_device);
2371 EXPORT_SYMBOL(pci_enable_device_io);
2372 EXPORT_SYMBOL(pci_enable_device_mem);
2373 EXPORT_SYMBOL(pci_enable_device);
2374 EXPORT_SYMBOL(pcim_enable_device);
2375 EXPORT_SYMBOL(pcim_pin_device);
2376 EXPORT_SYMBOL(pci_disable_device);
2377 EXPORT_SYMBOL(pci_find_capability);
2378 EXPORT_SYMBOL(pci_bus_find_capability);
2379 EXPORT_SYMBOL(pci_release_regions);
2380 EXPORT_SYMBOL(pci_request_regions);
2381 EXPORT_SYMBOL(pci_request_regions_exclusive);
2382 EXPORT_SYMBOL(pci_release_region);
2383 EXPORT_SYMBOL(pci_request_region);
2384 EXPORT_SYMBOL(pci_request_region_exclusive);
2385 EXPORT_SYMBOL(pci_release_selected_regions);
2386 EXPORT_SYMBOL(pci_request_selected_regions);
2387 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
2388 EXPORT_SYMBOL(pci_set_master);
2389 EXPORT_SYMBOL(pci_clear_master);
2390 EXPORT_SYMBOL(pci_set_mwi);
2391 EXPORT_SYMBOL(pci_try_set_mwi);
2392 EXPORT_SYMBOL(pci_clear_mwi);
2393 EXPORT_SYMBOL_GPL(pci_intx);
2394 EXPORT_SYMBOL(pci_set_dma_mask);
2395 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
2396 EXPORT_SYMBOL(pci_assign_resource);
2397 EXPORT_SYMBOL(pci_find_parent_resource);
2398 EXPORT_SYMBOL(pci_select_bars);
2399
2400 EXPORT_SYMBOL(pci_set_power_state);
2401 EXPORT_SYMBOL(pci_save_state);
2402 EXPORT_SYMBOL(pci_restore_state);
2403 EXPORT_SYMBOL(pci_pme_capable);
2404 EXPORT_SYMBOL(pci_pme_active);
2405 EXPORT_SYMBOL(pci_enable_wake);
2406 EXPORT_SYMBOL(pci_wake_from_d3);
2407 EXPORT_SYMBOL(pci_target_state);
2408 EXPORT_SYMBOL(pci_prepare_to_sleep);
2409 EXPORT_SYMBOL(pci_back_from_sleep);
2410 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
2411