drivers/pci/pci.c

   1 /*
   2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
   3  *
   4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
   5  *      David Mosberger-Tang
   6  *
   7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
   8  */
   9
  10 #include <linux/kernel.h>
  11 #include <linux/delay.h>
  12 #include <linux/init.h>
  13 #include <linux/pci.h>
  14 #include <linux/pm.h>
  15 #include <linux/module.h>
  16 #include <linux/spinlock.h>
  17 #include <linux/string.h>
  18 #include <linux/log2.h>
  19 #include <linux/pci-aspm.h>
  20 #include <linux/pm_wakeup.h>
  21 #include <linux/interrupt.h>
  22 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
  23 #include "pci.h"
  24
  25 unsigned int pci_pm_d3_delay = PCI_PM_D3_WAIT;
  26
  27 #ifdef CONFIG_PCI_DOMAINS
  28 int pci_domains_supported = 1;
  29 #endif
  30
  31 #define DEFAULT_CARDBUS_IO_SIZE         (256)
  32 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
  33 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
  34 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
  35 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
  36
  37 /**
  38  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
  39  * @bus: pointer to PCI bus structure to search
  40  *
  41  * Given a PCI bus, returns the highest PCI bus number present in the set
  42  * including the given PCI bus and its list of child PCI buses.
  43  */
  44 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
  45 {
  46         struct list_head *tmp;
  47         unsigned char max, n;
  48
  49         max = bus->subordinate;
  50         list_for_each(tmp, &bus->children) {
  51                 n = pci_bus_max_busnr(pci_bus_b(tmp));
  52                 if(n > max)
  53                         max = n;
  54         }
  55         return max;
  56 }
  57 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
  58
  59 #ifdef CONFIG_HAS_IOMEM
  60 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
  61 {
  62         /*
  63          * Make sure the BAR is actually a memory resource, not an IO resource
  64          */
  65         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
  66                 WARN_ON(1);
  67                 return NULL;
  68         }
  69         return ioremap_nocache(pci_resource_start(pdev, bar),
  70                                      pci_resource_len(pdev, bar));
  71 }
  72 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
  73 #endif
  74
  75 #if 0
  76 /**
  77  * pci_max_busnr - returns maximum PCI bus number
  78  *
  79  * Returns the highest PCI bus number present in the system global list of
  80  * PCI buses.
  81  */
  82 unsigned char __devinit
  83 pci_max_busnr(void)
  84 {
  85         struct pci_bus *bus = NULL;
  86         unsigned char max, n;
  87
  88         max = 0;
  89         while ((bus = pci_find_next_bus(bus)) != NULL) {
  90                 n = pci_bus_max_busnr(bus);
  91                 if(n > max)
  92                         max = n;
  93         }
  94         return max;
  95 }
  96
  97 #endif  /*  0  */
  98
  99 #define PCI_FIND_CAP_TTL        48
 100
 101 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
 102                                    u8 pos, int cap, int *ttl)
 103 {
 104         u8 id;
 105
 106         while ((*ttl)--) {
 107                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
 108                 if (pos < 0x40)
 109                         break;
 110                 pos &= ~3;
 111                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
 112                                          &id);
 113                 if (id == 0xff)
 114                         break;
 115                 if (id == cap)
 116                         return pos;
 117                 pos += PCI_CAP_LIST_NEXT;
 118         }
 119         return 0;
 120 }
 121
 122 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
 123                                u8 pos, int cap)
 124 {
 125         int ttl = PCI_FIND_CAP_TTL;
 126
 127         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
 128 }
 129
 130 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
 131 {
 132         return __pci_find_next_cap(dev->bus, dev->devfn,
 133                                    pos + PCI_CAP_LIST_NEXT, cap);
 134 }
 135 EXPORT_SYMBOL_GPL(pci_find_next_capability);
 136
 137 static int __pci_bus_find_cap_start(struct pci_bus *bus,
 138                                     unsigned int devfn, u8 hdr_type)
 139 {
 140         u16 status;
 141
 142         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
 143         if (!(status & PCI_STATUS_CAP_LIST))
 144                 return 0;
 145
 146         switch (hdr_type) {
 147         case PCI_HEADER_TYPE_NORMAL:
 148         case PCI_HEADER_TYPE_BRIDGE:
 149                 return PCI_CAPABILITY_LIST;
 150         case PCI_HEADER_TYPE_CARDBUS:
 151                 return PCI_CB_CAPABILITY_LIST;
 152         default:
 153                 return 0;
 154         }
 155
 156         return 0;
 157 }
 158
 159 /**
 160  * pci_find_capability - query for devices' capabilities
 161  * @dev: PCI device to query
 162  * @cap: capability code
 163  *
 164  * Tell if a device supports a given PCI capability.
 165  * Returns the address of the requested capability structure within the
 166  * device's PCI configuration space or 0 in case the device does not
 167  * support it.  Possible values for @cap:
 168  *
 169  *  %PCI_CAP_ID_PM           Power Management
 170  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port
 171  *  %PCI_CAP_ID_VPD          Vital Product Data
 172  *  %PCI_CAP_ID_SLOTID       Slot Identification
 173  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
 174  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap
 175  *  %PCI_CAP_ID_PCIX         PCI-X
 176  *  %PCI_CAP_ID_EXP          PCI Express
 177  */
 178 int pci_find_capability(struct pci_dev *dev, int cap)
 179 {
 180         int pos;
 181
 182         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
 183         if (pos)
 184                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
 185
 186         return pos;
 187 }
 188
 189 /**
 190  * pci_bus_find_capability - query for devices' capabilities
 191  * @bus:   the PCI bus to query
 192  * @devfn: PCI device to query
 193  * @cap:   capability code
 194  *
 195  * Like pci_find_capability() but works for pci devices that do not have a
 196  * pci_dev structure set up yet.
 197  *
 198  * Returns the address of the requested capability structure within the
 199  * device's PCI configuration space or 0 in case the device does not
 200  * support it.
 201  */
 202 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
 203 {
 204         int pos;
 205         u8 hdr_type;
 206
 207         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
 208
 209         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
 210         if (pos)
 211                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
 212
 213         return pos;
 214 }
 215
 216 /**
 217  * pci_find_ext_capability - Find an extended capability
 218  * @dev: PCI device to query
 219  * @cap: capability code
 220  *
 221  * Returns the address of the requested extended capability structure
 222  * within the device's PCI configuration space or 0 if the device does
 223  * not support it.  Possible values for @cap:
 224  *
 225  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
 226  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
 227  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
 228  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
 229  */
 230 int pci_find_ext_capability(struct pci_dev *dev, int cap)
 231 {
 232         u32 header;
 233         int ttl;
 234         int pos = PCI_CFG_SPACE_SIZE;
 235
 236         /* minimum 8 bytes per capability */
 237         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
 238
 239         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
 240                 return 0;
 241
 242         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 243                 return 0;
 244
 245         /*
 246          * If we have no capabilities, this is indicated by cap ID,
 247          * cap version and next pointer all being 0.
 248          */
 249         if (header == 0)
 250                 return 0;
 251
 252         while (ttl-- > 0) {
 253                 if (PCI_EXT_CAP_ID(header) == cap)
 254                         return pos;
 255
 256                 pos = PCI_EXT_CAP_NEXT(header);
 257                 if (pos < PCI_CFG_SPACE_SIZE)
 258                         break;
 259
 260                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 261                         break;
 262         }
 263
 264         return 0;
 265 }
 266 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
 267
 268 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
 269 {
 270         int rc, ttl = PCI_FIND_CAP_TTL;
 271         u8 cap, mask;
 272
 273         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
 274                 mask = HT_3BIT_CAP_MASK;
 275         else
 276                 mask = HT_5BIT_CAP_MASK;
 277
 278         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
 279                                       PCI_CAP_ID_HT, &ttl);
 280         while (pos) {
 281                 rc = pci_read_config_byte(dev, pos + 3, &cap);
 282                 if (rc != PCIBIOS_SUCCESSFUL)
 283                         return 0;
 284
 285                 if ((cap & mask) == ht_cap)
 286                         return pos;
 287
 288                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
 289                                               pos + PCI_CAP_LIST_NEXT,
 290                                               PCI_CAP_ID_HT, &ttl);
 291         }
 292
 293         return 0;
 294 }
 295 /**
 296  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
 297  * @dev: PCI device to query
 298  * @pos: Position from which to continue searching
 299  * @ht_cap: Hypertransport capability code
 300  *
 301  * To be used in conjunction with pci_find_ht_capability() to search for
 302  * all capabilities matching @ht_cap. @pos should always be a value returned
 303  * from pci_find_ht_capability().
 304  *
 305  * NB. To be 100% safe against broken PCI devices, the caller should take
 306  * steps to avoid an infinite loop.
 307  */
 308 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
 309 {
 310         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
 311 }
 312 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
 313
 314 /**
 315  * pci_find_ht_capability - query a device's Hypertransport capabilities
 316  * @dev: PCI device to query
 317  * @ht_cap: Hypertransport capability code
 318  *
 319  * Tell if a device supports a given Hypertransport capability.
 320  * Returns an address within the device's PCI configuration space
 321  * or 0 in case the device does not support the request capability.
 322  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
 323  * which has a Hypertransport capability matching @ht_cap.
 324  */
 325 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
 326 {
 327         int pos;
 328
 329         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
 330         if (pos)
 331                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
 332
 333         return pos;
 334 }
 335 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
 336
 337 /**
 338  * pci_find_parent_resource - return resource region of parent bus of given region
 339  * @dev: PCI device structure contains resources to be searched
 340  * @res: child resource record for which parent is sought
 341  *
 342  *  For given resource region of given device, return the resource
 343  *  region of parent bus the given region is contained in or where
 344  *  it should be allocated from.
 345  */
 346 struct resource *
 347 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
 348 {
 349         const struct pci_bus *bus = dev->bus;
 350         int i;
 351         struct resource *best = NULL;
 352
 353         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
 354                 struct resource *r = bus->resource[i];
 355                 if (!r)
 356                         continue;
 357                 if (res->start && !(res->start >= r->start && res->end <= r->end))
 358                         continue;       /* Not contained */
 359                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
 360                         continue;       /* Wrong type */
 361                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
 362                         return r;       /* Exact match */
 363                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
 364                         best = r;       /* Approximating prefetchable by non-prefetchable */
 365         }
 366         return best;
 367 }
 368
 369 /**
 370  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
 371  * @dev: PCI device to have its BARs restored
 372  *
 373  * Restore the BAR values for a given device, so as to make it
 374  * accessible by its driver.
 375  */
 376 static void
 377 pci_restore_bars(struct pci_dev *dev)
 378 {
 379         int i;
 380
 381         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
 382                 pci_update_resource(dev, i);
 383 }
 384
 385 static struct pci_platform_pm_ops *pci_platform_pm;
 386
 387 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
 388 {
 389         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
 390             || !ops->sleep_wake || !ops->can_wakeup)
 391                 return -EINVAL;
 392         pci_platform_pm = ops;
 393         return 0;
 394 }
 395
 396 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
 397 {
 398         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
 399 }
 400
 401 static inline int platform_pci_set_power_state(struct pci_dev *dev,
 402                                                 pci_power_t t)
 403 {
 404         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
 405 }
 406
 407 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
 408 {
 409         return pci_platform_pm ?
 410                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
 411 }
 412
 413 static inline bool platform_pci_can_wakeup(struct pci_dev *dev)
 414 {
 415         return pci_platform_pm ? pci_platform_pm->can_wakeup(dev) : false;
 416 }
 417
 418 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
 419 {
 420         return pci_platform_pm ?
 421                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
 422 }
 423
 424 /**
 425  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
 426  *                           given PCI device
 427  * @dev: PCI device to handle.
 428  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
 429  *
 430  * RETURN VALUE:
 431  * -EINVAL if the requested state is invalid.
 432  * -EIO if device does not support PCI PM or its PM capabilities register has a
 433  * wrong version, or device doesn't support the requested state.
 434  * 0 if device already is in the requested state.
 435  * 0 if device's power state has been successfully changed.
 436  */
 437 static int pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
 438 {
 439         u16 pmcsr;
 440         bool need_restore = false;
 441
 442         if (!dev->pm_cap)
 443                 return -EIO;
 444
 445         if (state < PCI_D0 || state > PCI_D3hot)
 446                 return -EINVAL;
 447
 448         /* Validate current state:
 449          * Can enter D0 from any state, but if we can only go deeper
 450          * to sleep if we're already in a low power state
 451          */
 452         if (dev->current_state == state) {
 453                 /* we're already there */
 454                 return 0;
 455         } else if (state != PCI_D0 && dev->current_state <= PCI_D3cold
 456             && dev->current_state > state) {
 457                 dev_err(&dev->dev, "invalid power transition "
 458                         "(from state %d to %d)\n", dev->current_state, state);
 459                 return -EINVAL;
 460         }
 461
 462         /* check if this device supports the desired state */
 463         if ((state == PCI_D1 && !dev->d1_support)
 464            || (state == PCI_D2 && !dev->d2_support))
 465                 return -EIO;
 466
 467         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
 468
 469         /* If we're (effectively) in D3, force entire word to 0.
 470          * This doesn't affect PME_Status, disables PME_En, and
 471          * sets PowerState to 0.
 472          */
 473         switch (dev->current_state) {
 474         case PCI_D0:
 475         case PCI_D1:
 476         case PCI_D2:
 477                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
 478                 pmcsr |= state;
 479                 break;
 480         case PCI_UNKNOWN: /* Boot-up */
 481                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
 482                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
 483                         need_restore = true;
 484                 /* Fall-through: force to D0 */
 485         default:
 486                 pmcsr = 0;
 487                 break;
 488         }
 489
 490         /* enter specified state */
 491         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
 492
 493         /* Mandatory power management transition delays */
 494         /* see PCI PM 1.1 5.6.1 table 18 */
 495         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
 496                 msleep(pci_pm_d3_delay);
 497         else if (state == PCI_D2 || dev->current_state == PCI_D2)
 498                 udelay(PCI_PM_D2_DELAY);
 499
 500         dev->current_state = state;
 501
 502         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
 503          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
 504          * from D3hot to D0 _may_ perform an internal reset, thereby
 505          * going to "D0 Uninitialized" rather than "D0 Initialized".
 506          * For example, at least some versions of the 3c905B and the
 507          * 3c556B exhibit this behaviour.
 508          *
 509          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
 510          * devices in a D3hot state at boot.  Consequently, we need to
 511          * restore at least the BARs so that the device will be
 512          * accessible to its driver.
 513          */
 514         if (need_restore)
 515                 pci_restore_bars(dev);
 516
 517         if (dev->bus->self)
 518                 pcie_aspm_pm_state_change(dev->bus->self);
 519
 520         return 0;
 521 }
 522
 523 /**
 524  * pci_update_current_state - Read PCI power state of given device from its
 525  *                            PCI PM registers and cache it
 526  * @dev: PCI device to handle.
 527  * @state: State to cache in case the device doesn't have the PM capability
 528  */
 529 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
 530 {
 531         if (dev->pm_cap) {
 532                 u16 pmcsr;
 533
 534                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
 535                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
 536         } else {
 537                 dev->current_state = state;
 538         }
 539 }
 540
 541 /**
 542  * pci_set_power_state - Set the power state of a PCI device
 543  * @dev: PCI device to handle.
 544  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
 545  *
 546  * Transition a device to a new power state, using the platform formware and/or
 547  * the device's PCI PM registers.
 548  *
 549  * RETURN VALUE:
 550  * -EINVAL if the requested state is invalid.
 551  * -EIO if device does not support PCI PM or its PM capabilities register has a
 552  * wrong version, or device doesn't support the requested state.
 553  * 0 if device already is in the requested state.
 554  * 0 if device's power state has been successfully changed.
 555  */
 556 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
 557 {
 558         int error;
 559
 560         /* bound the state we're entering */
 561         if (state > PCI_D3hot)
 562                 state = PCI_D3hot;
 563         else if (state < PCI_D0)
 564                 state = PCI_D0;
 565         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
 566                 /*
 567                  * If the device or the parent bridge do not support PCI PM,
 568                  * ignore the request if we're doing anything other than putting
 569                  * it into D0 (which would only happen on boot).
 570                  */
 571                 return 0;
 572
 573         if (state == PCI_D0 && platform_pci_power_manageable(dev)) {
 574                 /*
 575                  * Allow the platform to change the state, for example via ACPI
 576                  * _PR0, _PS0 and some such, but do not trust it.
 577                  */
 578                 int ret = platform_pci_set_power_state(dev, PCI_D0);
 579                 if (!ret)
 580                         pci_update_current_state(dev, PCI_D0);
 581         }
 582         /* This device is quirked not to be put into D3, so
 583            don't put it in D3 */
 584         if (state == PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
 585                 return 0;
 586
 587         error = pci_raw_set_power_state(dev, state);
 588
 589         if (state > PCI_D0 && platform_pci_power_manageable(dev)) {
 590                 /* Allow the platform to finalize the transition */
 591                 int ret = platform_pci_set_power_state(dev, state);
 592                 if (!ret) {
 593                         pci_update_current_state(dev, state);
 594                         error = 0;
 595                 }
 596         }
 597
 598         return error;
 599 }
 600
 601 /**
 602  * pci_choose_state - Choose the power state of a PCI device
 603  * @dev: PCI device to be suspended
 604  * @state: target sleep state for the whole system. This is the value
 605  *      that is passed to suspend() function.
 606  *
 607  * Returns PCI power state suitable for given device and given system
 608  * message.
 609  */
 610
 611 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
 612 {
 613         pci_power_t ret;
 614
 615         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
 616                 return PCI_D0;
 617
 618         ret = platform_pci_choose_state(dev);
 619         if (ret != PCI_POWER_ERROR)
 620                 return ret;
 621
 622         switch (state.event) {
 623         case PM_EVENT_ON:
 624                 return PCI_D0;
 625         case PM_EVENT_FREEZE:
 626         case PM_EVENT_PRETHAW:
 627                 /* REVISIT both freeze and pre-thaw "should" use D0 */
 628         case PM_EVENT_SUSPEND:
 629         case PM_EVENT_HIBERNATE:
 630                 return PCI_D3hot;
 631         default:
 632                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
 633                          state.event);
 634                 BUG();
 635         }
 636         return PCI_D0;
 637 }
 638
 639 EXPORT_SYMBOL(pci_choose_state);
 640
 641 static int pci_save_pcie_state(struct pci_dev *dev)
 642 {
 643         int pos, i = 0;
 644         struct pci_cap_saved_state *save_state;
 645         u16 *cap;
 646
 647         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 648         if (pos <= 0)
 649                 return 0;
 650
 651         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
 652         if (!save_state) {
 653                 dev_err(&dev->dev, "buffer not found in %s\n", __FUNCTION__);
 654                 return -ENOMEM;
 655         }
 656         cap = (u16 *)&save_state->data[0];
 657
 658         pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
 659         pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
 660         pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
 661         pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
 662
 663         return 0;
 664 }
 665
 666 static void pci_restore_pcie_state(struct pci_dev *dev)
 667 {
 668         int i = 0, pos;
 669         struct pci_cap_saved_state *save_state;
 670         u16 *cap;
 671
 672         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
 673         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
 674         if (!save_state || pos <= 0)
 675                 return;
 676         cap = (u16 *)&save_state->data[0];
 677
 678         pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
 679         pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
 680         pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
 681         pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
 682 }
 683
 684
 685 static int pci_save_pcix_state(struct pci_dev *dev)
 686 {
 687         int pos;
 688         struct pci_cap_saved_state *save_state;
 689
 690         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 691         if (pos <= 0)
 692                 return 0;
 693
 694         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
 695         if (!save_state) {
 696                 dev_err(&dev->dev, "buffer not found in %s\n", __FUNCTION__);
 697                 return -ENOMEM;
 698         }
 699
 700         pci_read_config_word(dev, pos + PCI_X_CMD, (u16 *)save_state->data);
 701
 702         return 0;
 703 }
 704
 705 static void pci_restore_pcix_state(struct pci_dev *dev)
 706 {
 707         int i = 0, pos;
 708         struct pci_cap_saved_state *save_state;
 709         u16 *cap;
 710
 711         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
 712         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
 713         if (!save_state || pos <= 0)
 714                 return;
 715         cap = (u16 *)&save_state->data[0];
 716
 717         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
 718 }
 719
 720
 721 /**
 722  * pci_save_state - save the PCI configuration space of a device before suspending
 723  * @dev: - PCI device that we're dealing with
 724  */
 725 int
 726 pci_save_state(struct pci_dev *dev)
 727 {
 728         int i;
 729         /* XXX: 100% dword access ok here? */
 730         for (i = 0; i < 16; i++)
 731                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
 732         dev->state_saved = true;
 733         if ((i = pci_save_pcie_state(dev)) != 0)
 734                 return i;
 735         if ((i = pci_save_pcix_state(dev)) != 0)
 736                 return i;
 737         return 0;
 738 }
 739
 740 /**
 741  * pci_restore_state - Restore the saved state of a PCI device
 742  * @dev: - PCI device that we're dealing with
 743  */
 744 int
 745 pci_restore_state(struct pci_dev *dev)
 746 {
 747         int i;
 748         u32 val;
 749
 750         /* PCI Express register must be restored first */
 751         pci_restore_pcie_state(dev);
 752
 753         /*
 754          * The Base Address register should be programmed before the command
 755          * register(s)
 756          */
 757         for (i = 15; i >= 0; i--) {
 758                 pci_read_config_dword(dev, i * 4, &val);
 759                 if (val != dev->saved_config_space[i]) {
 760                         dev_printk(KERN_DEBUG, &dev->dev, "restoring config "
 761                                 "space at offset %#x (was %#x, writing %#x)\n",
 762                                 i, val, (int)dev->saved_config_space[i]);
 763                         pci_write_config_dword(dev,i * 4,
 764                                 dev->saved_config_space[i]);
 765                 }
 766         }
 767         pci_restore_pcix_state(dev);
 768         pci_restore_msi_state(dev);
 769
 770         return 0;
 771 }
 772
 773 static int do_pci_enable_device(struct pci_dev *dev, int bars)
 774 {
 775         int err;
 776
 777         err = pci_set_power_state(dev, PCI_D0);
 778         if (err < 0 && err != -EIO)
 779                 return err;
 780         err = pcibios_enable_device(dev, bars);
 781         if (err < 0)
 782                 return err;
 783         pci_fixup_device(pci_fixup_enable, dev);
 784
 785         return 0;
 786 }
 787
 788 /**
 789  * pci_reenable_device - Resume abandoned device
 790  * @dev: PCI device to be resumed
 791  *
 792  *  Note this function is a backend of pci_default_resume and is not supposed
 793  *  to be called by normal code, write proper resume handler and use it instead.
 794  */
 795 int pci_reenable_device(struct pci_dev *dev)
 796 {
 797         if (atomic_read(&dev->enable_cnt))
 798                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
 799         return 0;
 800 }
 801
 802 static int __pci_enable_device_flags(struct pci_dev *dev,
 803                                      resource_size_t flags)
 804 {
 805         int err;
 806         int i, bars = 0;
 807
 808         if (atomic_add_return(1, &dev->enable_cnt) > 1)
 809                 return 0;               /* already enabled */
 810
 811         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
 812                 if (dev->resource[i].flags & flags)
 813                         bars |= (1 << i);
 814
 815         err = do_pci_enable_device(dev, bars);
 816         if (err < 0)
 817                 atomic_dec(&dev->enable_cnt);
 818         return err;
 819 }
 820
 821 /**
 822  * pci_enable_device_io - Initialize a device for use with IO space
 823  * @dev: PCI device to be initialized
 824  *
 825  *  Initialize device before it's used by a driver. Ask low-level code
 826  *  to enable I/O resources. Wake up the device if it was suspended.
 827  *  Beware, this function can fail.
 828  */
 829 int pci_enable_device_io(struct pci_dev *dev)
 830 {
 831         return __pci_enable_device_flags(dev, IORESOURCE_IO);
 832 }
 833
 834 /**
 835  * pci_enable_device_mem - Initialize a device for use with Memory space
 836  * @dev: PCI device to be initialized
 837  *
 838  *  Initialize device before it's used by a driver. Ask low-level code
 839  *  to enable Memory resources. Wake up the device if it was suspended.
 840  *  Beware, this function can fail.
 841  */
 842 int pci_enable_device_mem(struct pci_dev *dev)
 843 {
 844         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
 845 }
 846
 847 /**
 848  * pci_enable_device - Initialize device before it's used by a driver.
 849  * @dev: PCI device to be initialized
 850  *
 851  *  Initialize device before it's used by a driver. Ask low-level code
 852  *  to enable I/O and memory. Wake up the device if it was suspended.
 853  *  Beware, this function can fail.
 854  *
 855  *  Note we don't actually enable the device many times if we call
 856  *  this function repeatedly (we just increment the count).
 857  */
 858 int pci_enable_device(struct pci_dev *dev)
 859 {
 860         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
 861 }
 862
 863 /*
 864  * Managed PCI resources.  This manages device on/off, intx/msi/msix
 865  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
 866  * there's no need to track it separately.  pci_devres is initialized
 867  * when a device is enabled using managed PCI device enable interface.
 868  */
 869 struct pci_devres {
 870         unsigned int enabled:1;
 871         unsigned int pinned:1;
 872         unsigned int orig_intx:1;
 873         unsigned int restore_intx:1;
 874         u32 region_mask;
 875 };
 876
 877 static void pcim_release(struct device *gendev, void *res)
 878 {
 879         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
 880         struct pci_devres *this = res;
 881         int i;
 882
 883         if (dev->msi_enabled)
 884                 pci_disable_msi(dev);
 885         if (dev->msix_enabled)
 886                 pci_disable_msix(dev);
 887
 888         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
 889                 if (this->region_mask & (1 << i))
 890                         pci_release_region(dev, i);
 891
 892         if (this->restore_intx)
 893                 pci_intx(dev, this->orig_intx);
 894
 895         if (this->enabled && !this->pinned)
 896                 pci_disable_device(dev);
 897 }
 898
 899 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
 900 {
 901         struct pci_devres *dr, *new_dr;
 902
 903         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
 904         if (dr)
 905                 return dr;
 906
 907         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
 908         if (!new_dr)
 909                 return NULL;
 910         return devres_get(&pdev->dev, new_dr, NULL, NULL);
 911 }
 912
 913 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
 914 {
 915         if (pci_is_managed(pdev))
 916                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
 917         return NULL;
 918 }
 919
 920 /**
 921  * pcim_enable_device - Managed pci_enable_device()
 922  * @pdev: PCI device to be initialized
 923  *
 924  * Managed pci_enable_device().
 925  */
 926 int pcim_enable_device(struct pci_dev *pdev)
 927 {
 928         struct pci_devres *dr;
 929         int rc;
 930
 931         dr = get_pci_dr(pdev);
 932         if (unlikely(!dr))
 933                 return -ENOMEM;
 934         if (dr->enabled)
 935                 return 0;
 936
 937         rc = pci_enable_device(pdev);
 938         if (!rc) {
 939                 pdev->is_managed = 1;
 940                 dr->enabled = 1;
 941         }
 942         return rc;
 943 }
 944
 945 /**
 946  * pcim_pin_device - Pin managed PCI device
 947  * @pdev: PCI device to pin
 948  *
 949  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
 950  * driver detach.  @pdev must have been enabled with
 951  * pcim_enable_device().
 952  */
 953 void pcim_pin_device(struct pci_dev *pdev)
 954 {
 955         struct pci_devres *dr;
 956
 957         dr = find_pci_dr(pdev);
 958         WARN_ON(!dr || !dr->enabled);
 959         if (dr)
 960                 dr->pinned = 1;
 961 }
 962
 963 /**
 964  * pcibios_disable_device - disable arch specific PCI resources for device dev
 965  * @dev: the PCI device to disable
 966  *
 967  * Disables architecture specific PCI resources for the device. This
 968  * is the default implementation. Architecture implementations can
 969  * override this.
 970  */
 971 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
 972
 973 static void do_pci_disable_device(struct pci_dev *dev)
 974 {
 975         u16 pci_command;
 976
 977         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
 978         if (pci_command & PCI_COMMAND_MASTER) {
 979                 pci_command &= ~PCI_COMMAND_MASTER;
 980                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
 981         }
 982
 983         pcibios_disable_device(dev);
 984 }
 985
 986 /**
 987  * pci_disable_enabled_device - Disable device without updating enable_cnt
 988  * @dev: PCI device to disable
 989  *
 990  * NOTE: This function is a backend of PCI power management routines and is
 991  * not supposed to be called drivers.
 992  */
 993 void pci_disable_enabled_device(struct pci_dev *dev)
 994 {
 995         if (atomic_read(&dev->enable_cnt))
 996                 do_pci_disable_device(dev);
 997 }
 998
 999 /**
1000  * pci_disable_device - Disable PCI device after use
1001  * @dev: PCI device to be disabled
1002  *
1003  * Signal to the system that the PCI device is not in use by the system
1004  * anymore.  This only involves disabling PCI bus-mastering, if active.
1005  *
1006  * Note we don't actually disable the device until all callers of
1007  * pci_device_enable() have called pci_device_disable().
1008  */
1009 void
1010 pci_disable_device(struct pci_dev *dev)
1011 {
1012         struct pci_devres *dr;
1013
1014         dr = find_pci_dr(dev);
1015         if (dr)
1016                 dr->enabled = 0;
1017
1018         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
1019                 return;
1020
1021         do_pci_disable_device(dev);
1022
1023         dev->is_busmaster = 0;
1024 }
1025
1026 /**
1027  * pcibios_set_pcie_reset_state - set reset state for device dev
1028  * @dev: the PCI-E device reset
1029  * @state: Reset state to enter into
1030  *
1031  *
1032  * Sets the PCI-E reset state for the device. This is the default
1033  * implementation. Architecture implementations can override this.
1034  */
1035 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
1036                                                         enum pcie_reset_state state)
1037 {
1038         return -EINVAL;
1039 }
1040
1041 /**
1042  * pci_set_pcie_reset_state - set reset state for device dev
1043  * @dev: the PCI-E device reset
1044  * @state: Reset state to enter into
1045  *
1046  *
1047  * Sets the PCI reset state for the device.
1048  */
1049 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1050 {
1051         return pcibios_set_pcie_reset_state(dev, state);
1052 }
1053
1054 /**
1055  * pci_pme_capable - check the capability of PCI device to generate PME#
1056  * @dev: PCI device to handle.
1057  * @state: PCI state from which device will issue PME#.
1058  */
1059 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1060 {
1061         if (!dev->pm_cap)
1062                 return false;
1063
1064         return !!(dev->pme_support & (1 << state));
1065 }
1066
1067 /**
1068  * pci_pme_active - enable or disable PCI device's PME# function
1069  * @dev: PCI device to handle.
1070  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1071  *
1072  * The caller must verify that the device is capable of generating PME# before
1073  * calling this function with @enable equal to 'true'.
1074  */
1075 void pci_pme_active(struct pci_dev *dev, bool enable)
1076 {
1077         u16 pmcsr;
1078
1079         if (!dev->pm_cap)
1080                 return;
1081
1082         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1083         /* Clear PME_Status by writing 1 to it and enable PME# */
1084         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1085         if (!enable)
1086                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1087
1088         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1089
1090         dev_printk(KERN_INFO, &dev->dev, "PME# %s\n",
1091                         enable ? "enabled" : "disabled");
1092 }
1093
1094 /**
1095  * pci_enable_wake - enable PCI device as wakeup event source
1096  * @dev: PCI device affected
1097  * @state: PCI state from which device will issue wakeup events
1098  * @enable: True to enable event generation; false to disable
1099  *
1100  * This enables the device as a wakeup event source, or disables it.
1101  * When such events involves platform-specific hooks, those hooks are
1102  * called automatically by this routine.
1103  *
1104  * Devices with legacy power management (no standard PCI PM capabilities)
1105  * always require such platform hooks.
1106  *
1107  * RETURN VALUE:
1108  * 0 is returned on success
1109  * -EINVAL is returned if device is not supposed to wake up the system
1110  * Error code depending on the platform is returned if both the platform and
1111  * the native mechanism fail to enable the generation of wake-up events
1112  */
1113 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
1114 {
1115         int error = 0;
1116         bool pme_done = false;
1117
1118         if (enable && !device_may_wakeup(&dev->dev))
1119                 return -EINVAL;
1120
1121         /*
1122          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1123          * Anderson we should be doing PME# wake enable followed by ACPI wake
1124          * enable.  To disable wake-up we call the platform first, for symmetry.
1125          */
1126
1127         if (!enable && platform_pci_can_wakeup(dev))
1128                 error = platform_pci_sleep_wake(dev, false);
1129
1130         if (!enable || pci_pme_capable(dev, state)) {
1131                 pci_pme_active(dev, enable);
1132                 pme_done = true;
1133         }
1134
1135         if (enable && platform_pci_can_wakeup(dev))
1136                 error = platform_pci_sleep_wake(dev, true);
1137
1138         return pme_done ? 0 : error;
1139 }
1140
1141 /**
1142  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1143  * @dev: PCI device to prepare
1144  * @enable: True to enable wake-up event generation; false to disable
1145  *
1146  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1147  * and this function allows them to set that up cleanly - pci_enable_wake()
1148  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1149  * ordering constraints.
1150  *
1151  * This function only returns error code if the device is not capable of
1152  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1153  * enable wake-up power for it.
1154  */
1155 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1156 {
1157         return pci_pme_capable(dev, PCI_D3cold) ?
1158                         pci_enable_wake(dev, PCI_D3cold, enable) :
1159                         pci_enable_wake(dev, PCI_D3hot, enable);
1160 }
1161
1162 /**
1163  * pci_target_state - find an appropriate low power state for a given PCI dev
1164  * @dev: PCI device
1165  *
1166  * Use underlying platform code to find a supported low power state for @dev.
1167  * If the platform can't manage @dev, return the deepest state from which it
1168  * can generate wake events, based on any available PME info.
1169  */
1170 pci_power_t pci_target_state(struct pci_dev *dev)
1171 {
1172         pci_power_t target_state = PCI_D3hot;
1173
1174         if (platform_pci_power_manageable(dev)) {
1175                 /*
1176                  * Call the platform to choose the target state of the device
1177                  * and enable wake-up from this state if supported.
1178                  */
1179                 pci_power_t state = platform_pci_choose_state(dev);
1180
1181                 switch (state) {
1182                 case PCI_POWER_ERROR:
1183                 case PCI_UNKNOWN:
1184                         break;
1185                 case PCI_D1:
1186                 case PCI_D2:
1187                         if (pci_no_d1d2(dev))
1188                                 break;
1189                 default:
1190                         target_state = state;
1191                 }
1192         } else if (device_may_wakeup(&dev->dev)) {
1193                 /*
1194                  * Find the deepest state from which the device can generate
1195                  * wake-up events, make it the target state and enable device
1196                  * to generate PME#.
1197                  */
1198                 if (!dev->pm_cap)
1199                         return PCI_POWER_ERROR;
1200
1201                 if (dev->pme_support) {
1202                         while (target_state
1203                               && !(dev->pme_support & (1 << target_state)))
1204                                 target_state--;
1205                 }
1206         }
1207
1208         return target_state;
1209 }
1210
1211 /**
1212  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1213  * @dev: Device to handle.
1214  *
1215  * Choose the power state appropriate for the device depending on whether
1216  * it can wake up the system and/or is power manageable by the platform
1217  * (PCI_D3hot is the default) and put the device into that state.
1218  */
1219 int pci_prepare_to_sleep(struct pci_dev *dev)
1220 {
1221         pci_power_t target_state = pci_target_state(dev);
1222         int error;
1223
1224         if (target_state == PCI_POWER_ERROR)
1225                 return -EIO;
1226
1227         pci_enable_wake(dev, target_state, true);
1228
1229         error = pci_set_power_state(dev, target_state);
1230
1231         if (error)
1232                 pci_enable_wake(dev, target_state, false);
1233
1234         return error;
1235 }
1236
1237 /**
1238  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1239  * @dev: Device to handle.
1240  *
1241  * Disable device's sytem wake-up capability and put it into D0.
1242  */
1243 int pci_back_from_sleep(struct pci_dev *dev)
1244 {
1245         pci_enable_wake(dev, PCI_D0, false);
1246         return pci_set_power_state(dev, PCI_D0);
1247 }
1248
1249 /**
1250  * pci_pm_init - Initialize PM functions of given PCI device
1251  * @dev: PCI device to handle.
1252  */
1253 void pci_pm_init(struct pci_dev *dev)
1254 {
1255         int pm;
1256         u16 pmc;
1257
1258         dev->pm_cap = 0;
1259
1260         /* find PCI PM capability in list */
1261         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1262         if (!pm)
1263                 return;
1264         /* Check device's ability to generate PME# */
1265         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
1266
1267         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
1268                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
1269                         pmc & PCI_PM_CAP_VER_MASK);
1270                 return;
1271         }
1272
1273         dev->pm_cap = pm;
1274
1275         dev->d1_support = false;
1276         dev->d2_support = false;
1277         if (!pci_no_d1d2(dev)) {
1278                 if (pmc & PCI_PM_CAP_D1)
1279                         dev->d1_support = true;
1280                 if (pmc & PCI_PM_CAP_D2)
1281                         dev->d2_support = true;
1282
1283                 if (dev->d1_support || dev->d2_support)
1284                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
1285                                    dev->d1_support ? " D1" : "",
1286                                    dev->d2_support ? " D2" : "");
1287         }
1288
1289         pmc &= PCI_PM_CAP_PME_MASK;
1290         if (pmc) {
1291                 dev_info(&dev->dev, "PME# supported from%s%s%s%s%s\n",
1292                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
1293                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
1294                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
1295                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
1296                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
1297                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
1298                 /*
1299                  * Make device's PM flags reflect the wake-up capability, but
1300                  * let the user space enable it to wake up the system as needed.
1301                  */
1302                 device_set_wakeup_capable(&dev->dev, true);
1303                 device_set_wakeup_enable(&dev->dev, false);
1304                 /* Disable the PME# generation functionality */
1305                 pci_pme_active(dev, false);
1306         } else {
1307                 dev->pme_support = 0;
1308         }
1309 }
1310
1311 /**
1312  * platform_pci_wakeup_init - init platform wakeup if present
1313  * @dev: PCI device
1314  *
1315  * Some devices don't have PCI PM caps but can still generate wakeup
1316  * events through platform methods (like ACPI events).  If @dev supports
1317  * platform wakeup events, set the device flag to indicate as much.  This
1318  * may be redundant if the device also supports PCI PM caps, but double
1319  * initialization should be safe in that case.
1320  */
1321 void platform_pci_wakeup_init(struct pci_dev *dev)
1322 {
1323         if (!platform_pci_can_wakeup(dev))
1324                 return;
1325
1326         device_set_wakeup_capable(&dev->dev, true);
1327         device_set_wakeup_enable(&dev->dev, false);
1328         platform_pci_sleep_wake(dev, false);
1329 }
1330
1331 /**
1332  * pci_add_save_buffer - allocate buffer for saving given capability registers
1333  * @dev: the PCI device
1334  * @cap: the capability to allocate the buffer for
1335  * @size: requested size of the buffer
1336  */
1337 static int pci_add_cap_save_buffer(
1338         struct pci_dev *dev, char cap, unsigned int size)
1339 {
1340         int pos;
1341         struct pci_cap_saved_state *save_state;
1342
1343         pos = pci_find_capability(dev, cap);
1344         if (pos <= 0)
1345                 return 0;
1346
1347         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
1348         if (!save_state)
1349                 return -ENOMEM;
1350
1351         save_state->cap_nr = cap;
1352         pci_add_saved_cap(dev, save_state);
1353
1354         return 0;
1355 }
1356
1357 /**
1358  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
1359  * @dev: the PCI device
1360  */
1361 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
1362 {
1363         int error;
1364
1365         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP, 4 * sizeof(u16));
1366         if (error)
1367                 dev_err(&dev->dev,
1368                         "unable to preallocate PCI Express save buffer\n");
1369
1370         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
1371         if (error)
1372                 dev_err(&dev->dev,
1373                         "unable to preallocate PCI-X save buffer\n");
1374 }
1375
1376 /**
1377  * pci_enable_ari - enable ARI forwarding if hardware support it
1378  * @dev: the PCI device
1379  */
1380 void pci_enable_ari(struct pci_dev *dev)
1381 {
1382         int pos;
1383         u32 cap;
1384         u16 ctrl;
1385         struct pci_dev *bridge;
1386
1387         if (!dev->is_pcie || dev->devfn)
1388                 return;
1389
1390         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI);
1391         if (!pos)
1392                 return;
1393
1394         bridge = dev->bus->self;
1395         if (!bridge || !bridge->is_pcie)
1396                 return;
1397
1398         pos = pci_find_capability(bridge, PCI_CAP_ID_EXP);
1399         if (!pos)
1400                 return;
1401
1402         pci_read_config_dword(bridge, pos + PCI_EXP_DEVCAP2, &cap);
1403         if (!(cap & PCI_EXP_DEVCAP2_ARI))
1404                 return;
1405
1406         pci_read_config_word(bridge, pos + PCI_EXP_DEVCTL2, &ctrl);
1407         ctrl |= PCI_EXP_DEVCTL2_ARI;
1408         pci_write_config_word(bridge, pos + PCI_EXP_DEVCTL2, ctrl);
1409
1410         bridge->ari_enabled = 1;
1411 }
1412
1413 /**
1414  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
1415  * @dev: the PCI device
1416  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1417  *
1418  * Perform INTx swizzling for a device behind one level of bridge.  This is
1419  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
1420  * behind bridges on add-in cards.
1421  */
1422 u8 pci_swizzle_interrupt_pin(struct pci_dev *dev, u8 pin)
1423 {
1424         return (((pin - 1) + PCI_SLOT(dev->devfn)) % 4) + 1;
1425 }
1426
1427 int
1428 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1429 {
1430         u8 pin;
1431
1432         pin = dev->pin;
1433         if (!pin)
1434                 return -1;
1435
1436         while (dev->bus->self) {
1437                 pin = pci_swizzle_interrupt_pin(dev, pin);
1438                 dev = dev->bus->self;
1439         }
1440         *bridge = dev;
1441         return pin;
1442 }
1443
1444 /**
1445  * pci_common_swizzle - swizzle INTx all the way to root bridge
1446  * @dev: the PCI device
1447  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1448  *
1449  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
1450  * bridges all the way up to a PCI root bus.
1451  */
1452 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
1453 {
1454         u8 pin = *pinp;
1455
1456         while (dev->bus->self) {
1457                 pin = pci_swizzle_interrupt_pin(dev, pin);
1458                 dev = dev->bus->self;
1459         }
1460         *pinp = pin;
1461         return PCI_SLOT(dev->devfn);
1462 }
1463
1464 /**
1465  *      pci_release_region - Release a PCI bar
1466  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1467  *      @bar: BAR to release
1468  *
1469  *      Releases the PCI I/O and memory resources previously reserved by a
1470  *      successful call to pci_request_region.  Call this function only
1471  *      after all use of the PCI regions has ceased.
1472  */
1473 void pci_release_region(struct pci_dev *pdev, int bar)
1474 {
1475         struct pci_devres *dr;
1476
1477         if (pci_resource_len(pdev, bar) == 0)
1478                 return;
1479         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1480                 release_region(pci_resource_start(pdev, bar),
1481                                 pci_resource_len(pdev, bar));
1482         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1483                 release_mem_region(pci_resource_start(pdev, bar),
1484                                 pci_resource_len(pdev, bar));
1485
1486         dr = find_pci_dr(pdev);
1487         if (dr)
1488                 dr->region_mask &= ~(1 << bar);
1489 }
1490
1491 /**
1492  *      __pci_request_region - Reserved PCI I/O and memory resource
1493  *      @pdev: PCI device whose resources are to be reserved
1494  *      @bar: BAR to be reserved
1495  *      @res_name: Name to be associated with resource.
1496  *      @exclusive: whether the region access is exclusive or not
1497  *
1498  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1499  *      being reserved by owner @res_name.  Do not access any
1500  *      address inside the PCI regions unless this call returns
1501  *      successfully.
1502  *
1503  *      If @exclusive is set, then the region is marked so that userspace
1504  *      is explicitly not allowed to map the resource via /dev/mem or
1505  *      sysfs MMIO access.
1506  *
1507  *      Returns 0 on success, or %EBUSY on error.  A warning
1508  *      message is also printed on failure.
1509  */
1510 static int __pci_request_region(struct pci_dev *pdev, int bar, const char *res_name,
1511                                                                         int exclusive)
1512 {
1513         struct pci_devres *dr;
1514
1515         if (pci_resource_len(pdev, bar) == 0)
1516                 return 0;
1517
1518         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1519                 if (!request_region(pci_resource_start(pdev, bar),
1520                             pci_resource_len(pdev, bar), res_name))
1521                         goto err_out;
1522         }
1523         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1524                 if (!__request_mem_region(pci_resource_start(pdev, bar),
1525                                         pci_resource_len(pdev, bar), res_name,
1526                                         exclusive))
1527                         goto err_out;
1528         }
1529
1530         dr = find_pci_dr(pdev);
1531         if (dr)
1532                 dr->region_mask |= 1 << bar;
1533
1534         return 0;
1535
1536 err_out:
1537         dev_warn(&pdev->dev, "BAR %d: can't reserve %s region %pR\n",
1538                  bar,
1539                  pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
1540                  &pdev->resource[bar]);
1541         return -EBUSY;
1542 }
1543
1544 /**
1545  *      pci_request_region - Reserve PCI I/O and memory resource
1546  *      @pdev: PCI device whose resources are to be reserved
1547  *      @bar: BAR to be reserved
1548  *      @res_name: Name to be associated with resource
1549  *
1550  *      Mark the PCI region associated with PCI device @pdev BAR @bar as
1551  *      being reserved by owner @res_name.  Do not access any
1552  *      address inside the PCI regions unless this call returns
1553  *      successfully.
1554  *
1555  *      Returns 0 on success, or %EBUSY on error.  A warning
1556  *      message is also printed on failure.
1557  */
1558 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1559 {
1560         return __pci_request_region(pdev, bar, res_name, 0);
1561 }
1562
1563 /**
1564  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
1565  *      @pdev: PCI device whose resources are to be reserved
1566  *      @bar: BAR to be reserved
1567  *      @res_name: Name to be associated with resource.
1568  *
1569  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1570  *      being reserved by owner @res_name.  Do not access any
1571  *      address inside the PCI regions unless this call returns
1572  *      successfully.
1573  *
1574  *      Returns 0 on success, or %EBUSY on error.  A warning
1575  *      message is also printed on failure.
1576  *
1577  *      The key difference that _exclusive makes it that userspace is
1578  *      explicitly not allowed to map the resource via /dev/mem or
1579  *      sysfs.
1580  */
1581 int pci_request_region_exclusive(struct pci_dev *pdev, int bar, const char *res_name)
1582 {
1583         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
1584 }
1585 /**
1586  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1587  * @pdev: PCI device whose resources were previously reserved
1588  * @bars: Bitmask of BARs to be released
1589  *
1590  * Release selected PCI I/O and memory resources previously reserved.
1591  * Call this function only after all use of the PCI regions has ceased.
1592  */
1593 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1594 {
1595         int i;
1596
1597         for (i = 0; i < 6; i++)
1598                 if (bars & (1 << i))
1599                         pci_release_region(pdev, i);
1600 }
1601
1602 int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
1603                                  const char *res_name, int excl)
1604 {
1605         int i;
1606
1607         for (i = 0; i < 6; i++)
1608                 if (bars & (1 << i))
1609                         if (__pci_request_region(pdev, i, res_name, excl))
1610                                 goto err_out;
1611         return 0;
1612
1613 err_out:
1614         while(--i >= 0)
1615                 if (bars & (1 << i))
1616                         pci_release_region(pdev, i);
1617
1618         return -EBUSY;
1619 }
1620
1621
1622 /**
1623  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1624  * @pdev: PCI device whose resources are to be reserved
1625  * @bars: Bitmask of BARs to be requested
1626  * @res_name: Name to be associated with resource
1627  */
1628 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1629                                  const char *res_name)
1630 {
1631         return __pci_request_selected_regions(pdev, bars, res_name, 0);
1632 }
1633
1634 int pci_request_selected_regions_exclusive(struct pci_dev *pdev,
1635                                  int bars, const char *res_name)
1636 {
1637         return __pci_request_selected_regions(pdev, bars, res_name,
1638                         IORESOURCE_EXCLUSIVE);
1639 }
1640
1641 /**
1642  *      pci_release_regions - Release reserved PCI I/O and memory resources
1643  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1644  *
1645  *      Releases all PCI I/O and memory resources previously reserved by a
1646  *      successful call to pci_request_regions.  Call this function only
1647  *      after all use of the PCI regions has ceased.
1648  */
1649
1650 void pci_release_regions(struct pci_dev *pdev)
1651 {
1652         pci_release_selected_regions(pdev, (1 << 6) - 1);
1653 }
1654
1655 /**
1656  *      pci_request_regions - Reserved PCI I/O and memory resources
1657  *      @pdev: PCI device whose resources are to be reserved
1658  *      @res_name: Name to be associated with resource.
1659  *
1660  *      Mark all PCI regions associated with PCI device @pdev as
1661  *      being reserved by owner @res_name.  Do not access any
1662  *      address inside the PCI regions unless this call returns
1663  *      successfully.
1664  *
1665  *      Returns 0 on success, or %EBUSY on error.  A warning
1666  *      message is also printed on failure.
1667  */
1668 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1669 {
1670         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1671 }
1672
1673 /**
1674  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
1675  *      @pdev: PCI device whose resources are to be reserved
1676  *      @res_name: Name to be associated with resource.
1677  *
1678  *      Mark all PCI regions associated with PCI device @pdev as
1679  *      being reserved by owner @res_name.  Do not access any
1680  *      address inside the PCI regions unless this call returns
1681  *      successfully.
1682  *
1683  *      pci_request_regions_exclusive() will mark the region so that
1684  *      /dev/mem and the sysfs MMIO access will not be allowed.
1685  *
1686  *      Returns 0 on success, or %EBUSY on error.  A warning
1687  *      message is also printed on failure.
1688  */
1689 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
1690 {
1691         return pci_request_selected_regions_exclusive(pdev,
1692                                         ((1 << 6) - 1), res_name);
1693 }
1694
1695 static void __pci_set_master(struct pci_dev *dev, bool enable)
1696 {
1697         u16 old_cmd, cmd;
1698
1699         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
1700         if (enable)
1701                 cmd = old_cmd | PCI_COMMAND_MASTER;
1702         else
1703                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
1704         if (cmd != old_cmd) {
1705                 dev_dbg(&dev->dev, "%s bus mastering\n",
1706                         enable ? "enabling" : "disabling");
1707                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1708         }
1709         dev->is_busmaster = enable;
1710 }
1711
1712 /**
1713  * pci_set_master - enables bus-mastering for device dev
1714  * @dev: the PCI device to enable
1715  *
1716  * Enables bus-mastering on the device and calls pcibios_set_master()
1717  * to do the needed arch specific settings.
1718  */
1719 void pci_set_master(struct pci_dev *dev)
1720 {
1721         __pci_set_master(dev, true);
1722         pcibios_set_master(dev);
1723 }
1724
1725 /**
1726  * pci_clear_master - disables bus-mastering for device dev
1727  * @dev: the PCI device to disable
1728  */
1729 void pci_clear_master(struct pci_dev *dev)
1730 {
1731         __pci_set_master(dev, false);
1732 }
1733
1734 #ifdef PCI_DISABLE_MWI
1735 int pci_set_mwi(struct pci_dev *dev)
1736 {
1737         return 0;
1738 }
1739
1740 int pci_try_set_mwi(struct pci_dev *dev)
1741 {
1742         return 0;
1743 }
1744
1745 void pci_clear_mwi(struct pci_dev *dev)
1746 {
1747 }
1748
1749 #else
1750
1751 #ifndef PCI_CACHE_LINE_BYTES
1752 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
1753 #endif
1754
1755 /* This can be overridden by arch code. */
1756 /* Don't forget this is measured in 32-bit words, not bytes */
1757 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
1758
1759 /**
1760  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1761  * @dev: the PCI device for which MWI is to be enabled
1762  *
1763  * Helper function for pci_set_mwi.
1764  * Originally copied from drivers/net/acenic.c.
1765  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1766  *
1767  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1768  */
1769 static int
1770 pci_set_cacheline_size(struct pci_dev *dev)
1771 {
1772         u8 cacheline_size;
1773
1774         if (!pci_cache_line_size)
1775                 return -EINVAL;         /* The system doesn't support MWI. */
1776
1777         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1778            equal to or multiple of the right value. */
1779         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1780         if (cacheline_size >= pci_cache_line_size &&
1781             (cacheline_size % pci_cache_line_size) == 0)
1782                 return 0;
1783
1784         /* Write the correct value. */
1785         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1786         /* Read it back. */
1787         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1788         if (cacheline_size == pci_cache_line_size)
1789                 return 0;
1790
1791         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not "
1792                    "supported\n", pci_cache_line_size << 2);
1793
1794         return -EINVAL;
1795 }
1796
1797 /**
1798  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1799  * @dev: the PCI device for which MWI is enabled
1800  *
1801  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1802  *
1803  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1804  */
1805 int
1806 pci_set_mwi(struct pci_dev *dev)
1807 {
1808         int rc;
1809         u16 cmd;
1810
1811         rc = pci_set_cacheline_size(dev);
1812         if (rc)
1813                 return rc;
1814
1815         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1816         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1817                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
1818                 cmd |= PCI_COMMAND_INVALIDATE;
1819                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1820         }
1821
1822         return 0;
1823 }
1824
1825 /**
1826  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
1827  * @dev: the PCI device for which MWI is enabled
1828  *
1829  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1830  * Callers are not required to check the return value.
1831  *
1832  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1833  */
1834 int pci_try_set_mwi(struct pci_dev *dev)
1835 {
1836         int rc = pci_set_mwi(dev);
1837         return rc;
1838 }
1839
1840 /**
1841  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1842  * @dev: the PCI device to disable
1843  *
1844  * Disables PCI Memory-Write-Invalidate transaction on the device
1845  */
1846 void
1847 pci_clear_mwi(struct pci_dev *dev)
1848 {
1849         u16 cmd;
1850
1851         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1852         if (cmd & PCI_COMMAND_INVALIDATE) {
1853                 cmd &= ~PCI_COMMAND_INVALIDATE;
1854                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1855         }
1856 }
1857 #endif /* ! PCI_DISABLE_MWI */
1858
1859 /**
1860  * pci_intx - enables/disables PCI INTx for device dev
1861  * @pdev: the PCI device to operate on
1862  * @enable: boolean: whether to enable or disable PCI INTx
1863  *
1864  * Enables/disables PCI INTx for device dev
1865  */
1866 void
1867 pci_intx(struct pci_dev *pdev, int enable)
1868 {
1869         u16 pci_command, new;
1870
1871         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1872
1873         if (enable) {
1874                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1875         } else {
1876                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1877         }
1878
1879         if (new != pci_command) {
1880                 struct pci_devres *dr;
1881
1882                 pci_write_config_word(pdev, PCI_COMMAND, new);
1883
1884                 dr = find_pci_dr(pdev);
1885                 if (dr && !dr->restore_intx) {
1886                         dr->restore_intx = 1;
1887                         dr->orig_intx = !enable;
1888                 }
1889         }
1890 }
1891
1892 /**
1893  * pci_msi_off - disables any msi or msix capabilities
1894  * @dev: the PCI device to operate on
1895  *
1896  * If you want to use msi see pci_enable_msi and friends.
1897  * This is a lower level primitive that allows us to disable
1898  * msi operation at the device level.
1899  */
1900 void pci_msi_off(struct pci_dev *dev)
1901 {
1902         int pos;
1903         u16 control;
1904
1905         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
1906         if (pos) {
1907                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
1908                 control &= ~PCI_MSI_FLAGS_ENABLE;
1909                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
1910         }
1911         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
1912         if (pos) {
1913                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
1914                 control &= ~PCI_MSIX_FLAGS_ENABLE;
1915                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
1916         }
1917 }
1918
1919 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
1920 /*
1921  * These can be overridden by arch-specific implementations
1922  */
1923 int
1924 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
1925 {
1926         if (!pci_dma_supported(dev, mask))
1927                 return -EIO;
1928
1929         dev->dma_mask = mask;
1930
1931         return 0;
1932 }
1933
1934 int
1935 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
1936 {
1937         if (!pci_dma_supported(dev, mask))
1938                 return -EIO;
1939
1940         dev->dev.coherent_dma_mask = mask;
1941
1942         return 0;
1943 }
1944 #endif
1945
1946 #ifndef HAVE_ARCH_PCI_SET_DMA_MAX_SEGMENT_SIZE
1947 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
1948 {
1949         return dma_set_max_seg_size(&dev->dev, size);
1950 }
1951 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
1952 #endif
1953
1954 #ifndef HAVE_ARCH_PCI_SET_DMA_SEGMENT_BOUNDARY
1955 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
1956 {
1957         return dma_set_seg_boundary(&dev->dev, mask);
1958 }
1959 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
1960 #endif
1961
1962 static int __pcie_flr(struct pci_dev *dev, int probe)
1963 {
1964         u16 status;
1965         u32 cap;
1966         int exppos = pci_find_capability(dev, PCI_CAP_ID_EXP);
1967
1968         if (!exppos)
1969                 return -ENOTTY;
1970         pci_read_config_dword(dev, exppos + PCI_EXP_DEVCAP, &cap);
1971         if (!(cap & PCI_EXP_DEVCAP_FLR))
1972                 return -ENOTTY;
1973
1974         if (probe)
1975                 return 0;
1976
1977         pci_block_user_cfg_access(dev);
1978
1979         /* Wait for Transaction Pending bit clean */
1980         msleep(100);
1981         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
1982         if (status & PCI_EXP_DEVSTA_TRPND) {
1983                 dev_info(&dev->dev, "Busy after 100ms while trying to reset; "
1984                         "sleeping for 1 second\n");
1985                 ssleep(1);
1986                 pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
1987                 if (status & PCI_EXP_DEVSTA_TRPND)
1988                         dev_info(&dev->dev, "Still busy after 1s; "
1989                                 "proceeding with reset anyway\n");
1990         }
1991
1992         pci_write_config_word(dev, exppos + PCI_EXP_DEVCTL,
1993                                 PCI_EXP_DEVCTL_BCR_FLR);
1994         mdelay(100);
1995
1996         pci_unblock_user_cfg_access(dev);
1997         return 0;
1998 }
1999
2000 static int __pci_af_flr(struct pci_dev *dev, int probe)
2001 {
2002         int cappos = pci_find_capability(dev, PCI_CAP_ID_AF);
2003         u8 status;
2004         u8 cap;
2005
2006         if (!cappos)
2007                 return -ENOTTY;
2008         pci_read_config_byte(dev, cappos + PCI_AF_CAP, &cap);
2009         if (!(cap & PCI_AF_CAP_TP) || !(cap & PCI_AF_CAP_FLR))
2010                 return -ENOTTY;
2011
2012         if (probe)
2013                 return 0;
2014
2015         pci_block_user_cfg_access(dev);
2016
2017         /* Wait for Transaction Pending bit clean */
2018         msleep(100);
2019         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2020         if (status & PCI_AF_STATUS_TP) {
2021                 dev_info(&dev->dev, "Busy after 100ms while trying to"
2022                                 " reset; sleeping for 1 second\n");
2023                 ssleep(1);
2024                 pci_read_config_byte(dev,
2025                                 cappos + PCI_AF_STATUS, &status);
2026                 if (status & PCI_AF_STATUS_TP)
2027                         dev_info(&dev->dev, "Still busy after 1s; "
2028                                         "proceeding with reset anyway\n");
2029         }
2030         pci_write_config_byte(dev, cappos + PCI_AF_CTRL, PCI_AF_CTRL_FLR);
2031         mdelay(100);
2032
2033         pci_unblock_user_cfg_access(dev);
2034         return 0;
2035 }
2036
2037 static int __pci_reset_function(struct pci_dev *pdev, int probe)
2038 {
2039         int res;
2040
2041         res = __pcie_flr(pdev, probe);
2042         if (res != -ENOTTY)
2043                 return res;
2044
2045         res = __pci_af_flr(pdev, probe);
2046         if (res != -ENOTTY)
2047                 return res;
2048
2049         return res;
2050 }
2051
2052 /**
2053  * pci_execute_reset_function() - Reset a PCI device function
2054  * @dev: Device function to reset
2055  *
2056  * Some devices allow an individual function to be reset without affecting
2057  * other functions in the same device.  The PCI device must be responsive
2058  * to PCI config space in order to use this function.
2059  *
2060  * The device function is presumed to be unused when this function is called.
2061  * Resetting the device will make the contents of PCI configuration space
2062  * random, so any caller of this must be prepared to reinitialise the
2063  * device including MSI, bus mastering, BARs, decoding IO and memory spaces,
2064  * etc.
2065  *
2066  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2067  * device doesn't support resetting a single function.
2068  */
2069 int pci_execute_reset_function(struct pci_dev *dev)
2070 {
2071         return __pci_reset_function(dev, 0);
2072 }
2073 EXPORT_SYMBOL_GPL(pci_execute_reset_function);
2074
2075 /**
2076  * pci_reset_function() - quiesce and reset a PCI device function
2077  * @dev: Device function to reset
2078  *
2079  * Some devices allow an individual function to be reset without affecting
2080  * other functions in the same device.  The PCI device must be responsive
2081  * to PCI config space in order to use this function.
2082  *
2083  * This function does not just reset the PCI portion of a device, but
2084  * clears all the state associated with the device.  This function differs
2085  * from pci_execute_reset_function in that it saves and restores device state
2086  * over the reset.
2087  *
2088  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2089  * device doesn't support resetting a single function.
2090  */
2091 int pci_reset_function(struct pci_dev *dev)
2092 {
2093         int r = __pci_reset_function(dev, 1);
2094
2095         if (r < 0)
2096                 return r;
2097
2098         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2099                 disable_irq(dev->irq);
2100         pci_save_state(dev);
2101
2102         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_INTX_DISABLE);
2103
2104         r = pci_execute_reset_function(dev);
2105
2106         pci_restore_state(dev);
2107         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2108                 enable_irq(dev->irq);
2109
2110         return r;
2111 }
2112 EXPORT_SYMBOL_GPL(pci_reset_function);
2113
2114 /**
2115  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
2116  * @dev: PCI device to query
2117  *
2118  * Returns mmrbc: maximum designed memory read count in bytes
2119  *    or appropriate error value.
2120  */
2121 int pcix_get_max_mmrbc(struct pci_dev *dev)
2122 {
2123         int err, cap;
2124         u32 stat;
2125
2126         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2127         if (!cap)
2128                 return -EINVAL;
2129
2130         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2131         if (err)
2132                 return -EINVAL;
2133
2134         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
2135 }
2136 EXPORT_SYMBOL(pcix_get_max_mmrbc);
2137
2138 /**
2139  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
2140  * @dev: PCI device to query
2141  *
2142  * Returns mmrbc: maximum memory read count in bytes
2143  *    or appropriate error value.
2144  */
2145 int pcix_get_mmrbc(struct pci_dev *dev)
2146 {
2147         int ret, cap;
2148         u32 cmd;
2149
2150         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2151         if (!cap)
2152                 return -EINVAL;
2153
2154         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2155         if (!ret)
2156                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
2157
2158         return ret;
2159 }
2160 EXPORT_SYMBOL(pcix_get_mmrbc);
2161
2162 /**
2163  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
2164  * @dev: PCI device to query
2165  * @mmrbc: maximum memory read count in bytes
2166  *    valid values are 512, 1024, 2048, 4096
2167  *
2168  * If possible sets maximum memory read byte count, some bridges have erratas
2169  * that prevent this.
2170  */
2171 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
2172 {
2173         int cap, err = -EINVAL;
2174         u32 stat, cmd, v, o;
2175
2176         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
2177                 goto out;
2178
2179         v = ffs(mmrbc) - 10;
2180
2181         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2182         if (!cap)
2183                 goto out;
2184
2185         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2186         if (err)
2187                 goto out;
2188
2189         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
2190                 return -E2BIG;
2191
2192         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2193         if (err)
2194                 goto out;
2195
2196         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
2197         if (o != v) {
2198                 if (v > o && dev->bus &&
2199                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
2200                         return -EIO;
2201
2202                 cmd &= ~PCI_X_CMD_MAX_READ;
2203                 cmd |= v << 2;
2204                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
2205         }
2206 out:
2207         return err;
2208 }
2209 EXPORT_SYMBOL(pcix_set_mmrbc);
2210
2211 /**
2212  * pcie_get_readrq - get PCI Express read request size
2213  * @dev: PCI device to query
2214  *
2215  * Returns maximum memory read request in bytes
2216  *    or appropriate error value.
2217  */
2218 int pcie_get_readrq(struct pci_dev *dev)
2219 {
2220         int ret, cap;
2221         u16 ctl;
2222
2223         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2224         if (!cap)
2225                 return -EINVAL;
2226
2227         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2228         if (!ret)
2229         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
2230
2231         return ret;
2232 }
2233 EXPORT_SYMBOL(pcie_get_readrq);
2234
2235 /**
2236  * pcie_set_readrq - set PCI Express maximum memory read request
2237  * @dev: PCI device to query
2238  * @rq: maximum memory read count in bytes
2239  *    valid values are 128, 256, 512, 1024, 2048, 4096
2240  *
2241  * If possible sets maximum read byte count
2242  */
2243 int pcie_set_readrq(struct pci_dev *dev, int rq)
2244 {
2245         int cap, err = -EINVAL;
2246         u16 ctl, v;
2247
2248         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
2249                 goto out;
2250
2251         v = (ffs(rq) - 8) << 12;
2252
2253         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2254         if (!cap)
2255                 goto out;
2256
2257         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2258         if (err)
2259                 goto out;
2260
2261         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
2262                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
2263                 ctl |= v;
2264                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
2265         }
2266
2267 out:
2268         return err;
2269 }
2270 EXPORT_SYMBOL(pcie_set_readrq);
2271
2272 /**
2273  * pci_select_bars - Make BAR mask from the type of resource
2274  * @dev: the PCI device for which BAR mask is made
2275  * @flags: resource type mask to be selected
2276  *
2277  * This helper routine makes bar mask from the type of resource.
2278  */
2279 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
2280 {
2281         int i, bars = 0;
2282         for (i = 0; i < PCI_NUM_RESOURCES; i++)
2283                 if (pci_resource_flags(dev, i) & flags)
2284                         bars |= (1 << i);
2285         return bars;
2286 }
2287
2288 /**
2289  * pci_resource_bar - get position of the BAR associated with a resource
2290  * @dev: the PCI device
2291  * @resno: the resource number
2292  * @type: the BAR type to be filled in
2293  *
2294  * Returns BAR position in config space, or 0 if the BAR is invalid.
2295  */
2296 int pci_resource_bar(struct pci_dev *dev, int resno, enum pci_bar_type *type)
2297 {
2298         if (resno < PCI_ROM_RESOURCE) {
2299                 *type = pci_bar_unknown;
2300                 return PCI_BASE_ADDRESS_0 + 4 * resno;
2301         } else if (resno == PCI_ROM_RESOURCE) {
2302                 *type = pci_bar_mem32;
2303                 return dev->rom_base_reg;
2304         }
2305
2306         dev_err(&dev->dev, "BAR: invalid resource #%d\n", resno);
2307         return 0;
2308 }
2309
2310 static void __devinit pci_no_domains(void)
2311 {
2312 #ifdef CONFIG_PCI_DOMAINS
2313         pci_domains_supported = 0;
2314 #endif
2315 }
2316
2317 /**
2318  * pci_ext_cfg_enabled - can we access extended PCI config space?
2319  * @dev: The PCI device of the root bridge.
2320  *
2321  * Returns 1 if we can access PCI extended config space (offsets
2322  * greater than 0xff). This is the default implementation. Architecture
2323  * implementations can override this.
2324  */
2325 int __attribute__ ((weak)) pci_ext_cfg_avail(struct pci_dev *dev)
2326 {
2327         return 1;
2328 }
2329
2330 static int __devinit pci_init(void)
2331 {
2332         struct pci_dev *dev = NULL;
2333
2334         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2335                 pci_fixup_device(pci_fixup_final, dev);
2336         }
2337
2338         return 0;
2339 }
2340
2341 static int __init pci_setup(char *str)
2342 {
2343         while (str) {
2344                 char *k = strchr(str, ',');
2345                 if (k)
2346                         *k++ = 0;
2347                 if (*str && (str = pcibios_setup(str)) && *str) {
2348                         if (!strcmp(str, "nomsi")) {
2349                                 pci_no_msi();
2350                         } else if (!strcmp(str, "noaer")) {
2351                                 pci_no_aer();
2352                         } else if (!strcmp(str, "nodomains")) {
2353                                 pci_no_domains();
2354                         } else if (!strncmp(str, "cbiosize=", 9)) {
2355                                 pci_cardbus_io_size = memparse(str + 9, &str);
2356                         } else if (!strncmp(str, "cbmemsize=", 10)) {
2357                                 pci_cardbus_mem_size = memparse(str + 10, &str);
2358                         } else {
2359                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
2360                                                 str);
2361                         }
2362                 }
2363                 str = k;
2364         }
2365         return 0;
2366 }
2367 early_param("pci", pci_setup);
2368
2369 device_initcall(pci_init);
2370
2371 EXPORT_SYMBOL(pci_reenable_device);
2372 EXPORT_SYMBOL(pci_enable_device_io);
2373 EXPORT_SYMBOL(pci_enable_device_mem);
2374 EXPORT_SYMBOL(pci_enable_device);
2375 EXPORT_SYMBOL(pcim_enable_device);
2376 EXPORT_SYMBOL(pcim_pin_device);
2377 EXPORT_SYMBOL(pci_disable_device);
2378 EXPORT_SYMBOL(pci_find_capability);
2379 EXPORT_SYMBOL(pci_bus_find_capability);
2380 EXPORT_SYMBOL(pci_release_regions);
2381 EXPORT_SYMBOL(pci_request_regions);
2382 EXPORT_SYMBOL(pci_request_regions_exclusive);
2383 EXPORT_SYMBOL(pci_release_region);
2384 EXPORT_SYMBOL(pci_request_region);
2385 EXPORT_SYMBOL(pci_request_region_exclusive);
2386 EXPORT_SYMBOL(pci_release_selected_regions);
2387 EXPORT_SYMBOL(pci_request_selected_regions);
2388 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
2389 EXPORT_SYMBOL(pci_set_master);
2390 EXPORT_SYMBOL(pci_clear_master);
2391 EXPORT_SYMBOL(pci_set_mwi);
2392 EXPORT_SYMBOL(pci_try_set_mwi);
2393 EXPORT_SYMBOL(pci_clear_mwi);
2394 EXPORT_SYMBOL_GPL(pci_intx);
2395 EXPORT_SYMBOL(pci_set_dma_mask);
2396 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
2397 EXPORT_SYMBOL(pci_assign_resource);
2398 EXPORT_SYMBOL(pci_find_parent_resource);
2399 EXPORT_SYMBOL(pci_select_bars);
2400
2401 EXPORT_SYMBOL(pci_set_power_state);
2402 EXPORT_SYMBOL(pci_save_state);
2403 EXPORT_SYMBOL(pci_restore_state);
2404 EXPORT_SYMBOL(pci_pme_capable);
2405 EXPORT_SYMBOL(pci_pme_active);
2406 EXPORT_SYMBOL(pci_enable_wake);
2407 EXPORT_SYMBOL(pci_wake_from_d3);
2408 EXPORT_SYMBOL(pci_target_state);
2409 EXPORT_SYMBOL(pci_prepare_to_sleep);
2410 EXPORT_SYMBOL(pci_back_from_sleep);
2411 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
2412