drivers/pci/pci.c

   1 /*
   2  *      $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
   3  *
   4  *      PCI Bus Services, see include/linux/pci.h for further explanation.
   5  *
   6  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
   7  *      David Mosberger-Tang
   8  *
   9  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
  10  */
  11
  12 #include <linux/kernel.h>
  13 #include <linux/delay.h>
  14 #include <linux/init.h>
  15 #include <linux/pci.h>
  16 #include <linux/module.h>
  17 #include <linux/spinlock.h>
  18 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
  19 #include "pci.h"
  20
  21
  22 /**
  23  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
  24  * @bus: pointer to PCI bus structure to search
  25  *
  26  * Given a PCI bus, returns the highest PCI bus number present in the set
  27  * including the given PCI bus and its list of child PCI buses.
  28  */
  29 unsigned char __devinit
  30 pci_bus_max_busnr(struct pci_bus* bus)
  31 {
  32         struct list_head *tmp;
  33         unsigned char max, n;
  34
  35         max = bus->number;
  36         list_for_each(tmp, &bus->children) {
  37                 n = pci_bus_max_busnr(pci_bus_b(tmp));
  38                 if(n > max)
  39                         max = n;
  40         }
  41         return max;
  42 }
  43
  44 /**
  45  * pci_max_busnr - returns maximum PCI bus number
  46  *
  47  * Returns the highest PCI bus number present in the system global list of
  48  * PCI buses.
  49  */
  50 unsigned char __devinit
  51 pci_max_busnr(void)
  52 {
  53         struct pci_bus *bus = NULL;
  54         unsigned char max, n;
  55
  56         max = 0;
  57         while ((bus = pci_find_next_bus(bus)) != NULL) {
  58                 n = pci_bus_max_busnr(bus);
  59                 if(n > max)
  60                         max = n;
  61         }
  62         return max;
  63 }
  64
  65 static int __pci_bus_find_cap(struct pci_bus *bus, unsigned int devfn, u8 hdr_type, int cap)
  66 {
  67         u16 status;
  68         u8 pos, id;
  69         int ttl = 48;
  70
  71         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
  72         if (!(status & PCI_STATUS_CAP_LIST))
  73                 return 0;
  74
  75         switch (hdr_type) {
  76         case PCI_HEADER_TYPE_NORMAL:
  77         case PCI_HEADER_TYPE_BRIDGE:
  78                 pci_bus_read_config_byte(bus, devfn, PCI_CAPABILITY_LIST, &pos);
  79                 break;
  80         case PCI_HEADER_TYPE_CARDBUS:
  81                 pci_bus_read_config_byte(bus, devfn, PCI_CB_CAPABILITY_LIST, &pos);
  82                 break;
  83         default:
  84                 return 0;
  85         }
  86         while (ttl-- && pos >= 0x40) {
  87                 pos &= ~3;
  88                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID, &id);
  89                 if (id == 0xff)
  90                         break;
  91                 if (id == cap)
  92                         return pos;
  93                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_NEXT, &pos);
  94         }
  95         return 0;
  96 }
  97
  98 /**
  99  * pci_find_capability - query for devices' capabilities
 100  * @dev: PCI device to query
 101  * @cap: capability code
 102  *
 103  * Tell if a device supports a given PCI capability.
 104  * Returns the address of the requested capability structure within the
 105  * device's PCI configuration space or 0 in case the device does not
 106  * support it.  Possible values for @cap:
 107  *
 108  *  %PCI_CAP_ID_PM           Power Management
 109  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port
 110  *  %PCI_CAP_ID_VPD          Vital Product Data
 111  *  %PCI_CAP_ID_SLOTID       Slot Identification
 112  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
 113  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap
 114  *  %PCI_CAP_ID_PCIX         PCI-X
 115  *  %PCI_CAP_ID_EXP          PCI Express
 116  */
 117 int pci_find_capability(struct pci_dev *dev, int cap)
 118 {
 119         return __pci_bus_find_cap(dev->bus, dev->devfn, dev->hdr_type, cap);
 120 }
 121
 122 /**
 123  * pci_bus_find_capability - query for devices' capabilities
 124  * @bus:   the PCI bus to query
 125  * @devfn: PCI device to query
 126  * @cap:   capability code
 127  *
 128  * Like pci_find_capability() but works for pci devices that do not have a
 129  * pci_dev structure set up yet.
 130  *
 131  * Returns the address of the requested capability structure within the
 132  * device's PCI configuration space or 0 in case the device does not
 133  * support it.
 134  */
 135 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
 136 {
 137         u8 hdr_type;
 138
 139         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
 140
 141         return __pci_bus_find_cap(bus, devfn, hdr_type & 0x7f, cap);
 142 }
 143
 144 /**
 145  * pci_find_ext_capability - Find an extended capability
 146  * @dev: PCI device to query
 147  * @cap: capability code
 148  *
 149  * Returns the address of the requested extended capability structure
 150  * within the device's PCI configuration space or 0 if the device does
 151  * not support it.  Possible values for @cap:
 152  *
 153  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
 154  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
 155  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
 156  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
 157  */
 158 int pci_find_ext_capability(struct pci_dev *dev, int cap)
 159 {
 160         u32 header;
 161         int ttl = 480; /* 3840 bytes, minimum 8 bytes per capability */
 162         int pos = 0x100;
 163
 164         if (dev->cfg_size <= 256)
 165                 return 0;
 166
 167         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 168                 return 0;
 169
 170         /*
 171          * If we have no capabilities, this is indicated by cap ID,
 172          * cap version and next pointer all being 0.
 173          */
 174         if (header == 0)
 175                 return 0;
 176
 177         while (ttl-- > 0) {
 178                 if (PCI_EXT_CAP_ID(header) == cap)
 179                         return pos;
 180
 181                 pos = PCI_EXT_CAP_NEXT(header);
 182                 if (pos < 0x100)
 183                         break;
 184
 185                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
 186                         break;
 187         }
 188
 189         return 0;
 190 }
 191
 192 /**
 193  * pci_find_parent_resource - return resource region of parent bus of given region
 194  * @dev: PCI device structure contains resources to be searched
 195  * @res: child resource record for which parent is sought
 196  *
 197  *  For given resource region of given device, return the resource
 198  *  region of parent bus the given region is contained in or where
 199  *  it should be allocated from.
 200  */
 201 struct resource *
 202 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
 203 {
 204         const struct pci_bus *bus = dev->bus;
 205         int i;
 206         struct resource *best = NULL;
 207
 208         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
 209                 struct resource *r = bus->resource[i];
 210                 if (!r)
 211                         continue;
 212                 if (res->start && !(res->start >= r->start && res->end <= r->end))
 213                         continue;       /* Not contained */
 214                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
 215                         continue;       /* Wrong type */
 216                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
 217                         return r;       /* Exact match */
 218                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
 219                         best = r;       /* Approximating prefetchable by non-prefetchable */
 220         }
 221         return best;
 222 }
 223
 224 /**
 225  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
 226  * @dev: PCI device to have its BARs restored
 227  *
 228  * Restore the BAR values for a given device, so as to make it
 229  * accessible by its driver.
 230  */
 231 void
 232 pci_restore_bars(struct pci_dev *dev)
 233 {
 234         int i, numres;
 235
 236         switch (dev->hdr_type) {
 237         case PCI_HEADER_TYPE_NORMAL:
 238                 numres = 6;
 239                 break;
 240         case PCI_HEADER_TYPE_BRIDGE:
 241                 numres = 2;
 242                 break;
 243         case PCI_HEADER_TYPE_CARDBUS:
 244                 numres = 1;
 245                 break;
 246         default:
 247                 /* Should never get here, but just in case... */
 248                 return;
 249         }
 250
 251         for (i = 0; i < numres; i ++)
 252                 pci_update_resource(dev, &dev->resource[i], i);
 253 }
 254
 255 /**
 256  * pci_set_power_state - Set the power state of a PCI device
 257  * @dev: PCI device to be suspended
 258  * @state: PCI power state (D0, D1, D2, D3hot, D3cold) we're entering
 259  *
 260  * Transition a device to a new power state, using the Power Management
 261  * Capabilities in the device's config space.
 262  *
 263  * RETURN VALUE:
 264  * -EINVAL if trying to enter a lower state than we're already in.
 265  * 0 if we're already in the requested state.
 266  * -EIO if device does not support PCI PM.
 267  * 0 if we can successfully change the power state.
 268  */
 269 int (*platform_pci_set_power_state)(struct pci_dev *dev, pci_power_t t);
 270 int
 271 pci_set_power_state(struct pci_dev *dev, pci_power_t state)
 272 {
 273         int pm, need_restore = 0;
 274         u16 pmcsr, pmc;
 275
 276         /* bound the state we're entering */
 277         if (state > PCI_D3hot)
 278                 state = PCI_D3hot;
 279
 280         /* Validate current state:
 281          * Can enter D0 from any state, but if we can only go deeper
 282          * to sleep if we're already in a low power state
 283          */
 284         if (state != PCI_D0 && dev->current_state > state)
 285                 return -EINVAL;
 286         else if (dev->current_state == state)
 287                 return 0;        /* we're already there */
 288
 289         /* find PCI PM capability in list */
 290         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 291
 292         /* abort if the device doesn't support PM capabilities */
 293         if (!pm)
 294                 return -EIO;
 295
 296         pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
 297         if ((pmc & PCI_PM_CAP_VER_MASK) > 2) {
 298                 printk(KERN_DEBUG
 299                        "PCI: %s has unsupported PM cap regs version (%u)\n",
 300                        pci_name(dev), pmc & PCI_PM_CAP_VER_MASK);
 301                 return -EIO;
 302         }
 303
 304         /* check if this device supports the desired state */
 305         if (state == PCI_D1 || state == PCI_D2) {
 306                 if (state == PCI_D1 && !(pmc & PCI_PM_CAP_D1))
 307                         return -EIO;
 308                 else if (state == PCI_D2 && !(pmc & PCI_PM_CAP_D2))
 309                         return -EIO;
 310         }
 311
 312         pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
 313
 314         /* If we're in D3, force entire word to 0.
 315          * This doesn't affect PME_Status, disables PME_En, and
 316          * sets PowerState to 0.
 317          */
 318         if (dev->current_state >= PCI_D3hot) {
 319                 if (!(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
 320                         need_restore = 1;
 321                 pmcsr = 0;
 322         } else {
 323                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
 324                 pmcsr |= state;
 325         }
 326
 327         /* enter specified state */
 328         pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
 329
 330         /* Mandatory power management transition delays */
 331         /* see PCI PM 1.1 5.6.1 table 18 */
 332         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
 333                 msleep(10);
 334         else if (state == PCI_D2 || dev->current_state == PCI_D2)
 335                 udelay(200);
 336
 337         /*
 338          * Give firmware a chance to be called, such as ACPI _PRx, _PSx
 339          * Firmware method after natice method ?
 340          */
 341         if (platform_pci_set_power_state)
 342                 platform_pci_set_power_state(dev, state);
 343
 344         dev->current_state = state;
 345
 346         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
 347          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
 348          * from D3hot to D0 _may_ perform an internal reset, thereby
 349          * going to "D0 Uninitialized" rather than "D0 Initialized".
 350          * For example, at least some versions of the 3c905B and the
 351          * 3c556B exhibit this behaviour.
 352          *
 353          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
 354          * devices in a D3hot state at boot.  Consequently, we need to
 355          * restore at least the BARs so that the device will be
 356          * accessible to its driver.
 357          */
 358         if (need_restore)
 359                 pci_restore_bars(dev);
 360
 361         return 0;
 362 }
 363
 364 int (*platform_pci_choose_state)(struct pci_dev *dev, pm_message_t state);
 365
 366 /**
 367  * pci_choose_state - Choose the power state of a PCI device
 368  * @dev: PCI device to be suspended
 369  * @state: target sleep state for the whole system. This is the value
 370  *      that is passed to suspend() function.
 371  *
 372  * Returns PCI power state suitable for given device and given system
 373  * message.
 374  */
 375
 376 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
 377 {
 378         int ret;
 379
 380         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
 381                 return PCI_D0;
 382
 383         if (platform_pci_choose_state) {
 384                 ret = platform_pci_choose_state(dev, state);
 385                 if (ret >= 0)
 386                         state = ret;
 387         }
 388         switch (state) {
 389         case 0: return PCI_D0;
 390         case 3: return PCI_D3hot;
 391         default:
 392                 printk("They asked me for state %d\n", state);
 393                 BUG();
 394         }
 395         return PCI_D0;
 396 }
 397
 398 EXPORT_SYMBOL(pci_choose_state);
 399
 400 /**
 401  * pci_save_state - save the PCI configuration space of a device before suspending
 402  * @dev: - PCI device that we're dealing with
 403  */
 404 int
 405 pci_save_state(struct pci_dev *dev)
 406 {
 407         int i;
 408         /* XXX: 100% dword access ok here? */
 409         for (i = 0; i < 16; i++)
 410                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
 411         return 0;
 412 }
 413
 414 /**
 415  * pci_restore_state - Restore the saved state of a PCI device
 416  * @dev: - PCI device that we're dealing with
 417  */
 418 int
 419 pci_restore_state(struct pci_dev *dev)
 420 {
 421         int i;
 422
 423         for (i = 0; i < 16; i++)
 424                 pci_write_config_dword(dev,i * 4, dev->saved_config_space[i]);
 425         return 0;
 426 }
 427
 428 /**
 429  * pci_enable_device_bars - Initialize some of a device for use
 430  * @dev: PCI device to be initialized
 431  * @bars: bitmask of BAR's that must be configured
 432  *
 433  *  Initialize device before it's used by a driver. Ask low-level code
 434  *  to enable selected I/O and memory resources. Wake up the device if it
 435  *  was suspended. Beware, this function can fail.
 436  */
 437
 438 int
 439 pci_enable_device_bars(struct pci_dev *dev, int bars)
 440 {
 441         int err;
 442
 443         pci_set_power_state(dev, PCI_D0);
 444         if ((err = pcibios_enable_device(dev, bars)) < 0)
 445                 return err;
 446         return 0;
 447 }
 448
 449 /**
 450  * pci_enable_device - Initialize device before it's used by a driver.
 451  * @dev: PCI device to be initialized
 452  *
 453  *  Initialize device before it's used by a driver. Ask low-level code
 454  *  to enable I/O and memory. Wake up the device if it was suspended.
 455  *  Beware, this function can fail.
 456  */
 457 int
 458 pci_enable_device(struct pci_dev *dev)
 459 {
 460         int err;
 461
 462         if ((err = pci_enable_device_bars(dev, (1 << PCI_NUM_RESOURCES) - 1)))
 463                 return err;
 464         pci_fixup_device(pci_fixup_enable, dev);
 465         dev->is_enabled = 1;
 466         return 0;
 467 }
 468
 469 /**
 470  * pcibios_disable_device - disable arch specific PCI resources for device dev
 471  * @dev: the PCI device to disable
 472  *
 473  * Disables architecture specific PCI resources for the device. This
 474  * is the default implementation. Architecture implementations can
 475  * override this.
 476  */
 477 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
 478
 479 /**
 480  * pci_disable_device - Disable PCI device after use
 481  * @dev: PCI device to be disabled
 482  *
 483  * Signal to the system that the PCI device is not in use by the system
 484  * anymore.  This only involves disabling PCI bus-mastering, if active.
 485  */
 486 void
 487 pci_disable_device(struct pci_dev *dev)
 488 {
 489         u16 pci_command;
 490
 491         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
 492         if (pci_command & PCI_COMMAND_MASTER) {
 493                 pci_command &= ~PCI_COMMAND_MASTER;
 494                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
 495         }
 496         dev->is_busmaster = 0;
 497
 498         pcibios_disable_device(dev);
 499         dev->is_enabled = 0;
 500 }
 501
 502 /**
 503  * pci_enable_wake - enable device to generate PME# when suspended
 504  * @dev: - PCI device to operate on
 505  * @state: - Current state of device.
 506  * @enable: - Flag to enable or disable generation
 507  *
 508  * Set the bits in the device's PM Capabilities to generate PME# when
 509  * the system is suspended.
 510  *
 511  * -EIO is returned if device doesn't have PM Capabilities.
 512  * -EINVAL is returned if device supports it, but can't generate wake events.
 513  * 0 if operation is successful.
 514  *
 515  */
 516 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
 517 {
 518         int pm;
 519         u16 value;
 520
 521         /* find PCI PM capability in list */
 522         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
 523
 524         /* If device doesn't support PM Capabilities, but request is to disable
 525          * wake events, it's a nop; otherwise fail */
 526         if (!pm)
 527                 return enable ? -EIO : 0;
 528
 529         /* Check device's ability to generate PME# */
 530         pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
 531
 532         value &= PCI_PM_CAP_PME_MASK;
 533         value >>= ffs(PCI_PM_CAP_PME_MASK) - 1;   /* First bit of mask */
 534
 535         /* Check if it can generate PME# from requested state. */
 536         if (!value || !(value & (1 << state)))
 537                 return enable ? -EINVAL : 0;
 538
 539         pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
 540
 541         /* Clear PME_Status by writing 1 to it and enable PME# */
 542         value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
 543
 544         if (!enable)
 545                 value &= ~PCI_PM_CTRL_PME_ENABLE;
 546
 547         pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
 548
 549         return 0;
 550 }
 551
 552 int
 553 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
 554 {
 555         u8 pin;
 556
 557         pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &pin);
 558         if (!pin)
 559                 return -1;
 560         pin--;
 561         while (dev->bus->self) {
 562                 pin = (pin + PCI_SLOT(dev->devfn)) % 4;
 563                 dev = dev->bus->self;
 564         }
 565         *bridge = dev;
 566         return pin;
 567 }
 568
 569 /**
 570  *      pci_release_region - Release a PCI bar
 571  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
 572  *      @bar: BAR to release
 573  *
 574  *      Releases the PCI I/O and memory resources previously reserved by a
 575  *      successful call to pci_request_region.  Call this function only
 576  *      after all use of the PCI regions has ceased.
 577  */
 578 void pci_release_region(struct pci_dev *pdev, int bar)
 579 {
 580         if (pci_resource_len(pdev, bar) == 0)
 581                 return;
 582         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
 583                 release_region(pci_resource_start(pdev, bar),
 584                                 pci_resource_len(pdev, bar));
 585         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
 586                 release_mem_region(pci_resource_start(pdev, bar),
 587                                 pci_resource_len(pdev, bar));
 588 }
 589
 590 /**
 591  *      pci_request_region - Reserved PCI I/O and memory resource
 592  *      @pdev: PCI device whose resources are to be reserved
 593  *      @bar: BAR to be reserved
 594  *      @res_name: Name to be associated with resource.
 595  *
 596  *      Mark the PCI region associated with PCI device @pdev BR @bar as
 597  *      being reserved by owner @res_name.  Do not access any
 598  *      address inside the PCI regions unless this call returns
 599  *      successfully.
 600  *
 601  *      Returns 0 on success, or %EBUSY on error.  A warning
 602  *      message is also printed on failure.
 603  */
 604 int pci_request_region(struct pci_dev *pdev, int bar, char *res_name)
 605 {
 606         if (pci_resource_len(pdev, bar) == 0)
 607                 return 0;
 608
 609         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
 610                 if (!request_region(pci_resource_start(pdev, bar),
 611                             pci_resource_len(pdev, bar), res_name))
 612                         goto err_out;
 613         }
 614         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
 615                 if (!request_mem_region(pci_resource_start(pdev, bar),
 616                                         pci_resource_len(pdev, bar), res_name))
 617                         goto err_out;
 618         }
 619
 620         return 0;
 621
 622 err_out:
 623         printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%lx@%lx for device %s\n",
 624                 pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
 625                 bar + 1, /* PCI BAR # */
 626                 pci_resource_len(pdev, bar), pci_resource_start(pdev, bar),
 627                 pci_name(pdev));
 628         return -EBUSY;
 629 }
 630
 631
 632 /**
 633  *      pci_release_regions - Release reserved PCI I/O and memory resources
 634  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
 635  *
 636  *      Releases all PCI I/O and memory resources previously reserved by a
 637  *      successful call to pci_request_regions.  Call this function only
 638  *      after all use of the PCI regions has ceased.
 639  */
 640
 641 void pci_release_regions(struct pci_dev *pdev)
 642 {
 643         int i;
 644
 645         for (i = 0; i < 6; i++)
 646                 pci_release_region(pdev, i);
 647 }
 648
 649 /**
 650  *      pci_request_regions - Reserved PCI I/O and memory resources
 651  *      @pdev: PCI device whose resources are to be reserved
 652  *      @res_name: Name to be associated with resource.
 653  *
 654  *      Mark all PCI regions associated with PCI device @pdev as
 655  *      being reserved by owner @res_name.  Do not access any
 656  *      address inside the PCI regions unless this call returns
 657  *      successfully.
 658  *
 659  *      Returns 0 on success, or %EBUSY on error.  A warning
 660  *      message is also printed on failure.
 661  */
 662 int pci_request_regions(struct pci_dev *pdev, char *res_name)
 663 {
 664         int i;
 665
 666         for (i = 0; i < 6; i++)
 667                 if(pci_request_region(pdev, i, res_name))
 668                         goto err_out;
 669         return 0;
 670
 671 err_out:
 672         while(--i >= 0)
 673                 pci_release_region(pdev, i);
 674
 675         return -EBUSY;
 676 }
 677
 678 /**
 679  * pci_set_master - enables bus-mastering for device dev
 680  * @dev: the PCI device to enable
 681  *
 682  * Enables bus-mastering on the device and calls pcibios_set_master()
 683  * to do the needed arch specific settings.
 684  */
 685 void
 686 pci_set_master(struct pci_dev *dev)
 687 {
 688         u16 cmd;
 689
 690         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 691         if (! (cmd & PCI_COMMAND_MASTER)) {
 692                 pr_debug("PCI: Enabling bus mastering for device %s\n", pci_name(dev));
 693                 cmd |= PCI_COMMAND_MASTER;
 694                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 695         }
 696         dev->is_busmaster = 1;
 697         pcibios_set_master(dev);
 698 }
 699
 700 #ifndef HAVE_ARCH_PCI_MWI
 701 /* This can be overridden by arch code. */
 702 u8 pci_cache_line_size = L1_CACHE_BYTES >> 2;
 703
 704 /**
 705  * pci_generic_prep_mwi - helper function for pci_set_mwi
 706  * @dev: the PCI device for which MWI is enabled
 707  *
 708  * Helper function for generic implementation of pcibios_prep_mwi
 709  * function.  Originally copied from drivers/net/acenic.c.
 710  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
 711  *
 712  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
 713  */
 714 static int
 715 pci_generic_prep_mwi(struct pci_dev *dev)
 716 {
 717         u8 cacheline_size;
 718
 719         if (!pci_cache_line_size)
 720                 return -EINVAL;         /* The system doesn't support MWI. */
 721
 722         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
 723            equal to or multiple of the right value. */
 724         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
 725         if (cacheline_size >= pci_cache_line_size &&
 726             (cacheline_size % pci_cache_line_size) == 0)
 727                 return 0;
 728
 729         /* Write the correct value. */
 730         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
 731         /* Read it back. */
 732         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
 733         if (cacheline_size == pci_cache_line_size)
 734                 return 0;
 735
 736         printk(KERN_DEBUG "PCI: cache line size of %d is not supported "
 737                "by device %s\n", pci_cache_line_size << 2, pci_name(dev));
 738
 739         return -EINVAL;
 740 }
 741 #endif /* !HAVE_ARCH_PCI_MWI */
 742
 743 /**
 744  * pci_set_mwi - enables memory-write-invalidate PCI transaction
 745  * @dev: the PCI device for which MWI is enabled
 746  *
 747  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND,
 748  * and then calls @pcibios_set_mwi to do the needed arch specific
 749  * operations or a generic mwi-prep function.
 750  *
 751  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
 752  */
 753 int
 754 pci_set_mwi(struct pci_dev *dev)
 755 {
 756         int rc;
 757         u16 cmd;
 758
 759 #ifdef HAVE_ARCH_PCI_MWI
 760         rc = pcibios_prep_mwi(dev);
 761 #else
 762         rc = pci_generic_prep_mwi(dev);
 763 #endif
 764
 765         if (rc)
 766                 return rc;
 767
 768         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 769         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
 770                 pr_debug("PCI: Enabling Mem-Wr-Inval for device %s\n", pci_name(dev));
 771                 cmd |= PCI_COMMAND_INVALIDATE;
 772                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 773         }
 774
 775         return 0;
 776 }
 777
 778 /**
 779  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
 780  * @dev: the PCI device to disable
 781  *
 782  * Disables PCI Memory-Write-Invalidate transaction on the device
 783  */
 784 void
 785 pci_clear_mwi(struct pci_dev *dev)
 786 {
 787         u16 cmd;
 788
 789         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 790         if (cmd & PCI_COMMAND_INVALIDATE) {
 791                 cmd &= ~PCI_COMMAND_INVALIDATE;
 792                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 793         }
 794 }
 795
 796 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
 797 /*
 798  * These can be overridden by arch-specific implementations
 799  */
 800 int
 801 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
 802 {
 803         if (!pci_dma_supported(dev, mask))
 804                 return -EIO;
 805
 806         dev->dma_mask = mask;
 807
 808         return 0;
 809 }
 810
 811 int
 812 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
 813 {
 814         if (!pci_dma_supported(dev, mask))
 815                 return -EIO;
 816
 817         dev->dev.coherent_dma_mask = mask;
 818
 819         return 0;
 820 }
 821 #endif
 822
 823 static int __devinit pci_init(void)
 824 {
 825         struct pci_dev *dev = NULL;
 826
 827         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
 828                 pci_fixup_device(pci_fixup_final, dev);
 829         }
 830         return 0;
 831 }
 832
 833 static int __devinit pci_setup(char *str)
 834 {
 835         while (str) {
 836                 char *k = strchr(str, ',');
 837                 if (k)
 838                         *k++ = 0;
 839                 if (*str && (str = pcibios_setup(str)) && *str) {
 840                         /* PCI layer options should be handled here */
 841                         printk(KERN_ERR "PCI: Unknown option `%s'\n", str);
 842                 }
 843                 str = k;
 844         }
 845         return 1;
 846 }
 847
 848 device_initcall(pci_init);
 849
 850 __setup("pci=", pci_setup);
 851
 852 #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
 853 /* FIXME: Some boxes have multiple ISA bridges! */
 854 struct pci_dev *isa_bridge;
 855 EXPORT_SYMBOL(isa_bridge);
 856 #endif
 857
 858 EXPORT_SYMBOL_GPL(pci_restore_bars);
 859 EXPORT_SYMBOL(pci_enable_device_bars);
 860 EXPORT_SYMBOL(pci_enable_device);
 861 EXPORT_SYMBOL(pci_disable_device);
 862 EXPORT_SYMBOL(pci_max_busnr);
 863 EXPORT_SYMBOL(pci_bus_max_busnr);
 864 EXPORT_SYMBOL(pci_find_capability);
 865 EXPORT_SYMBOL(pci_bus_find_capability);
 866 EXPORT_SYMBOL(pci_release_regions);
 867 EXPORT_SYMBOL(pci_request_regions);
 868 EXPORT_SYMBOL(pci_release_region);
 869 EXPORT_SYMBOL(pci_request_region);
 870 EXPORT_SYMBOL(pci_set_master);
 871 EXPORT_SYMBOL(pci_set_mwi);
 872 EXPORT_SYMBOL(pci_clear_mwi);
 873 EXPORT_SYMBOL(pci_set_dma_mask);
 874 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
 875 EXPORT_SYMBOL(pci_assign_resource);
 876 EXPORT_SYMBOL(pci_find_parent_resource);
 877
 878 EXPORT_SYMBOL(pci_set_power_state);
 879 EXPORT_SYMBOL(pci_save_state);
 880 EXPORT_SYMBOL(pci_restore_state);
 881 EXPORT_SYMBOL(pci_enable_wake);
 882
 883 /* Quirk info */
 884
 885 EXPORT_SYMBOL(isa_dma_bridge_buggy);
 886 EXPORT_SYMBOL(pci_pci_problems);