drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  24  */
  25
  26 #include <linux/config.h>
  27 #include <linux/crc32.h>
  28 #include <linux/kernel.h>
  29 #include <linux/version.h>
  30 #include <linux/module.h>
  31 #include <linux/netdevice.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/etherdevice.h>
  34 #include <linux/ethtool.h>
  35 #include <linux/pci.h>
  36 #include <linux/ip.h>
  37 #include <linux/tcp.h>
  38 #include <linux/in.h>
  39 #include <linux/delay.h>
  40 #include <linux/workqueue.h>
  41 #include <linux/if_vlan.h>
  42 #include <linux/prefetch.h>
  43 #include <linux/mii.h>
  44
  45 #include <asm/irq.h>
  46
  47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  48 #define SKY2_VLAN_TAG_USED 1
  49 #endif
  50
  51 #include "sky2.h"
  52
  53 #define DRV_NAME                "sky2"
  54 #define DRV_VERSION             "1.2"
  55 #define PFX                     DRV_NAME " "
  56
  57 /*
  58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  59  * that are organized into three (receive, transmit, status) different rings
  60  * similar to Tigon3. A transmit can require several elements;
  61  * a receive requires one (or two if using 64 bit dma).
  62  */
  63
  64 #define RX_LE_SIZE              512
  65 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  66 #define RX_MAX_PENDING          (RX_LE_SIZE/2 - 2)
  67 #define RX_DEF_PENDING          RX_MAX_PENDING
  68 #define RX_SKB_ALIGN            8
  69
  70 #define TX_RING_SIZE            512
  71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  72 #define TX_MIN_PENDING          64
  73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  74
  75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  77 #define ETH_JUMBO_MTU           9000
  78 #define TX_WATCHDOG             (5 * HZ)
  79 #define NAPI_WEIGHT             64
  80 #define PHY_RETRIES             1000
  81
  82 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  83
  84 static const u32 default_msg =
  85     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  86     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  87     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  88
  89 static int debug = -1;          /* defaults above */
  90 module_param(debug, int, 0);
  91 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  92
  93 static int copybreak __read_mostly = 256;
  94 module_param(copybreak, int, 0);
  95 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  96
  97 static int disable_msi = 0;
  98 module_param(disable_msi, int, 0);
  99 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 100
 101 static const struct pci_device_id sky2_id_table[] = {
 102         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) },
 103         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) },
 104         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) },
 105         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) },
 106         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) },
 107         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) },
 108         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) },
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) },
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) },
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) },
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) },
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) },
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) },
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) },
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) },
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) },
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) },
 119         { 0 }
 120 };
 121
 122 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 123
 124 /* Avoid conditionals by using array */
 125 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 126 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 127
 128 /* This driver supports yukon2 chipset only */
 129 static const char *yukon2_name[] = {
 130         "XL",           /* 0xb3 */
 131         "EC Ultra",     /* 0xb4 */
 132         "UNKNOWN",      /* 0xb5 */
 133         "EC",           /* 0xb6 */
 134         "FE",           /* 0xb7 */
 135 };
 136
 137 /* Access to external PHY */
 138 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 139 {
 140         int i;
 141
 142         gma_write16(hw, port, GM_SMI_DATA, val);
 143         gma_write16(hw, port, GM_SMI_CTRL,
 144                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 145
 146         for (i = 0; i < PHY_RETRIES; i++) {
 147                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 148                         return 0;
 149                 udelay(1);
 150         }
 151
 152         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 153         return -ETIMEDOUT;
 154 }
 155
 156 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 157 {
 158         int i;
 159
 160         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 161                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 162
 163         for (i = 0; i < PHY_RETRIES; i++) {
 164                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 165                         *val = gma_read16(hw, port, GM_SMI_DATA);
 166                         return 0;
 167                 }
 168
 169                 udelay(1);
 170         }
 171
 172         return -ETIMEDOUT;
 173 }
 174
 175 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 176 {
 177         u16 v;
 178
 179         if (__gm_phy_read(hw, port, reg, &v) != 0)
 180                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 181         return v;
 182 }
 183
 184 static int sky2_set_power_state(struct sky2_hw *hw, pci_power_t state)
 185 {
 186         u16 power_control;
 187         u32 reg1;
 188         int vaux;
 189         int ret = 0;
 190
 191         pr_debug("sky2_set_power_state %d\n", state);
 192         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 193
 194         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_PMC);
 195         vaux = (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL) &&
 196                 (power_control & PCI_PM_CAP_PME_D3cold);
 197
 198         power_control = sky2_pci_read16(hw, hw->pm_cap + PCI_PM_CTRL);
 199
 200         power_control |= PCI_PM_CTRL_PME_STATUS;
 201         power_control &= ~(PCI_PM_CTRL_STATE_MASK);
 202
 203         switch (state) {
 204         case PCI_D0:
 205                 /* switch power to VCC (WA for VAUX problem) */
 206                 sky2_write8(hw, B0_POWER_CTRL,
 207                             PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 208
 209                 /* disable Core Clock Division, */
 210                 sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 211
 212                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 213                         /* enable bits are inverted */
 214                         sky2_write8(hw, B2_Y2_CLK_GATE,
 215                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 216                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 217                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 218                 else
 219                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 220
 221                 /* Turn off phy power saving */
 222                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 223                 reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 224
 225                 /* looks like this XL is back asswards .. */
 226                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1) {
 227                         reg1 |= PCI_Y2_PHY1_COMA;
 228                         if (hw->ports > 1)
 229                                 reg1 |= PCI_Y2_PHY2_COMA;
 230                 }
 231
 232                 if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 233                         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 234                         reg1 = sky2_pci_read32(hw, PCI_DEV_REG4);
 235                         reg1 &= P_ASPM_CONTROL_MSK;
 236                         sky2_pci_write32(hw, PCI_DEV_REG4, reg1);
 237                         sky2_pci_write32(hw, PCI_DEV_REG5, 0);
 238                 }
 239
 240                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 241
 242                 break;
 243
 244         case PCI_D3hot:
 245         case PCI_D3cold:
 246                 /* Turn on phy power saving */
 247                 reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 248                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 249                         reg1 &= ~(PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 250                 else
 251                         reg1 |= (PCI_Y2_PHY1_POWD | PCI_Y2_PHY2_POWD);
 252                 sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 253
 254                 if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 255                         sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 256                 else
 257                         /* enable bits are inverted */
 258                         sky2_write8(hw, B2_Y2_CLK_GATE,
 259                                     Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 260                                     Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 261                                     Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 262
 263                 /* switch power to VAUX */
 264                 if (vaux && state != PCI_D3cold)
 265                         sky2_write8(hw, B0_POWER_CTRL,
 266                                     (PC_VAUX_ENA | PC_VCC_ENA |
 267                                      PC_VAUX_ON | PC_VCC_OFF));
 268                 break;
 269         default:
 270                 printk(KERN_ERR PFX "Unknown power state %d\n", state);
 271                 ret = -1;
 272         }
 273
 274         sky2_pci_write16(hw, hw->pm_cap + PCI_PM_CTRL, power_control);
 275         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 276         return ret;
 277 }
 278
 279 static void sky2_phy_reset(struct sky2_hw *hw, unsigned port)
 280 {
 281         u16 reg;
 282
 283         /* disable all GMAC IRQ's */
 284         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 285         /* disable PHY IRQs */
 286         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 287
 288         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 289         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 290         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 291         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 292
 293         reg = gma_read16(hw, port, GM_RX_CTRL);
 294         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 295         gma_write16(hw, port, GM_RX_CTRL, reg);
 296 }
 297
 298 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 299 {
 300         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 301         u16 ctrl, ct1000, adv, pg, ledctrl, ledover;
 302
 303         if (sky2->autoneg == AUTONEG_ENABLE && hw->chip_id != CHIP_ID_YUKON_XL) {
 304                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 305
 306                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 307                            PHY_M_EC_MAC_S_MSK);
 308                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 309
 310                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 311                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 312                 else
 313                         ectrl |= PHY_M_EC_M_DSC(2) | PHY_M_EC_S_DSC(3);
 314
 315                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 316         }
 317
 318         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 319         if (hw->copper) {
 320                 if (hw->chip_id == CHIP_ID_YUKON_FE) {
 321                         /* enable automatic crossover */
 322                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 323                 } else {
 324                         /* disable energy detect */
 325                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 326
 327                         /* enable automatic crossover */
 328                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 329
 330                         if (sky2->autoneg == AUTONEG_ENABLE &&
 331                             hw->chip_id == CHIP_ID_YUKON_XL) {
 332                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 333                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 334                         }
 335                 }
 336                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 337         } else {
 338                 /* workaround for deviation #4.88 (CRC errors) */
 339                 /* disable Automatic Crossover */
 340
 341                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 342                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 343
 344                 if (hw->chip_id == CHIP_ID_YUKON_XL) {
 345                         /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 346                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 347                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 348                         ctrl &= ~PHY_M_MAC_MD_MSK;
 349                         ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 350                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 351
 352                         /* select page 1 to access Fiber registers */
 353                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 354                 }
 355         }
 356
 357         ctrl = gm_phy_read(hw, port, PHY_MARV_CTRL);
 358         if (sky2->autoneg == AUTONEG_DISABLE)
 359                 ctrl &= ~PHY_CT_ANE;
 360         else
 361                 ctrl |= PHY_CT_ANE;
 362
 363         ctrl |= PHY_CT_RESET;
 364         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 365
 366         ctrl = 0;
 367         ct1000 = 0;
 368         adv = PHY_AN_CSMA;
 369
 370         if (sky2->autoneg == AUTONEG_ENABLE) {
 371                 if (hw->copper) {
 372                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 373                                 ct1000 |= PHY_M_1000C_AFD;
 374                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 375                                 ct1000 |= PHY_M_1000C_AHD;
 376                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 377                                 adv |= PHY_M_AN_100_FD;
 378                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 379                                 adv |= PHY_M_AN_100_HD;
 380                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 381                                 adv |= PHY_M_AN_10_FD;
 382                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 383                                 adv |= PHY_M_AN_10_HD;
 384                 } else          /* special defines for FIBER (88E1011S only) */
 385                         adv |= PHY_M_AN_1000X_AHD | PHY_M_AN_1000X_AFD;
 386
 387                 /* Set Flow-control capabilities */
 388                 if (sky2->tx_pause && sky2->rx_pause)
 389                         adv |= PHY_AN_PAUSE_CAP;        /* symmetric */
 390                 else if (sky2->rx_pause && !sky2->tx_pause)
 391                         adv |= PHY_AN_PAUSE_ASYM | PHY_AN_PAUSE_CAP;
 392                 else if (!sky2->rx_pause && sky2->tx_pause)
 393                         adv |= PHY_AN_PAUSE_ASYM;       /* local */
 394
 395                 /* Restart Auto-negotiation */
 396                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 397         } else {
 398                 /* forced speed/duplex settings */
 399                 ct1000 = PHY_M_1000C_MSE;
 400
 401                 if (sky2->duplex == DUPLEX_FULL)
 402                         ctrl |= PHY_CT_DUP_MD;
 403
 404                 switch (sky2->speed) {
 405                 case SPEED_1000:
 406                         ctrl |= PHY_CT_SP1000;
 407                         break;
 408                 case SPEED_100:
 409                         ctrl |= PHY_CT_SP100;
 410                         break;
 411                 }
 412
 413                 ctrl |= PHY_CT_RESET;
 414         }
 415
 416         if (hw->chip_id != CHIP_ID_YUKON_FE)
 417                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 418
 419         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 420         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 421
 422         /* Setup Phy LED's */
 423         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 424         ledover = 0;
 425
 426         switch (hw->chip_id) {
 427         case CHIP_ID_YUKON_FE:
 428                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 429                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 430
 431                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 432
 433                 /* delete ACT LED control bits */
 434                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 435                 /* change ACT LED control to blink mode */
 436                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 437                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 438                 break;
 439
 440         case CHIP_ID_YUKON_XL:
 441                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 442
 443                 /* select page 3 to access LED control register */
 444                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 445
 446                 /* set LED Function Control register */
 447                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, (PHY_M_LEDC_LOS_CTRL(1) |     /* LINK/ACT */
 448                                                            PHY_M_LEDC_INIT_CTRL(7) |    /* 10 Mbps */
 449                                                            PHY_M_LEDC_STA1_CTRL(7) |    /* 100 Mbps */
 450                                                            PHY_M_LEDC_STA0_CTRL(7)));   /* 1000 Mbps */
 451
 452                 /* set Polarity Control register */
 453                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 454                              (PHY_M_POLC_LS1_P_MIX(4) |
 455                               PHY_M_POLC_IS0_P_MIX(4) |
 456                               PHY_M_POLC_LOS_CTRL(2) |
 457                               PHY_M_POLC_INIT_CTRL(2) |
 458                               PHY_M_POLC_STA1_CTRL(2) |
 459                               PHY_M_POLC_STA0_CTRL(2)));
 460
 461                 /* restore page register */
 462                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 463                 break;
 464
 465         default:
 466                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 467                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 468                 /* turn off the Rx LED (LED_RX) */
 469                 ledover |= PHY_M_LED_MO_RX(MO_LED_OFF);
 470         }
 471
 472         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
 473                 /* apply fixes in PHY AFE */
 474                 gm_phy_write(hw, port, 22, 255);
 475                 /* increase differential signal amplitude in 10BASE-T */
 476                 gm_phy_write(hw, port, 24, 0xaa99);
 477                 gm_phy_write(hw, port, 23, 0x2011);
 478
 479                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 480                 gm_phy_write(hw, port, 24, 0xa204);
 481                 gm_phy_write(hw, port, 23, 0x2002);
 482
 483                 /* set page register to 0 */
 484                 gm_phy_write(hw, port, 22, 0);
 485         } else {
 486                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 487
 488                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 489                         /* turn on 100 Mbps LED (LED_LINK100) */
 490                         ledover |= PHY_M_LED_MO_100(MO_LED_ON);
 491                 }
 492
 493                 if (ledover)
 494                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 495
 496         }
 497         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 498         if (sky2->autoneg == AUTONEG_ENABLE)
 499                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 500         else
 501                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 502 }
 503
 504 /* Force a renegotiation */
 505 static void sky2_phy_reinit(struct sky2_port *sky2)
 506 {
 507         spin_lock_bh(&sky2->phy_lock);
 508         sky2_phy_init(sky2->hw, sky2->port);
 509         spin_unlock_bh(&sky2->phy_lock);
 510 }
 511
 512 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 513 {
 514         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 515         u16 reg;
 516         int i;
 517         const u8 *addr = hw->dev[port]->dev_addr;
 518
 519         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 520         sky2_write32(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR|GPC_ENA_PAUSE);
 521
 522         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 523
 524         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 525                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 526                 /* clear GMAC 1 Control reset */
 527                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 528                 do {
 529                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 530                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 531                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 532                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 533                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 534         }
 535
 536         if (sky2->autoneg == AUTONEG_DISABLE) {
 537                 reg = gma_read16(hw, port, GM_GP_CTRL);
 538                 reg |= GM_GPCR_AU_ALL_DIS;
 539                 gma_write16(hw, port, GM_GP_CTRL, reg);
 540                 gma_read16(hw, port, GM_GP_CTRL);
 541
 542                 switch (sky2->speed) {
 543                 case SPEED_1000:
 544                         reg &= ~GM_GPCR_SPEED_100;
 545                         reg |= GM_GPCR_SPEED_1000;
 546                         break;
 547                 case SPEED_100:
 548                         reg &= ~GM_GPCR_SPEED_1000;
 549                         reg |= GM_GPCR_SPEED_100;
 550                         break;
 551                 case SPEED_10:
 552                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
 553                         break;
 554                 }
 555
 556                 if (sky2->duplex == DUPLEX_FULL)
 557                         reg |= GM_GPCR_DUP_FULL;
 558         } else
 559                 reg = GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100 | GM_GPCR_DUP_FULL;
 560
 561         if (!sky2->tx_pause && !sky2->rx_pause) {
 562                 sky2_write32(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 563                 reg |=
 564                     GM_GPCR_FC_TX_DIS | GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 565         } else if (sky2->tx_pause && !sky2->rx_pause) {
 566                 /* disable Rx flow-control */
 567                 reg |= GM_GPCR_FC_RX_DIS | GM_GPCR_AU_FCT_DIS;
 568         }
 569
 570         gma_write16(hw, port, GM_GP_CTRL, reg);
 571
 572         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 573
 574         spin_lock_bh(&sky2->phy_lock);
 575         sky2_phy_init(hw, port);
 576         spin_unlock_bh(&sky2->phy_lock);
 577
 578         /* MIB clear */
 579         reg = gma_read16(hw, port, GM_PHY_ADDR);
 580         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 581
 582         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 583                 gma_read16(hw, port, i);
 584         gma_write16(hw, port, GM_PHY_ADDR, reg);
 585
 586         /* transmit control */
 587         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 588
 589         /* receive control reg: unicast + multicast + no FCS  */
 590         gma_write16(hw, port, GM_RX_CTRL,
 591                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 592
 593         /* transmit flow control */
 594         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 595
 596         /* transmit parameter */
 597         gma_write16(hw, port, GM_TX_PARAM,
 598                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 599                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 600                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 601                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 602
 603         /* serial mode register */
 604         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 605                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 606
 607         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 608                 reg |= GM_SMOD_JUMBO_ENA;
 609
 610         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 611
 612         /* virtual address for data */
 613         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 614
 615         /* physical address: used for pause frames */
 616         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 617
 618         /* ignore counter overflows */
 619         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 620         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 621         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 622
 623         /* Configure Rx MAC FIFO */
 624         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 625         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
 626                      GMF_OPER_ON | GMF_RX_F_FL_ON);
 627
 628         /* Flush Rx MAC FIFO on any flow control or error */
 629         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 630
 631         /* Set threshold to 0xa (64 bytes)
 632          *  ASF disabled so no need to do WA dev #4.30
 633          */
 634         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), RX_GMF_FL_THR_DEF);
 635
 636         /* Configure Tx MAC FIFO */
 637         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 638         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 639
 640         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
 641                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 642                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 643                 if (hw->dev[port]->mtu > ETH_DATA_LEN) {
 644                         /* set Tx GMAC FIFO Almost Empty Threshold */
 645                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR), 0x180);
 646                         /* Disable Store & Forward mode for TX */
 647                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_STFW_DIS);
 648                 }
 649         }
 650
 651 }
 652
 653 /* Assign Ram Buffer allocation.
 654  * start and end are in units of 4k bytes
 655  * ram registers are in units of 64bit words
 656  */
 657 static void sky2_ramset(struct sky2_hw *hw, u16 q, u8 startk, u8 endk)
 658 {
 659         u32 start, end;
 660
 661         start = startk * 4096/8;
 662         end = (endk * 4096/8) - 1;
 663
 664         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 665         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 666         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 667         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 668         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 669
 670         if (q == Q_R1 || q == Q_R2) {
 671                 u32 space = (endk - startk) * 4096/8;
 672                 u32 tp = space - space/4;
 673
 674                 /* On receive queue's set the thresholds
 675                  * give receiver priority when > 3/4 full
 676                  * send pause when down to 2K
 677                  */
 678                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 679                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 680
 681                 tp = space - 2048/8;
 682                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 683                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 684         } else {
 685                 /* Enable store & forward on Tx queue's because
 686                  * Tx FIFO is only 1K on Yukon
 687                  */
 688                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 689         }
 690
 691         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 692         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 693 }
 694
 695 /* Setup Bus Memory Interface */
 696 static void sky2_qset(struct sky2_hw *hw, u16 q)
 697 {
 698         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 699         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 700         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 701         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 702 }
 703
 704 /* Setup prefetch unit registers. This is the interface between
 705  * hardware and driver list elements
 706  */
 707 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 708                                       u64 addr, u32 last)
 709 {
 710         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 711         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 712         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 713         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 714         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 715         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 716
 717         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 718 }
 719
 720 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 721 {
 722         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 723
 724         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 725         return le;
 726 }
 727
 728 /* Update chip's next pointer */
 729 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 730 {
 731         wmb();
 732         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 733         mmiowb();
 734 }
 735
 736
 737 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 738 {
 739         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 740         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 741         return le;
 742 }
 743
 744 /* Return high part of DMA address (could be 32 or 64 bit) */
 745 static inline u32 high32(dma_addr_t a)
 746 {
 747         return sizeof(a) > sizeof(u32) ? (a >> 16) >> 16 : 0;
 748 }
 749
 750 /* Build description to hardware about buffer */
 751 static void sky2_rx_add(struct sky2_port *sky2, dma_addr_t map)
 752 {
 753         struct sky2_rx_le *le;
 754         u32 hi = high32(map);
 755         u16 len = sky2->rx_bufsize;
 756
 757         if (sky2->rx_addr64 != hi) {
 758                 le = sky2_next_rx(sky2);
 759                 le->addr = cpu_to_le32(hi);
 760                 le->ctrl = 0;
 761                 le->opcode = OP_ADDR64 | HW_OWNER;
 762                 sky2->rx_addr64 = high32(map + len);
 763         }
 764
 765         le = sky2_next_rx(sky2);
 766         le->addr = cpu_to_le32((u32) map);
 767         le->length = cpu_to_le16(len);
 768         le->ctrl = 0;
 769         le->opcode = OP_PACKET | HW_OWNER;
 770 }
 771
 772
 773 /* Tell chip where to start receive checksum.
 774  * Actually has two checksums, but set both same to avoid possible byte
 775  * order problems.
 776  */
 777 static void rx_set_checksum(struct sky2_port *sky2)
 778 {
 779         struct sky2_rx_le *le;
 780
 781         le = sky2_next_rx(sky2);
 782         le->addr = (ETH_HLEN << 16) | ETH_HLEN;
 783         le->ctrl = 0;
 784         le->opcode = OP_TCPSTART | HW_OWNER;
 785
 786         sky2_write32(sky2->hw,
 787                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
 788                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
 789
 790 }
 791
 792 /*
 793  * The RX Stop command will not work for Yukon-2 if the BMU does not
 794  * reach the end of packet and since we can't make sure that we have
 795  * incoming data, we must reset the BMU while it is not doing a DMA
 796  * transfer. Since it is possible that the RX path is still active,
 797  * the RX RAM buffer will be stopped first, so any possible incoming
 798  * data will not trigger a DMA. After the RAM buffer is stopped, the
 799  * BMU is polled until any DMA in progress is ended and only then it
 800  * will be reset.
 801  */
 802 static void sky2_rx_stop(struct sky2_port *sky2)
 803 {
 804         struct sky2_hw *hw = sky2->hw;
 805         unsigned rxq = rxqaddr[sky2->port];
 806         int i;
 807
 808         /* disable the RAM Buffer receive queue */
 809         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
 810
 811         for (i = 0; i < 0xffff; i++)
 812                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
 813                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
 814                         goto stopped;
 815
 816         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
 817                sky2->netdev->name);
 818 stopped:
 819         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
 820
 821         /* reset the Rx prefetch unit */
 822         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 823 }
 824
 825 /* Clean out receive buffer area, assumes receiver hardware stopped */
 826 static void sky2_rx_clean(struct sky2_port *sky2)
 827 {
 828         unsigned i;
 829
 830         memset(sky2->rx_le, 0, RX_LE_BYTES);
 831         for (i = 0; i < sky2->rx_pending; i++) {
 832                 struct ring_info *re = sky2->rx_ring + i;
 833
 834                 if (re->skb) {
 835                         pci_unmap_single(sky2->hw->pdev,
 836                                          re->mapaddr, sky2->rx_bufsize,
 837                                          PCI_DMA_FROMDEVICE);
 838                         kfree_skb(re->skb);
 839                         re->skb = NULL;
 840                 }
 841         }
 842 }
 843
 844 /* Basic MII support */
 845 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
 846 {
 847         struct mii_ioctl_data *data = if_mii(ifr);
 848         struct sky2_port *sky2 = netdev_priv(dev);
 849         struct sky2_hw *hw = sky2->hw;
 850         int err = -EOPNOTSUPP;
 851
 852         if (!netif_running(dev))
 853                 return -ENODEV; /* Phy still in reset */
 854
 855         switch (cmd) {
 856         case SIOCGMIIPHY:
 857                 data->phy_id = PHY_ADDR_MARV;
 858
 859                 /* fallthru */
 860         case SIOCGMIIREG: {
 861                 u16 val = 0;
 862
 863                 spin_lock_bh(&sky2->phy_lock);
 864                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
 865                 spin_unlock_bh(&sky2->phy_lock);
 866
 867                 data->val_out = val;
 868                 break;
 869         }
 870
 871         case SIOCSMIIREG:
 872                 if (!capable(CAP_NET_ADMIN))
 873                         return -EPERM;
 874
 875                 spin_lock_bh(&sky2->phy_lock);
 876                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
 877                                    data->val_in);
 878                 spin_unlock_bh(&sky2->phy_lock);
 879                 break;
 880         }
 881         return err;
 882 }
 883
 884 #ifdef SKY2_VLAN_TAG_USED
 885 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
 886 {
 887         struct sky2_port *sky2 = netdev_priv(dev);
 888         struct sky2_hw *hw = sky2->hw;
 889         u16 port = sky2->port;
 890
 891         spin_lock_bh(&sky2->tx_lock);
 892
 893         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_ON);
 894         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_ON);
 895         sky2->vlgrp = grp;
 896
 897         spin_unlock_bh(&sky2->tx_lock);
 898 }
 899
 900 static void sky2_vlan_rx_kill_vid(struct net_device *dev, unsigned short vid)
 901 {
 902         struct sky2_port *sky2 = netdev_priv(dev);
 903         struct sky2_hw *hw = sky2->hw;
 904         u16 port = sky2->port;
 905
 906         spin_lock_bh(&sky2->tx_lock);
 907
 908         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), RX_VLAN_STRIP_OFF);
 909         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T), TX_VLAN_TAG_OFF);
 910         if (sky2->vlgrp)
 911                 sky2->vlgrp->vlan_devices[vid] = NULL;
 912
 913         spin_unlock_bh(&sky2->tx_lock);
 914 }
 915 #endif
 916
 917 /*
 918  * It appears the hardware has a bug in the FIFO logic that
 919  * cause it to hang if the FIFO gets overrun and the receive buffer
 920  * is not aligned. ALso alloc_skb() won't align properly if slab
 921  * debugging is enabled.
 922  */
 923 static inline struct sk_buff *sky2_alloc_skb(unsigned int size, gfp_t gfp_mask)
 924 {
 925         struct sk_buff *skb;
 926
 927         skb = alloc_skb(size + RX_SKB_ALIGN, gfp_mask);
 928         if (likely(skb)) {
 929                 unsigned long p = (unsigned long) skb->data;
 930                 skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
 931         }
 932
 933         return skb;
 934 }
 935
 936 /*
 937  * Allocate and setup receiver buffer pool.
 938  * In case of 64 bit dma, there are 2X as many list elements
 939  * available as ring entries
 940  * and need to reserve one list element so we don't wrap around.
 941  */
 942 static int sky2_rx_start(struct sky2_port *sky2)
 943 {
 944         struct sky2_hw *hw = sky2->hw;
 945         unsigned rxq = rxqaddr[sky2->port];
 946         int i;
 947
 948         sky2->rx_put = sky2->rx_next = 0;
 949         sky2_qset(hw, rxq);
 950
 951         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev >= 2) {
 952                 /* MAC Rx RAM Read is controlled by hardware */
 953                 sky2_write32(hw, Q_ADDR(rxq, Q_F), F_M_RX_RAM_DIS);
 954         }
 955
 956         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
 957
 958         rx_set_checksum(sky2);
 959         for (i = 0; i < sky2->rx_pending; i++) {
 960                 struct ring_info *re = sky2->rx_ring + i;
 961
 962                 re->skb = sky2_alloc_skb(sky2->rx_bufsize, GFP_KERNEL);
 963                 if (!re->skb)
 964                         goto nomem;
 965
 966                 re->mapaddr = pci_map_single(hw->pdev, re->skb->data,
 967                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
 968                 sky2_rx_add(sky2, re->mapaddr);
 969         }
 970
 971         /* Truncate oversize frames */
 972         sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), sky2->rx_bufsize - 8);
 973         sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
 974
 975         /* Tell chip about available buffers */
 976         sky2_write16(hw, Y2_QADDR(rxq, PREF_UNIT_PUT_IDX), sky2->rx_put);
 977         return 0;
 978 nomem:
 979         sky2_rx_clean(sky2);
 980         return -ENOMEM;
 981 }
 982
 983 /* Bring up network interface. */
 984 static int sky2_up(struct net_device *dev)
 985 {
 986         struct sky2_port *sky2 = netdev_priv(dev);
 987         struct sky2_hw *hw = sky2->hw;
 988         unsigned port = sky2->port;
 989         u32 ramsize, rxspace, imask;
 990         int err = -ENOMEM;
 991
 992         if (netif_msg_ifup(sky2))
 993                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
 994
 995         /* must be power of 2 */
 996         sky2->tx_le = pci_alloc_consistent(hw->pdev,
 997                                            TX_RING_SIZE *
 998                                            sizeof(struct sky2_tx_le),
 999                                            &sky2->tx_le_map);
1000         if (!sky2->tx_le)
1001                 goto err_out;
1002
1003         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1004                                 GFP_KERNEL);
1005         if (!sky2->tx_ring)
1006                 goto err_out;
1007         sky2->tx_prod = sky2->tx_cons = 0;
1008
1009         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1010                                            &sky2->rx_le_map);
1011         if (!sky2->rx_le)
1012                 goto err_out;
1013         memset(sky2->rx_le, 0, RX_LE_BYTES);
1014
1015         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct ring_info),
1016                                 GFP_KERNEL);
1017         if (!sky2->rx_ring)
1018                 goto err_out;
1019
1020         sky2_mac_init(hw, port);
1021
1022         /* Determine available ram buffer space (in 4K blocks).
1023          * Note: not sure about the FE setting below yet
1024          */
1025         if (hw->chip_id == CHIP_ID_YUKON_FE)
1026                 ramsize = 4;
1027         else
1028                 ramsize = sky2_read8(hw, B2_E_0);
1029
1030         /* Give transmitter one third (rounded up) */
1031         rxspace = ramsize - (ramsize + 2) / 3;
1032
1033         sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1034         sky2_ramset(hw, txqaddr[port], rxspace, ramsize);
1035
1036         /* Make sure SyncQ is disabled */
1037         sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1038                     RB_RST_SET);
1039
1040         sky2_qset(hw, txqaddr[port]);
1041
1042         /* Set almost empty threshold */
1043         if (hw->chip_id == CHIP_ID_YUKON_EC_U && hw->chip_rev == 1)
1044                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), 0x1a0);
1045
1046         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1047                            TX_RING_SIZE - 1);
1048
1049         err = sky2_rx_start(sky2);
1050         if (err)
1051                 goto err_out;
1052
1053         /* Enable interrupts from phy/mac for port */
1054         imask = sky2_read32(hw, B0_IMSK);
1055         imask |= (port == 0) ? Y2_IS_PORT_1 : Y2_IS_PORT_2;
1056         sky2_write32(hw, B0_IMSK, imask);
1057
1058         return 0;
1059
1060 err_out:
1061         if (sky2->rx_le) {
1062                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1063                                     sky2->rx_le, sky2->rx_le_map);
1064                 sky2->rx_le = NULL;
1065         }
1066         if (sky2->tx_le) {
1067                 pci_free_consistent(hw->pdev,
1068                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1069                                     sky2->tx_le, sky2->tx_le_map);
1070                 sky2->tx_le = NULL;
1071         }
1072         kfree(sky2->tx_ring);
1073         kfree(sky2->rx_ring);
1074
1075         sky2->tx_ring = NULL;
1076         sky2->rx_ring = NULL;
1077         return err;
1078 }
1079
1080 /* Modular subtraction in ring */
1081 static inline int tx_dist(unsigned tail, unsigned head)
1082 {
1083         return (head - tail) & (TX_RING_SIZE - 1);
1084 }
1085
1086 /* Number of list elements available for next tx */
1087 static inline int tx_avail(const struct sky2_port *sky2)
1088 {
1089         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1090 }
1091
1092 /* Estimate of number of transmit list elements required */
1093 static unsigned tx_le_req(const struct sk_buff *skb)
1094 {
1095         unsigned count;
1096
1097         count = sizeof(dma_addr_t) / sizeof(u32);
1098         count += skb_shinfo(skb)->nr_frags * count;
1099
1100         if (skb_shinfo(skb)->tso_size)
1101                 ++count;
1102
1103         if (skb->ip_summed == CHECKSUM_HW)
1104                 ++count;
1105
1106         return count;
1107 }
1108
1109 /*
1110  * Put one packet in ring for transmit.
1111  * A single packet can generate multiple list elements, and
1112  * the number of ring elements will probably be less than the number
1113  * of list elements used.
1114  *
1115  * No BH disabling for tx_lock here (like tg3)
1116  */
1117 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1118 {
1119         struct sky2_port *sky2 = netdev_priv(dev);
1120         struct sky2_hw *hw = sky2->hw;
1121         struct sky2_tx_le *le = NULL;
1122         struct tx_ring_info *re;
1123         unsigned i, len;
1124         int avail;
1125         dma_addr_t mapping;
1126         u32 addr64;
1127         u16 mss;
1128         u8 ctrl;
1129
1130         /* No BH disabling for tx_lock here.  We are running in BH disabled
1131          * context and TX reclaim runs via poll inside of a software
1132          * interrupt, and no related locks in IRQ processing.
1133          */
1134         if (!spin_trylock(&sky2->tx_lock))
1135                 return NETDEV_TX_LOCKED;
1136
1137         if (unlikely(tx_avail(sky2) < tx_le_req(skb))) {
1138                 /* There is a known but harmless race with lockless tx
1139                  * and netif_stop_queue.
1140                  */
1141                 if (!netif_queue_stopped(dev)) {
1142                         netif_stop_queue(dev);
1143                         if (net_ratelimit())
1144                                 printk(KERN_WARNING PFX "%s: ring full when queue awake!\n",
1145                                        dev->name);
1146                 }
1147                 spin_unlock(&sky2->tx_lock);
1148
1149                 return NETDEV_TX_BUSY;
1150         }
1151
1152         if (unlikely(netif_msg_tx_queued(sky2)))
1153                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1154                        dev->name, sky2->tx_prod, skb->len);
1155
1156         len = skb_headlen(skb);
1157         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1158         addr64 = high32(mapping);
1159
1160         re = sky2->tx_ring + sky2->tx_prod;
1161
1162         /* Send high bits if changed or crosses boundary */
1163         if (addr64 != sky2->tx_addr64 || high32(mapping + len) != sky2->tx_addr64) {
1164                 le = get_tx_le(sky2);
1165                 le->tx.addr = cpu_to_le32(addr64);
1166                 le->ctrl = 0;
1167                 le->opcode = OP_ADDR64 | HW_OWNER;
1168                 sky2->tx_addr64 = high32(mapping + len);
1169         }
1170
1171         /* Check for TCP Segmentation Offload */
1172         mss = skb_shinfo(skb)->tso_size;
1173         if (mss != 0) {
1174                 /* just drop the packet if non-linear expansion fails */
1175                 if (skb_header_cloned(skb) &&
1176                     pskb_expand_head(skb, 0, 0, GFP_ATOMIC)) {
1177                         dev_kfree_skb(skb);
1178                         goto out_unlock;
1179                 }
1180
1181                 mss += ((skb->h.th->doff - 5) * 4);     /* TCP options */
1182                 mss += (skb->nh.iph->ihl * 4) + sizeof(struct tcphdr);
1183                 mss += ETH_HLEN;
1184         }
1185
1186         if (mss != sky2->tx_last_mss) {
1187                 le = get_tx_le(sky2);
1188                 le->tx.tso.size = cpu_to_le16(mss);
1189                 le->tx.tso.rsvd = 0;
1190                 le->opcode = OP_LRGLEN | HW_OWNER;
1191                 le->ctrl = 0;
1192                 sky2->tx_last_mss = mss;
1193         }
1194
1195         ctrl = 0;
1196 #ifdef SKY2_VLAN_TAG_USED
1197         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1198         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1199                 if (!le) {
1200                         le = get_tx_le(sky2);
1201                         le->tx.addr = 0;
1202                         le->opcode = OP_VLAN|HW_OWNER;
1203                         le->ctrl = 0;
1204                 } else
1205                         le->opcode |= OP_VLAN;
1206                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1207                 ctrl |= INS_VLAN;
1208         }
1209 #endif
1210
1211         /* Handle TCP checksum offload */
1212         if (skb->ip_summed == CHECKSUM_HW) {
1213                 u16 hdr = skb->h.raw - skb->data;
1214                 u16 offset = hdr + skb->csum;
1215
1216                 ctrl = CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1217                 if (skb->nh.iph->protocol == IPPROTO_UDP)
1218                         ctrl |= UDPTCP;
1219
1220                 le = get_tx_le(sky2);
1221                 le->tx.csum.start = cpu_to_le16(hdr);
1222                 le->tx.csum.offset = cpu_to_le16(offset);
1223                 le->length = 0; /* initial checksum value */
1224                 le->ctrl = 1;   /* one packet */
1225                 le->opcode = OP_TCPLISW | HW_OWNER;
1226         }
1227
1228         le = get_tx_le(sky2);
1229         le->tx.addr = cpu_to_le32((u32) mapping);
1230         le->length = cpu_to_le16(len);
1231         le->ctrl = ctrl;
1232         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1233
1234         /* Record the transmit mapping info */
1235         re->skb = skb;
1236         pci_unmap_addr_set(re, mapaddr, mapping);
1237
1238         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1239                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1240                 struct tx_ring_info *fre;
1241
1242                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1243                                        frag->size, PCI_DMA_TODEVICE);
1244                 addr64 = high32(mapping);
1245                 if (addr64 != sky2->tx_addr64) {
1246                         le = get_tx_le(sky2);
1247                         le->tx.addr = cpu_to_le32(addr64);
1248                         le->ctrl = 0;
1249                         le->opcode = OP_ADDR64 | HW_OWNER;
1250                         sky2->tx_addr64 = addr64;
1251                 }
1252
1253                 le = get_tx_le(sky2);
1254                 le->tx.addr = cpu_to_le32((u32) mapping);
1255                 le->length = cpu_to_le16(frag->size);
1256                 le->ctrl = ctrl;
1257                 le->opcode = OP_BUFFER | HW_OWNER;
1258
1259                 fre = sky2->tx_ring
1260                     + RING_NEXT((re - sky2->tx_ring) + i, TX_RING_SIZE);
1261                 pci_unmap_addr_set(fre, mapaddr, mapping);
1262         }
1263
1264         re->idx = sky2->tx_prod;
1265         le->ctrl |= EOP;
1266
1267         avail = tx_avail(sky2);
1268         if (mss != 0 || avail < TX_MIN_PENDING) {
1269                 le->ctrl |= FRC_STAT;
1270                 if (avail <= MAX_SKB_TX_LE)
1271                         netif_stop_queue(dev);
1272         }
1273
1274         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1275
1276 out_unlock:
1277         spin_unlock(&sky2->tx_lock);
1278
1279         dev->trans_start = jiffies;
1280         return NETDEV_TX_OK;
1281 }
1282
1283 /*
1284  * Free ring elements from starting at tx_cons until "done"
1285  *
1286  * NB: the hardware will tell us about partial completion of multi-part
1287  *     buffers; these are deferred until completion.
1288  */
1289 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1290 {
1291         struct net_device *dev = sky2->netdev;
1292         struct pci_dev *pdev = sky2->hw->pdev;
1293         u16 nxt, put;
1294         unsigned i;
1295
1296         BUG_ON(done >= TX_RING_SIZE);
1297
1298         if (unlikely(netif_msg_tx_done(sky2)))
1299                 printk(KERN_DEBUG "%s: tx done, up to %u\n",
1300                        dev->name, done);
1301
1302         for (put = sky2->tx_cons; put != done; put = nxt) {
1303                 struct tx_ring_info *re = sky2->tx_ring + put;
1304                 struct sk_buff *skb = re->skb;
1305
1306                 nxt = re->idx;
1307                 BUG_ON(nxt >= TX_RING_SIZE);
1308                 prefetch(sky2->tx_ring + nxt);
1309
1310                 /* Check for partial status */
1311                 if (tx_dist(put, done) < tx_dist(put, nxt))
1312                         break;
1313
1314                 skb = re->skb;
1315                 pci_unmap_single(pdev, pci_unmap_addr(re, mapaddr),
1316                                  skb_headlen(skb), PCI_DMA_TODEVICE);
1317
1318                 for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1319                         struct tx_ring_info *fre;
1320                         fre = sky2->tx_ring + RING_NEXT(put + i, TX_RING_SIZE);
1321                         pci_unmap_page(pdev, pci_unmap_addr(fre, mapaddr),
1322                                        skb_shinfo(skb)->frags[i].size,
1323                                        PCI_DMA_TODEVICE);
1324                 }
1325
1326                 dev_kfree_skb(skb);
1327         }
1328
1329         sky2->tx_cons = put;
1330         if (tx_avail(sky2) > MAX_SKB_TX_LE)
1331                 netif_wake_queue(dev);
1332 }
1333
1334 /* Cleanup all untransmitted buffers, assume transmitter not running */
1335 static void sky2_tx_clean(struct sky2_port *sky2)
1336 {
1337         spin_lock_bh(&sky2->tx_lock);
1338         sky2_tx_complete(sky2, sky2->tx_prod);
1339         spin_unlock_bh(&sky2->tx_lock);
1340 }
1341
1342 /* Network shutdown */
1343 static int sky2_down(struct net_device *dev)
1344 {
1345         struct sky2_port *sky2 = netdev_priv(dev);
1346         struct sky2_hw *hw = sky2->hw;
1347         unsigned port = sky2->port;
1348         u16 ctrl;
1349         u32 imask;
1350
1351         /* Never really got started! */
1352         if (!sky2->tx_le)
1353                 return 0;
1354
1355         if (netif_msg_ifdown(sky2))
1356                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1357
1358         /* Stop more packets from being queued */
1359         netif_stop_queue(dev);
1360
1361         sky2_phy_reset(hw, port);
1362
1363         /* Stop transmitter */
1364         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1365         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1366
1367         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1368                      RB_RST_SET | RB_DIS_OP_MD);
1369
1370         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1371         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1372         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1373
1374         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1375
1376         /* Workaround shared GMAC reset */
1377         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1378               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1379                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1380
1381         /* Disable Force Sync bit and Enable Alloc bit */
1382         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1383                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1384
1385         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1386         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1387         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1388
1389         /* Reset the PCI FIFO of the async Tx queue */
1390         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1391                      BMU_RST_SET | BMU_FIFO_RST);
1392
1393         /* Reset the Tx prefetch units */
1394         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1395                      PREF_UNIT_RST_SET);
1396
1397         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1398
1399         sky2_rx_stop(sky2);
1400
1401         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1402         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1403
1404         /* Disable port IRQ */
1405         imask = sky2_read32(hw, B0_IMSK);
1406         imask &= ~(sky2->port == 0) ? Y2_IS_PORT_1 : Y2_IS_PORT_2;
1407         sky2_write32(hw, B0_IMSK, imask);
1408
1409         /* turn off LED's */
1410         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1411
1412         synchronize_irq(hw->pdev->irq);
1413
1414         sky2_tx_clean(sky2);
1415         sky2_rx_clean(sky2);
1416
1417         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1418                             sky2->rx_le, sky2->rx_le_map);
1419         kfree(sky2->rx_ring);
1420
1421         pci_free_consistent(hw->pdev,
1422                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1423                             sky2->tx_le, sky2->tx_le_map);
1424         kfree(sky2->tx_ring);
1425
1426         sky2->tx_le = NULL;
1427         sky2->rx_le = NULL;
1428
1429         sky2->rx_ring = NULL;
1430         sky2->tx_ring = NULL;
1431
1432         return 0;
1433 }
1434
1435 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1436 {
1437         if (!hw->copper)
1438                 return SPEED_1000;
1439
1440         if (hw->chip_id == CHIP_ID_YUKON_FE)
1441                 return (aux & PHY_M_PS_SPEED_100) ? SPEED_100 : SPEED_10;
1442
1443         switch (aux & PHY_M_PS_SPEED_MSK) {
1444         case PHY_M_PS_SPEED_1000:
1445                 return SPEED_1000;
1446         case PHY_M_PS_SPEED_100:
1447                 return SPEED_100;
1448         default:
1449                 return SPEED_10;
1450         }
1451 }
1452
1453 static void sky2_link_up(struct sky2_port *sky2)
1454 {
1455         struct sky2_hw *hw = sky2->hw;
1456         unsigned port = sky2->port;
1457         u16 reg;
1458
1459         /* Enable Transmit FIFO Underrun */
1460         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
1461
1462         reg = gma_read16(hw, port, GM_GP_CTRL);
1463         if (sky2->autoneg == AUTONEG_DISABLE) {
1464                 reg |= GM_GPCR_AU_ALL_DIS;
1465
1466                 /* Is write/read necessary?  Copied from sky2_mac_init */
1467                 gma_write16(hw, port, GM_GP_CTRL, reg);
1468                 gma_read16(hw, port, GM_GP_CTRL);
1469
1470                 switch (sky2->speed) {
1471                 case SPEED_1000:
1472                         reg &= ~GM_GPCR_SPEED_100;
1473                         reg |= GM_GPCR_SPEED_1000;
1474                         break;
1475                 case SPEED_100:
1476                         reg &= ~GM_GPCR_SPEED_1000;
1477                         reg |= GM_GPCR_SPEED_100;
1478                         break;
1479                 case SPEED_10:
1480                         reg &= ~(GM_GPCR_SPEED_1000 | GM_GPCR_SPEED_100);
1481                         break;
1482                 }
1483         } else
1484                 reg &= ~GM_GPCR_AU_ALL_DIS;
1485
1486         if (sky2->duplex == DUPLEX_FULL || sky2->autoneg == AUTONEG_ENABLE)
1487                 reg |= GM_GPCR_DUP_FULL;
1488
1489         /* enable Rx/Tx */
1490         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1491         gma_write16(hw, port, GM_GP_CTRL, reg);
1492         gma_read16(hw, port, GM_GP_CTRL);
1493
1494         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1495
1496         netif_carrier_on(sky2->netdev);
1497         netif_wake_queue(sky2->netdev);
1498
1499         /* Turn on link LED */
1500         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1501                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1502
1503         if (hw->chip_id == CHIP_ID_YUKON_XL) {
1504                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1505
1506                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1507                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, PHY_M_LEDC_LOS_CTRL(1) |      /* LINK/ACT */
1508                              PHY_M_LEDC_INIT_CTRL(sky2->speed ==
1509                                                   SPEED_10 ? 7 : 0) |
1510                              PHY_M_LEDC_STA1_CTRL(sky2->speed ==
1511                                                   SPEED_100 ? 7 : 0) |
1512                              PHY_M_LEDC_STA0_CTRL(sky2->speed ==
1513                                                   SPEED_1000 ? 7 : 0));
1514                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1515         }
1516
1517         if (netif_msg_link(sky2))
1518                 printk(KERN_INFO PFX
1519                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1520                        sky2->netdev->name, sky2->speed,
1521                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1522                        (sky2->tx_pause && sky2->rx_pause) ? "both" :
1523                        sky2->tx_pause ? "tx" : sky2->rx_pause ? "rx" : "none");
1524 }
1525
1526 static void sky2_link_down(struct sky2_port *sky2)
1527 {
1528         struct sky2_hw *hw = sky2->hw;
1529         unsigned port = sky2->port;
1530         u16 reg;
1531
1532         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1533
1534         reg = gma_read16(hw, port, GM_GP_CTRL);
1535         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1536         gma_write16(hw, port, GM_GP_CTRL, reg);
1537         gma_read16(hw, port, GM_GP_CTRL);       /* PCI post */
1538
1539         if (sky2->rx_pause && !sky2->tx_pause) {
1540                 /* restore Asymmetric Pause bit */
1541                 gm_phy_write(hw, port, PHY_MARV_AUNE_ADV,
1542                              gm_phy_read(hw, port, PHY_MARV_AUNE_ADV)
1543                              | PHY_M_AN_ASP);
1544         }
1545
1546         netif_carrier_off(sky2->netdev);
1547         netif_stop_queue(sky2->netdev);
1548
1549         /* Turn on link LED */
1550         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1551
1552         if (netif_msg_link(sky2))
1553                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1554         sky2_phy_init(hw, port);
1555 }
1556
1557 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1558 {
1559         struct sky2_hw *hw = sky2->hw;
1560         unsigned port = sky2->port;
1561         u16 lpa;
1562
1563         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1564
1565         if (lpa & PHY_M_AN_RF) {
1566                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1567                 return -1;
1568         }
1569
1570         if (hw->chip_id != CHIP_ID_YUKON_FE &&
1571             gm_phy_read(hw, port, PHY_MARV_1000T_STAT) & PHY_B_1000S_MSF) {
1572                 printk(KERN_ERR PFX "%s: master/slave fault",
1573                        sky2->netdev->name);
1574                 return -1;
1575         }
1576
1577         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1578                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1579                        sky2->netdev->name);
1580                 return -1;
1581         }
1582
1583         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1584
1585         sky2->speed = sky2_phy_speed(hw, aux);
1586
1587         /* Pause bits are offset (9..8) */
1588         if (hw->chip_id == CHIP_ID_YUKON_XL)
1589                 aux >>= 6;
1590
1591         sky2->rx_pause = (aux & PHY_M_PS_RX_P_EN) != 0;
1592         sky2->tx_pause = (aux & PHY_M_PS_TX_P_EN) != 0;
1593
1594         if ((sky2->tx_pause || sky2->rx_pause)
1595             && !(sky2->speed < SPEED_1000 && sky2->duplex == DUPLEX_HALF))
1596                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1597         else
1598                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1599
1600         return 0;
1601 }
1602
1603 /* Interrupt from PHY */
1604 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1605 {
1606         struct net_device *dev = hw->dev[port];
1607         struct sky2_port *sky2 = netdev_priv(dev);
1608         u16 istatus, phystat;
1609
1610         spin_lock(&sky2->phy_lock);
1611         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1612         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1613
1614         if (!netif_running(dev))
1615                 goto out;
1616
1617         if (netif_msg_intr(sky2))
1618                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1619                        sky2->netdev->name, istatus, phystat);
1620
1621         if (istatus & PHY_M_IS_AN_COMPL) {
1622                 if (sky2_autoneg_done(sky2, phystat) == 0)
1623                         sky2_link_up(sky2);
1624                 goto out;
1625         }
1626
1627         if (istatus & PHY_M_IS_LSP_CHANGE)
1628                 sky2->speed = sky2_phy_speed(hw, phystat);
1629
1630         if (istatus & PHY_M_IS_DUP_CHANGE)
1631                 sky2->duplex =
1632                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1633
1634         if (istatus & PHY_M_IS_LST_CHANGE) {
1635                 if (phystat & PHY_M_PS_LINK_UP)
1636                         sky2_link_up(sky2);
1637                 else
1638                         sky2_link_down(sky2);
1639         }
1640 out:
1641         spin_unlock(&sky2->phy_lock);
1642 }
1643
1644
1645 /* Transmit timeout is only called if we are running, carries is up
1646  * and tx queue is full (stopped).
1647  */
1648 static void sky2_tx_timeout(struct net_device *dev)
1649 {
1650         struct sky2_port *sky2 = netdev_priv(dev);
1651         struct sky2_hw *hw = sky2->hw;
1652         unsigned txq = txqaddr[sky2->port];
1653         u16 report, done;
1654
1655         if (netif_msg_timer(sky2))
1656                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1657
1658         report = sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX);
1659         done = sky2_read16(hw, Q_ADDR(txq, Q_DONE));
1660
1661         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1662                dev->name,
1663                sky2->tx_cons, sky2->tx_prod, report, done);
1664
1665         if (report != done) {
1666                 printk(KERN_INFO PFX "status burst pending (irq moderation?)\n");
1667
1668                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
1669                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
1670         } else if (report != sky2->tx_cons) {
1671                 printk(KERN_INFO PFX "status report lost?\n");
1672
1673                 spin_lock_bh(&sky2->tx_lock);
1674                 sky2_tx_complete(sky2, report);
1675                 spin_unlock_bh(&sky2->tx_lock);
1676         } else {
1677                 printk(KERN_INFO PFX "hardware hung? flushing\n");
1678
1679                 sky2_write32(hw, Q_ADDR(txq, Q_CSR), BMU_STOP);
1680                 sky2_write32(hw, Y2_QADDR(txq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1681
1682                 sky2_tx_clean(sky2);
1683
1684                 sky2_qset(hw, txq);
1685                 sky2_prefetch_init(hw, txq, sky2->tx_le_map, TX_RING_SIZE - 1);
1686         }
1687 }
1688
1689
1690 /* Want receive buffer size to be multiple of 64 bits
1691  * and incl room for vlan and truncation
1692  */
1693 static inline unsigned sky2_buf_size(int mtu)
1694 {
1695         return ALIGN(mtu + ETH_HLEN + VLAN_HLEN, 8) + 8;
1696 }
1697
1698 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1699 {
1700         struct sky2_port *sky2 = netdev_priv(dev);
1701         struct sky2_hw *hw = sky2->hw;
1702         int err;
1703         u16 ctl, mode;
1704         u32 imask;
1705
1706         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1707                 return -EINVAL;
1708
1709         if (hw->chip_id == CHIP_ID_YUKON_EC_U && new_mtu > ETH_DATA_LEN)
1710                 return -EINVAL;
1711
1712         if (!netif_running(dev)) {
1713                 dev->mtu = new_mtu;
1714                 return 0;
1715         }
1716
1717         imask = sky2_read32(hw, B0_IMSK);
1718         sky2_write32(hw, B0_IMSK, 0);
1719
1720         dev->trans_start = jiffies;     /* prevent tx timeout */
1721         netif_stop_queue(dev);
1722         netif_poll_disable(hw->dev[0]);
1723
1724         synchronize_irq(hw->pdev->irq);
1725
1726         ctl = gma_read16(hw, sky2->port, GM_GP_CTRL);
1727         gma_write16(hw, sky2->port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
1728         sky2_rx_stop(sky2);
1729         sky2_rx_clean(sky2);
1730
1731         dev->mtu = new_mtu;
1732         sky2->rx_bufsize = sky2_buf_size(new_mtu);
1733         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
1734                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
1735
1736         if (dev->mtu > ETH_DATA_LEN)
1737                 mode |= GM_SMOD_JUMBO_ENA;
1738
1739         gma_write16(hw, sky2->port, GM_SERIAL_MODE, mode);
1740
1741         sky2_write8(hw, RB_ADDR(rxqaddr[sky2->port], RB_CTRL), RB_ENA_OP_MD);
1742
1743         err = sky2_rx_start(sky2);
1744         sky2_write32(hw, B0_IMSK, imask);
1745
1746         if (err)
1747                 dev_close(dev);
1748         else {
1749                 gma_write16(hw, sky2->port, GM_GP_CTRL, ctl);
1750
1751                 netif_poll_enable(hw->dev[0]);
1752                 netif_wake_queue(dev);
1753         }
1754
1755         return err;
1756 }
1757
1758 /*
1759  * Receive one packet.
1760  * For small packets or errors, just reuse existing skb.
1761  * For larger packets, get new buffer.
1762  */
1763 static struct sk_buff *sky2_receive(struct sky2_port *sky2,
1764                                     u16 length, u32 status)
1765 {
1766         struct ring_info *re = sky2->rx_ring + sky2->rx_next;
1767         struct sk_buff *skb = NULL;
1768
1769         if (unlikely(netif_msg_rx_status(sky2)))
1770                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
1771                        sky2->netdev->name, sky2->rx_next, status, length);
1772
1773         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
1774         prefetch(sky2->rx_ring + sky2->rx_next);
1775
1776         if (status & GMR_FS_ANY_ERR)
1777                 goto error;
1778
1779         if (!(status & GMR_FS_RX_OK))
1780                 goto resubmit;
1781
1782         if (length > sky2->netdev->mtu + ETH_HLEN)
1783                 goto oversize;
1784
1785         if (length < copybreak) {
1786                 skb = alloc_skb(length + 2, GFP_ATOMIC);
1787                 if (!skb)
1788                         goto resubmit;
1789
1790                 skb_reserve(skb, 2);
1791                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->mapaddr,
1792                                             length, PCI_DMA_FROMDEVICE);
1793                 memcpy(skb->data, re->skb->data, length);
1794                 skb->ip_summed = re->skb->ip_summed;
1795                 skb->csum = re->skb->csum;
1796                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->mapaddr,
1797                                                length, PCI_DMA_FROMDEVICE);
1798         } else {
1799                 struct sk_buff *nskb;
1800
1801                 nskb = sky2_alloc_skb(sky2->rx_bufsize, GFP_ATOMIC);
1802                 if (!nskb)
1803                         goto resubmit;
1804
1805                 skb = re->skb;
1806                 re->skb = nskb;
1807                 pci_unmap_single(sky2->hw->pdev, re->mapaddr,
1808                                  sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1809                 prefetch(skb->data);
1810
1811                 re->mapaddr = pci_map_single(sky2->hw->pdev, nskb->data,
1812                                              sky2->rx_bufsize, PCI_DMA_FROMDEVICE);
1813         }
1814
1815         skb_put(skb, length);
1816 resubmit:
1817         re->skb->ip_summed = CHECKSUM_NONE;
1818         sky2_rx_add(sky2, re->mapaddr);
1819
1820         /* Tell receiver about new buffers. */
1821         sky2_put_idx(sky2->hw, rxqaddr[sky2->port], sky2->rx_put);
1822
1823         return skb;
1824
1825 oversize:
1826         ++sky2->net_stats.rx_over_errors;
1827         goto resubmit;
1828
1829 error:
1830         ++sky2->net_stats.rx_errors;
1831
1832         if (netif_msg_rx_err(sky2) && net_ratelimit())
1833                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
1834                        sky2->netdev->name, status, length);
1835
1836         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
1837                 sky2->net_stats.rx_length_errors++;
1838         if (status & GMR_FS_FRAGMENT)
1839                 sky2->net_stats.rx_frame_errors++;
1840         if (status & GMR_FS_CRC_ERR)
1841                 sky2->net_stats.rx_crc_errors++;
1842         if (status & GMR_FS_RX_FF_OV)
1843                 sky2->net_stats.rx_fifo_errors++;
1844
1845         goto resubmit;
1846 }
1847
1848 /* Transmit complete */
1849 static inline void sky2_tx_done(struct net_device *dev, u16 last)
1850 {
1851         struct sky2_port *sky2 = netdev_priv(dev);
1852
1853         if (netif_running(dev)) {
1854                 spin_lock(&sky2->tx_lock);
1855                 sky2_tx_complete(sky2, last);
1856                 spin_unlock(&sky2->tx_lock);
1857         }
1858 }
1859
1860 /* Process status response ring */
1861 static int sky2_status_intr(struct sky2_hw *hw, int to_do)
1862 {
1863         int work_done = 0;
1864
1865         rmb();
1866
1867         for(;;) {
1868                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
1869                 struct net_device *dev;
1870                 struct sky2_port *sky2;
1871                 struct sk_buff *skb;
1872                 u32 status;
1873                 u16 length;
1874                 u8  link, opcode;
1875
1876                 opcode = le->opcode;
1877                 if (!opcode)
1878                         break;
1879                 opcode &= ~HW_OWNER;
1880
1881                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
1882                 le->opcode = 0;
1883
1884                 link = le->link;
1885                 BUG_ON(link >= 2);
1886                 dev = hw->dev[link];
1887
1888                 sky2 = netdev_priv(dev);
1889                 length = le->length;
1890                 status = le->status;
1891
1892                 switch (opcode) {
1893                 case OP_RXSTAT:
1894                         skb = sky2_receive(sky2, length, status);
1895                         if (!skb)
1896                                 break;
1897
1898                         skb->dev = dev;
1899                         skb->protocol = eth_type_trans(skb, dev);
1900                         dev->last_rx = jiffies;
1901
1902 #ifdef SKY2_VLAN_TAG_USED
1903                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
1904                                 vlan_hwaccel_receive_skb(skb,
1905                                                          sky2->vlgrp,
1906                                                          be16_to_cpu(sky2->rx_tag));
1907                         } else
1908 #endif
1909                                 netif_receive_skb(skb);
1910
1911                         if (++work_done >= to_do)
1912                                 goto exit_loop;
1913                         break;
1914
1915 #ifdef SKY2_VLAN_TAG_USED
1916                 case OP_RXVLAN:
1917                         sky2->rx_tag = length;
1918                         break;
1919
1920                 case OP_RXCHKSVLAN:
1921                         sky2->rx_tag = length;
1922                         /* fall through */
1923 #endif
1924                 case OP_RXCHKS:
1925                         skb = sky2->rx_ring[sky2->rx_next].skb;
1926                         skb->ip_summed = CHECKSUM_HW;
1927                         skb->csum = le16_to_cpu(status);
1928                         break;
1929
1930                 case OP_TXINDEXLE:
1931                         /* TX index reports status for both ports */
1932                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
1933                         sky2_tx_done(hw->dev[0], status & 0xfff);
1934                         if (hw->dev[1])
1935                                 sky2_tx_done(hw->dev[1],
1936                                      ((status >> 24) & 0xff)
1937                                              | (u16)(length & 0xf) << 8);
1938                         break;
1939
1940                 default:
1941                         if (net_ratelimit())
1942                                 printk(KERN_WARNING PFX
1943                                        "unknown status opcode 0x%x\n", opcode);
1944                         break;
1945                 }
1946         }
1947
1948 exit_loop:
1949         return work_done;
1950 }
1951
1952 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
1953 {
1954         struct net_device *dev = hw->dev[port];
1955
1956         if (net_ratelimit())
1957                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
1958                        dev->name, status);
1959
1960         if (status & Y2_IS_PAR_RD1) {
1961                 if (net_ratelimit())
1962                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
1963                                dev->name);
1964                 /* Clear IRQ */
1965                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
1966         }
1967
1968         if (status & Y2_IS_PAR_WR1) {
1969                 if (net_ratelimit())
1970                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
1971                                dev->name);
1972
1973                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
1974         }
1975
1976         if (status & Y2_IS_PAR_MAC1) {
1977                 if (net_ratelimit())
1978                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
1979                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
1980         }
1981
1982         if (status & Y2_IS_PAR_RX1) {
1983                 if (net_ratelimit())
1984                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
1985                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
1986         }
1987
1988         if (status & Y2_IS_TCP_TXA1) {
1989                 if (net_ratelimit())
1990                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
1991                                dev->name);
1992                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
1993         }
1994 }
1995
1996 static void sky2_hw_intr(struct sky2_hw *hw)
1997 {
1998         u32 status = sky2_read32(hw, B0_HWE_ISRC);
1999
2000         if (status & Y2_IS_TIST_OV)
2001                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2002
2003         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2004                 u16 pci_err;
2005
2006                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2007                 if (net_ratelimit())
2008                         printk(KERN_ERR PFX "%s: pci hw error (0x%x)\n",
2009                                pci_name(hw->pdev), pci_err);
2010
2011                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2012                 sky2_pci_write16(hw, PCI_STATUS,
2013                                       pci_err | PCI_STATUS_ERROR_BITS);
2014                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2015         }
2016
2017         if (status & Y2_IS_PCI_EXP) {
2018                 /* PCI-Express uncorrectable Error occurred */
2019                 u32 pex_err;
2020
2021                 pex_err = sky2_pci_read32(hw, PEX_UNC_ERR_STAT);
2022
2023                 if (net_ratelimit())
2024                         printk(KERN_ERR PFX "%s: pci express error (0x%x)\n",
2025                                pci_name(hw->pdev), pex_err);
2026
2027                 /* clear the interrupt */
2028                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2029                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT,
2030                                        0xffffffffUL);
2031                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2032
2033                 if (pex_err & PEX_FATAL_ERRORS) {
2034                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2035                         hwmsk &= ~Y2_IS_PCI_EXP;
2036                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2037                 }
2038         }
2039
2040         if (status & Y2_HWE_L1_MASK)
2041                 sky2_hw_error(hw, 0, status);
2042         status >>= 8;
2043         if (status & Y2_HWE_L1_MASK)
2044                 sky2_hw_error(hw, 1, status);
2045 }
2046
2047 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2048 {
2049         struct net_device *dev = hw->dev[port];
2050         struct sky2_port *sky2 = netdev_priv(dev);
2051         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2052
2053         if (netif_msg_intr(sky2))
2054                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2055                        dev->name, status);
2056
2057         if (status & GM_IS_RX_FF_OR) {
2058                 ++sky2->net_stats.rx_fifo_errors;
2059                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2060         }
2061
2062         if (status & GM_IS_TX_FF_UR) {
2063                 ++sky2->net_stats.tx_fifo_errors;
2064                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2065         }
2066 }
2067
2068 /* This should never happen it is a fatal situation */
2069 static void sky2_descriptor_error(struct sky2_hw *hw, unsigned port,
2070                                   const char *rxtx, u32 mask)
2071 {
2072         struct net_device *dev = hw->dev[port];
2073         struct sky2_port *sky2 = netdev_priv(dev);
2074         u32 imask;
2075
2076         printk(KERN_ERR PFX "%s: %s descriptor error (hardware problem)\n",
2077                dev ? dev->name : "<not registered>", rxtx);
2078
2079         imask = sky2_read32(hw, B0_IMSK);
2080         imask &= ~mask;
2081         sky2_write32(hw, B0_IMSK, imask);
2082
2083         if (dev) {
2084                 spin_lock(&sky2->phy_lock);
2085                 sky2_link_down(sky2);
2086                 spin_unlock(&sky2->phy_lock);
2087         }
2088 }
2089
2090 /* If idle then force a fake soft NAPI poll once a second
2091  * to work around cases where sharing an edge triggered interrupt.
2092  */
2093 static void sky2_idle(unsigned long arg)
2094 {
2095         struct net_device *dev = (struct net_device *) arg;
2096
2097         local_irq_disable();
2098         if (__netif_rx_schedule_prep(dev))
2099                 __netif_rx_schedule(dev);
2100         local_irq_enable();
2101 }
2102
2103
2104 static int sky2_poll(struct net_device *dev0, int *budget)
2105 {
2106         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
2107         int work_limit = min(dev0->quota, *budget);
2108         int work_done = 0;
2109         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2110
2111         if (status & Y2_IS_HW_ERR)
2112                 sky2_hw_intr(hw);
2113
2114         if (status & Y2_IS_IRQ_PHY1)
2115                 sky2_phy_intr(hw, 0);
2116
2117         if (status & Y2_IS_IRQ_PHY2)
2118                 sky2_phy_intr(hw, 1);
2119
2120         if (status & Y2_IS_IRQ_MAC1)
2121                 sky2_mac_intr(hw, 0);
2122
2123         if (status & Y2_IS_IRQ_MAC2)
2124                 sky2_mac_intr(hw, 1);
2125
2126         if (status & Y2_IS_CHK_RX1)
2127                 sky2_descriptor_error(hw, 0, "receive", Y2_IS_CHK_RX1);
2128
2129         if (status & Y2_IS_CHK_RX2)
2130                 sky2_descriptor_error(hw, 1, "receive", Y2_IS_CHK_RX2);
2131
2132         if (status & Y2_IS_CHK_TXA1)
2133                 sky2_descriptor_error(hw, 0, "transmit", Y2_IS_CHK_TXA1);
2134
2135         if (status & Y2_IS_CHK_TXA2)
2136                 sky2_descriptor_error(hw, 1, "transmit", Y2_IS_CHK_TXA2);
2137
2138         if (status & Y2_IS_STAT_BMU)
2139                 sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2140
2141         work_done = sky2_status_intr(hw, work_limit);
2142         *budget -= work_done;
2143         dev0->quota -= work_done;
2144
2145         if (work_done >= work_limit)
2146                 return 1;
2147
2148         mod_timer(&hw->idle_timer, jiffies + HZ);
2149
2150         netif_rx_complete(dev0);
2151
2152         status = sky2_read32(hw, B0_Y2_SP_LISR);
2153         return 0;
2154 }
2155
2156 static irqreturn_t sky2_intr(int irq, void *dev_id, struct pt_regs *regs)
2157 {
2158         struct sky2_hw *hw = dev_id;
2159         struct net_device *dev0 = hw->dev[0];
2160         u32 status;
2161
2162         /* Reading this mask interrupts as side effect */
2163         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2164         if (status == 0 || status == ~0)
2165                 return IRQ_NONE;
2166
2167         prefetch(&hw->st_le[hw->st_idx]);
2168         if (likely(__netif_rx_schedule_prep(dev0)))
2169                 __netif_rx_schedule(dev0);
2170         else
2171                 printk(KERN_DEBUG PFX "irq race detected\n");
2172
2173         return IRQ_HANDLED;
2174 }
2175
2176 #ifdef CONFIG_NET_POLL_CONTROLLER
2177 static void sky2_netpoll(struct net_device *dev)
2178 {
2179         struct sky2_port *sky2 = netdev_priv(dev);
2180
2181         sky2_intr(sky2->hw->pdev->irq, sky2->hw, NULL);
2182 }
2183 #endif
2184
2185 /* Chip internal frequency for clock calculations */
2186 static inline u32 sky2_mhz(const struct sky2_hw *hw)
2187 {
2188         switch (hw->chip_id) {
2189         case CHIP_ID_YUKON_EC:
2190         case CHIP_ID_YUKON_EC_U:
2191                 return 125;     /* 125 Mhz */
2192         case CHIP_ID_YUKON_FE:
2193                 return 100;     /* 100 Mhz */
2194         default:                /* YUKON_XL */
2195                 return 156;     /* 156 Mhz */
2196         }
2197 }
2198
2199 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2200 {
2201         return sky2_mhz(hw) * us;
2202 }
2203
2204 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2205 {
2206         return clk / sky2_mhz(hw);
2207 }
2208
2209
2210 static int __devinit sky2_reset(struct sky2_hw *hw)
2211 {
2212         u16 status;
2213         u8 t8, pmd_type;
2214         int i;
2215
2216         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2217
2218         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2219         if (hw->chip_id < CHIP_ID_YUKON_XL || hw->chip_id > CHIP_ID_YUKON_FE) {
2220                 printk(KERN_ERR PFX "%s: unsupported chip type 0x%x\n",
2221                        pci_name(hw->pdev), hw->chip_id);
2222                 return -EOPNOTSUPP;
2223         }
2224
2225         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2226
2227         /* This rev is really old, and requires untested workarounds */
2228         if (hw->chip_id == CHIP_ID_YUKON_EC && hw->chip_rev == CHIP_REV_YU_EC_A1) {
2229                 printk(KERN_ERR PFX "%s: unsupported revision Yukon-%s (0x%x) rev %d\n",
2230                        pci_name(hw->pdev), yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
2231                        hw->chip_id, hw->chip_rev);
2232                 return -EOPNOTSUPP;
2233         }
2234
2235         /* This chip is new and not tested yet */
2236         if (hw->chip_id == CHIP_ID_YUKON_EC_U) {
2237                 pr_info(PFX "%s: is a version of Yukon 2 chipset that has not been tested yet.\n",
2238                         pci_name(hw->pdev));
2239                 pr_info("Please report success/failure to maintainer <shemminger@osdl.org>\n");
2240         }
2241
2242         /* disable ASF */
2243         if (hw->chip_id <= CHIP_ID_YUKON_EC) {
2244                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2245                 sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2246         }
2247
2248         /* do a SW reset */
2249         sky2_write8(hw, B0_CTST, CS_RST_SET);
2250         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2251
2252         /* clear PCI errors, if any */
2253         status = sky2_pci_read16(hw, PCI_STATUS);
2254
2255         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2256         sky2_pci_write16(hw, PCI_STATUS, status | PCI_STATUS_ERROR_BITS);
2257
2258
2259         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2260
2261         /* clear any PEX errors */
2262         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
2263                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT, 0xffffffffUL);
2264
2265
2266         pmd_type = sky2_read8(hw, B2_PMD_TYP);
2267         hw->copper = !(pmd_type == 'L' || pmd_type == 'S');
2268
2269         hw->ports = 1;
2270         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2271         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2272                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2273                         ++hw->ports;
2274         }
2275
2276         sky2_set_power_state(hw, PCI_D0);
2277
2278         for (i = 0; i < hw->ports; i++) {
2279                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2280                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2281         }
2282
2283         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2284
2285         /* Clear I2C IRQ noise */
2286         sky2_write32(hw, B2_I2C_IRQ, 1);
2287
2288         /* turn off hardware timer (unused) */
2289         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2290         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2291
2292         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2293
2294         /* Turn off descriptor polling */
2295         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2296
2297         /* Turn off receive timestamp */
2298         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2299         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2300
2301         /* enable the Tx Arbiters */
2302         for (i = 0; i < hw->ports; i++)
2303                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2304
2305         /* Initialize ram interface */
2306         for (i = 0; i < hw->ports; i++) {
2307                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2308
2309                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2310                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2311                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2312                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2313                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2314                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2315                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2316                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2317                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2318                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2319                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2320                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2321         }
2322
2323         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2324
2325         for (i = 0; i < hw->ports; i++)
2326                 sky2_phy_reset(hw, i);
2327
2328         memset(hw->st_le, 0, STATUS_LE_BYTES);
2329         hw->st_idx = 0;
2330
2331         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2332         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2333
2334         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2335         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2336
2337         /* Set the list last index */
2338         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2339
2340         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2341         sky2_write8(hw, STAT_FIFO_WM, 16);
2342
2343         /* set Status-FIFO ISR watermark */
2344         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2345                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2346         else
2347                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2348
2349         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2350         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2351         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2352
2353         /* enable status unit */
2354         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2355
2356         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2357         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2358         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2359
2360         return 0;
2361 }
2362
2363 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2364 {
2365         u32 modes;
2366         if (hw->copper) {
2367                 modes = SUPPORTED_10baseT_Half
2368                     | SUPPORTED_10baseT_Full
2369                     | SUPPORTED_100baseT_Half
2370                     | SUPPORTED_100baseT_Full
2371                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2372
2373                 if (hw->chip_id != CHIP_ID_YUKON_FE)
2374                         modes |= SUPPORTED_1000baseT_Half
2375                             | SUPPORTED_1000baseT_Full;
2376         } else
2377                 modes = SUPPORTED_1000baseT_Full | SUPPORTED_FIBRE
2378                     | SUPPORTED_Autoneg;
2379         return modes;
2380 }
2381
2382 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2383 {
2384         struct sky2_port *sky2 = netdev_priv(dev);
2385         struct sky2_hw *hw = sky2->hw;
2386
2387         ecmd->transceiver = XCVR_INTERNAL;
2388         ecmd->supported = sky2_supported_modes(hw);
2389         ecmd->phy_address = PHY_ADDR_MARV;
2390         if (hw->copper) {
2391                 ecmd->supported = SUPPORTED_10baseT_Half
2392                     | SUPPORTED_10baseT_Full
2393                     | SUPPORTED_100baseT_Half
2394                     | SUPPORTED_100baseT_Full
2395                     | SUPPORTED_1000baseT_Half
2396                     | SUPPORTED_1000baseT_Full
2397                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2398                 ecmd->port = PORT_TP;
2399         } else
2400                 ecmd->port = PORT_FIBRE;
2401
2402         ecmd->advertising = sky2->advertising;
2403         ecmd->autoneg = sky2->autoneg;
2404         ecmd->speed = sky2->speed;
2405         ecmd->duplex = sky2->duplex;
2406         return 0;
2407 }
2408
2409 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2410 {
2411         struct sky2_port *sky2 = netdev_priv(dev);
2412         const struct sky2_hw *hw = sky2->hw;
2413         u32 supported = sky2_supported_modes(hw);
2414
2415         if (ecmd->autoneg == AUTONEG_ENABLE) {
2416                 ecmd->advertising = supported;
2417                 sky2->duplex = -1;
2418                 sky2->speed = -1;
2419         } else {
2420                 u32 setting;
2421
2422                 switch (ecmd->speed) {
2423                 case SPEED_1000:
2424                         if (ecmd->duplex == DUPLEX_FULL)
2425                                 setting = SUPPORTED_1000baseT_Full;
2426                         else if (ecmd->duplex == DUPLEX_HALF)
2427                                 setting = SUPPORTED_1000baseT_Half;
2428                         else
2429                                 return -EINVAL;
2430                         break;
2431                 case SPEED_100:
2432                         if (ecmd->duplex == DUPLEX_FULL)
2433                                 setting = SUPPORTED_100baseT_Full;
2434                         else if (ecmd->duplex == DUPLEX_HALF)
2435                                 setting = SUPPORTED_100baseT_Half;
2436                         else
2437                                 return -EINVAL;
2438                         break;
2439
2440                 case SPEED_10:
2441                         if (ecmd->duplex == DUPLEX_FULL)
2442                                 setting = SUPPORTED_10baseT_Full;
2443                         else if (ecmd->duplex == DUPLEX_HALF)
2444                                 setting = SUPPORTED_10baseT_Half;
2445                         else
2446                                 return -EINVAL;
2447                         break;
2448                 default:
2449                         return -EINVAL;
2450                 }
2451
2452                 if ((setting & supported) == 0)
2453                         return -EINVAL;
2454
2455                 sky2->speed = ecmd->speed;
2456                 sky2->duplex = ecmd->duplex;
2457         }
2458
2459         sky2->autoneg = ecmd->autoneg;
2460         sky2->advertising = ecmd->advertising;
2461
2462         if (netif_running(dev))
2463                 sky2_phy_reinit(sky2);
2464
2465         return 0;
2466 }
2467
2468 static void sky2_get_drvinfo(struct net_device *dev,
2469                              struct ethtool_drvinfo *info)
2470 {
2471         struct sky2_port *sky2 = netdev_priv(dev);
2472
2473         strcpy(info->driver, DRV_NAME);
2474         strcpy(info->version, DRV_VERSION);
2475         strcpy(info->fw_version, "N/A");
2476         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
2477 }
2478
2479 static const struct sky2_stat {
2480         char name[ETH_GSTRING_LEN];
2481         u16 offset;
2482 } sky2_stats[] = {
2483         { "tx_bytes",      GM_TXO_OK_HI },
2484         { "rx_bytes",      GM_RXO_OK_HI },
2485         { "tx_broadcast",  GM_TXF_BC_OK },
2486         { "rx_broadcast",  GM_RXF_BC_OK },
2487         { "tx_multicast",  GM_TXF_MC_OK },
2488         { "rx_multicast",  GM_RXF_MC_OK },
2489         { "tx_unicast",    GM_TXF_UC_OK },
2490         { "rx_unicast",    GM_RXF_UC_OK },
2491         { "tx_mac_pause",  GM_TXF_MPAUSE },
2492         { "rx_mac_pause",  GM_RXF_MPAUSE },
2493         { "collisions",    GM_TXF_COL },
2494         { "late_collision",GM_TXF_LAT_COL },
2495         { "aborted",       GM_TXF_ABO_COL },
2496         { "single_collisions", GM_TXF_SNG_COL },
2497         { "multi_collisions", GM_TXF_MUL_COL },
2498
2499         { "rx_short",      GM_RXF_SHT },
2500         { "rx_runt",       GM_RXE_FRAG },
2501         { "rx_64_byte_packets", GM_RXF_64B },
2502         { "rx_65_to_127_byte_packets", GM_RXF_127B },
2503         { "rx_128_to_255_byte_packets", GM_RXF_255B },
2504         { "rx_256_to_511_byte_packets", GM_RXF_511B },
2505         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
2506         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
2507         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
2508         { "rx_too_long",   GM_RXF_LNG_ERR },
2509         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
2510         { "rx_jabber",     GM_RXF_JAB_PKT },
2511         { "rx_fcs_error",   GM_RXF_FCS_ERR },
2512
2513         { "tx_64_byte_packets", GM_TXF_64B },
2514         { "tx_65_to_127_byte_packets", GM_TXF_127B },
2515         { "tx_128_to_255_byte_packets", GM_TXF_255B },
2516         { "tx_256_to_511_byte_packets", GM_TXF_511B },
2517         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
2518         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
2519         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
2520         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
2521 };
2522
2523 static u32 sky2_get_rx_csum(struct net_device *dev)
2524 {
2525         struct sky2_port *sky2 = netdev_priv(dev);
2526
2527         return sky2->rx_csum;
2528 }
2529
2530 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
2531 {
2532         struct sky2_port *sky2 = netdev_priv(dev);
2533
2534         sky2->rx_csum = data;
2535
2536         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
2537                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
2538
2539         return 0;
2540 }
2541
2542 static u32 sky2_get_msglevel(struct net_device *netdev)
2543 {
2544         struct sky2_port *sky2 = netdev_priv(netdev);
2545         return sky2->msg_enable;
2546 }
2547
2548 static int sky2_nway_reset(struct net_device *dev)
2549 {
2550         struct sky2_port *sky2 = netdev_priv(dev);
2551
2552         if (sky2->autoneg != AUTONEG_ENABLE)
2553                 return -EINVAL;
2554
2555         sky2_phy_reinit(sky2);
2556
2557         return 0;
2558 }
2559
2560 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
2561 {
2562         struct sky2_hw *hw = sky2->hw;
2563         unsigned port = sky2->port;
2564         int i;
2565
2566         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
2567             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
2568         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
2569             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
2570
2571         for (i = 2; i < count; i++)
2572                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
2573 }
2574
2575 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
2576 {
2577         struct sky2_port *sky2 = netdev_priv(netdev);
2578         sky2->msg_enable = value;
2579 }
2580
2581 static int sky2_get_stats_count(struct net_device *dev)
2582 {
2583         return ARRAY_SIZE(sky2_stats);
2584 }
2585
2586 static void sky2_get_ethtool_stats(struct net_device *dev,
2587                                    struct ethtool_stats *stats, u64 * data)
2588 {
2589         struct sky2_port *sky2 = netdev_priv(dev);
2590
2591         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
2592 }
2593
2594 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
2595 {
2596         int i;
2597
2598         switch (stringset) {
2599         case ETH_SS_STATS:
2600                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
2601                         memcpy(data + i * ETH_GSTRING_LEN,
2602                                sky2_stats[i].name, ETH_GSTRING_LEN);
2603                 break;
2604         }
2605 }
2606
2607 /* Use hardware MIB variables for critical path statistics and
2608  * transmit feedback not reported at interrupt.
2609  * Other errors are accounted for in interrupt handler.
2610  */
2611 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
2612 {
2613         struct sky2_port *sky2 = netdev_priv(dev);
2614         u64 data[13];
2615
2616         sky2_phy_stats(sky2, data, ARRAY_SIZE(data));
2617
2618         sky2->net_stats.tx_bytes = data[0];
2619         sky2->net_stats.rx_bytes = data[1];
2620         sky2->net_stats.tx_packets = data[2] + data[4] + data[6];
2621         sky2->net_stats.rx_packets = data[3] + data[5] + data[7];
2622         sky2->net_stats.multicast = data[3] + data[5];
2623         sky2->net_stats.collisions = data[10];
2624         sky2->net_stats.tx_aborted_errors = data[12];
2625
2626         return &sky2->net_stats;
2627 }
2628
2629 static int sky2_set_mac_address(struct net_device *dev, void *p)
2630 {
2631         struct sky2_port *sky2 = netdev_priv(dev);
2632         struct sky2_hw *hw = sky2->hw;
2633         unsigned port = sky2->port;
2634         const struct sockaddr *addr = p;
2635
2636         if (!is_valid_ether_addr(addr->sa_data))
2637                 return -EADDRNOTAVAIL;
2638
2639         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
2640         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
2641                     dev->dev_addr, ETH_ALEN);
2642         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
2643                     dev->dev_addr, ETH_ALEN);
2644
2645         /* virtual address for data */
2646         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
2647
2648         /* physical address: used for pause frames */
2649         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
2650
2651         return 0;
2652 }
2653
2654 static void sky2_set_multicast(struct net_device *dev)
2655 {
2656         struct sky2_port *sky2 = netdev_priv(dev);
2657         struct sky2_hw *hw = sky2->hw;
2658         unsigned port = sky2->port;
2659         struct dev_mc_list *list = dev->mc_list;
2660         u16 reg;
2661         u8 filter[8];
2662
2663         memset(filter, 0, sizeof(filter));
2664
2665         reg = gma_read16(hw, port, GM_RX_CTRL);
2666         reg |= GM_RXCR_UCF_ENA;
2667
2668         if (dev->flags & IFF_PROMISC)   /* promiscuous */
2669                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
2670         else if ((dev->flags & IFF_ALLMULTI) || dev->mc_count > 16)     /* all multicast */
2671                 memset(filter, 0xff, sizeof(filter));
2672         else if (dev->mc_count == 0)    /* no multicast */
2673                 reg &= ~GM_RXCR_MCF_ENA;
2674         else {
2675                 int i;
2676                 reg |= GM_RXCR_MCF_ENA;
2677
2678                 for (i = 0; list && i < dev->mc_count; i++, list = list->next) {
2679                         u32 bit = ether_crc(ETH_ALEN, list->dmi_addr) & 0x3f;
2680                         filter[bit / 8] |= 1 << (bit % 8);
2681                 }
2682         }
2683
2684         gma_write16(hw, port, GM_MC_ADDR_H1,
2685                     (u16) filter[0] | ((u16) filter[1] << 8));
2686         gma_write16(hw, port, GM_MC_ADDR_H2,
2687                     (u16) filter[2] | ((u16) filter[3] << 8));
2688         gma_write16(hw, port, GM_MC_ADDR_H3,
2689                     (u16) filter[4] | ((u16) filter[5] << 8));
2690         gma_write16(hw, port, GM_MC_ADDR_H4,
2691                     (u16) filter[6] | ((u16) filter[7] << 8));
2692
2693         gma_write16(hw, port, GM_RX_CTRL, reg);
2694 }
2695
2696 /* Can have one global because blinking is controlled by
2697  * ethtool and that is always under RTNL mutex
2698  */
2699 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
2700 {
2701         u16 pg;
2702
2703         switch (hw->chip_id) {
2704         case CHIP_ID_YUKON_XL:
2705                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2706                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2707                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
2708                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
2709                                    PHY_M_LEDC_INIT_CTRL(7) |
2710                                    PHY_M_LEDC_STA1_CTRL(7) |
2711                                    PHY_M_LEDC_STA0_CTRL(7))
2712                              : 0);
2713
2714                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2715                 break;
2716
2717         default:
2718                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
2719                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
2720                              on ? PHY_M_LED_MO_DUP(MO_LED_ON) |
2721                              PHY_M_LED_MO_10(MO_LED_ON) |
2722                              PHY_M_LED_MO_100(MO_LED_ON) |
2723                              PHY_M_LED_MO_1000(MO_LED_ON) |
2724                              PHY_M_LED_MO_RX(MO_LED_ON)
2725                              : PHY_M_LED_MO_DUP(MO_LED_OFF) |
2726                              PHY_M_LED_MO_10(MO_LED_OFF) |
2727                              PHY_M_LED_MO_100(MO_LED_OFF) |
2728                              PHY_M_LED_MO_1000(MO_LED_OFF) |
2729                              PHY_M_LED_MO_RX(MO_LED_OFF));
2730
2731         }
2732 }
2733
2734 /* blink LED's for finding board */
2735 static int sky2_phys_id(struct net_device *dev, u32 data)
2736 {
2737         struct sky2_port *sky2 = netdev_priv(dev);
2738         struct sky2_hw *hw = sky2->hw;
2739         unsigned port = sky2->port;
2740         u16 ledctrl, ledover = 0;
2741         long ms;
2742         int interrupted;
2743         int onoff = 1;
2744
2745         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
2746                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
2747         else
2748                 ms = data * 1000;
2749
2750         /* save initial values */
2751         spin_lock_bh(&sky2->phy_lock);
2752         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2753                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2754                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2755                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
2756                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2757         } else {
2758                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
2759                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
2760         }
2761
2762         interrupted = 0;
2763         while (!interrupted && ms > 0) {
2764                 sky2_led(hw, port, onoff);
2765                 onoff = !onoff;
2766
2767                 spin_unlock_bh(&sky2->phy_lock);
2768                 interrupted = msleep_interruptible(250);
2769                 spin_lock_bh(&sky2->phy_lock);
2770
2771                 ms -= 250;
2772         }
2773
2774         /* resume regularly scheduled programming */
2775         if (hw->chip_id == CHIP_ID_YUKON_XL) {
2776                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
2777                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
2778                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
2779                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
2780         } else {
2781                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
2782                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
2783         }
2784         spin_unlock_bh(&sky2->phy_lock);
2785
2786         return 0;
2787 }
2788
2789 static void sky2_get_pauseparam(struct net_device *dev,
2790                                 struct ethtool_pauseparam *ecmd)
2791 {
2792         struct sky2_port *sky2 = netdev_priv(dev);
2793
2794         ecmd->tx_pause = sky2->tx_pause;
2795         ecmd->rx_pause = sky2->rx_pause;
2796         ecmd->autoneg = sky2->autoneg;
2797 }
2798
2799 static int sky2_set_pauseparam(struct net_device *dev,
2800                                struct ethtool_pauseparam *ecmd)
2801 {
2802         struct sky2_port *sky2 = netdev_priv(dev);
2803         int err = 0;
2804
2805         sky2->autoneg = ecmd->autoneg;
2806         sky2->tx_pause = ecmd->tx_pause != 0;
2807         sky2->rx_pause = ecmd->rx_pause != 0;
2808
2809         sky2_phy_reinit(sky2);
2810
2811         return err;
2812 }
2813
2814 static int sky2_get_coalesce(struct net_device *dev,
2815                              struct ethtool_coalesce *ecmd)
2816 {
2817         struct sky2_port *sky2 = netdev_priv(dev);
2818         struct sky2_hw *hw = sky2->hw;
2819
2820         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
2821                 ecmd->tx_coalesce_usecs = 0;
2822         else {
2823                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
2824                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
2825         }
2826         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
2827
2828         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
2829                 ecmd->rx_coalesce_usecs = 0;
2830         else {
2831                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
2832                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
2833         }
2834         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
2835
2836         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
2837                 ecmd->rx_coalesce_usecs_irq = 0;
2838         else {
2839                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
2840                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
2841         }
2842
2843         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
2844
2845         return 0;
2846 }
2847
2848 /* Note: this affect both ports */
2849 static int sky2_set_coalesce(struct net_device *dev,
2850                              struct ethtool_coalesce *ecmd)
2851 {
2852         struct sky2_port *sky2 = netdev_priv(dev);
2853         struct sky2_hw *hw = sky2->hw;
2854         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
2855
2856         if (ecmd->tx_coalesce_usecs > tmax ||
2857             ecmd->rx_coalesce_usecs > tmax ||
2858             ecmd->rx_coalesce_usecs_irq > tmax)
2859                 return -EINVAL;
2860
2861         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
2862                 return -EINVAL;
2863         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
2864                 return -EINVAL;
2865         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
2866                 return -EINVAL;
2867
2868         if (ecmd->tx_coalesce_usecs == 0)
2869                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2870         else {
2871                 sky2_write32(hw, STAT_TX_TIMER_INI,
2872                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
2873                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2874         }
2875         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
2876
2877         if (ecmd->rx_coalesce_usecs == 0)
2878                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
2879         else {
2880                 sky2_write32(hw, STAT_LEV_TIMER_INI,
2881                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
2882                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2883         }
2884         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
2885
2886         if (ecmd->rx_coalesce_usecs_irq == 0)
2887                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
2888         else {
2889                 sky2_write32(hw, STAT_ISR_TIMER_INI,
2890                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
2891                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2892         }
2893         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
2894         return 0;
2895 }
2896
2897 static void sky2_get_ringparam(struct net_device *dev,
2898                                struct ethtool_ringparam *ering)
2899 {
2900         struct sky2_port *sky2 = netdev_priv(dev);
2901
2902         ering->rx_max_pending = RX_MAX_PENDING;
2903         ering->rx_mini_max_pending = 0;
2904         ering->rx_jumbo_max_pending = 0;
2905         ering->tx_max_pending = TX_RING_SIZE - 1;
2906
2907         ering->rx_pending = sky2->rx_pending;
2908         ering->rx_mini_pending = 0;
2909         ering->rx_jumbo_pending = 0;
2910         ering->tx_pending = sky2->tx_pending;
2911 }
2912
2913 static int sky2_set_ringparam(struct net_device *dev,
2914                               struct ethtool_ringparam *ering)
2915 {
2916         struct sky2_port *sky2 = netdev_priv(dev);
2917         int err = 0;
2918
2919         if (ering->rx_pending > RX_MAX_PENDING ||
2920             ering->rx_pending < 8 ||
2921             ering->tx_pending < MAX_SKB_TX_LE ||
2922             ering->tx_pending > TX_RING_SIZE - 1)
2923                 return -EINVAL;
2924
2925         if (netif_running(dev))
2926                 sky2_down(dev);
2927
2928         sky2->rx_pending = ering->rx_pending;
2929         sky2->tx_pending = ering->tx_pending;
2930
2931         if (netif_running(dev)) {
2932                 err = sky2_up(dev);
2933                 if (err)
2934                         dev_close(dev);
2935                 else
2936                         sky2_set_multicast(dev);
2937         }
2938
2939         return err;
2940 }
2941
2942 static int sky2_get_regs_len(struct net_device *dev)
2943 {
2944         return 0x4000;
2945 }
2946
2947 /*
2948  * Returns copy of control register region
2949  * Note: access to the RAM address register set will cause timeouts.
2950  */
2951 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
2952                           void *p)
2953 {
2954         const struct sky2_port *sky2 = netdev_priv(dev);
2955         const void __iomem *io = sky2->hw->regs;
2956
2957         BUG_ON(regs->len < B3_RI_WTO_R1);
2958         regs->version = 1;
2959         memset(p, 0, regs->len);
2960
2961         memcpy_fromio(p, io, B3_RAM_ADDR);
2962
2963         memcpy_fromio(p + B3_RI_WTO_R1,
2964                       io + B3_RI_WTO_R1,
2965                       regs->len - B3_RI_WTO_R1);
2966 }
2967
2968 static struct ethtool_ops sky2_ethtool_ops = {
2969         .get_settings = sky2_get_settings,
2970         .set_settings = sky2_set_settings,
2971         .get_drvinfo = sky2_get_drvinfo,
2972         .get_msglevel = sky2_get_msglevel,
2973         .set_msglevel = sky2_set_msglevel,
2974         .nway_reset   = sky2_nway_reset,
2975         .get_regs_len = sky2_get_regs_len,
2976         .get_regs = sky2_get_regs,
2977         .get_link = ethtool_op_get_link,
2978         .get_sg = ethtool_op_get_sg,
2979         .set_sg = ethtool_op_set_sg,
2980         .get_tx_csum = ethtool_op_get_tx_csum,
2981         .set_tx_csum = ethtool_op_set_tx_csum,
2982         .get_tso = ethtool_op_get_tso,
2983         .set_tso = ethtool_op_set_tso,
2984         .get_rx_csum = sky2_get_rx_csum,
2985         .set_rx_csum = sky2_set_rx_csum,
2986         .get_strings = sky2_get_strings,
2987         .get_coalesce = sky2_get_coalesce,
2988         .set_coalesce = sky2_set_coalesce,
2989         .get_ringparam = sky2_get_ringparam,
2990         .set_ringparam = sky2_set_ringparam,
2991         .get_pauseparam = sky2_get_pauseparam,
2992         .set_pauseparam = sky2_set_pauseparam,
2993         .phys_id = sky2_phys_id,
2994         .get_stats_count = sky2_get_stats_count,
2995         .get_ethtool_stats = sky2_get_ethtool_stats,
2996         .get_perm_addr  = ethtool_op_get_perm_addr,
2997 };
2998
2999 /* Initialize network device */
3000 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3001                                                      unsigned port, int highmem)
3002 {
3003         struct sky2_port *sky2;
3004         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3005
3006         if (!dev) {
3007                 printk(KERN_ERR "sky2 etherdev alloc failed");
3008                 return NULL;
3009         }
3010
3011         SET_MODULE_OWNER(dev);
3012         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3013         dev->irq = hw->pdev->irq;
3014         dev->open = sky2_up;
3015         dev->stop = sky2_down;
3016         dev->do_ioctl = sky2_ioctl;
3017         dev->hard_start_xmit = sky2_xmit_frame;
3018         dev->get_stats = sky2_get_stats;
3019         dev->set_multicast_list = sky2_set_multicast;
3020         dev->set_mac_address = sky2_set_mac_address;
3021         dev->change_mtu = sky2_change_mtu;
3022         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3023         dev->tx_timeout = sky2_tx_timeout;
3024         dev->watchdog_timeo = TX_WATCHDOG;
3025         if (port == 0)
3026                 dev->poll = sky2_poll;
3027         dev->weight = NAPI_WEIGHT;
3028 #ifdef CONFIG_NET_POLL_CONTROLLER
3029         dev->poll_controller = sky2_netpoll;
3030 #endif
3031
3032         sky2 = netdev_priv(dev);
3033         sky2->netdev = dev;
3034         sky2->hw = hw;
3035         sky2->msg_enable = netif_msg_init(debug, default_msg);
3036
3037         spin_lock_init(&sky2->tx_lock);
3038         /* Auto speed and flow control */
3039         sky2->autoneg = AUTONEG_ENABLE;
3040         sky2->tx_pause = 1;
3041         sky2->rx_pause = 1;
3042         sky2->duplex = -1;
3043         sky2->speed = -1;
3044         sky2->advertising = sky2_supported_modes(hw);
3045
3046         /* Receive checksum disabled for Yukon XL
3047          * because of observed problems with incorrect
3048          * values when multiple packets are received in one interrupt
3049          */
3050         sky2->rx_csum = (hw->chip_id != CHIP_ID_YUKON_XL);
3051
3052         spin_lock_init(&sky2->phy_lock);
3053         sky2->tx_pending = TX_DEF_PENDING;
3054         sky2->rx_pending = RX_DEF_PENDING;
3055         sky2->rx_bufsize = sky2_buf_size(ETH_DATA_LEN);
3056
3057         hw->dev[port] = dev;
3058
3059         sky2->port = port;
3060
3061         dev->features |= NETIF_F_LLTX;
3062         if (hw->chip_id != CHIP_ID_YUKON_EC_U)
3063                 dev->features |= NETIF_F_TSO;
3064         if (highmem)
3065                 dev->features |= NETIF_F_HIGHDMA;
3066         dev->features |= NETIF_F_IP_CSUM | NETIF_F_SG;
3067
3068 #ifdef SKY2_VLAN_TAG_USED
3069         dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3070         dev->vlan_rx_register = sky2_vlan_rx_register;
3071         dev->vlan_rx_kill_vid = sky2_vlan_rx_kill_vid;
3072 #endif
3073
3074         /* read the mac address */
3075         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3076         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3077
3078         /* device is off until link detection */
3079         netif_carrier_off(dev);
3080         netif_stop_queue(dev);
3081
3082         return dev;
3083 }
3084
3085 static void __devinit sky2_show_addr(struct net_device *dev)
3086 {
3087         const struct sky2_port *sky2 = netdev_priv(dev);
3088
3089         if (netif_msg_probe(sky2))
3090                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
3091                        dev->name,
3092                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
3093                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
3094 }
3095
3096 /* Handle software interrupt used during MSI test */
3097 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id,
3098                                             struct pt_regs *regs)
3099 {
3100         struct sky2_hw *hw = dev_id;
3101         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
3102
3103         if (status == 0)
3104                 return IRQ_NONE;
3105
3106         if (status & Y2_IS_IRQ_SW) {
3107                 hw->msi_detected = 1;
3108                 wake_up(&hw->msi_wait);
3109                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3110         }
3111         sky2_write32(hw, B0_Y2_SP_ICR, 2);
3112
3113         return IRQ_HANDLED;
3114 }
3115
3116 /* Test interrupt path by forcing a a software IRQ */
3117 static int __devinit sky2_test_msi(struct sky2_hw *hw)
3118 {
3119         struct pci_dev *pdev = hw->pdev;
3120         int err;
3121
3122         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
3123
3124         err = request_irq(pdev->irq, sky2_test_intr, SA_SHIRQ, DRV_NAME, hw);
3125         if (err) {
3126                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3127                        pci_name(pdev), pdev->irq);
3128                 return err;
3129         }
3130
3131         init_waitqueue_head (&hw->msi_wait);
3132
3133         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
3134         wmb();
3135
3136         wait_event_timeout(hw->msi_wait, hw->msi_detected, HZ/10);
3137
3138         if (!hw->msi_detected) {
3139                 /* MSI test failed, go back to INTx mode */
3140                 printk(KERN_WARNING PFX "%s: No interrupt was generated using MSI, "
3141                        "switching to INTx mode. Please report this failure to "
3142                        "the PCI maintainer and include system chipset information.\n",
3143                        pci_name(pdev));
3144
3145                 err = -EOPNOTSUPP;
3146                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3147         }
3148
3149         sky2_write32(hw, B0_IMSK, 0);
3150
3151         free_irq(pdev->irq, hw);
3152
3153         return err;
3154 }
3155
3156 static int __devinit sky2_probe(struct pci_dev *pdev,
3157                                 const struct pci_device_id *ent)
3158 {
3159         struct net_device *dev, *dev1 = NULL;
3160         struct sky2_hw *hw;
3161         int err, pm_cap, using_dac = 0;
3162
3163         err = pci_enable_device(pdev);
3164         if (err) {
3165                 printk(KERN_ERR PFX "%s cannot enable PCI device\n",
3166                        pci_name(pdev));
3167                 goto err_out;
3168         }
3169
3170         err = pci_request_regions(pdev, DRV_NAME);
3171         if (err) {
3172                 printk(KERN_ERR PFX "%s cannot obtain PCI resources\n",
3173                        pci_name(pdev));
3174                 goto err_out;
3175         }
3176
3177         pci_set_master(pdev);
3178
3179         /* Find power-management capability. */
3180         pm_cap = pci_find_capability(pdev, PCI_CAP_ID_PM);
3181         if (pm_cap == 0) {
3182                 printk(KERN_ERR PFX "Cannot find PowerManagement capability, "
3183                        "aborting.\n");
3184                 err = -EIO;
3185                 goto err_out_free_regions;
3186         }
3187
3188         if (sizeof(dma_addr_t) > sizeof(u32) &&
3189             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
3190                 using_dac = 1;
3191                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
3192                 if (err < 0) {
3193                         printk(KERN_ERR PFX "%s unable to obtain 64 bit DMA "
3194                                "for consistent allocations\n", pci_name(pdev));
3195                         goto err_out_free_regions;
3196                 }
3197
3198         } else {
3199                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
3200                 if (err) {
3201                         printk(KERN_ERR PFX "%s no usable DMA configuration\n",
3202                                pci_name(pdev));
3203                         goto err_out_free_regions;
3204                 }
3205         }
3206
3207         err = -ENOMEM;
3208         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
3209         if (!hw) {
3210                 printk(KERN_ERR PFX "%s: cannot allocate hardware struct\n",
3211                        pci_name(pdev));
3212                 goto err_out_free_regions;
3213         }
3214
3215         hw->pdev = pdev;
3216
3217         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
3218         if (!hw->regs) {
3219                 printk(KERN_ERR PFX "%s: cannot map device registers\n",
3220                        pci_name(pdev));
3221                 goto err_out_free_hw;
3222         }
3223         hw->pm_cap = pm_cap;
3224
3225 #ifdef __BIG_ENDIAN
3226         /* byte swap descriptors in hardware */
3227         {
3228                 u32 reg;
3229
3230                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
3231                 reg |= PCI_REV_DESC;
3232                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
3233         }
3234 #endif
3235
3236         /* ring for status responses */
3237         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
3238                                          &hw->st_dma);
3239         if (!hw->st_le)
3240                 goto err_out_iounmap;
3241
3242         err = sky2_reset(hw);
3243         if (err)
3244                 goto err_out_iounmap;
3245
3246         printk(KERN_INFO PFX "v%s addr 0x%lx irq %d Yukon-%s (0x%x) rev %d\n",
3247                DRV_VERSION, pci_resource_start(pdev, 0), pdev->irq,
3248                yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
3249                hw->chip_id, hw->chip_rev);
3250
3251         dev = sky2_init_netdev(hw, 0, using_dac);
3252         if (!dev)
3253                 goto err_out_free_pci;
3254
3255         err = register_netdev(dev);
3256         if (err) {
3257                 printk(KERN_ERR PFX "%s: cannot register net device\n",
3258                        pci_name(pdev));
3259                 goto err_out_free_netdev;
3260         }
3261
3262         sky2_show_addr(dev);
3263
3264         if (hw->ports > 1 && (dev1 = sky2_init_netdev(hw, 1, using_dac))) {
3265                 if (register_netdev(dev1) == 0)
3266                         sky2_show_addr(dev1);
3267                 else {
3268                         /* Failure to register second port need not be fatal */
3269                         printk(KERN_WARNING PFX
3270                                "register of second port failed\n");
3271                         hw->dev[1] = NULL;
3272                         free_netdev(dev1);
3273                 }
3274         }
3275
3276         if (!disable_msi && pci_enable_msi(pdev) == 0) {
3277                 err = sky2_test_msi(hw);
3278                 if (err == -EOPNOTSUPP)
3279                         pci_disable_msi(pdev);
3280                 else if (err)
3281                         goto err_out_unregister;
3282         }
3283
3284         err = request_irq(pdev->irq,  sky2_intr, SA_SHIRQ, DRV_NAME, hw);
3285         if (err) {
3286                 printk(KERN_ERR PFX "%s: cannot assign irq %d\n",
3287                        pci_name(pdev), pdev->irq);
3288                 goto err_out_unregister;
3289         }
3290
3291         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
3292
3293         setup_timer(&hw->idle_timer, sky2_idle, (unsigned long) dev);
3294
3295         pci_set_drvdata(pdev, hw);
3296
3297         return 0;
3298
3299 err_out_unregister:
3300         pci_disable_msi(pdev);
3301         if (dev1) {
3302                 unregister_netdev(dev1);
3303                 free_netdev(dev1);
3304         }
3305         unregister_netdev(dev);
3306 err_out_free_netdev:
3307         free_netdev(dev);
3308 err_out_free_pci:
3309         sky2_write8(hw, B0_CTST, CS_RST_SET);
3310         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3311 err_out_iounmap:
3312         iounmap(hw->regs);
3313 err_out_free_hw:
3314         kfree(hw);
3315 err_out_free_regions:
3316         pci_release_regions(pdev);
3317         pci_disable_device(pdev);
3318 err_out:
3319         return err;
3320 }
3321
3322 static void __devexit sky2_remove(struct pci_dev *pdev)
3323 {
3324         struct sky2_hw *hw = pci_get_drvdata(pdev);
3325         struct net_device *dev0, *dev1;
3326
3327         if (!hw)
3328                 return;
3329
3330         del_timer_sync(&hw->idle_timer);
3331
3332         sky2_write32(hw, B0_IMSK, 0);
3333         dev0 = hw->dev[0];
3334         dev1 = hw->dev[1];
3335         if (dev1)
3336                 unregister_netdev(dev1);
3337         unregister_netdev(dev0);
3338
3339         sky2_set_power_state(hw, PCI_D3hot);
3340         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
3341         sky2_write8(hw, B0_CTST, CS_RST_SET);
3342         sky2_read8(hw, B0_CTST);
3343
3344         free_irq(pdev->irq, hw);
3345         pci_disable_msi(pdev);
3346         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
3347         pci_release_regions(pdev);
3348         pci_disable_device(pdev);
3349
3350         if (dev1)
3351                 free_netdev(dev1);
3352         free_netdev(dev0);
3353         iounmap(hw->regs);
3354         kfree(hw);
3355
3356         pci_set_drvdata(pdev, NULL);
3357 }
3358
3359 #ifdef CONFIG_PM
3360 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
3361 {
3362         struct sky2_hw *hw = pci_get_drvdata(pdev);
3363         int i;
3364
3365         for (i = 0; i < 2; i++) {
3366                 struct net_device *dev = hw->dev[i];
3367
3368                 if (dev) {
3369                         if (!netif_running(dev))
3370                                 continue;
3371
3372                         sky2_down(dev);
3373                         netif_device_detach(dev);
3374                 }
3375         }
3376
3377         return sky2_set_power_state(hw, pci_choose_state(pdev, state));
3378 }
3379
3380 static int sky2_resume(struct pci_dev *pdev)
3381 {
3382         struct sky2_hw *hw = pci_get_drvdata(pdev);
3383         int i, err;
3384
3385         pci_restore_state(pdev);
3386         pci_enable_wake(pdev, PCI_D0, 0);
3387         err = sky2_set_power_state(hw, PCI_D0);
3388         if (err)
3389                 goto out;
3390
3391         err = sky2_reset(hw);
3392         if (err)
3393                 goto out;
3394
3395         for (i = 0; i < 2; i++) {
3396                 struct net_device *dev = hw->dev[i];
3397                 if (dev && netif_running(dev)) {
3398                         netif_device_attach(dev);
3399                         err = sky2_up(dev);
3400                         if (err) {
3401                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
3402                                        dev->name, err);
3403                                 dev_close(dev);
3404                                 break;
3405                         }
3406                 }
3407         }
3408 out:
3409         return err;
3410 }
3411 #endif
3412
3413 static struct pci_driver sky2_driver = {
3414         .name = DRV_NAME,
3415         .id_table = sky2_id_table,
3416         .probe = sky2_probe,
3417         .remove = __devexit_p(sky2_remove),
3418 #ifdef CONFIG_PM
3419         .suspend = sky2_suspend,
3420         .resume = sky2_resume,
3421 #endif
3422 };
3423
3424 static int __init sky2_init_module(void)
3425 {
3426         return pci_register_driver(&sky2_driver);
3427 }
3428
3429 static void __exit sky2_cleanup_module(void)
3430 {
3431         pci_unregister_driver(&sky2_driver);
3432 }
3433
3434 module_init(sky2_init_module);
3435 module_exit(sky2_cleanup_module);
3436
3437 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
3438 MODULE_AUTHOR("Stephen Hemminger <shemminger@osdl.org>");
3439 MODULE_LICENSE("GPL");
3440 MODULE_VERSION(DRV_VERSION);