drivers/net/netxen/netxen_nic_hw.c

   1 /*
   2  * Copyright (C) 2003 - 2006 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen,
  26  * 3965 Freedom Circle, Fourth floor,
  27  * Santa Clara, CA 95054
  28  *
  29  *
  30  * Source file for NIC routines to access the Phantom hardware
  31  *
  32  */
  33
  34 #include "netxen_nic.h"
  35 #include "netxen_nic_hw.h"
  36 #include "netxen_nic_phan_reg.h"
  37
  38
  39 #include <net/ip.h>
  40
  41 #define MASK(n) ((1ULL<<(n))-1)
  42 #define MN_WIN(addr) (((addr & 0x1fc0000) >> 1) | ((addr >> 25) & 0x3ff))
  43 #define OCM_WIN(addr) (((addr & 0x1ff0000) >> 1) | ((addr >> 25) & 0x3ff))
  44 #define MS_WIN(addr) (addr & 0x0ffc0000)
  45
  46 #define GET_MEM_OFFS_2M(addr) (addr & MASK(18))
  47
  48 #define CRB_BLK(off)    ((off >> 20) & 0x3f)
  49 #define CRB_SUBBLK(off) ((off >> 16) & 0xf)
  50 #define CRB_WINDOW_2M   (0x130060)
  51 #define CRB_HI(off)     ((crb_hub_agt[CRB_BLK(off)] << 20) | ((off) & 0xf0000))
  52 #define CRB_INDIRECT_2M (0x1e0000UL)
  53
  54 #define CRB_WIN_LOCK_TIMEOUT 100000000
  55 static crb_128M_2M_block_map_t crb_128M_2M_map[64] = {
  56     {{{0, 0,         0,         0} } },         /* 0: PCI */
  57     {{{1, 0x0100000, 0x0102000, 0x120000},      /* 1: PCIE */
  58           {1, 0x0110000, 0x0120000, 0x130000},
  59           {1, 0x0120000, 0x0122000, 0x124000},
  60           {1, 0x0130000, 0x0132000, 0x126000},
  61           {1, 0x0140000, 0x0142000, 0x128000},
  62           {1, 0x0150000, 0x0152000, 0x12a000},
  63           {1, 0x0160000, 0x0170000, 0x110000},
  64           {1, 0x0170000, 0x0172000, 0x12e000},
  65           {0, 0x0000000, 0x0000000, 0x000000},
  66           {0, 0x0000000, 0x0000000, 0x000000},
  67           {0, 0x0000000, 0x0000000, 0x000000},
  68           {0, 0x0000000, 0x0000000, 0x000000},
  69           {0, 0x0000000, 0x0000000, 0x000000},
  70           {0, 0x0000000, 0x0000000, 0x000000},
  71           {1, 0x01e0000, 0x01e0800, 0x122000},
  72           {0, 0x0000000, 0x0000000, 0x000000} } },
  73         {{{1, 0x0200000, 0x0210000, 0x180000} } },/* 2: MN */
  74     {{{0, 0,         0,         0} } },     /* 3: */
  75     {{{1, 0x0400000, 0x0401000, 0x169000} } },/* 4: P2NR1 */
  76     {{{1, 0x0500000, 0x0510000, 0x140000} } },/* 5: SRE   */
  77     {{{1, 0x0600000, 0x0610000, 0x1c0000} } },/* 6: NIU   */
  78     {{{1, 0x0700000, 0x0704000, 0x1b8000} } },/* 7: QM    */
  79     {{{1, 0x0800000, 0x0802000, 0x170000},  /* 8: SQM0  */
  80       {0, 0x0000000, 0x0000000, 0x000000},
  81       {0, 0x0000000, 0x0000000, 0x000000},
  82       {0, 0x0000000, 0x0000000, 0x000000},
  83       {0, 0x0000000, 0x0000000, 0x000000},
  84       {0, 0x0000000, 0x0000000, 0x000000},
  85       {0, 0x0000000, 0x0000000, 0x000000},
  86       {0, 0x0000000, 0x0000000, 0x000000},
  87       {0, 0x0000000, 0x0000000, 0x000000},
  88       {0, 0x0000000, 0x0000000, 0x000000},
  89       {0, 0x0000000, 0x0000000, 0x000000},
  90       {0, 0x0000000, 0x0000000, 0x000000},
  91       {0, 0x0000000, 0x0000000, 0x000000},
  92       {0, 0x0000000, 0x0000000, 0x000000},
  93       {0, 0x0000000, 0x0000000, 0x000000},
  94       {1, 0x08f0000, 0x08f2000, 0x172000} } },
  95     {{{1, 0x0900000, 0x0902000, 0x174000},      /* 9: SQM1*/
  96       {0, 0x0000000, 0x0000000, 0x000000},
  97       {0, 0x0000000, 0x0000000, 0x000000},
  98       {0, 0x0000000, 0x0000000, 0x000000},
  99       {0, 0x0000000, 0x0000000, 0x000000},
 100       {0, 0x0000000, 0x0000000, 0x000000},
 101       {0, 0x0000000, 0x0000000, 0x000000},
 102       {0, 0x0000000, 0x0000000, 0x000000},
 103       {0, 0x0000000, 0x0000000, 0x000000},
 104       {0, 0x0000000, 0x0000000, 0x000000},
 105       {0, 0x0000000, 0x0000000, 0x000000},
 106       {0, 0x0000000, 0x0000000, 0x000000},
 107       {0, 0x0000000, 0x0000000, 0x000000},
 108       {0, 0x0000000, 0x0000000, 0x000000},
 109       {0, 0x0000000, 0x0000000, 0x000000},
 110       {1, 0x09f0000, 0x09f2000, 0x176000} } },
 111     {{{0, 0x0a00000, 0x0a02000, 0x178000},      /* 10: SQM2*/
 112       {0, 0x0000000, 0x0000000, 0x000000},
 113       {0, 0x0000000, 0x0000000, 0x000000},
 114       {0, 0x0000000, 0x0000000, 0x000000},
 115       {0, 0x0000000, 0x0000000, 0x000000},
 116       {0, 0x0000000, 0x0000000, 0x000000},
 117       {0, 0x0000000, 0x0000000, 0x000000},
 118       {0, 0x0000000, 0x0000000, 0x000000},
 119       {0, 0x0000000, 0x0000000, 0x000000},
 120       {0, 0x0000000, 0x0000000, 0x000000},
 121       {0, 0x0000000, 0x0000000, 0x000000},
 122       {0, 0x0000000, 0x0000000, 0x000000},
 123       {0, 0x0000000, 0x0000000, 0x000000},
 124       {0, 0x0000000, 0x0000000, 0x000000},
 125       {0, 0x0000000, 0x0000000, 0x000000},
 126       {1, 0x0af0000, 0x0af2000, 0x17a000} } },
 127     {{{0, 0x0b00000, 0x0b02000, 0x17c000},      /* 11: SQM3*/
 128       {0, 0x0000000, 0x0000000, 0x000000},
 129       {0, 0x0000000, 0x0000000, 0x000000},
 130       {0, 0x0000000, 0x0000000, 0x000000},
 131       {0, 0x0000000, 0x0000000, 0x000000},
 132       {0, 0x0000000, 0x0000000, 0x000000},
 133       {0, 0x0000000, 0x0000000, 0x000000},
 134       {0, 0x0000000, 0x0000000, 0x000000},
 135       {0, 0x0000000, 0x0000000, 0x000000},
 136       {0, 0x0000000, 0x0000000, 0x000000},
 137       {0, 0x0000000, 0x0000000, 0x000000},
 138       {0, 0x0000000, 0x0000000, 0x000000},
 139       {0, 0x0000000, 0x0000000, 0x000000},
 140       {0, 0x0000000, 0x0000000, 0x000000},
 141       {0, 0x0000000, 0x0000000, 0x000000},
 142       {1, 0x0bf0000, 0x0bf2000, 0x17e000} } },
 143         {{{1, 0x0c00000, 0x0c04000, 0x1d4000} } },/* 12: I2Q */
 144         {{{1, 0x0d00000, 0x0d04000, 0x1a4000} } },/* 13: TMR */
 145         {{{1, 0x0e00000, 0x0e04000, 0x1a0000} } },/* 14: ROMUSB */
 146         {{{1, 0x0f00000, 0x0f01000, 0x164000} } },/* 15: PEG4 */
 147         {{{0, 0x1000000, 0x1004000, 0x1a8000} } },/* 16: XDMA */
 148         {{{1, 0x1100000, 0x1101000, 0x160000} } },/* 17: PEG0 */
 149         {{{1, 0x1200000, 0x1201000, 0x161000} } },/* 18: PEG1 */
 150         {{{1, 0x1300000, 0x1301000, 0x162000} } },/* 19: PEG2 */
 151         {{{1, 0x1400000, 0x1401000, 0x163000} } },/* 20: PEG3 */
 152         {{{1, 0x1500000, 0x1501000, 0x165000} } },/* 21: P2ND */
 153         {{{1, 0x1600000, 0x1601000, 0x166000} } },/* 22: P2NI */
 154         {{{0, 0,         0,         0} } },     /* 23: */
 155         {{{0, 0,         0,         0} } },     /* 24: */
 156         {{{0, 0,         0,         0} } },     /* 25: */
 157         {{{0, 0,         0,         0} } },     /* 26: */
 158         {{{0, 0,         0,         0} } },     /* 27: */
 159         {{{0, 0,         0,         0} } },     /* 28: */
 160         {{{1, 0x1d00000, 0x1d10000, 0x190000} } },/* 29: MS */
 161     {{{1, 0x1e00000, 0x1e01000, 0x16a000} } },/* 30: P2NR2 */
 162     {{{1, 0x1f00000, 0x1f10000, 0x150000} } },/* 31: EPG */
 163         {{{0} } },                              /* 32: PCI */
 164         {{{1, 0x2100000, 0x2102000, 0x120000},  /* 33: PCIE */
 165           {1, 0x2110000, 0x2120000, 0x130000},
 166           {1, 0x2120000, 0x2122000, 0x124000},
 167           {1, 0x2130000, 0x2132000, 0x126000},
 168           {1, 0x2140000, 0x2142000, 0x128000},
 169           {1, 0x2150000, 0x2152000, 0x12a000},
 170           {1, 0x2160000, 0x2170000, 0x110000},
 171           {1, 0x2170000, 0x2172000, 0x12e000},
 172           {0, 0x0000000, 0x0000000, 0x000000},
 173           {0, 0x0000000, 0x0000000, 0x000000},
 174           {0, 0x0000000, 0x0000000, 0x000000},
 175           {0, 0x0000000, 0x0000000, 0x000000},
 176           {0, 0x0000000, 0x0000000, 0x000000},
 177           {0, 0x0000000, 0x0000000, 0x000000},
 178           {0, 0x0000000, 0x0000000, 0x000000},
 179           {0, 0x0000000, 0x0000000, 0x000000} } },
 180         {{{1, 0x2200000, 0x2204000, 0x1b0000} } },/* 34: CAM */
 181         {{{0} } },                              /* 35: */
 182         {{{0} } },                              /* 36: */
 183         {{{0} } },                              /* 37: */
 184         {{{0} } },                              /* 38: */
 185         {{{0} } },                              /* 39: */
 186         {{{1, 0x2800000, 0x2804000, 0x1a4000} } },/* 40: TMR */
 187         {{{1, 0x2900000, 0x2901000, 0x16b000} } },/* 41: P2NR3 */
 188         {{{1, 0x2a00000, 0x2a00400, 0x1ac400} } },/* 42: RPMX1 */
 189         {{{1, 0x2b00000, 0x2b00400, 0x1ac800} } },/* 43: RPMX2 */
 190         {{{1, 0x2c00000, 0x2c00400, 0x1acc00} } },/* 44: RPMX3 */
 191         {{{1, 0x2d00000, 0x2d00400, 0x1ad000} } },/* 45: RPMX4 */
 192         {{{1, 0x2e00000, 0x2e00400, 0x1ad400} } },/* 46: RPMX5 */
 193         {{{1, 0x2f00000, 0x2f00400, 0x1ad800} } },/* 47: RPMX6 */
 194         {{{1, 0x3000000, 0x3000400, 0x1adc00} } },/* 48: RPMX7 */
 195         {{{0, 0x3100000, 0x3104000, 0x1a8000} } },/* 49: XDMA */
 196         {{{1, 0x3200000, 0x3204000, 0x1d4000} } },/* 50: I2Q */
 197         {{{1, 0x3300000, 0x3304000, 0x1a0000} } },/* 51: ROMUSB */
 198         {{{0} } },                              /* 52: */
 199         {{{1, 0x3500000, 0x3500400, 0x1ac000} } },/* 53: RPMX0 */
 200         {{{1, 0x3600000, 0x3600400, 0x1ae000} } },/* 54: RPMX8 */
 201         {{{1, 0x3700000, 0x3700400, 0x1ae400} } },/* 55: RPMX9 */
 202         {{{1, 0x3800000, 0x3804000, 0x1d0000} } },/* 56: OCM0 */
 203         {{{1, 0x3900000, 0x3904000, 0x1b4000} } },/* 57: CRYPTO */
 204         {{{1, 0x3a00000, 0x3a04000, 0x1d8000} } },/* 58: SMB */
 205         {{{0} } },                              /* 59: I2C0 */
 206         {{{0} } },                              /* 60: I2C1 */
 207         {{{1, 0x3d00000, 0x3d04000, 0x1d8000} } },/* 61: LPC */
 208         {{{1, 0x3e00000, 0x3e01000, 0x167000} } },/* 62: P2NC */
 209         {{{1, 0x3f00000, 0x3f01000, 0x168000} } }       /* 63: P2NR0 */
 210 };
 211
 212 /*
 213  * top 12 bits of crb internal address (hub, agent)
 214  */
 215 static unsigned crb_hub_agt[64] =
 216 {
 217         0,
 218         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 219         NETXEN_HW_CRB_HUB_AGT_ADR_MN,
 220         NETXEN_HW_CRB_HUB_AGT_ADR_MS,
 221         0,
 222         NETXEN_HW_CRB_HUB_AGT_ADR_SRE,
 223         NETXEN_HW_CRB_HUB_AGT_ADR_NIU,
 224         NETXEN_HW_CRB_HUB_AGT_ADR_QMN,
 225         NETXEN_HW_CRB_HUB_AGT_ADR_SQN0,
 226         NETXEN_HW_CRB_HUB_AGT_ADR_SQN1,
 227         NETXEN_HW_CRB_HUB_AGT_ADR_SQN2,
 228         NETXEN_HW_CRB_HUB_AGT_ADR_SQN3,
 229         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 230         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 231         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 232         NETXEN_HW_CRB_HUB_AGT_ADR_PGN4,
 233         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 234         NETXEN_HW_CRB_HUB_AGT_ADR_PGN0,
 235         NETXEN_HW_CRB_HUB_AGT_ADR_PGN1,
 236         NETXEN_HW_CRB_HUB_AGT_ADR_PGN2,
 237         NETXEN_HW_CRB_HUB_AGT_ADR_PGN3,
 238         NETXEN_HW_CRB_HUB_AGT_ADR_PGND,
 239         NETXEN_HW_CRB_HUB_AGT_ADR_PGNI,
 240         NETXEN_HW_CRB_HUB_AGT_ADR_PGS0,
 241         NETXEN_HW_CRB_HUB_AGT_ADR_PGS1,
 242         NETXEN_HW_CRB_HUB_AGT_ADR_PGS2,
 243         NETXEN_HW_CRB_HUB_AGT_ADR_PGS3,
 244         0,
 245         NETXEN_HW_CRB_HUB_AGT_ADR_PGSI,
 246         NETXEN_HW_CRB_HUB_AGT_ADR_SN,
 247         0,
 248         NETXEN_HW_CRB_HUB_AGT_ADR_EG,
 249         0,
 250         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 251         NETXEN_HW_CRB_HUB_AGT_ADR_CAM,
 252         0,
 253         0,
 254         0,
 255         0,
 256         0,
 257         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 258         0,
 259         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1,
 260         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2,
 261         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3,
 262         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4,
 263         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5,
 264         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6,
 265         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7,
 266         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 267         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 268         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 269         0,
 270         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0,
 271         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8,
 272         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9,
 273         NETXEN_HW_CRB_HUB_AGT_ADR_OCM0,
 274         0,
 275         NETXEN_HW_CRB_HUB_AGT_ADR_SMB,
 276         NETXEN_HW_CRB_HUB_AGT_ADR_I2C0,
 277         NETXEN_HW_CRB_HUB_AGT_ADR_I2C1,
 278         0,
 279         NETXEN_HW_CRB_HUB_AGT_ADR_PGNC,
 280         0,
 281 };
 282
 283 /*  PCI Windowing for DDR regions.  */
 284
 285 #define ADDR_IN_RANGE(addr, low, high)  \
 286         (((addr) <= (high)) && ((addr) >= (low)))
 287
 288 #define NETXEN_WINDOW_ONE       0x2000000 /*CRB Window: bit 25 of CRB address */
 289
 290 #define NETXEN_NIC_ZERO_PAUSE_ADDR     0ULL
 291 #define NETXEN_NIC_UNIT_PAUSE_ADDR     0x200ULL
 292 #define NETXEN_NIC_EPG_PAUSE_ADDR1     0x2200010000c28001ULL
 293 #define NETXEN_NIC_EPG_PAUSE_ADDR2     0x0100088866554433ULL
 294
 295 #define NETXEN_NIC_WINDOW_MARGIN 0x100000
 296
 297 int netxen_nic_set_mac(struct net_device *netdev, void *p)
 298 {
 299         struct netxen_adapter *adapter = netdev_priv(netdev);
 300         struct sockaddr *addr = p;
 301
 302         if (netif_running(netdev))
 303                 return -EBUSY;
 304
 305         if (!is_valid_ether_addr(addr->sa_data))
 306                 return -EADDRNOTAVAIL;
 307
 308         memcpy(netdev->dev_addr, addr->sa_data, netdev->addr_len);
 309
 310         /* For P3, MAC addr is not set in NIU */
 311         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
 312                 if (adapter->macaddr_set)
 313                         adapter->macaddr_set(adapter, addr->sa_data);
 314
 315         return 0;
 316 }
 317
 318 #define NETXEN_UNICAST_ADDR(port, index) \
 319         (NETXEN_UNICAST_ADDR_BASE+(port*32)+(index*8))
 320 #define NETXEN_MCAST_ADDR(port, index) \
 321         (NETXEN_MULTICAST_ADDR_BASE+(port*0x80)+(index*8))
 322 #define MAC_HI(addr) \
 323         ((addr[2] << 16) | (addr[1] << 8) | (addr[0]))
 324 #define MAC_LO(addr) \
 325         ((addr[5] << 16) | (addr[4] << 8) | (addr[3]))
 326
 327 static int
 328 netxen_nic_enable_mcast_filter(struct netxen_adapter *adapter)
 329 {
 330         u32     val = 0;
 331         u16 port = adapter->physical_port;
 332         u8 *addr = adapter->netdev->dev_addr;
 333
 334         if (adapter->mc_enabled)
 335                 return 0;
 336
 337         adapter->hw_read_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 338         val |= (1UL << (28+port));
 339         adapter->hw_write_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 340
 341         /* add broadcast addr to filter */
 342         val = 0xffffff;
 343         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 344         netxen_crb_writelit_adapter(adapter,
 345                         NETXEN_UNICAST_ADDR(port, 0)+4, val);
 346
 347         /* add station addr to filter */
 348         val = MAC_HI(addr);
 349         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1), val);
 350         val = MAC_LO(addr);
 351         netxen_crb_writelit_adapter(adapter,
 352                         NETXEN_UNICAST_ADDR(port, 1)+4, val);
 353
 354         adapter->mc_enabled = 1;
 355         return 0;
 356 }
 357
 358 static int
 359 netxen_nic_disable_mcast_filter(struct netxen_adapter *adapter)
 360 {
 361         u32     val = 0;
 362         u16 port = adapter->physical_port;
 363         u8 *addr = adapter->netdev->dev_addr;
 364
 365         if (!adapter->mc_enabled)
 366                 return 0;
 367
 368         adapter->hw_read_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 369         val &= ~(1UL << (28+port));
 370         adapter->hw_write_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 371
 372         val = MAC_HI(addr);
 373         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 374         val = MAC_LO(addr);
 375         netxen_crb_writelit_adapter(adapter,
 376                         NETXEN_UNICAST_ADDR(port, 0)+4, val);
 377
 378         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1), 0);
 379         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, 0);
 380
 381         adapter->mc_enabled = 0;
 382         return 0;
 383 }
 384
 385 static int
 386 netxen_nic_set_mcast_addr(struct netxen_adapter *adapter,
 387                 int index, u8 *addr)
 388 {
 389         u32 hi = 0, lo = 0;
 390         u16 port = adapter->physical_port;
 391
 392         lo = MAC_LO(addr);
 393         hi = MAC_HI(addr);
 394
 395         netxen_crb_writelit_adapter(adapter,
 396                         NETXEN_MCAST_ADDR(port, index), hi);
 397         netxen_crb_writelit_adapter(adapter,
 398                         NETXEN_MCAST_ADDR(port, index)+4, lo);
 399
 400         return 0;
 401 }
 402
 403 void netxen_p2_nic_set_multi(struct net_device *netdev)
 404 {
 405         struct netxen_adapter *adapter = netdev_priv(netdev);
 406         struct dev_mc_list *mc_ptr;
 407         u8 null_addr[6];
 408         int index = 0;
 409
 410         memset(null_addr, 0, 6);
 411
 412         if (netdev->flags & IFF_PROMISC) {
 413
 414                 adapter->set_promisc(adapter,
 415                                 NETXEN_NIU_PROMISC_MODE);
 416
 417                 /* Full promiscuous mode */
 418                 netxen_nic_disable_mcast_filter(adapter);
 419
 420                 return;
 421         }
 422
 423         if (netdev->mc_count == 0) {
 424                 adapter->set_promisc(adapter,
 425                                 NETXEN_NIU_NON_PROMISC_MODE);
 426                 netxen_nic_disable_mcast_filter(adapter);
 427                 return;
 428         }
 429
 430         adapter->set_promisc(adapter, NETXEN_NIU_ALLMULTI_MODE);
 431         if (netdev->flags & IFF_ALLMULTI ||
 432                         netdev->mc_count > adapter->max_mc_count) {
 433                 netxen_nic_disable_mcast_filter(adapter);
 434                 return;
 435         }
 436
 437         netxen_nic_enable_mcast_filter(adapter);
 438
 439         for (mc_ptr = netdev->mc_list; mc_ptr; mc_ptr = mc_ptr->next, index++)
 440                 netxen_nic_set_mcast_addr(adapter, index, mc_ptr->dmi_addr);
 441
 442         if (index != netdev->mc_count)
 443                 printk(KERN_WARNING "%s: %s multicast address count mismatch\n",
 444                         netxen_nic_driver_name, netdev->name);
 445
 446         /* Clear out remaining addresses */
 447         for (; index < adapter->max_mc_count; index++)
 448                 netxen_nic_set_mcast_addr(adapter, index, null_addr);
 449 }
 450
 451 static int nx_p3_nic_add_mac(struct netxen_adapter *adapter,
 452                 u8 *addr, nx_mac_list_t **add_list, nx_mac_list_t **del_list)
 453 {
 454         nx_mac_list_t *cur, *prev;
 455
 456         /* if in del_list, move it to adapter->mac_list */
 457         for (cur = *del_list, prev = NULL; cur;) {
 458                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0) {
 459                         if (prev == NULL)
 460                                 *del_list = cur->next;
 461                         else
 462                                 prev->next = cur->next;
 463                         cur->next = adapter->mac_list;
 464                         adapter->mac_list = cur;
 465                         return 0;
 466                 }
 467                 prev = cur;
 468                 cur = cur->next;
 469         }
 470
 471         /* make sure to add each mac address only once */
 472         for (cur = adapter->mac_list; cur; cur = cur->next) {
 473                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0)
 474                         return 0;
 475         }
 476         /* not in del_list, create new entry and add to add_list */
 477         cur = kmalloc(sizeof(*cur), in_atomic()? GFP_ATOMIC : GFP_KERNEL);
 478         if (cur == NULL) {
 479                 printk(KERN_ERR "%s: cannot allocate memory. MAC filtering may"
 480                                 "not work properly from now.\n", __func__);
 481                 return -1;
 482         }
 483
 484         memcpy(cur->mac_addr, addr, ETH_ALEN);
 485         cur->next = *add_list;
 486         *add_list = cur;
 487         return 0;
 488 }
 489
 490 static int
 491 netxen_send_cmd_descs(struct netxen_adapter *adapter,
 492                 struct cmd_desc_type0 *cmd_desc_arr, int nr_elements)
 493 {
 494         uint32_t i, producer;
 495         struct netxen_cmd_buffer *pbuf;
 496         struct cmd_desc_type0 *cmd_desc;
 497
 498         if (nr_elements > MAX_PENDING_DESC_BLOCK_SIZE || nr_elements == 0) {
 499                 printk(KERN_WARNING "%s: Too many command descriptors in a "
 500                               "request\n", __func__);
 501                 return -EINVAL;
 502         }
 503
 504         i = 0;
 505
 506         producer = adapter->cmd_producer;
 507         do {
 508                 cmd_desc = &cmd_desc_arr[i];
 509
 510                 pbuf = &adapter->cmd_buf_arr[producer];
 511                 pbuf->skb = NULL;
 512                 pbuf->frag_count = 0;
 513
 514                 /* adapter->ahw.cmd_desc_head[producer] = *cmd_desc; */
 515                 memcpy(&adapter->ahw.cmd_desc_head[producer],
 516                         &cmd_desc_arr[i], sizeof(struct cmd_desc_type0));
 517
 518                 producer = get_next_index(producer,
 519                                 adapter->max_tx_desc_count);
 520                 i++;
 521
 522         } while (i != nr_elements);
 523
 524         adapter->cmd_producer = producer;
 525
 526         /* write producer index to start the xmit */
 527
 528         netxen_nic_update_cmd_producer(adapter, adapter->cmd_producer);
 529
 530         return 0;
 531 }
 532
 533 static int nx_p3_sre_macaddr_change(struct net_device *dev,
 534                 u8 *addr, unsigned op)
 535 {
 536         struct netxen_adapter *adapter = netdev_priv(dev);
 537         nx_nic_req_t req;
 538         nx_mac_req_t *mac_req;
 539         u64 word;
 540         int rv;
 541
 542         memset(&req, 0, sizeof(nx_nic_req_t));
 543         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 544
 545         word = NX_MAC_EVENT | ((u64)adapter->portnum << 16);
 546         req.req_hdr = cpu_to_le64(word);
 547
 548         mac_req = (nx_mac_req_t *)&req.words[0];
 549         mac_req->op = op;
 550         memcpy(mac_req->mac_addr, addr, 6);
 551
 552         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 553         if (rv != 0) {
 554                 printk(KERN_ERR "ERROR. Could not send mac update\n");
 555                 return rv;
 556         }
 557
 558         return 0;
 559 }
 560
 561 void netxen_p3_nic_set_multi(struct net_device *netdev)
 562 {
 563         struct netxen_adapter *adapter = netdev_priv(netdev);
 564         nx_mac_list_t *cur, *next, *del_list, *add_list = NULL;
 565         struct dev_mc_list *mc_ptr;
 566         u8 bcast_addr[ETH_ALEN] = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff };
 567         u32 mode = VPORT_MISS_MODE_DROP;
 568
 569         del_list = adapter->mac_list;
 570         adapter->mac_list = NULL;
 571
 572         nx_p3_nic_add_mac(adapter, netdev->dev_addr, &add_list, &del_list);
 573         nx_p3_nic_add_mac(adapter, bcast_addr, &add_list, &del_list);
 574
 575         if (netdev->flags & IFF_PROMISC) {
 576                 mode = VPORT_MISS_MODE_ACCEPT_ALL;
 577                 goto send_fw_cmd;
 578         }
 579
 580         if ((netdev->flags & IFF_ALLMULTI) ||
 581                         (netdev->mc_count > adapter->max_mc_count)) {
 582                 mode = VPORT_MISS_MODE_ACCEPT_MULTI;
 583                 goto send_fw_cmd;
 584         }
 585
 586         if (netdev->mc_count > 0) {
 587                 for (mc_ptr = netdev->mc_list; mc_ptr;
 588                      mc_ptr = mc_ptr->next) {
 589                         nx_p3_nic_add_mac(adapter, mc_ptr->dmi_addr,
 590                                           &add_list, &del_list);
 591                 }
 592         }
 593
 594 send_fw_cmd:
 595         adapter->set_promisc(adapter, mode);
 596         for (cur = del_list; cur;) {
 597                 nx_p3_sre_macaddr_change(netdev, cur->mac_addr, NETXEN_MAC_DEL);
 598                 next = cur->next;
 599                 kfree(cur);
 600                 cur = next;
 601         }
 602         for (cur = add_list; cur;) {
 603                 nx_p3_sre_macaddr_change(netdev, cur->mac_addr, NETXEN_MAC_ADD);
 604                 next = cur->next;
 605                 cur->next = adapter->mac_list;
 606                 adapter->mac_list = cur;
 607                 cur = next;
 608         }
 609 }
 610
 611 int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 612 {
 613         nx_nic_req_t req;
 614         u64 word;
 615
 616         memset(&req, 0, sizeof(nx_nic_req_t));
 617
 618         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 619
 620         word = NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE |
 621                         ((u64)adapter->portnum << 16);
 622         req.req_hdr = cpu_to_le64(word);
 623
 624         req.words[0] = cpu_to_le64(mode);
 625
 626         return netxen_send_cmd_descs(adapter,
 627                                 (struct cmd_desc_type0 *)&req, 1);
 628 }
 629
 630 #define NETXEN_CONFIG_INTR_COALESCE     3
 631
 632 /*
 633  * Send the interrupt coalescing parameter set by ethtool to the card.
 634  */
 635 int netxen_config_intr_coalesce(struct netxen_adapter *adapter)
 636 {
 637         nx_nic_req_t req;
 638         u64 word;
 639         int rv;
 640
 641         memset(&req, 0, sizeof(nx_nic_req_t));
 642
 643         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 644
 645         word = NETXEN_CONFIG_INTR_COALESCE | ((u64)adapter->portnum << 16);
 646         req.req_hdr = cpu_to_le64(word);
 647
 648         memcpy(&req.words[0], &adapter->coal, sizeof(adapter->coal));
 649
 650         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 651         if (rv != 0) {
 652                 printk(KERN_ERR "ERROR. Could not send "
 653                         "interrupt coalescing parameters\n");
 654         }
 655
 656         return rv;
 657 }
 658
 659 /*
 660  * netxen_nic_change_mtu - Change the Maximum Transfer Unit
 661  * @returns 0 on success, negative on failure
 662  */
 663
 664 #define MTU_FUDGE_FACTOR        100
 665
 666 int netxen_nic_change_mtu(struct net_device *netdev, int mtu)
 667 {
 668         struct netxen_adapter *adapter = netdev_priv(netdev);
 669         int max_mtu;
 670         int rc = 0;
 671
 672         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 673                 max_mtu = P3_MAX_MTU;
 674         else
 675                 max_mtu = P2_MAX_MTU;
 676
 677         if (mtu > max_mtu) {
 678                 printk(KERN_ERR "%s: mtu > %d bytes unsupported\n",
 679                                 netdev->name, max_mtu);
 680                 return -EINVAL;
 681         }
 682
 683         if (adapter->set_mtu)
 684                 rc = adapter->set_mtu(adapter, mtu);
 685
 686         if (!rc)
 687                 netdev->mtu = mtu;
 688
 689         return rc;
 690 }
 691
 692 int netxen_is_flash_supported(struct netxen_adapter *adapter)
 693 {
 694         const int locs[] = { 0, 0x4, 0x100, 0x4000, 0x4128 };
 695         int addr, val01, val02, i, j;
 696
 697         /* if the flash size less than 4Mb, make huge war cry and die */
 698         for (j = 1; j < 4; j++) {
 699                 addr = j * NETXEN_NIC_WINDOW_MARGIN;
 700                 for (i = 0; i < ARRAY_SIZE(locs); i++) {
 701                         if (netxen_rom_fast_read(adapter, locs[i], &val01) == 0
 702                             && netxen_rom_fast_read(adapter, (addr + locs[i]),
 703                                                     &val02) == 0) {
 704                                 if (val01 == val02)
 705                                         return -1;
 706                         } else
 707                                 return -1;
 708                 }
 709         }
 710
 711         return 0;
 712 }
 713
 714 static int netxen_get_flash_block(struct netxen_adapter *adapter, int base,
 715                                   int size, __le32 * buf)
 716 {
 717         int i, addr;
 718         __le32 *ptr32;
 719         u32 v;
 720
 721         addr = base;
 722         ptr32 = buf;
 723         for (i = 0; i < size / sizeof(u32); i++) {
 724                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 725                         return -1;
 726                 *ptr32 = cpu_to_le32(v);
 727                 ptr32++;
 728                 addr += sizeof(u32);
 729         }
 730         if ((char *)buf + size > (char *)ptr32) {
 731                 __le32 local;
 732                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 733                         return -1;
 734                 local = cpu_to_le32(v);
 735                 memcpy(ptr32, &local, (char *)buf + size - (char *)ptr32);
 736         }
 737
 738         return 0;
 739 }
 740
 741 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 742 {
 743         __le32 *pmac = (__le32 *) mac;
 744         u32 offset;
 745
 746         offset = NETXEN_USER_START +
 747                 offsetof(struct netxen_new_user_info, mac_addr) +
 748                 adapter->portnum * sizeof(u64);
 749
 750         if (netxen_get_flash_block(adapter, offset, sizeof(u64), pmac) == -1)
 751                 return -1;
 752
 753         if (*mac == cpu_to_le64(~0ULL)) {
 754
 755                 offset = NETXEN_USER_START_OLD +
 756                         offsetof(struct netxen_user_old_info, mac_addr) +
 757                         adapter->portnum * sizeof(u64);
 758
 759                 if (netxen_get_flash_block(adapter,
 760                                         offset, sizeof(u64), pmac) == -1)
 761                         return -1;
 762
 763                 if (*mac == cpu_to_le64(~0ULL))
 764                         return -1;
 765         }
 766         return 0;
 767 }
 768
 769 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 770 {
 771         uint32_t crbaddr, mac_hi, mac_lo;
 772         int pci_func = adapter->ahw.pci_func;
 773
 774         crbaddr = CRB_MAC_BLOCK_START +
 775                 (4 * ((pci_func/2) * 3)) + (4 * (pci_func & 1));
 776
 777         adapter->hw_read_wx(adapter, crbaddr, &mac_lo, 4);
 778         adapter->hw_read_wx(adapter, crbaddr+4, &mac_hi, 4);
 779
 780         if (pci_func & 1)
 781                 *mac = le64_to_cpu((mac_lo >> 16) | ((u64)mac_hi << 16));
 782         else
 783                 *mac = le64_to_cpu((u64)mac_lo | ((u64)mac_hi << 32));
 784
 785         return 0;
 786 }
 787
 788 #define CRB_WIN_LOCK_TIMEOUT 100000000
 789
 790 static int crb_win_lock(struct netxen_adapter *adapter)
 791 {
 792         int done = 0, timeout = 0;
 793
 794         while (!done) {
 795                 /* acquire semaphore3 from PCI HW block */
 796                 adapter->hw_read_wx(adapter,
 797                                 NETXEN_PCIE_REG(PCIE_SEM7_LOCK), &done, 4);
 798                 if (done == 1)
 799                         break;
 800                 if (timeout >= CRB_WIN_LOCK_TIMEOUT)
 801                         return -1;
 802                 timeout++;
 803                 udelay(1);
 804         }
 805         netxen_crb_writelit_adapter(adapter,
 806                         NETXEN_CRB_WIN_LOCK_ID, adapter->portnum);
 807         return 0;
 808 }
 809
 810 static void crb_win_unlock(struct netxen_adapter *adapter)
 811 {
 812         int val;
 813
 814         adapter->hw_read_wx(adapter,
 815                         NETXEN_PCIE_REG(PCIE_SEM7_UNLOCK), &val, 4);
 816 }
 817
 818 /*
 819  * Changes the CRB window to the specified window.
 820  */
 821 void
 822 netxen_nic_pci_change_crbwindow_128M(struct netxen_adapter *adapter, u32 wndw)
 823 {
 824         void __iomem *offset;
 825         u32 tmp;
 826         int count = 0;
 827         uint8_t func = adapter->ahw.pci_func;
 828
 829         if (adapter->curr_window == wndw)
 830                 return;
 831         /*
 832          * Move the CRB window.
 833          * We need to write to the "direct access" region of PCI
 834          * to avoid a race condition where the window register has
 835          * not been successfully written across CRB before the target
 836          * register address is received by PCI. The direct region bypasses
 837          * the CRB bus.
 838          */
 839         offset = PCI_OFFSET_SECOND_RANGE(adapter,
 840                         NETXEN_PCIX_PH_REG(PCIE_CRB_WINDOW_REG(func)));
 841
 842         if (wndw & 0x1)
 843                 wndw = NETXEN_WINDOW_ONE;
 844
 845         writel(wndw, offset);
 846
 847         /* MUST make sure window is set before we forge on... */
 848         while ((tmp = readl(offset)) != wndw) {
 849                 printk(KERN_WARNING "%s: %s WARNING: CRB window value not "
 850                        "registered properly: 0x%08x.\n",
 851                        netxen_nic_driver_name, __func__, tmp);
 852                 mdelay(1);
 853                 if (count >= 10)
 854                         break;
 855                 count++;
 856         }
 857
 858         if (wndw == NETXEN_WINDOW_ONE)
 859                 adapter->curr_window = 1;
 860         else
 861                 adapter->curr_window = 0;
 862 }
 863
 864 /*
 865  * Return -1 if off is not valid,
 866  *       1 if window access is needed. 'off' is set to offset from
 867  *         CRB space in 128M pci map
 868  *       0 if no window access is needed. 'off' is set to 2M addr
 869  * In: 'off' is offset from base in 128M pci map
 870  */
 871 static int
 872 netxen_nic_pci_get_crb_addr_2M(struct netxen_adapter *adapter,
 873                 ulong *off, int len)
 874 {
 875         unsigned long end = *off + len;
 876         crb_128M_2M_sub_block_map_t *m;
 877
 878
 879         if (*off >= NETXEN_CRB_MAX)
 880                 return -1;
 881
 882         if (*off >= NETXEN_PCI_CAMQM && (end <= NETXEN_PCI_CAMQM_2M_END)) {
 883                 *off = (*off - NETXEN_PCI_CAMQM) + NETXEN_PCI_CAMQM_2M_BASE +
 884                         (ulong)adapter->ahw.pci_base0;
 885                 return 0;
 886         }
 887
 888         if (*off < NETXEN_PCI_CRBSPACE)
 889                 return -1;
 890
 891         *off -= NETXEN_PCI_CRBSPACE;
 892         end = *off + len;
 893
 894         /*
 895          * Try direct map
 896          */
 897         m = &crb_128M_2M_map[CRB_BLK(*off)].sub_block[CRB_SUBBLK(*off)];
 898
 899         if (m->valid && (m->start_128M <= *off) && (m->end_128M >= end)) {
 900                 *off = *off + m->start_2M - m->start_128M +
 901                         (ulong)adapter->ahw.pci_base0;
 902                 return 0;
 903         }
 904
 905         /*
 906          * Not in direct map, use crb window
 907          */
 908         return 1;
 909 }
 910
 911 /*
 912  * In: 'off' is offset from CRB space in 128M pci map
 913  * Out: 'off' is 2M pci map addr
 914  * side effect: lock crb window
 915  */
 916 static void
 917 netxen_nic_pci_set_crbwindow_2M(struct netxen_adapter *adapter, ulong *off)
 918 {
 919         u32 win_read;
 920
 921         adapter->crb_win = CRB_HI(*off);
 922         writel(adapter->crb_win, (void *)(CRB_WINDOW_2M +
 923                 adapter->ahw.pci_base0));
 924         /*
 925          * Read back value to make sure write has gone through before trying
 926          * to use it.
 927          */
 928         win_read = readl((void *)(CRB_WINDOW_2M + adapter->ahw.pci_base0));
 929         if (win_read != adapter->crb_win) {
 930                 printk(KERN_ERR "%s: Written crbwin (0x%x) != "
 931                                 "Read crbwin (0x%x), off=0x%lx\n",
 932                                 __func__, adapter->crb_win, win_read, *off);
 933         }
 934         *off = (*off & MASK(16)) + CRB_INDIRECT_2M +
 935                 (ulong)adapter->ahw.pci_base0;
 936 }
 937
 938 int netxen_load_firmware(struct netxen_adapter *adapter)
 939 {
 940         int i;
 941         u32 data, size = 0;
 942         u32 flashaddr = NETXEN_BOOTLD_START, memaddr = NETXEN_BOOTLD_START;
 943
 944         size = (NETXEN_IMAGE_START - NETXEN_BOOTLD_START)/4;
 945
 946         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
 947                 adapter->pci_write_normalize(adapter,
 948                                 NETXEN_ROMUSB_GLB_CAS_RST, 1);
 949
 950         for (i = 0; i < size; i++) {
 951                 if (netxen_rom_fast_read(adapter, flashaddr, (int *)&data) != 0)
 952                         return -EIO;
 953
 954                 adapter->pci_mem_write(adapter, memaddr, &data, 4);
 955                 flashaddr += 4;
 956                 memaddr += 4;
 957                 cond_resched();
 958         }
 959         msleep(1);
 960
 961         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 962                 adapter->pci_write_normalize(adapter,
 963                                 NETXEN_ROMUSB_GLB_SW_RESET, 0x80001d);
 964         else {
 965                 adapter->pci_write_normalize(adapter,
 966                                 NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL, 0x3fff);
 967                 adapter->pci_write_normalize(adapter,
 968                                 NETXEN_ROMUSB_GLB_CAS_RST, 0);
 969         }
 970
 971         return 0;
 972 }
 973
 974 int
 975 netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter,
 976                 ulong off, void *data, int len)
 977 {
 978         void __iomem *addr;
 979
 980         if (ADDR_IN_WINDOW1(off)) {
 981                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
 982         } else {                /* Window 0 */
 983                 addr = pci_base_offset(adapter, off);
 984                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
 985         }
 986
 987         DPRINTK(INFO, "writing to base %lx offset %llx addr %p"
 988                 " data %llx len %d\n",
 989                 pci_base(adapter, off), off, addr,
 990                 *(unsigned long long *)data, len);
 991         if (!addr) {
 992                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
 993                 return 1;
 994         }
 995
 996         switch (len) {
 997         case 1:
 998                 writeb(*(u8 *) data, addr);
 999                 break;
1000         case 2:
1001                 writew(*(u16 *) data, addr);
1002                 break;
1003         case 4:
1004                 writel(*(u32 *) data, addr);
1005                 break;
1006         case 8:
1007                 writeq(*(u64 *) data, addr);
1008                 break;
1009         default:
1010                 DPRINTK(INFO,
1011                         "writing data %lx to offset %llx, num words=%d\n",
1012                         *(unsigned long *)data, off, (len >> 3));
1013
1014                 netxen_nic_hw_block_write64((u64 __iomem *) data, addr,
1015                                             (len >> 3));
1016                 break;
1017         }
1018         if (!ADDR_IN_WINDOW1(off))
1019                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1020
1021         return 0;
1022 }
1023
1024 int
1025 netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter,
1026                 ulong off, void *data, int len)
1027 {
1028         void __iomem *addr;
1029
1030         if (ADDR_IN_WINDOW1(off)) {     /* Window 1 */
1031                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
1032         } else {                /* Window 0 */
1033                 addr = pci_base_offset(adapter, off);
1034                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1035         }
1036
1037         DPRINTK(INFO, "reading from base %lx offset %llx addr %p\n",
1038                 pci_base(adapter, off), off, addr);
1039         if (!addr) {
1040                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1041                 return 1;
1042         }
1043         switch (len) {
1044         case 1:
1045                 *(u8 *) data = readb(addr);
1046                 break;
1047         case 2:
1048                 *(u16 *) data = readw(addr);
1049                 break;
1050         case 4:
1051                 *(u32 *) data = readl(addr);
1052                 break;
1053         case 8:
1054                 *(u64 *) data = readq(addr);
1055                 break;
1056         default:
1057                 netxen_nic_hw_block_read64((u64 __iomem *) data, addr,
1058                                            (len >> 3));
1059                 break;
1060         }
1061         DPRINTK(INFO, "read %lx\n", *(unsigned long *)data);
1062
1063         if (!ADDR_IN_WINDOW1(off))
1064                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1065
1066         return 0;
1067 }
1068
1069 int
1070 netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter,
1071                 ulong off, void *data, int len)
1072 {
1073         unsigned long flags = 0;
1074         int rv;
1075
1076         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, len);
1077
1078         if (rv == -1) {
1079                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1080                                 __func__, off);
1081                 dump_stack();
1082                 return -1;
1083         }
1084
1085         if (rv == 1) {
1086                 write_lock_irqsave(&adapter->adapter_lock, flags);
1087                 crb_win_lock(adapter);
1088                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1089         }
1090
1091         DPRINTK(1, INFO, "write data %lx to offset %llx, len=%d\n",
1092                         *(unsigned long *)data, off, len);
1093
1094         switch (len) {
1095         case 1:
1096                 writeb(*(uint8_t *)data, (void *)off);
1097                 break;
1098         case 2:
1099                 writew(*(uint16_t *)data, (void *)off);
1100                 break;
1101         case 4:
1102                 writel(*(uint32_t *)data, (void *)off);
1103                 break;
1104         case 8:
1105                 writeq(*(uint64_t *)data, (void *)off);
1106                 break;
1107         default:
1108                 DPRINTK(1, INFO,
1109                         "writing data %lx to offset %llx, num words=%d\n",
1110                         *(unsigned long *)data, off, (len>>3));
1111                 break;
1112         }
1113         if (rv == 1) {
1114                 crb_win_unlock(adapter);
1115                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1116         }
1117
1118         return 0;
1119 }
1120
1121 int
1122 netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter,
1123                 ulong off, void *data, int len)
1124 {
1125         unsigned long flags = 0;
1126         int rv;
1127
1128         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, len);
1129
1130         if (rv == -1) {
1131                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1132                                 __func__, off);
1133                 dump_stack();
1134                 return -1;
1135         }
1136
1137         if (rv == 1) {
1138                 write_lock_irqsave(&adapter->adapter_lock, flags);
1139                 crb_win_lock(adapter);
1140                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1141         }
1142
1143         DPRINTK(1, INFO, "read from offset %lx, len=%d\n", off, len);
1144
1145         switch (len) {
1146         case 1:
1147                 *(uint8_t *)data = readb((void *)off);
1148                 break;
1149         case 2:
1150                 *(uint16_t *)data = readw((void *)off);
1151                 break;
1152         case 4:
1153                 *(uint32_t *)data = readl((void *)off);
1154                 break;
1155         case 8:
1156                 *(uint64_t *)data = readq((void *)off);
1157                 break;
1158         default:
1159                 break;
1160         }
1161
1162         DPRINTK(1, INFO, "read %lx\n", *(unsigned long *)data);
1163
1164         if (rv == 1) {
1165                 crb_win_unlock(adapter);
1166                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1167         }
1168
1169         return 0;
1170 }
1171
1172 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val)
1173 {
1174         adapter->hw_write_wx(adapter, off, &val, 4);
1175 }
1176
1177 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off)
1178 {
1179         int val;
1180         adapter->hw_read_wx(adapter, off, &val, 4);
1181         return val;
1182 }
1183
1184 /* Change the window to 0, write and change back to window 1. */
1185 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value)
1186 {
1187         adapter->hw_write_wx(adapter, index, &value, 4);
1188 }
1189
1190 /* Change the window to 0, read and change back to window 1. */
1191 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 *value)
1192 {
1193         adapter->hw_read_wx(adapter, index, value, 4);
1194 }
1195
1196 void netxen_nic_write_w1(struct netxen_adapter *adapter, u32 index, u32 value)
1197 {
1198         adapter->hw_write_wx(adapter, index, &value, 4);
1199 }
1200
1201 void netxen_nic_read_w1(struct netxen_adapter *adapter, u32 index, u32 *value)
1202 {
1203         adapter->hw_read_wx(adapter, index, value, 4);
1204 }
1205
1206 /*
1207  * check memory access boundary.
1208  * used by test agent. support ddr access only for now
1209  */
1210 static unsigned long
1211 netxen_nic_pci_mem_bound_check(struct netxen_adapter *adapter,
1212                 unsigned long long addr, int size)
1213 {
1214         if (!ADDR_IN_RANGE(addr,
1215                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1216                 !ADDR_IN_RANGE(addr+size-1,
1217                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1218                 ((size != 1) && (size != 2) && (size != 4) && (size != 8))) {
1219                 return 0;
1220         }
1221
1222         return 1;
1223 }
1224
1225 static int netxen_pci_set_window_warning_count;
1226
1227 unsigned long
1228 netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1229                 unsigned long long addr)
1230 {
1231         void __iomem *offset;
1232         int window;
1233         unsigned long long      qdr_max;
1234         uint8_t func = adapter->ahw.pci_func;
1235
1236         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1237                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1238         } else {
1239                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1240         }
1241
1242         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1243                 /* DDR network side */
1244                 addr -= NETXEN_ADDR_DDR_NET;
1245                 window = (addr >> 25) & 0x3ff;
1246                 if (adapter->ahw.ddr_mn_window != window) {
1247                         adapter->ahw.ddr_mn_window = window;
1248                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1249                                 NETXEN_PCIX_PH_REG(PCIE_MN_WINDOW_REG(func)));
1250                         writel(window, offset);
1251                         /* MUST make sure window is set before we forge on... */
1252                         readl(offset);
1253                 }
1254                 addr -= (window * NETXEN_WINDOW_ONE);
1255                 addr += NETXEN_PCI_DDR_NET;
1256         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1257                 addr -= NETXEN_ADDR_OCM0;
1258                 addr += NETXEN_PCI_OCM0;
1259         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1260                 addr -= NETXEN_ADDR_OCM1;
1261                 addr += NETXEN_PCI_OCM1;
1262         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1263                 /* QDR network side */
1264                 addr -= NETXEN_ADDR_QDR_NET;
1265                 window = (addr >> 22) & 0x3f;
1266                 if (adapter->ahw.qdr_sn_window != window) {
1267                         adapter->ahw.qdr_sn_window = window;
1268                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1269                                 NETXEN_PCIX_PH_REG(PCIE_SN_WINDOW_REG(func)));
1270                         writel((window << 22), offset);
1271                         /* MUST make sure window is set before we forge on... */
1272                         readl(offset);
1273                 }
1274                 addr -= (window * 0x400000);
1275                 addr += NETXEN_PCI_QDR_NET;
1276         } else {
1277                 /*
1278                  * peg gdb frequently accesses memory that doesn't exist,
1279                  * this limits the chit chat so debugging isn't slowed down.
1280                  */
1281                 if ((netxen_pci_set_window_warning_count++ < 8)
1282                     || (netxen_pci_set_window_warning_count % 64 == 0))
1283                         printk("%s: Warning:netxen_nic_pci_set_window()"
1284                                " Unknown address range!\n",
1285                                netxen_nic_driver_name);
1286                 addr = -1UL;
1287         }
1288         return addr;
1289 }
1290
1291 /*
1292  * Note : only 32-bit writes!
1293  */
1294 int netxen_nic_pci_write_immediate_128M(struct netxen_adapter *adapter,
1295                 u64 off, u32 data)
1296 {
1297         writel(data, (void __iomem *)(PCI_OFFSET_SECOND_RANGE(adapter, off)));
1298         return 0;
1299 }
1300
1301 u32 netxen_nic_pci_read_immediate_128M(struct netxen_adapter *adapter, u64 off)
1302 {
1303         return readl((void __iomem *)(pci_base_offset(adapter, off)));
1304 }
1305
1306 void netxen_nic_pci_write_normalize_128M(struct netxen_adapter *adapter,
1307                 u64 off, u32 data)
1308 {
1309         writel(data, NETXEN_CRB_NORMALIZE(adapter, off));
1310 }
1311
1312 u32 netxen_nic_pci_read_normalize_128M(struct netxen_adapter *adapter, u64 off)
1313 {
1314         return readl(NETXEN_CRB_NORMALIZE(adapter, off));
1315 }
1316
1317 unsigned long
1318 netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1319                 unsigned long long addr)
1320 {
1321         int window;
1322         u32 win_read;
1323
1324         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1325                 /* DDR network side */
1326                 window = MN_WIN(addr);
1327                 adapter->ahw.ddr_mn_window = window;
1328                 adapter->hw_write_wx(adapter,
1329                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1330                                 &window, 4);
1331                 adapter->hw_read_wx(adapter,
1332                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1333                                 &win_read, 4);
1334                 if ((win_read << 17) != window) {
1335                         printk(KERN_INFO "Written MNwin (0x%x) != "
1336                                 "Read MNwin (0x%x)\n", window, win_read);
1337                 }
1338                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_DDR_NET;
1339         } else if (ADDR_IN_RANGE(addr,
1340                                 NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1341                 if ((addr & 0x00ff800) == 0xff800) {
1342                         printk("%s: QM access not handled.\n", __func__);
1343                         addr = -1UL;
1344                 }
1345
1346                 window = OCM_WIN(addr);
1347                 adapter->ahw.ddr_mn_window = window;
1348                 adapter->hw_write_wx(adapter,
1349                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1350                                 &window, 4);
1351                 adapter->hw_read_wx(adapter,
1352                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1353                                 &win_read, 4);
1354                 if ((win_read >> 7) != window) {
1355                         printk(KERN_INFO "%s: Written OCMwin (0x%x) != "
1356                                         "Read OCMwin (0x%x)\n",
1357                                         __func__, window, win_read);
1358                 }
1359                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_OCM0_2M;
1360
1361         } else if (ADDR_IN_RANGE(addr,
1362                         NETXEN_ADDR_QDR_NET, NETXEN_ADDR_QDR_NET_MAX_P3)) {
1363                 /* QDR network side */
1364                 window = MS_WIN(addr);
1365                 adapter->ahw.qdr_sn_window = window;
1366                 adapter->hw_write_wx(adapter,
1367                                 adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE,
1368                                 &window, 4);
1369                 adapter->hw_read_wx(adapter,
1370                                 adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE,
1371                                 &win_read, 4);
1372                 if (win_read != window) {
1373                         printk(KERN_INFO "%s: Written MSwin (0x%x) != "
1374                                         "Read MSwin (0x%x)\n",
1375                                         __func__, window, win_read);
1376                 }
1377                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_QDR_NET;
1378
1379         } else {
1380                 /*
1381                  * peg gdb frequently accesses memory that doesn't exist,
1382                  * this limits the chit chat so debugging isn't slowed down.
1383                  */
1384                 if ((netxen_pci_set_window_warning_count++ < 8)
1385                         || (netxen_pci_set_window_warning_count%64 == 0)) {
1386                         printk("%s: Warning:%s Unknown address range!\n",
1387                                         __func__, netxen_nic_driver_name);
1388 }
1389                 addr = -1UL;
1390         }
1391         return addr;
1392 }
1393
1394 static int netxen_nic_pci_is_same_window(struct netxen_adapter *adapter,
1395                                       unsigned long long addr)
1396 {
1397         int window;
1398         unsigned long long qdr_max;
1399
1400         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
1401                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1402         else
1403                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1404
1405         if (ADDR_IN_RANGE(addr,
1406                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1407                 /* DDR network side */
1408                 BUG();  /* MN access can not come here */
1409         } else if (ADDR_IN_RANGE(addr,
1410                         NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1411                 return 1;
1412         } else if (ADDR_IN_RANGE(addr,
1413                                 NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1414                 return 1;
1415         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1416                 /* QDR network side */
1417                 window = ((addr - NETXEN_ADDR_QDR_NET) >> 22) & 0x3f;
1418                 if (adapter->ahw.qdr_sn_window == window)
1419                         return 1;
1420         }
1421
1422         return 0;
1423 }
1424
1425 static int netxen_nic_pci_mem_read_direct(struct netxen_adapter *adapter,
1426                         u64 off, void *data, int size)
1427 {
1428         unsigned long flags;
1429         void *addr;
1430         int ret = 0;
1431         u64 start;
1432         uint8_t *mem_ptr = NULL;
1433         unsigned long mem_base;
1434         unsigned long mem_page;
1435
1436         write_lock_irqsave(&adapter->adapter_lock, flags);
1437
1438         /*
1439          * If attempting to access unknown address or straddle hw windows,
1440          * do not access.
1441          */
1442         start = adapter->pci_set_window(adapter, off);
1443         if ((start == -1UL) ||
1444                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1445                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1446                 printk(KERN_ERR "%s out of bound pci memory access. "
1447                         "offset is 0x%llx\n", netxen_nic_driver_name,
1448                         (unsigned long long)off);
1449                 return -1;
1450         }
1451
1452         addr = (void *)(pci_base_offset(adapter, start));
1453         if (!addr) {
1454                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1455                 mem_base = pci_resource_start(adapter->pdev, 0);
1456                 mem_page = start & PAGE_MASK;
1457                 /* Map two pages whenever user tries to access addresses in two
1458                 consecutive pages.
1459                 */
1460                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1461                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE * 2);
1462                 else
1463                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1464                 if (mem_ptr == NULL) {
1465                         *(uint8_t  *)data = 0;
1466                         return -1;
1467                 }
1468                 addr = mem_ptr;
1469                 addr += start & (PAGE_SIZE - 1);
1470                 write_lock_irqsave(&adapter->adapter_lock, flags);
1471         }
1472
1473         switch (size) {
1474         case 1:
1475                 *(uint8_t  *)data = readb(addr);
1476                 break;
1477         case 2:
1478                 *(uint16_t *)data = readw(addr);
1479                 break;
1480         case 4:
1481                 *(uint32_t *)data = readl(addr);
1482                 break;
1483         case 8:
1484                 *(uint64_t *)data = readq(addr);
1485                 break;
1486         default:
1487                 ret = -1;
1488                 break;
1489         }
1490         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1491         DPRINTK(1, INFO, "read %llx\n", *(unsigned long long *)data);
1492
1493         if (mem_ptr)
1494                 iounmap(mem_ptr);
1495         return ret;
1496 }
1497
1498 static int
1499 netxen_nic_pci_mem_write_direct(struct netxen_adapter *adapter, u64 off,
1500                 void *data, int size)
1501 {
1502         unsigned long flags;
1503         void *addr;
1504         int ret = 0;
1505         u64 start;
1506         uint8_t *mem_ptr = NULL;
1507         unsigned long mem_base;
1508         unsigned long mem_page;
1509
1510         write_lock_irqsave(&adapter->adapter_lock, flags);
1511
1512         /*
1513          * If attempting to access unknown address or straddle hw windows,
1514          * do not access.
1515          */
1516         start = adapter->pci_set_window(adapter, off);
1517         if ((start == -1UL) ||
1518                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1519                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1520                 printk(KERN_ERR "%s out of bound pci memory access. "
1521                         "offset is 0x%llx\n", netxen_nic_driver_name,
1522                         (unsigned long long)off);
1523                 return -1;
1524         }
1525
1526         addr = (void *)(pci_base_offset(adapter, start));
1527         if (!addr) {
1528                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1529                 mem_base = pci_resource_start(adapter->pdev, 0);
1530                 mem_page = start & PAGE_MASK;
1531                 /* Map two pages whenever user tries to access addresses in two
1532                  * consecutive pages.
1533                  */
1534                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1535                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE*2);
1536                 else
1537                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1538                 if (mem_ptr == NULL)
1539                         return -1;
1540                 addr = mem_ptr;
1541                 addr += start & (PAGE_SIZE - 1);
1542                 write_lock_irqsave(&adapter->adapter_lock, flags);
1543         }
1544
1545         switch (size) {
1546         case 1:
1547                 writeb(*(uint8_t *)data, addr);
1548                 break;
1549         case 2:
1550                 writew(*(uint16_t *)data, addr);
1551                 break;
1552         case 4:
1553                 writel(*(uint32_t *)data, addr);
1554                 break;
1555         case 8:
1556                 writeq(*(uint64_t *)data, addr);
1557                 break;
1558         default:
1559                 ret = -1;
1560                 break;
1561         }
1562         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1563         DPRINTK(1, INFO, "writing data %llx to offset %llx\n",
1564                         *(unsigned long long *)data, start);
1565         if (mem_ptr)
1566                 iounmap(mem_ptr);
1567         return ret;
1568 }
1569
1570 #define MAX_CTL_CHECK   1000
1571
1572 int
1573 netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1574                 u64 off, void *data, int size)
1575 {
1576         unsigned long   flags, mem_crb;
1577         int          i, j, ret = 0, loop, sz[2], off0;
1578         uint32_t      temp;
1579         uint64_t      off8, tmpw, word[2] = {0, 0};
1580
1581         /*
1582          * If not MN, go check for MS or invalid.
1583          */
1584         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1585                 return netxen_nic_pci_mem_write_direct(adapter,
1586                                 off, data, size);
1587
1588         off8 = off & 0xfffffff8;
1589         off0 = off & 0x7;
1590         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1591         sz[1] = size - sz[0];
1592         loop = ((off0 + size - 1) >> 3) + 1;
1593         mem_crb = (unsigned long)pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1594
1595         if ((size != 8) || (off0 != 0))  {
1596                 for (i = 0; i < loop; i++) {
1597                         if (adapter->pci_mem_read(adapter,
1598                                 off8 + (i << 3), &word[i], 8))
1599                                 return -1;
1600                 }
1601         }
1602
1603         switch (size) {
1604         case 1:
1605                 tmpw = *((uint8_t *)data);
1606                 break;
1607         case 2:
1608                 tmpw = *((uint16_t *)data);
1609                 break;
1610         case 4:
1611                 tmpw = *((uint32_t *)data);
1612                 break;
1613         case 8:
1614         default:
1615                 tmpw = *((uint64_t *)data);
1616                 break;
1617         }
1618         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1619         word[0] |= tmpw << (off0 * 8);
1620
1621         if (loop == 2) {
1622                 word[1] &= ~(~0ULL << (sz[1] * 8));
1623                 word[1] |= tmpw >> (sz[0] * 8);
1624         }
1625
1626         write_lock_irqsave(&adapter->adapter_lock, flags);
1627         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1628
1629         for (i = 0; i < loop; i++) {
1630                 writel((uint32_t)(off8 + (i << 3)),
1631                         (void *)(mem_crb+MIU_TEST_AGT_ADDR_LO));
1632                 writel(0,
1633                         (void *)(mem_crb+MIU_TEST_AGT_ADDR_HI));
1634                 writel(word[i] & 0xffffffff,
1635                         (void *)(mem_crb+MIU_TEST_AGT_WRDATA_LO));
1636                 writel((word[i] >> 32) & 0xffffffff,
1637                         (void *)(mem_crb+MIU_TEST_AGT_WRDATA_HI));
1638                 writel(MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1639                         (void *)(mem_crb+MIU_TEST_AGT_CTRL));
1640                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1641                         (void *)(mem_crb+MIU_TEST_AGT_CTRL));
1642
1643                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1644                         temp = readl(
1645                              (void *)(mem_crb+MIU_TEST_AGT_CTRL));
1646                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1647                                 break;
1648                 }
1649
1650                 if (j >= MAX_CTL_CHECK) {
1651                         printk("%s: %s Fail to write through agent\n",
1652                                         __func__, netxen_nic_driver_name);
1653                         ret = -1;
1654                         break;
1655                 }
1656         }
1657
1658         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1659         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1660         return ret;
1661 }
1662
1663 int
1664 netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1665                 u64 off, void *data, int size)
1666 {
1667         unsigned long   flags, mem_crb;
1668         int          i, j = 0, k, start, end, loop, sz[2], off0[2];
1669         uint32_t      temp;
1670         uint64_t      off8, val, word[2] = {0, 0};
1671
1672
1673         /*
1674          * If not MN, go check for MS or invalid.
1675          */
1676         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1677                 return netxen_nic_pci_mem_read_direct(adapter, off, data, size);
1678
1679         off8 = off & 0xfffffff8;
1680         off0[0] = off & 0x7;
1681         off0[1] = 0;
1682         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1683         sz[1] = size - sz[0];
1684         loop = ((off0[0] + size - 1) >> 3) + 1;
1685         mem_crb = (unsigned long)pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1686
1687         write_lock_irqsave(&adapter->adapter_lock, flags);
1688         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1689
1690         for (i = 0; i < loop; i++) {
1691                 writel((uint32_t)(off8 + (i << 3)),
1692                         (void *)(mem_crb+MIU_TEST_AGT_ADDR_LO));
1693                 writel(0,
1694                         (void *)(mem_crb+MIU_TEST_AGT_ADDR_HI));
1695                 writel(MIU_TA_CTL_ENABLE,
1696                         (void *)(mem_crb+MIU_TEST_AGT_CTRL));
1697                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE,
1698                         (void *)(mem_crb+MIU_TEST_AGT_CTRL));
1699
1700                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1701                         temp = readl(
1702                               (void *)(mem_crb+MIU_TEST_AGT_CTRL));
1703                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1704                                 break;
1705                 }
1706
1707                 if (j >= MAX_CTL_CHECK) {
1708                         printk(KERN_ERR "%s: %s Fail to read through agent\n",
1709                                         __func__, netxen_nic_driver_name);
1710                         break;
1711                 }
1712
1713                 start = off0[i] >> 2;
1714                 end   = (off0[i] + sz[i] - 1) >> 2;
1715                 for (k = start; k <= end; k++) {
1716                         word[i] |= ((uint64_t) readl(
1717                                     (void *)(mem_crb +
1718                                     MIU_TEST_AGT_RDDATA(k))) << (32*k));
1719                 }
1720         }
1721
1722         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1723         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1724
1725         if (j >= MAX_CTL_CHECK)
1726                 return -1;
1727
1728         if (sz[0] == 8) {
1729                 val = word[0];
1730         } else {
1731                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
1732                         ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
1733         }
1734
1735         switch (size) {
1736         case 1:
1737                 *(uint8_t  *)data = val;
1738                 break;
1739         case 2:
1740                 *(uint16_t *)data = val;
1741                 break;
1742         case 4:
1743                 *(uint32_t *)data = val;
1744                 break;
1745         case 8:
1746                 *(uint64_t *)data = val;
1747                 break;
1748         }
1749         DPRINTK(1, INFO, "read %llx\n", *(unsigned long long *)data);
1750         return 0;
1751 }
1752
1753 int
1754 netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1755                 u64 off, void *data, int size)
1756 {
1757         int i, j, ret = 0, loop, sz[2], off0;
1758         uint32_t temp;
1759         uint64_t off8, mem_crb, tmpw, word[2] = {0, 0};
1760
1761         /*
1762          * If not MN, go check for MS or invalid.
1763          */
1764         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1765                 mem_crb = NETXEN_CRB_QDR_NET;
1766         else {
1767                 mem_crb = NETXEN_CRB_DDR_NET;
1768                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1769                         return netxen_nic_pci_mem_write_direct(adapter,
1770                                         off, data, size);
1771         }
1772
1773         off8 = off & 0xfffffff8;
1774         off0 = off & 0x7;
1775         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1776         sz[1] = size - sz[0];
1777         loop = ((off0 + size - 1) >> 3) + 1;
1778
1779         if ((size != 8) || (off0 != 0)) {
1780                 for (i = 0; i < loop; i++) {
1781                         if (adapter->pci_mem_read(adapter, off8 + (i << 3),
1782                                                 &word[i], 8))
1783                                 return -1;
1784                 }
1785         }
1786
1787         switch (size) {
1788         case 1:
1789                 tmpw = *((uint8_t *)data);
1790                 break;
1791         case 2:
1792                 tmpw = *((uint16_t *)data);
1793                 break;
1794         case 4:
1795                 tmpw = *((uint32_t *)data);
1796                 break;
1797         case 8:
1798         default:
1799                 tmpw = *((uint64_t *)data);
1800         break;
1801         }
1802
1803         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1804         word[0] |= tmpw << (off0 * 8);
1805
1806         if (loop == 2) {
1807                 word[1] &= ~(~0ULL << (sz[1] * 8));
1808                 word[1] |= tmpw >> (sz[0] * 8);
1809         }
1810
1811         /*
1812          * don't lock here - write_wx gets the lock if each time
1813          * write_lock_irqsave(&adapter->adapter_lock, flags);
1814          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1815          */
1816
1817         for (i = 0; i < loop; i++) {
1818                 temp = off8 + (i << 3);
1819                 adapter->hw_write_wx(adapter,
1820                                 mem_crb+MIU_TEST_AGT_ADDR_LO, &temp, 4);
1821                 temp = 0;
1822                 adapter->hw_write_wx(adapter,
1823                                 mem_crb+MIU_TEST_AGT_ADDR_HI, &temp, 4);
1824                 temp = word[i] & 0xffffffff;
1825                 adapter->hw_write_wx(adapter,
1826                                 mem_crb+MIU_TEST_AGT_WRDATA_LO, &temp, 4);
1827                 temp = (word[i] >> 32) & 0xffffffff;
1828                 adapter->hw_write_wx(adapter,
1829                                 mem_crb+MIU_TEST_AGT_WRDATA_HI, &temp, 4);
1830                 temp = MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1831                 adapter->hw_write_wx(adapter,
1832                                 mem_crb+MIU_TEST_AGT_CTRL, &temp, 4);
1833                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1834                 adapter->hw_write_wx(adapter,
1835                                 mem_crb+MIU_TEST_AGT_CTRL, &temp, 4);
1836
1837                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1838                         adapter->hw_read_wx(adapter,
1839                                         mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
1840                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1841                                 break;
1842                 }
1843
1844                 if (j >= MAX_CTL_CHECK) {
1845                         printk(KERN_ERR "%s: Fail to write through agent\n",
1846                                         netxen_nic_driver_name);
1847                         ret = -1;
1848                         break;
1849                 }
1850         }
1851
1852         /*
1853          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1854          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
1855          */
1856         return ret;
1857 }
1858
1859 int
1860 netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1861                 u64 off, void *data, int size)
1862 {
1863         int i, j = 0, k, start, end, loop, sz[2], off0[2];
1864         uint32_t      temp;
1865         uint64_t      off8, val, mem_crb, word[2] = {0, 0};
1866
1867         /*
1868          * If not MN, go check for MS or invalid.
1869          */
1870
1871         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1872                 mem_crb = NETXEN_CRB_QDR_NET;
1873         else {
1874                 mem_crb = NETXEN_CRB_DDR_NET;
1875                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1876                         return netxen_nic_pci_mem_read_direct(adapter,
1877                                         off, data, size);
1878         }
1879
1880         off8 = off & 0xfffffff8;
1881         off0[0] = off & 0x7;
1882         off0[1] = 0;
1883         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1884         sz[1] = size - sz[0];
1885         loop = ((off0[0] + size - 1) >> 3) + 1;
1886
1887         /*
1888          * don't lock here - write_wx gets the lock if each time
1889          * write_lock_irqsave(&adapter->adapter_lock, flags);
1890          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1891          */
1892
1893         for (i = 0; i < loop; i++) {
1894                 temp = off8 + (i << 3);
1895                 adapter->hw_write_wx(adapter,
1896                                 mem_crb + MIU_TEST_AGT_ADDR_LO, &temp, 4);
1897                 temp = 0;
1898                 adapter->hw_write_wx(adapter,
1899                                 mem_crb + MIU_TEST_AGT_ADDR_HI, &temp, 4);
1900                 temp = MIU_TA_CTL_ENABLE;
1901                 adapter->hw_write_wx(adapter,
1902                                 mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
1903                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE;
1904                 adapter->hw_write_wx(adapter,
1905                                 mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
1906
1907                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1908                         adapter->hw_read_wx(adapter,
1909                                         mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
1910                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1911                                 break;
1912                 }
1913
1914                 if (j >= MAX_CTL_CHECK) {
1915                         printk(KERN_ERR "%s: Fail to read through agent\n",
1916                                         netxen_nic_driver_name);
1917                         break;
1918                 }
1919
1920                 start = off0[i] >> 2;
1921                 end   = (off0[i] + sz[i] - 1) >> 2;
1922                 for (k = start; k <= end; k++) {
1923                         adapter->hw_read_wx(adapter,
1924                                 mem_crb + MIU_TEST_AGT_RDDATA(k), &temp, 4);
1925                         word[i] |= ((uint64_t)temp << (32 * k));
1926                 }
1927         }
1928
1929         /*
1930          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1931          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
1932          */
1933
1934         if (j >= MAX_CTL_CHECK)
1935                 return -1;
1936
1937         if (sz[0] == 8) {
1938                 val = word[0];
1939         } else {
1940                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
1941                 ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
1942         }
1943
1944         switch (size) {
1945         case 1:
1946                 *(uint8_t  *)data = val;
1947                 break;
1948         case 2:
1949                 *(uint16_t *)data = val;
1950                 break;
1951         case 4:
1952                 *(uint32_t *)data = val;
1953                 break;
1954         case 8:
1955                 *(uint64_t *)data = val;
1956                 break;
1957         }
1958         DPRINTK(1, INFO, "read %llx\n", *(unsigned long long *)data);
1959         return 0;
1960 }
1961
1962 /*
1963  * Note : only 32-bit writes!
1964  */
1965 int netxen_nic_pci_write_immediate_2M(struct netxen_adapter *adapter,
1966                 u64 off, u32 data)
1967 {
1968         adapter->hw_write_wx(adapter, off, &data, 4);
1969
1970         return 0;
1971 }
1972
1973 u32 netxen_nic_pci_read_immediate_2M(struct netxen_adapter *adapter, u64 off)
1974 {
1975         u32 temp;
1976         adapter->hw_read_wx(adapter, off, &temp, 4);
1977         return temp;
1978 }
1979
1980 void netxen_nic_pci_write_normalize_2M(struct netxen_adapter *adapter,
1981                 u64 off, u32 data)
1982 {
1983         adapter->hw_write_wx(adapter, off, &data, 4);
1984 }
1985
1986 u32 netxen_nic_pci_read_normalize_2M(struct netxen_adapter *adapter, u64 off)
1987 {
1988         u32 temp;
1989         adapter->hw_read_wx(adapter, off, &temp, 4);
1990         return temp;
1991 }
1992
1993 #if 0
1994 int
1995 netxen_nic_erase_pxe(struct netxen_adapter *adapter)
1996 {
1997         if (netxen_rom_fast_write(adapter, NETXEN_PXE_START, 0) == -1) {
1998                 printk(KERN_ERR "%s: erase pxe failed\n",
1999                         netxen_nic_driver_name);
2000                 return -1;
2001         }
2002         return 0;
2003 }
2004 #endif  /*  0  */
2005
2006 int netxen_nic_get_board_info(struct netxen_adapter *adapter)
2007 {
2008         int rv = 0;
2009         int addr = NETXEN_BRDCFG_START;
2010         struct netxen_board_info *boardinfo;
2011         int index;
2012         u32 *ptr32;
2013
2014         boardinfo = &adapter->ahw.boardcfg;
2015         ptr32 = (u32 *) boardinfo;
2016
2017         for (index = 0; index < sizeof(struct netxen_board_info) / sizeof(u32);
2018              index++) {
2019                 if (netxen_rom_fast_read(adapter, addr, ptr32) == -1) {
2020                         return -EIO;
2021                 }
2022                 ptr32++;
2023                 addr += sizeof(u32);
2024         }
2025         if (boardinfo->magic != NETXEN_BDINFO_MAGIC) {
2026                 printk("%s: ERROR reading %s board config."
2027                        " Read %x, expected %x\n", netxen_nic_driver_name,
2028                        netxen_nic_driver_name,
2029                        boardinfo->magic, NETXEN_BDINFO_MAGIC);
2030                 rv = -1;
2031         }
2032         if (boardinfo->header_version != NETXEN_BDINFO_VERSION) {
2033                 printk("%s: Unknown board config version."
2034                        " Read %x, expected %x\n", netxen_nic_driver_name,
2035                        boardinfo->header_version, NETXEN_BDINFO_VERSION);
2036                 rv = -1;
2037         }
2038
2039         if (boardinfo->board_type == NETXEN_BRDTYPE_P3_4_GB_MM) {
2040                 u32 gpio = netxen_nic_reg_read(adapter,
2041                                 NETXEN_ROMUSB_GLB_PAD_GPIO_I);
2042                 if ((gpio & 0x8000) == 0)
2043                         boardinfo->board_type = NETXEN_BRDTYPE_P3_10G_TP;
2044         }
2045
2046         switch ((netxen_brdtype_t) boardinfo->board_type) {
2047         case NETXEN_BRDTYPE_P2_SB35_4G:
2048                 adapter->ahw.board_type = NETXEN_NIC_GBE;
2049                 break;
2050         case NETXEN_BRDTYPE_P2_SB31_10G:
2051         case NETXEN_BRDTYPE_P2_SB31_10G_IMEZ:
2052         case NETXEN_BRDTYPE_P2_SB31_10G_HMEZ:
2053         case NETXEN_BRDTYPE_P2_SB31_10G_CX4:
2054         case NETXEN_BRDTYPE_P3_HMEZ:
2055         case NETXEN_BRDTYPE_P3_XG_LOM:
2056         case NETXEN_BRDTYPE_P3_10G_CX4:
2057         case NETXEN_BRDTYPE_P3_10G_CX4_LP:
2058         case NETXEN_BRDTYPE_P3_IMEZ:
2059         case NETXEN_BRDTYPE_P3_10G_SFP_PLUS:
2060         case NETXEN_BRDTYPE_P3_10G_SFP_CT:
2061         case NETXEN_BRDTYPE_P3_10G_SFP_QT:
2062         case NETXEN_BRDTYPE_P3_10G_XFP:
2063         case NETXEN_BRDTYPE_P3_10000_BASE_T:
2064                 adapter->ahw.board_type = NETXEN_NIC_XGBE;
2065                 break;
2066         case NETXEN_BRDTYPE_P1_BD:
2067         case NETXEN_BRDTYPE_P1_SB:
2068         case NETXEN_BRDTYPE_P1_SMAX:
2069         case NETXEN_BRDTYPE_P1_SOCK:
2070         case NETXEN_BRDTYPE_P3_REF_QG:
2071         case NETXEN_BRDTYPE_P3_4_GB:
2072         case NETXEN_BRDTYPE_P3_4_GB_MM:
2073                 adapter->ahw.board_type = NETXEN_NIC_GBE;
2074                 break;
2075         case NETXEN_BRDTYPE_P3_10G_TP:
2076                 adapter->ahw.board_type = (adapter->portnum < 2) ?
2077                         NETXEN_NIC_XGBE : NETXEN_NIC_GBE;
2078                 break;
2079         default:
2080                 printk("%s: Unknown(%x)\n", netxen_nic_driver_name,
2081                        boardinfo->board_type);
2082                 rv = -ENODEV;
2083                 break;
2084         }
2085
2086         return rv;
2087 }
2088
2089 /* NIU access sections */
2090
2091 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu)
2092 {
2093         new_mtu += MTU_FUDGE_FACTOR;
2094         netxen_nic_write_w0(adapter,
2095                 NETXEN_NIU_GB_MAX_FRAME_SIZE(adapter->physical_port),
2096                 new_mtu);
2097         return 0;
2098 }
2099
2100 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu)
2101 {
2102         new_mtu += MTU_FUDGE_FACTOR;
2103         if (adapter->physical_port == 0)
2104                 netxen_nic_write_w0(adapter, NETXEN_NIU_XGE_MAX_FRAME_SIZE,
2105                                 new_mtu);
2106         else
2107                 netxen_nic_write_w0(adapter, NETXEN_NIU_XG1_MAX_FRAME_SIZE,
2108                                 new_mtu);
2109         return 0;
2110 }
2111
2112 void
2113 netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
2114                 unsigned long off, int data)
2115 {
2116         adapter->hw_write_wx(adapter, off, &data, 4);
2117 }
2118
2119 void netxen_nic_set_link_parameters(struct netxen_adapter *adapter)
2120 {
2121         __u32 status;
2122         __u32 autoneg;
2123         __u32 port_mode;
2124
2125         if (!netif_carrier_ok(adapter->netdev)) {
2126                 adapter->link_speed   = 0;
2127                 adapter->link_duplex  = -1;
2128                 adapter->link_autoneg = AUTONEG_ENABLE;
2129                 return;
2130         }
2131
2132         if (adapter->ahw.board_type == NETXEN_NIC_GBE) {
2133                 adapter->hw_read_wx(adapter,
2134                                 NETXEN_PORT_MODE_ADDR, &port_mode, 4);
2135                 if (port_mode == NETXEN_PORT_MODE_802_3_AP) {
2136                         adapter->link_speed   = SPEED_1000;
2137                         adapter->link_duplex  = DUPLEX_FULL;
2138                         adapter->link_autoneg = AUTONEG_DISABLE;
2139                         return;
2140                 }
2141
2142                 if (adapter->phy_read
2143                     && adapter->phy_read(adapter,
2144                              NETXEN_NIU_GB_MII_MGMT_ADDR_PHY_STATUS,
2145                              &status) == 0) {
2146                         if (netxen_get_phy_link(status)) {
2147                                 switch (netxen_get_phy_speed(status)) {
2148                                 case 0:
2149                                         adapter->link_speed = SPEED_10;
2150                                         break;
2151                                 case 1:
2152                                         adapter->link_speed = SPEED_100;
2153                                         break;
2154                                 case 2:
2155                                         adapter->link_speed = SPEED_1000;
2156                                         break;
2157                                 default:
2158                                         adapter->link_speed = 0;
2159                                         break;
2160                                 }
2161                                 switch (netxen_get_phy_duplex(status)) {
2162                                 case 0:
2163                                         adapter->link_duplex = DUPLEX_HALF;
2164                                         break;
2165                                 case 1:
2166                                         adapter->link_duplex = DUPLEX_FULL;
2167                                         break;
2168                                 default:
2169                                         adapter->link_duplex = -1;
2170                                         break;
2171                                 }
2172                                 if (adapter->phy_read
2173                                     && adapter->phy_read(adapter,
2174                                              NETXEN_NIU_GB_MII_MGMT_ADDR_AUTONEG,
2175                                              &autoneg) != 0)
2176                                         adapter->link_autoneg = autoneg;
2177                         } else
2178                                 goto link_down;
2179                 } else {
2180                       link_down:
2181                         adapter->link_speed = 0;
2182                         adapter->link_duplex = -1;
2183                 }
2184         }
2185 }
2186
2187 void netxen_nic_flash_print(struct netxen_adapter *adapter)
2188 {
2189         u32 fw_major = 0;
2190         u32 fw_minor = 0;
2191         u32 fw_build = 0;
2192         char brd_name[NETXEN_MAX_SHORT_NAME];
2193         char serial_num[32];
2194         int i, addr;
2195         __le32 *ptr32;
2196
2197         struct netxen_board_info *board_info = &(adapter->ahw.boardcfg);
2198
2199         adapter->driver_mismatch = 0;
2200
2201         ptr32 = (u32 *)&serial_num;
2202         addr = NETXEN_USER_START +
2203                offsetof(struct netxen_new_user_info, serial_num);
2204         for (i = 0; i < 8; i++) {
2205                 if (netxen_rom_fast_read(adapter, addr, ptr32) == -1) {
2206                         printk("%s: ERROR reading %s board userarea.\n",
2207                                netxen_nic_driver_name,
2208                                netxen_nic_driver_name);
2209                         adapter->driver_mismatch = 1;
2210                         return;
2211                 }
2212                 ptr32++;
2213                 addr += sizeof(u32);
2214         }
2215
2216         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_MAJOR, &fw_major, 4);
2217         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_MINOR, &fw_minor, 4);
2218         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_SUB, &fw_build, 4);
2219
2220         adapter->fw_major = fw_major;
2221
2222         if (adapter->portnum == 0) {
2223                 get_brd_name_by_type(board_info->board_type, brd_name);
2224
2225                 printk(KERN_INFO "NetXen %s Board S/N %s  Chip rev 0x%x\n",
2226                                 brd_name, serial_num, adapter->ahw.revision_id);
2227                 printk(KERN_INFO "NetXen Firmware version %d.%d.%d\n",
2228                                 fw_major, fw_minor, fw_build);
2229         }
2230
2231         if (NETXEN_VERSION_CODE(fw_major, fw_minor, fw_build) <
2232                         NETXEN_VERSION_CODE(3, 4, 216)) {
2233                 adapter->driver_mismatch = 1;
2234                 printk(KERN_ERR "%s: firmware version %d.%d.%d unsupported\n",
2235                                 netxen_nic_driver_name,
2236                                 fw_major, fw_minor, fw_build);
2237                 return;
2238         }
2239 }
2240