drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/tcp.h>
  42 #include <linux/udp.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/delay.h>
  45 #include <linux/ethtool.h>
  46 #include <linux/platform_device.h>
  47 #include <linux/module.h>
  48 #include <linux/kernel.h>
  49 #include <linux/spinlock.h>
  50 #include <linux/workqueue.h>
  51 #include <linux/mii.h>
  52 #include <linux/mv643xx_eth.h>
  53 #include <asm/io.h>
  54 #include <asm/types.h>
  55 #include <asm/system.h>
  56
  57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  58 static char mv643xx_eth_driver_version[] = "1.2";
  59
  60 #define MV643XX_ETH_CHECKSUM_OFFLOAD_TX
  61 #define MV643XX_ETH_NAPI
  62 #define MV643XX_ETH_TX_FAST_REFILL
  63
  64 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
  65 #define MAX_DESCS_PER_SKB       (MAX_SKB_FRAGS + 1)
  66 #else
  67 #define MAX_DESCS_PER_SKB       1
  68 #endif
  69
  70 /*
  71  * Registers shared between all ports.
  72  */
  73 #define PHY_ADDR                        0x0000
  74 #define SMI_REG                         0x0004
  75 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  76 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  77 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  78 #define WINDOW_BAR_ENABLE               0x0290
  79 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  80
  81 /*
  82  * Per-port registers.
  83  */
  84 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
  85 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  86 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
  87 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
  88 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
  89 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
  90 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
  91 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
  92 #define  TX_FIFO_EMPTY                  0x00000400
  93 #define  TX_IN_PROGRESS                 0x00000080
  94 #define  PORT_SPEED_MASK                0x00000030
  95 #define  PORT_SPEED_1000                0x00000010
  96 #define  PORT_SPEED_100                 0x00000020
  97 #define  PORT_SPEED_10                  0x00000000
  98 #define  FLOW_CONTROL_ENABLED           0x00000008
  99 #define  FULL_DUPLEX                    0x00000004
 100 #define  LINK_UP                        0x00000002
 101 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
 102 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
 103 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
 104 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
 105 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
 106 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
 107 #define  INT_TX_END_0                   0x00080000
 108 #define  INT_TX_END                     0x07f80000
 109 #define  INT_RX                         0x0007fbfc
 110 #define  INT_EXT                        0x00000002
 111 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
 112 #define  INT_EXT_LINK                   0x00100000
 113 #define  INT_EXT_PHY                    0x00010000
 114 #define  INT_EXT_TX_ERROR_0             0x00000100
 115 #define  INT_EXT_TX_0                   0x00000001
 116 #define  INT_EXT_TX                     0x0000ffff
 117 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
 118 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
 119 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
 120 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
 121 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
 122 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
 123 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
 124 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
 125 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
 126 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
 127 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
 128 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
 129 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
 130 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 131 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 132 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 133 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 134
 135
 136 /*
 137  * SDMA configuration register.
 138  */
 139 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 140 #define BLM_RX_NO_SWAP                  (1 << 4)
 141 #define BLM_TX_NO_SWAP                  (1 << 5)
 142 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 143
 144 #if defined(__BIG_ENDIAN)
 145 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 146                 RX_BURST_SIZE_16_64BIT  |       \
 147                 TX_BURST_SIZE_16_64BIT
 148 #elif defined(__LITTLE_ENDIAN)
 149 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 150                 RX_BURST_SIZE_16_64BIT  |       \
 151                 BLM_RX_NO_SWAP          |       \
 152                 BLM_TX_NO_SWAP          |       \
 153                 TX_BURST_SIZE_16_64BIT
 154 #else
 155 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 156 #endif
 157
 158
 159 /*
 160  * Port serial control register.
 161  */
 162 #define SET_MII_SPEED_TO_100                    (1 << 24)
 163 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 164 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 165 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 166 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 167 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 168 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 169 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 170 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 171 #define FORCE_LINK_PASS                         (1 << 1)
 172 #define SERIAL_PORT_ENABLE                      (1 << 0)
 173
 174 #define DEFAULT_RX_QUEUE_SIZE           400
 175 #define DEFAULT_TX_QUEUE_SIZE           800
 176
 177
 178 /*
 179  * RX/TX descriptors.
 180  */
 181 #if defined(__BIG_ENDIAN)
 182 struct rx_desc {
 183         u16 byte_cnt;           /* Descriptor buffer byte count         */
 184         u16 buf_size;           /* Buffer size                          */
 185         u32 cmd_sts;            /* Descriptor command status            */
 186         u32 next_desc_ptr;      /* Next descriptor pointer              */
 187         u32 buf_ptr;            /* Descriptor buffer pointer            */
 188 };
 189
 190 struct tx_desc {
 191         u16 byte_cnt;           /* buffer byte count                    */
 192         u16 l4i_chk;            /* CPU provided TCP checksum            */
 193         u32 cmd_sts;            /* Command/status field                 */
 194         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 195         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 196 };
 197 #elif defined(__LITTLE_ENDIAN)
 198 struct rx_desc {
 199         u32 cmd_sts;            /* Descriptor command status            */
 200         u16 buf_size;           /* Buffer size                          */
 201         u16 byte_cnt;           /* Descriptor buffer byte count         */
 202         u32 buf_ptr;            /* Descriptor buffer pointer            */
 203         u32 next_desc_ptr;      /* Next descriptor pointer              */
 204 };
 205
 206 struct tx_desc {
 207         u32 cmd_sts;            /* Command/status field                 */
 208         u16 l4i_chk;            /* CPU provided TCP checksum            */
 209         u16 byte_cnt;           /* buffer byte count                    */
 210         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 211         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 212 };
 213 #else
 214 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 215 #endif
 216
 217 /* RX & TX descriptor command */
 218 #define BUFFER_OWNED_BY_DMA             0x80000000
 219
 220 /* RX & TX descriptor status */
 221 #define ERROR_SUMMARY                   0x00000001
 222
 223 /* RX descriptor status */
 224 #define LAYER_4_CHECKSUM_OK             0x40000000
 225 #define RX_ENABLE_INTERRUPT             0x20000000
 226 #define RX_FIRST_DESC                   0x08000000
 227 #define RX_LAST_DESC                    0x04000000
 228
 229 /* TX descriptor command */
 230 #define TX_ENABLE_INTERRUPT             0x00800000
 231 #define GEN_CRC                         0x00400000
 232 #define TX_FIRST_DESC                   0x00200000
 233 #define TX_LAST_DESC                    0x00100000
 234 #define ZERO_PADDING                    0x00080000
 235 #define GEN_IP_V4_CHECKSUM              0x00040000
 236 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 237 #define UDP_FRAME                       0x00010000
 238 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 239 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 240
 241 #define TX_IHL_SHIFT                    11
 242
 243
 244 /* global *******************************************************************/
 245 struct mv643xx_eth_shared_private {
 246         /*
 247          * Ethernet controller base address.
 248          */
 249         void __iomem *base;
 250
 251         /*
 252          * Protects access to SMI_REG, which is shared between ports.
 253          */
 254         spinlock_t phy_lock;
 255
 256         /*
 257          * Per-port MBUS window access register value.
 258          */
 259         u32 win_protect;
 260
 261         /*
 262          * Hardware-specific parameters.
 263          */
 264         unsigned int t_clk;
 265         int extended_rx_coal_limit;
 266         int tx_bw_control_moved;
 267 };
 268
 269
 270 /* per-port *****************************************************************/
 271 struct mib_counters {
 272         u64 good_octets_received;
 273         u32 bad_octets_received;
 274         u32 internal_mac_transmit_err;
 275         u32 good_frames_received;
 276         u32 bad_frames_received;
 277         u32 broadcast_frames_received;
 278         u32 multicast_frames_received;
 279         u32 frames_64_octets;
 280         u32 frames_65_to_127_octets;
 281         u32 frames_128_to_255_octets;
 282         u32 frames_256_to_511_octets;
 283         u32 frames_512_to_1023_octets;
 284         u32 frames_1024_to_max_octets;
 285         u64 good_octets_sent;
 286         u32 good_frames_sent;
 287         u32 excessive_collision;
 288         u32 multicast_frames_sent;
 289         u32 broadcast_frames_sent;
 290         u32 unrec_mac_control_received;
 291         u32 fc_sent;
 292         u32 good_fc_received;
 293         u32 bad_fc_received;
 294         u32 undersize_received;
 295         u32 fragments_received;
 296         u32 oversize_received;
 297         u32 jabber_received;
 298         u32 mac_receive_error;
 299         u32 bad_crc_event;
 300         u32 collision;
 301         u32 late_collision;
 302 };
 303
 304 struct rx_queue {
 305         int index;
 306
 307         int rx_ring_size;
 308
 309         int rx_desc_count;
 310         int rx_curr_desc;
 311         int rx_used_desc;
 312
 313         struct rx_desc *rx_desc_area;
 314         dma_addr_t rx_desc_dma;
 315         int rx_desc_area_size;
 316         struct sk_buff **rx_skb;
 317
 318         struct timer_list rx_oom;
 319 };
 320
 321 struct tx_queue {
 322         int index;
 323
 324         int tx_ring_size;
 325
 326         int tx_desc_count;
 327         int tx_curr_desc;
 328         int tx_used_desc;
 329
 330         struct tx_desc *tx_desc_area;
 331         dma_addr_t tx_desc_dma;
 332         int tx_desc_area_size;
 333         struct sk_buff **tx_skb;
 334 };
 335
 336 struct mv643xx_eth_private {
 337         struct mv643xx_eth_shared_private *shared;
 338         int port_num;
 339
 340         struct net_device *dev;
 341
 342         struct mv643xx_eth_shared_private *shared_smi;
 343         int phy_addr;
 344
 345         spinlock_t lock;
 346
 347         struct mib_counters mib_counters;
 348         struct work_struct tx_timeout_task;
 349         struct mii_if_info mii;
 350
 351         /*
 352          * RX state.
 353          */
 354         int default_rx_ring_size;
 355         unsigned long rx_desc_sram_addr;
 356         int rx_desc_sram_size;
 357         u8 rxq_mask;
 358         int rxq_primary;
 359         struct napi_struct napi;
 360         struct rx_queue rxq[8];
 361
 362         /*
 363          * TX state.
 364          */
 365         int default_tx_ring_size;
 366         unsigned long tx_desc_sram_addr;
 367         int tx_desc_sram_size;
 368         u8 txq_mask;
 369         int txq_primary;
 370         struct tx_queue txq[8];
 371 #ifdef MV643XX_ETH_TX_FAST_REFILL
 372         int tx_clean_threshold;
 373 #endif
 374 };
 375
 376
 377 /* port register accessors **************************************************/
 378 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 379 {
 380         return readl(mp->shared->base + offset);
 381 }
 382
 383 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 384 {
 385         writel(data, mp->shared->base + offset);
 386 }
 387
 388
 389 /* rxq/txq helper functions *************************************************/
 390 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 391 {
 392         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 393 }
 394
 395 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 396 {
 397         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 398 }
 399
 400 static void rxq_enable(struct rx_queue *rxq)
 401 {
 402         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 403         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
 404 }
 405
 406 static void rxq_disable(struct rx_queue *rxq)
 407 {
 408         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 409         u8 mask = 1 << rxq->index;
 410
 411         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
 412         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
 413                 udelay(10);
 414 }
 415
 416 static void txq_reset_hw_ptr(struct tx_queue *txq)
 417 {
 418         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 419         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
 420         u32 addr;
 421
 422         addr = (u32)txq->tx_desc_dma;
 423         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 424         wrl(mp, off, addr);
 425 }
 426
 427 static void txq_enable(struct tx_queue *txq)
 428 {
 429         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 430         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
 431 }
 432
 433 static void txq_disable(struct tx_queue *txq)
 434 {
 435         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 436         u8 mask = 1 << txq->index;
 437
 438         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
 439         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
 440                 udelay(10);
 441 }
 442
 443 static void __txq_maybe_wake(struct tx_queue *txq)
 444 {
 445         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 446
 447         /*
 448          * netif_{stop,wake}_queue() flow control only applies to
 449          * the primary queue.
 450          */
 451         BUG_ON(txq->index != mp->txq_primary);
 452
 453         if (txq->tx_ring_size - txq->tx_desc_count >= MAX_DESCS_PER_SKB)
 454                 netif_wake_queue(mp->dev);
 455 }
 456
 457
 458 /* rx ***********************************************************************/
 459 static void txq_reclaim(struct tx_queue *txq, int force);
 460
 461 static void rxq_refill(struct rx_queue *rxq)
 462 {
 463         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 464         unsigned long flags;
 465
 466         spin_lock_irqsave(&mp->lock, flags);
 467
 468         while (rxq->rx_desc_count < rxq->rx_ring_size) {
 469                 int skb_size;
 470                 struct sk_buff *skb;
 471                 int unaligned;
 472                 int rx;
 473
 474                 /*
 475                  * Reserve 2+14 bytes for an ethernet header (the
 476                  * hardware automatically prepends 2 bytes of dummy
 477                  * data to each received packet), 4 bytes for a VLAN
 478                  * header, and 4 bytes for the trailing FCS -- 24
 479                  * bytes total.
 480                  */
 481                 skb_size = mp->dev->mtu + 24;
 482
 483                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
 484                 if (skb == NULL)
 485                         break;
 486
 487                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 488                 if (unaligned)
 489                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 490
 491                 rxq->rx_desc_count++;
 492                 rx = rxq->rx_used_desc;
 493                 rxq->rx_used_desc = (rx + 1) % rxq->rx_ring_size;
 494
 495                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
 496                                                 skb_size, DMA_FROM_DEVICE);
 497                 rxq->rx_desc_area[rx].buf_size = skb_size;
 498                 rxq->rx_skb[rx] = skb;
 499                 wmb();
 500                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
 501                                                 RX_ENABLE_INTERRUPT;
 502                 wmb();
 503
 504                 /*
 505                  * The hardware automatically prepends 2 bytes of
 506                  * dummy data to each received packet, so that the
 507                  * IP header ends up 16-byte aligned.
 508                  */
 509                 skb_reserve(skb, 2);
 510         }
 511
 512         if (rxq->rx_desc_count != rxq->rx_ring_size) {
 513                 rxq->rx_oom.expires = jiffies + (HZ / 10);
 514                 add_timer(&rxq->rx_oom);
 515         }
 516
 517         spin_unlock_irqrestore(&mp->lock, flags);
 518 }
 519
 520 static inline void rxq_refill_timer_wrapper(unsigned long data)
 521 {
 522         rxq_refill((struct rx_queue *)data);
 523 }
 524
 525 static int rxq_process(struct rx_queue *rxq, int budget)
 526 {
 527         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 528         struct net_device_stats *stats = &mp->dev->stats;
 529         int rx;
 530
 531         rx = 0;
 532         while (rx < budget) {
 533                 struct rx_desc *rx_desc;
 534                 unsigned int cmd_sts;
 535                 struct sk_buff *skb;
 536                 unsigned long flags;
 537
 538                 spin_lock_irqsave(&mp->lock, flags);
 539
 540                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 541
 542                 cmd_sts = rx_desc->cmd_sts;
 543                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 544                         spin_unlock_irqrestore(&mp->lock, flags);
 545                         break;
 546                 }
 547                 rmb();
 548
 549                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 550                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 551
 552                 rxq->rx_curr_desc = (rxq->rx_curr_desc + 1) % rxq->rx_ring_size;
 553
 554                 spin_unlock_irqrestore(&mp->lock, flags);
 555
 556                 dma_unmap_single(NULL, rx_desc->buf_ptr + 2,
 557                                  mp->dev->mtu + 24, DMA_FROM_DEVICE);
 558                 rxq->rx_desc_count--;
 559                 rx++;
 560
 561                 /*
 562                  * Update statistics.
 563                  *
 564                  * Note that the descriptor byte count includes 2 dummy
 565                  * bytes automatically inserted by the hardware at the
 566                  * start of the packet (which we don't count), and a 4
 567                  * byte CRC at the end of the packet (which we do count).
 568                  */
 569                 stats->rx_packets++;
 570                 stats->rx_bytes += rx_desc->byte_cnt - 2;
 571
 572                 /*
 573                  * In case we received a packet without first / last bits
 574                  * on, or the error summary bit is set, the packet needs
 575                  * to be dropped.
 576                  */
 577                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 578                                         (RX_FIRST_DESC | RX_LAST_DESC))
 579                                 || (cmd_sts & ERROR_SUMMARY)) {
 580                         stats->rx_dropped++;
 581
 582                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 583                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
 584                                 if (net_ratelimit())
 585                                         dev_printk(KERN_ERR, &mp->dev->dev,
 586                                                    "received packet spanning "
 587                                                    "multiple descriptors\n");
 588                         }
 589
 590                         if (cmd_sts & ERROR_SUMMARY)
 591                                 stats->rx_errors++;
 592
 593                         dev_kfree_skb_irq(skb);
 594                 } else {
 595                         /*
 596                          * The -4 is for the CRC in the trailer of the
 597                          * received packet
 598                          */
 599                         skb_put(skb, rx_desc->byte_cnt - 2 - 4);
 600
 601                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
 602                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 603                                 skb->csum = htons(
 604                                         (cmd_sts & 0x0007fff8) >> 3);
 605                         }
 606                         skb->protocol = eth_type_trans(skb, mp->dev);
 607 #ifdef MV643XX_ETH_NAPI
 608                         netif_receive_skb(skb);
 609 #else
 610                         netif_rx(skb);
 611 #endif
 612                 }
 613
 614                 mp->dev->last_rx = jiffies;
 615         }
 616
 617         rxq_refill(rxq);
 618
 619         return rx;
 620 }
 621
 622 #ifdef MV643XX_ETH_NAPI
 623 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
 624 {
 625         struct mv643xx_eth_private *mp;
 626         int rx;
 627         int i;
 628
 629         mp = container_of(napi, struct mv643xx_eth_private, napi);
 630
 631 #ifdef MV643XX_ETH_TX_FAST_REFILL
 632         if (++mp->tx_clean_threshold > 5) {
 633                 mp->tx_clean_threshold = 0;
 634                 for (i = 0; i < 8; i++)
 635                         if (mp->txq_mask & (1 << i))
 636                                 txq_reclaim(mp->txq + i, 0);
 637
 638                 if (netif_carrier_ok(mp->dev)) {
 639                         spin_lock(&mp->lock);
 640                         __txq_maybe_wake(mp->txq + mp->txq_primary);
 641                         spin_unlock(&mp->lock);
 642                 }
 643         }
 644 #endif
 645
 646         rx = 0;
 647         for (i = 7; rx < budget && i >= 0; i--)
 648                 if (mp->rxq_mask & (1 << i))
 649                         rx += rxq_process(mp->rxq + i, budget - rx);
 650
 651         if (rx < budget) {
 652                 netif_rx_complete(mp->dev, napi);
 653                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
 654         }
 655
 656         return rx;
 657 }
 658 #endif
 659
 660
 661 /* tx ***********************************************************************/
 662 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 663 {
 664         int frag;
 665
 666         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 667                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 668                 if (fragp->size <= 8 && fragp->page_offset & 7)
 669                         return 1;
 670         }
 671
 672         return 0;
 673 }
 674
 675 static int txq_alloc_desc_index(struct tx_queue *txq)
 676 {
 677         int tx_desc_curr;
 678
 679         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
 680
 681         tx_desc_curr = txq->tx_curr_desc;
 682         txq->tx_curr_desc = (tx_desc_curr + 1) % txq->tx_ring_size;
 683
 684         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
 685
 686         return tx_desc_curr;
 687 }
 688
 689 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 690 {
 691         int nr_frags = skb_shinfo(skb)->nr_frags;
 692         int frag;
 693
 694         for (frag = 0; frag < nr_frags; frag++) {
 695                 skb_frag_t *this_frag;
 696                 int tx_index;
 697                 struct tx_desc *desc;
 698
 699                 this_frag = &skb_shinfo(skb)->frags[frag];
 700                 tx_index = txq_alloc_desc_index(txq);
 701                 desc = &txq->tx_desc_area[tx_index];
 702
 703                 /*
 704                  * The last fragment will generate an interrupt
 705                  * which will free the skb on TX completion.
 706                  */
 707                 if (frag == nr_frags - 1) {
 708                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 709                                         ZERO_PADDING | TX_LAST_DESC |
 710                                         TX_ENABLE_INTERRUPT;
 711                         txq->tx_skb[tx_index] = skb;
 712                 } else {
 713                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 714                         txq->tx_skb[tx_index] = NULL;
 715                 }
 716
 717                 desc->l4i_chk = 0;
 718                 desc->byte_cnt = this_frag->size;
 719                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 720                                                 this_frag->page_offset,
 721                                                 this_frag->size,
 722                                                 DMA_TO_DEVICE);
 723         }
 724 }
 725
 726 static inline __be16 sum16_as_be(__sum16 sum)
 727 {
 728         return (__force __be16)sum;
 729 }
 730
 731 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 732 {
 733         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 734         int nr_frags = skb_shinfo(skb)->nr_frags;
 735         int tx_index;
 736         struct tx_desc *desc;
 737         u32 cmd_sts;
 738         int length;
 739
 740         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 741
 742         tx_index = txq_alloc_desc_index(txq);
 743         desc = &txq->tx_desc_area[tx_index];
 744
 745         if (nr_frags) {
 746                 txq_submit_frag_skb(txq, skb);
 747
 748                 length = skb_headlen(skb);
 749                 txq->tx_skb[tx_index] = NULL;
 750         } else {
 751                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 752                 length = skb->len;
 753                 txq->tx_skb[tx_index] = skb;
 754         }
 755
 756         desc->byte_cnt = length;
 757         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 758
 759         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 760                 int mac_hdr_len;
 761
 762                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 763                        skb->protocol != htons(ETH_P_8021Q));
 764
 765                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 766                            GEN_IP_V4_CHECKSUM   |
 767                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 768
 769                 mac_hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 770                 switch (mac_hdr_len - ETH_HLEN) {
 771                 case 0:
 772                         break;
 773                 case 4:
 774                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 775                         break;
 776                 case 8:
 777                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 778                         break;
 779                 case 12:
 780                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 781                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 782                         break;
 783                 default:
 784                         if (net_ratelimit())
 785                                 dev_printk(KERN_ERR, &txq_to_mp(txq)->dev->dev,
 786                                    "mac header length is %d?!\n", mac_hdr_len);
 787                         break;
 788                 }
 789
 790                 switch (ip_hdr(skb)->protocol) {
 791                 case IPPROTO_UDP:
 792                         cmd_sts |= UDP_FRAME;
 793                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 794                         break;
 795                 case IPPROTO_TCP:
 796                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 797                         break;
 798                 default:
 799                         BUG();
 800                 }
 801         } else {
 802                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 803                 cmd_sts |= 5 << TX_IHL_SHIFT;
 804                 desc->l4i_chk = 0;
 805         }
 806
 807         /* ensure all other descriptors are written before first cmd_sts */
 808         wmb();
 809         desc->cmd_sts = cmd_sts;
 810
 811         /* clear TX_END interrupt status */
 812         wrl(mp, INT_CAUSE(mp->port_num), ~(INT_TX_END_0 << txq->index));
 813         rdl(mp, INT_CAUSE(mp->port_num));
 814
 815         /* ensure all descriptors are written before poking hardware */
 816         wmb();
 817         txq_enable(txq);
 818
 819         txq->tx_desc_count += nr_frags + 1;
 820 }
 821
 822 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 823 {
 824         struct mv643xx_eth_private *mp = netdev_priv(dev);
 825         struct net_device_stats *stats = &dev->stats;
 826         struct tx_queue *txq;
 827         unsigned long flags;
 828
 829         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 830                 stats->tx_dropped++;
 831                 dev_printk(KERN_DEBUG, &dev->dev,
 832                            "failed to linearize skb with tiny "
 833                            "unaligned fragment\n");
 834                 return NETDEV_TX_BUSY;
 835         }
 836
 837         spin_lock_irqsave(&mp->lock, flags);
 838
 839         txq = mp->txq + mp->txq_primary;
 840
 841         if (txq->tx_ring_size - txq->tx_desc_count < MAX_DESCS_PER_SKB) {
 842                 spin_unlock_irqrestore(&mp->lock, flags);
 843                 if (txq->index == mp->txq_primary && net_ratelimit())
 844                         dev_printk(KERN_ERR, &dev->dev,
 845                                    "primary tx queue full?!\n");
 846                 kfree_skb(skb);
 847                 return NETDEV_TX_OK;
 848         }
 849
 850         txq_submit_skb(txq, skb);
 851         stats->tx_bytes += skb->len;
 852         stats->tx_packets++;
 853         dev->trans_start = jiffies;
 854
 855         if (txq->index == mp->txq_primary) {
 856                 int entries_left;
 857
 858                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 859                 if (entries_left < MAX_DESCS_PER_SKB)
 860                         netif_stop_queue(dev);
 861         }
 862
 863         spin_unlock_irqrestore(&mp->lock, flags);
 864
 865         return NETDEV_TX_OK;
 866 }
 867
 868
 869 /* tx rate control **********************************************************/
 870 /*
 871  * Set total maximum TX rate (shared by all TX queues for this port)
 872  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 873  */
 874 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 875 {
 876         int token_rate;
 877         int mtu;
 878         int bucket_size;
 879
 880         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 881         if (token_rate > 1023)
 882                 token_rate = 1023;
 883
 884         mtu = (mp->dev->mtu + 255) >> 8;
 885         if (mtu > 63)
 886                 mtu = 63;
 887
 888         bucket_size = (burst + 255) >> 8;
 889         if (bucket_size > 65535)
 890                 bucket_size = 65535;
 891
 892         if (mp->shared->tx_bw_control_moved) {
 893                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
 894                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
 895                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
 896         } else {
 897                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
 898                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
 899                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
 900         }
 901 }
 902
 903 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 904 {
 905         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 906         int token_rate;
 907         int bucket_size;
 908
 909         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 910         if (token_rate > 1023)
 911                 token_rate = 1023;
 912
 913         bucket_size = (burst + 255) >> 8;
 914         if (bucket_size > 65535)
 915                 bucket_size = 65535;
 916
 917         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
 918         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
 919                         (bucket_size << 10) | token_rate);
 920 }
 921
 922 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 923 {
 924         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 925         int off;
 926         u32 val;
 927
 928         /*
 929          * Turn on fixed priority mode.
 930          */
 931         if (mp->shared->tx_bw_control_moved)
 932                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 933         else
 934                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 935
 936         val = rdl(mp, off);
 937         val |= 1 << txq->index;
 938         wrl(mp, off, val);
 939 }
 940
 941 static void txq_set_wrr(struct tx_queue *txq, int weight)
 942 {
 943         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 944         int off;
 945         u32 val;
 946
 947         /*
 948          * Turn off fixed priority mode.
 949          */
 950         if (mp->shared->tx_bw_control_moved)
 951                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 952         else
 953                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 954
 955         val = rdl(mp, off);
 956         val &= ~(1 << txq->index);
 957         wrl(mp, off, val);
 958
 959         /*
 960          * Configure WRR weight for this queue.
 961          */
 962         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
 963
 964         val = rdl(mp, off);
 965         val = (val & ~0xff) | (weight & 0xff);
 966         wrl(mp, off, val);
 967 }
 968
 969
 970 /* mii management interface *************************************************/
 971 #define SMI_BUSY                0x10000000
 972 #define SMI_READ_VALID          0x08000000
 973 #define SMI_OPCODE_READ         0x04000000
 974 #define SMI_OPCODE_WRITE        0x00000000
 975
 976 static void smi_reg_read(struct mv643xx_eth_private *mp, unsigned int addr,
 977                          unsigned int reg, unsigned int *value)
 978 {
 979         void __iomem *smi_reg = mp->shared_smi->base + SMI_REG;
 980         unsigned long flags;
 981         int i;
 982
 983         /* the SMI register is a shared resource */
 984         spin_lock_irqsave(&mp->shared_smi->phy_lock, flags);
 985
 986         /* wait for the SMI register to become available */
 987         for (i = 0; readl(smi_reg) & SMI_BUSY; i++) {
 988                 if (i == 1000) {
 989                         printk("%s: PHY busy timeout\n", mp->dev->name);
 990                         goto out;
 991                 }
 992                 udelay(10);
 993         }
 994
 995         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
 996
 997         /* now wait for the data to be valid */
 998         for (i = 0; !(readl(smi_reg) & SMI_READ_VALID); i++) {
 999                 if (i == 1000) {
1000                         printk("%s: PHY read timeout\n", mp->dev->name);
1001                         goto out;
1002                 }
1003                 udelay(10);
1004         }
1005
1006         *value = readl(smi_reg) & 0xffff;
1007 out:
1008         spin_unlock_irqrestore(&mp->shared_smi->phy_lock, flags);
1009 }
1010
1011 static void smi_reg_write(struct mv643xx_eth_private *mp,
1012                           unsigned int addr,
1013                           unsigned int reg, unsigned int value)
1014 {
1015         void __iomem *smi_reg = mp->shared_smi->base + SMI_REG;
1016         unsigned long flags;
1017         int i;
1018
1019         /* the SMI register is a shared resource */
1020         spin_lock_irqsave(&mp->shared_smi->phy_lock, flags);
1021
1022         /* wait for the SMI register to become available */
1023         for (i = 0; readl(smi_reg) & SMI_BUSY; i++) {
1024                 if (i == 1000) {
1025                         printk("%s: PHY busy timeout\n", mp->dev->name);
1026                         goto out;
1027                 }
1028                 udelay(10);
1029         }
1030
1031         writel(SMI_OPCODE_WRITE | (reg << 21) |
1032                 (addr << 16) | (value & 0xffff), smi_reg);
1033 out:
1034         spin_unlock_irqrestore(&mp->shared_smi->phy_lock, flags);
1035 }
1036
1037
1038 /* mib counters *************************************************************/
1039 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1040 {
1041         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1042 }
1043
1044 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1045 {
1046         int i;
1047
1048         for (i = 0; i < 0x80; i += 4)
1049                 mib_read(mp, i);
1050 }
1051
1052 static void mib_counters_update(struct mv643xx_eth_private *mp)
1053 {
1054         struct mib_counters *p = &mp->mib_counters;
1055
1056         p->good_octets_received += mib_read(mp, 0x00);
1057         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1058         p->bad_octets_received += mib_read(mp, 0x08);
1059         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1060         p->good_frames_received += mib_read(mp, 0x10);
1061         p->bad_frames_received += mib_read(mp, 0x14);
1062         p->broadcast_frames_received += mib_read(mp, 0x18);
1063         p->multicast_frames_received += mib_read(mp, 0x1c);
1064         p->frames_64_octets += mib_read(mp, 0x20);
1065         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1066         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1067         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1068         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1069         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1070         p->good_octets_sent += mib_read(mp, 0x38);
1071         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1072         p->good_frames_sent += mib_read(mp, 0x40);
1073         p->excessive_collision += mib_read(mp, 0x44);
1074         p->multicast_frames_sent += mib_read(mp, 0x48);
1075         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1076         p->unrec_mac_control_received += mib_read(mp, 0x50);
1077         p->fc_sent += mib_read(mp, 0x54);
1078         p->good_fc_received += mib_read(mp, 0x58);
1079         p->bad_fc_received += mib_read(mp, 0x5c);
1080         p->undersize_received += mib_read(mp, 0x60);
1081         p->fragments_received += mib_read(mp, 0x64);
1082         p->oversize_received += mib_read(mp, 0x68);
1083         p->jabber_received += mib_read(mp, 0x6c);
1084         p->mac_receive_error += mib_read(mp, 0x70);
1085         p->bad_crc_event += mib_read(mp, 0x74);
1086         p->collision += mib_read(mp, 0x78);
1087         p->late_collision += mib_read(mp, 0x7c);
1088 }
1089
1090
1091 /* ethtool ******************************************************************/
1092 struct mv643xx_eth_stats {
1093         char stat_string[ETH_GSTRING_LEN];
1094         int sizeof_stat;
1095         int netdev_off;
1096         int mp_off;
1097 };
1098
1099 #define SSTAT(m)                                                \
1100         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1101           offsetof(struct net_device, stats.m), -1 }
1102
1103 #define MIBSTAT(m)                                              \
1104         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1105           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1106
1107 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1108         SSTAT(rx_packets),
1109         SSTAT(tx_packets),
1110         SSTAT(rx_bytes),
1111         SSTAT(tx_bytes),
1112         SSTAT(rx_errors),
1113         SSTAT(tx_errors),
1114         SSTAT(rx_dropped),
1115         SSTAT(tx_dropped),
1116         MIBSTAT(good_octets_received),
1117         MIBSTAT(bad_octets_received),
1118         MIBSTAT(internal_mac_transmit_err),
1119         MIBSTAT(good_frames_received),
1120         MIBSTAT(bad_frames_received),
1121         MIBSTAT(broadcast_frames_received),
1122         MIBSTAT(multicast_frames_received),
1123         MIBSTAT(frames_64_octets),
1124         MIBSTAT(frames_65_to_127_octets),
1125         MIBSTAT(frames_128_to_255_octets),
1126         MIBSTAT(frames_256_to_511_octets),
1127         MIBSTAT(frames_512_to_1023_octets),
1128         MIBSTAT(frames_1024_to_max_octets),
1129         MIBSTAT(good_octets_sent),
1130         MIBSTAT(good_frames_sent),
1131         MIBSTAT(excessive_collision),
1132         MIBSTAT(multicast_frames_sent),
1133         MIBSTAT(broadcast_frames_sent),
1134         MIBSTAT(unrec_mac_control_received),
1135         MIBSTAT(fc_sent),
1136         MIBSTAT(good_fc_received),
1137         MIBSTAT(bad_fc_received),
1138         MIBSTAT(undersize_received),
1139         MIBSTAT(fragments_received),
1140         MIBSTAT(oversize_received),
1141         MIBSTAT(jabber_received),
1142         MIBSTAT(mac_receive_error),
1143         MIBSTAT(bad_crc_event),
1144         MIBSTAT(collision),
1145         MIBSTAT(late_collision),
1146 };
1147
1148 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1149 {
1150         struct mv643xx_eth_private *mp = netdev_priv(dev);
1151         int err;
1152
1153         spin_lock_irq(&mp->lock);
1154         err = mii_ethtool_gset(&mp->mii, cmd);
1155         spin_unlock_irq(&mp->lock);
1156
1157         /*
1158          * The MAC does not support 1000baseT_Half.
1159          */
1160         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1161         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1162
1163         return err;
1164 }
1165
1166 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1167 {
1168         struct mv643xx_eth_private *mp = netdev_priv(dev);
1169         u32 port_status;
1170
1171         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1172
1173         cmd->supported = SUPPORTED_MII;
1174         cmd->advertising = ADVERTISED_MII;
1175         switch (port_status & PORT_SPEED_MASK) {
1176         case PORT_SPEED_10:
1177                 cmd->speed = SPEED_10;
1178                 break;
1179         case PORT_SPEED_100:
1180                 cmd->speed = SPEED_100;
1181                 break;
1182         case PORT_SPEED_1000:
1183                 cmd->speed = SPEED_1000;
1184                 break;
1185         default:
1186                 cmd->speed = -1;
1187                 break;
1188         }
1189         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1190         cmd->port = PORT_MII;
1191         cmd->phy_address = 0;
1192         cmd->transceiver = XCVR_INTERNAL;
1193         cmd->autoneg = AUTONEG_DISABLE;
1194         cmd->maxtxpkt = 1;
1195         cmd->maxrxpkt = 1;
1196
1197         return 0;
1198 }
1199
1200 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1201 {
1202         struct mv643xx_eth_private *mp = netdev_priv(dev);
1203         int err;
1204
1205         /*
1206          * The MAC does not support 1000baseT_Half.
1207          */
1208         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1209
1210         spin_lock_irq(&mp->lock);
1211         err = mii_ethtool_sset(&mp->mii, cmd);
1212         spin_unlock_irq(&mp->lock);
1213
1214         return err;
1215 }
1216
1217 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1218 {
1219         return -EINVAL;
1220 }
1221
1222 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1223                                     struct ethtool_drvinfo *drvinfo)
1224 {
1225         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1226         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1227         strncpy(drvinfo->fw_version, "N/A", 32);
1228         strncpy(drvinfo->bus_info, "platform", 32);
1229         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1230 }
1231
1232 static int mv643xx_eth_nway_reset(struct net_device *dev)
1233 {
1234         struct mv643xx_eth_private *mp = netdev_priv(dev);
1235
1236         return mii_nway_restart(&mp->mii);
1237 }
1238
1239 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1240 {
1241         return -EINVAL;
1242 }
1243
1244 static u32 mv643xx_eth_get_link(struct net_device *dev)
1245 {
1246         struct mv643xx_eth_private *mp = netdev_priv(dev);
1247
1248         return mii_link_ok(&mp->mii);
1249 }
1250
1251 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1252 {
1253         return 1;
1254 }
1255
1256 static void mv643xx_eth_get_strings(struct net_device *dev,
1257                                     uint32_t stringset, uint8_t *data)
1258 {
1259         int i;
1260
1261         if (stringset == ETH_SS_STATS) {
1262                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1263                         memcpy(data + i * ETH_GSTRING_LEN,
1264                                 mv643xx_eth_stats[i].stat_string,
1265                                 ETH_GSTRING_LEN);
1266                 }
1267         }
1268 }
1269
1270 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1271                                           struct ethtool_stats *stats,
1272                                           uint64_t *data)
1273 {
1274         struct mv643xx_eth_private *mp = dev->priv;
1275         int i;
1276
1277         mib_counters_update(mp);
1278
1279         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1280                 const struct mv643xx_eth_stats *stat;
1281                 void *p;
1282
1283                 stat = mv643xx_eth_stats + i;
1284
1285                 if (stat->netdev_off >= 0)
1286                         p = ((void *)mp->dev) + stat->netdev_off;
1287                 else
1288                         p = ((void *)mp) + stat->mp_off;
1289
1290                 data[i] = (stat->sizeof_stat == 8) ?
1291                                 *(uint64_t *)p : *(uint32_t *)p;
1292         }
1293 }
1294
1295 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1296 {
1297         if (sset == ETH_SS_STATS)
1298                 return ARRAY_SIZE(mv643xx_eth_stats);
1299
1300         return -EOPNOTSUPP;
1301 }
1302
1303 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1304         .get_settings           = mv643xx_eth_get_settings,
1305         .set_settings           = mv643xx_eth_set_settings,
1306         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1307         .nway_reset             = mv643xx_eth_nway_reset,
1308         .get_link               = mv643xx_eth_get_link,
1309         .set_sg                 = ethtool_op_set_sg,
1310         .get_strings            = mv643xx_eth_get_strings,
1311         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1312         .get_sset_count         = mv643xx_eth_get_sset_count,
1313 };
1314
1315 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1316         .get_settings           = mv643xx_eth_get_settings_phyless,
1317         .set_settings           = mv643xx_eth_set_settings_phyless,
1318         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1319         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1320         .get_link               = mv643xx_eth_get_link_phyless,
1321         .set_sg                 = ethtool_op_set_sg,
1322         .get_strings            = mv643xx_eth_get_strings,
1323         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1324         .get_sset_count         = mv643xx_eth_get_sset_count,
1325 };
1326
1327
1328 /* address handling *********************************************************/
1329 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1330 {
1331         unsigned int mac_h;
1332         unsigned int mac_l;
1333
1334         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1335         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1336
1337         addr[0] = (mac_h >> 24) & 0xff;
1338         addr[1] = (mac_h >> 16) & 0xff;
1339         addr[2] = (mac_h >> 8) & 0xff;
1340         addr[3] = mac_h & 0xff;
1341         addr[4] = (mac_l >> 8) & 0xff;
1342         addr[5] = mac_l & 0xff;
1343 }
1344
1345 static void init_mac_tables(struct mv643xx_eth_private *mp)
1346 {
1347         int i;
1348
1349         for (i = 0; i < 0x100; i += 4) {
1350                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1351                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1352         }
1353
1354         for (i = 0; i < 0x10; i += 4)
1355                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1356 }
1357
1358 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1359                                    int table, unsigned char entry)
1360 {
1361         unsigned int table_reg;
1362
1363         /* Set "accepts frame bit" at specified table entry */
1364         table_reg = rdl(mp, table + (entry & 0xfc));
1365         table_reg |= 0x01 << (8 * (entry & 3));
1366         wrl(mp, table + (entry & 0xfc), table_reg);
1367 }
1368
1369 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1370 {
1371         unsigned int mac_h;
1372         unsigned int mac_l;
1373         int table;
1374
1375         mac_l = (addr[4] << 8) | addr[5];
1376         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1377
1378         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1379         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1380
1381         table = UNICAST_TABLE(mp->port_num);
1382         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1383 }
1384
1385 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1386 {
1387         struct mv643xx_eth_private *mp = netdev_priv(dev);
1388
1389         /* +2 is for the offset of the HW addr type */
1390         memcpy(dev->dev_addr, addr + 2, 6);
1391
1392         init_mac_tables(mp);
1393         uc_addr_set(mp, dev->dev_addr);
1394
1395         return 0;
1396 }
1397
1398 static int addr_crc(unsigned char *addr)
1399 {
1400         int crc = 0;
1401         int i;
1402
1403         for (i = 0; i < 6; i++) {
1404                 int j;
1405
1406                 crc = (crc ^ addr[i]) << 8;
1407                 for (j = 7; j >= 0; j--) {
1408                         if (crc & (0x100 << j))
1409                                 crc ^= 0x107 << j;
1410                 }
1411         }
1412
1413         return crc;
1414 }
1415
1416 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1417 {
1418         struct mv643xx_eth_private *mp = netdev_priv(dev);
1419         u32 port_config;
1420         struct dev_addr_list *addr;
1421         int i;
1422
1423         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1424         if (dev->flags & IFF_PROMISC)
1425                 port_config |= UNICAST_PROMISCUOUS_MODE;
1426         else
1427                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1428         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1429
1430         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1431                 int port_num = mp->port_num;
1432                 u32 accept = 0x01010101;
1433
1434                 for (i = 0; i < 0x100; i += 4) {
1435                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1436                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1437                 }
1438                 return;
1439         }
1440
1441         for (i = 0; i < 0x100; i += 4) {
1442                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1443                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1444         }
1445
1446         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1447                 u8 *a = addr->da_addr;
1448                 int table;
1449
1450                 if (addr->da_addrlen != 6)
1451                         continue;
1452
1453                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1454                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1455                         set_filter_table_entry(mp, table, a[5]);
1456                 } else {
1457                         int crc = addr_crc(a);
1458
1459                         table = OTHER_MCAST_TABLE(mp->port_num);
1460                         set_filter_table_entry(mp, table, crc);
1461                 }
1462         }
1463 }
1464
1465
1466 /* rx/tx queue initialisation ***********************************************/
1467 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1468 {
1469         struct rx_queue *rxq = mp->rxq + index;
1470         struct rx_desc *rx_desc;
1471         int size;
1472         int i;
1473
1474         rxq->index = index;
1475
1476         rxq->rx_ring_size = mp->default_rx_ring_size;
1477
1478         rxq->rx_desc_count = 0;
1479         rxq->rx_curr_desc = 0;
1480         rxq->rx_used_desc = 0;
1481
1482         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1483
1484         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size) {
1485                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1486                                                 mp->rx_desc_sram_size);
1487                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1488         } else {
1489                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1490                                                         &rxq->rx_desc_dma,
1491                                                         GFP_KERNEL);
1492         }
1493
1494         if (rxq->rx_desc_area == NULL) {
1495                 dev_printk(KERN_ERR, &mp->dev->dev,
1496                            "can't allocate rx ring (%d bytes)\n", size);
1497                 goto out;
1498         }
1499         memset(rxq->rx_desc_area, 0, size);
1500
1501         rxq->rx_desc_area_size = size;
1502         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1503                                                                 GFP_KERNEL);
1504         if (rxq->rx_skb == NULL) {
1505                 dev_printk(KERN_ERR, &mp->dev->dev,
1506                            "can't allocate rx skb ring\n");
1507                 goto out_free;
1508         }
1509
1510         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1511         for (i = 0; i < rxq->rx_ring_size; i++) {
1512                 int nexti = (i + 1) % rxq->rx_ring_size;
1513                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1514                                         nexti * sizeof(struct rx_desc);
1515         }
1516
1517         init_timer(&rxq->rx_oom);
1518         rxq->rx_oom.data = (unsigned long)rxq;
1519         rxq->rx_oom.function = rxq_refill_timer_wrapper;
1520
1521         return 0;
1522
1523
1524 out_free:
1525         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size)
1526                 iounmap(rxq->rx_desc_area);
1527         else
1528                 dma_free_coherent(NULL, size,
1529                                   rxq->rx_desc_area,
1530                                   rxq->rx_desc_dma);
1531
1532 out:
1533         return -ENOMEM;
1534 }
1535
1536 static void rxq_deinit(struct rx_queue *rxq)
1537 {
1538         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1539         int i;
1540
1541         rxq_disable(rxq);
1542
1543         del_timer_sync(&rxq->rx_oom);
1544
1545         for (i = 0; i < rxq->rx_ring_size; i++) {
1546                 if (rxq->rx_skb[i]) {
1547                         dev_kfree_skb(rxq->rx_skb[i]);
1548                         rxq->rx_desc_count--;
1549                 }
1550         }
1551
1552         if (rxq->rx_desc_count) {
1553                 dev_printk(KERN_ERR, &mp->dev->dev,
1554                            "error freeing rx ring -- %d skbs stuck\n",
1555                            rxq->rx_desc_count);
1556         }
1557
1558         if (rxq->index == mp->rxq_primary &&
1559             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1560                 iounmap(rxq->rx_desc_area);
1561         else
1562                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1563                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1564
1565         kfree(rxq->rx_skb);
1566 }
1567
1568 static int txq_init(struct mv643xx_eth_private *mp, int index)
1569 {
1570         struct tx_queue *txq = mp->txq + index;
1571         struct tx_desc *tx_desc;
1572         int size;
1573         int i;
1574
1575         txq->index = index;
1576
1577         txq->tx_ring_size = mp->default_tx_ring_size;
1578
1579         txq->tx_desc_count = 0;
1580         txq->tx_curr_desc = 0;
1581         txq->tx_used_desc = 0;
1582
1583         size = txq->tx_ring_size * sizeof(struct tx_desc);
1584
1585         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size) {
1586                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1587                                                 mp->tx_desc_sram_size);
1588                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1589         } else {
1590                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1591                                                         &txq->tx_desc_dma,
1592                                                         GFP_KERNEL);
1593         }
1594
1595         if (txq->tx_desc_area == NULL) {
1596                 dev_printk(KERN_ERR, &mp->dev->dev,
1597                            "can't allocate tx ring (%d bytes)\n", size);
1598                 goto out;
1599         }
1600         memset(txq->tx_desc_area, 0, size);
1601
1602         txq->tx_desc_area_size = size;
1603         txq->tx_skb = kmalloc(txq->tx_ring_size * sizeof(*txq->tx_skb),
1604                                                                 GFP_KERNEL);
1605         if (txq->tx_skb == NULL) {
1606                 dev_printk(KERN_ERR, &mp->dev->dev,
1607                            "can't allocate tx skb ring\n");
1608                 goto out_free;
1609         }
1610
1611         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1612         for (i = 0; i < txq->tx_ring_size; i++) {
1613                 struct tx_desc *txd = tx_desc + i;
1614                 int nexti = (i + 1) % txq->tx_ring_size;
1615
1616                 txd->cmd_sts = 0;
1617                 txd->next_desc_ptr = txq->tx_desc_dma +
1618                                         nexti * sizeof(struct tx_desc);
1619         }
1620
1621         return 0;
1622
1623
1624 out_free:
1625         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size)
1626                 iounmap(txq->tx_desc_area);
1627         else
1628                 dma_free_coherent(NULL, size,
1629                                   txq->tx_desc_area,
1630                                   txq->tx_desc_dma);
1631
1632 out:
1633         return -ENOMEM;
1634 }
1635
1636 static void txq_reclaim(struct tx_queue *txq, int force)
1637 {
1638         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1639         unsigned long flags;
1640
1641         spin_lock_irqsave(&mp->lock, flags);
1642         while (txq->tx_desc_count > 0) {
1643                 int tx_index;
1644                 struct tx_desc *desc;
1645                 u32 cmd_sts;
1646                 struct sk_buff *skb;
1647                 dma_addr_t addr;
1648                 int count;
1649
1650                 tx_index = txq->tx_used_desc;
1651                 desc = &txq->tx_desc_area[tx_index];
1652                 cmd_sts = desc->cmd_sts;
1653
1654                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
1655                         if (!force)
1656                                 break;
1657                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
1658                 }
1659
1660                 txq->tx_used_desc = (tx_index + 1) % txq->tx_ring_size;
1661                 txq->tx_desc_count--;
1662
1663                 addr = desc->buf_ptr;
1664                 count = desc->byte_cnt;
1665                 skb = txq->tx_skb[tx_index];
1666                 txq->tx_skb[tx_index] = NULL;
1667
1668                 if (cmd_sts & ERROR_SUMMARY) {
1669                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
1670                         mp->dev->stats.tx_errors++;
1671                 }
1672
1673                 /*
1674                  * Drop mp->lock while we free the skb.
1675                  */
1676                 spin_unlock_irqrestore(&mp->lock, flags);
1677
1678                 if (cmd_sts & TX_FIRST_DESC)
1679                         dma_unmap_single(NULL, addr, count, DMA_TO_DEVICE);
1680                 else
1681                         dma_unmap_page(NULL, addr, count, DMA_TO_DEVICE);
1682
1683                 if (skb)
1684                         dev_kfree_skb_irq(skb);
1685
1686                 spin_lock_irqsave(&mp->lock, flags);
1687         }
1688         spin_unlock_irqrestore(&mp->lock, flags);
1689 }
1690
1691 static void txq_deinit(struct tx_queue *txq)
1692 {
1693         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1694
1695         txq_disable(txq);
1696         txq_reclaim(txq, 1);
1697
1698         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1699
1700         if (txq->index == mp->txq_primary &&
1701             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1702                 iounmap(txq->tx_desc_area);
1703         else
1704                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1705                                   txq->tx_desc_area, txq->tx_desc_dma);
1706
1707         kfree(txq->tx_skb);
1708 }
1709
1710
1711 /* netdev ops and related ***************************************************/
1712 static void handle_link_event(struct mv643xx_eth_private *mp)
1713 {
1714         struct net_device *dev = mp->dev;
1715         u32 port_status;
1716         int speed;
1717         int duplex;
1718         int fc;
1719
1720         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1721         if (!(port_status & LINK_UP)) {
1722                 if (netif_carrier_ok(dev)) {
1723                         int i;
1724
1725                         printk(KERN_INFO "%s: link down\n", dev->name);
1726
1727                         netif_carrier_off(dev);
1728                         netif_stop_queue(dev);
1729
1730                         for (i = 0; i < 8; i++) {
1731                                 struct tx_queue *txq = mp->txq + i;
1732
1733                                 if (mp->txq_mask & (1 << i)) {
1734                                         txq_reclaim(txq, 1);
1735                                         txq_reset_hw_ptr(txq);
1736                                 }
1737                         }
1738                 }
1739                 return;
1740         }
1741
1742         switch (port_status & PORT_SPEED_MASK) {
1743         case PORT_SPEED_10:
1744                 speed = 10;
1745                 break;
1746         case PORT_SPEED_100:
1747                 speed = 100;
1748                 break;
1749         case PORT_SPEED_1000:
1750                 speed = 1000;
1751                 break;
1752         default:
1753                 speed = -1;
1754                 break;
1755         }
1756         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1757         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1758
1759         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1760                          "flow control %sabled\n", dev->name,
1761                          speed, duplex ? "full" : "half",
1762                          fc ? "en" : "dis");
1763
1764         if (!netif_carrier_ok(dev)) {
1765                 netif_carrier_on(dev);
1766                 netif_wake_queue(dev);
1767         }
1768 }
1769
1770 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1771 {
1772         struct net_device *dev = (struct net_device *)dev_id;
1773         struct mv643xx_eth_private *mp = netdev_priv(dev);
1774         u32 int_cause;
1775         u32 int_cause_ext;
1776
1777         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1778                         (INT_TX_END | INT_RX | INT_EXT);
1779         if (int_cause == 0)
1780                 return IRQ_NONE;
1781
1782         int_cause_ext = 0;
1783         if (int_cause & INT_EXT) {
1784                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num))
1785                                 & (INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
1786                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1787         }
1788
1789         if (int_cause_ext & (INT_EXT_PHY | INT_EXT_LINK))
1790                 handle_link_event(mp);
1791
1792         /*
1793          * RxBuffer or RxError set for any of the 8 queues?
1794          */
1795 #ifdef MV643XX_ETH_NAPI
1796         if (int_cause & INT_RX) {
1797                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_RX));
1798                 wrl(mp, INT_MASK(mp->port_num), 0x00000000);
1799                 rdl(mp, INT_MASK(mp->port_num));
1800
1801                 netif_rx_schedule(dev, &mp->napi);
1802         }
1803 #else
1804         if (int_cause & INT_RX) {
1805                 int i;
1806
1807                 for (i = 7; i >= 0; i--)
1808                         if (mp->rxq_mask & (1 << i))
1809                                 rxq_process(mp->rxq + i, INT_MAX);
1810         }
1811 #endif
1812
1813         /*
1814          * TxBuffer or TxError set for any of the 8 queues?
1815          */
1816         if (int_cause_ext & INT_EXT_TX) {
1817                 int i;
1818
1819                 for (i = 0; i < 8; i++)
1820                         if (mp->txq_mask & (1 << i))
1821                                 txq_reclaim(mp->txq + i, 0);
1822
1823                 /*
1824                  * Enough space again in the primary TX queue for a
1825                  * full packet?
1826                  */
1827                 if (netif_carrier_ok(dev)) {
1828                         spin_lock(&mp->lock);
1829                         __txq_maybe_wake(mp->txq + mp->txq_primary);
1830                         spin_unlock(&mp->lock);
1831                 }
1832         }
1833
1834         /*
1835          * Any TxEnd interrupts?
1836          */
1837         if (int_cause & INT_TX_END) {
1838                 int i;
1839
1840                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_TX_END));
1841
1842                 spin_lock(&mp->lock);
1843                 for (i = 0; i < 8; i++) {
1844                         struct tx_queue *txq = mp->txq + i;
1845                         u32 hw_desc_ptr;
1846                         u32 expected_ptr;
1847
1848                         if ((int_cause & (INT_TX_END_0 << i)) == 0)
1849                                 continue;
1850
1851                         hw_desc_ptr =
1852                                 rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, i));
1853                         expected_ptr = (u32)txq->tx_desc_dma +
1854                                 txq->tx_curr_desc * sizeof(struct tx_desc);
1855
1856                         if (hw_desc_ptr != expected_ptr)
1857                                 txq_enable(txq);
1858                 }
1859                 spin_unlock(&mp->lock);
1860         }
1861
1862         return IRQ_HANDLED;
1863 }
1864
1865 static void phy_reset(struct mv643xx_eth_private *mp)
1866 {
1867         unsigned int data;
1868
1869         smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data);
1870         data |= BMCR_RESET;
1871         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
1872
1873         do {
1874                 udelay(1);
1875                 smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data);
1876         } while (data & BMCR_RESET);
1877 }
1878
1879 static void port_start(struct mv643xx_eth_private *mp)
1880 {
1881         u32 pscr;
1882         int i;
1883
1884         /*
1885          * Perform PHY reset, if there is a PHY.
1886          */
1887         if (mp->phy_addr != -1) {
1888                 struct ethtool_cmd cmd;
1889
1890                 mv643xx_eth_get_settings(mp->dev, &cmd);
1891                 phy_reset(mp);
1892                 mv643xx_eth_set_settings(mp->dev, &cmd);
1893         }
1894
1895         /*
1896          * Configure basic link parameters.
1897          */
1898         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1899
1900         pscr |= SERIAL_PORT_ENABLE;
1901         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1902
1903         pscr |= DO_NOT_FORCE_LINK_FAIL;
1904         if (mp->phy_addr == -1)
1905                 pscr |= FORCE_LINK_PASS;
1906         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1907
1908         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1909
1910         /*
1911          * Configure TX path and queues.
1912          */
1913         tx_set_rate(mp, 1000000000, 16777216);
1914         for (i = 0; i < 8; i++) {
1915                 struct tx_queue *txq = mp->txq + i;
1916
1917                 if ((mp->txq_mask & (1 << i)) == 0)
1918                         continue;
1919
1920                 txq_reset_hw_ptr(txq);
1921                 txq_set_rate(txq, 1000000000, 16777216);
1922                 txq_set_fixed_prio_mode(txq);
1923         }
1924
1925         /*
1926          * Add configured unicast address to address filter table.
1927          */
1928         uc_addr_set(mp, mp->dev->dev_addr);
1929
1930         /*
1931          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1932          * frames to RX queue #0.
1933          */
1934         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1935
1936         /*
1937          * Treat BPDUs as normal multicasts, and disable partition mode.
1938          */
1939         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1940
1941         /*
1942          * Enable the receive queues.
1943          */
1944         for (i = 0; i < 8; i++) {
1945                 struct rx_queue *rxq = mp->rxq + i;
1946                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
1947                 u32 addr;
1948
1949                 if ((mp->rxq_mask & (1 << i)) == 0)
1950                         continue;
1951
1952                 addr = (u32)rxq->rx_desc_dma;
1953                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
1954                 wrl(mp, off, addr);
1955
1956                 rxq_enable(rxq);
1957         }
1958 }
1959
1960 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
1961 {
1962         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
1963         u32 val;
1964
1965         val = rdl(mp, SDMA_CONFIG(mp->port_num));
1966         if (mp->shared->extended_rx_coal_limit) {
1967                 if (coal > 0xffff)
1968                         coal = 0xffff;
1969                 val &= ~0x023fff80;
1970                 val |= (coal & 0x8000) << 10;
1971                 val |= (coal & 0x7fff) << 7;
1972         } else {
1973                 if (coal > 0x3fff)
1974                         coal = 0x3fff;
1975                 val &= ~0x003fff00;
1976                 val |= (coal & 0x3fff) << 8;
1977         }
1978         wrl(mp, SDMA_CONFIG(mp->port_num), val);
1979 }
1980
1981 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
1982 {
1983         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
1984
1985         if (coal > 0x3fff)
1986                 coal = 0x3fff;
1987         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
1988 }
1989
1990 static int mv643xx_eth_open(struct net_device *dev)
1991 {
1992         struct mv643xx_eth_private *mp = netdev_priv(dev);
1993         int err;
1994         int i;
1995
1996         wrl(mp, INT_CAUSE(mp->port_num), 0);
1997         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
1998         rdl(mp, INT_CAUSE_EXT(mp->port_num));
1999
2000         err = request_irq(dev->irq, mv643xx_eth_irq,
2001                           IRQF_SHARED | IRQF_SAMPLE_RANDOM,
2002                           dev->name, dev);
2003         if (err) {
2004                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2005                 return -EAGAIN;
2006         }
2007
2008         init_mac_tables(mp);
2009
2010         for (i = 0; i < 8; i++) {
2011                 if ((mp->rxq_mask & (1 << i)) == 0)
2012                         continue;
2013
2014                 err = rxq_init(mp, i);
2015                 if (err) {
2016                         while (--i >= 0)
2017                                 if (mp->rxq_mask & (1 << i))
2018                                         rxq_deinit(mp->rxq + i);
2019                         goto out;
2020                 }
2021
2022                 rxq_refill(mp->rxq + i);
2023         }
2024
2025         for (i = 0; i < 8; i++) {
2026                 if ((mp->txq_mask & (1 << i)) == 0)
2027                         continue;
2028
2029                 err = txq_init(mp, i);
2030                 if (err) {
2031                         while (--i >= 0)
2032                                 if (mp->txq_mask & (1 << i))
2033                                         txq_deinit(mp->txq + i);
2034                         goto out_free;
2035                 }
2036         }
2037
2038 #ifdef MV643XX_ETH_NAPI
2039         napi_enable(&mp->napi);
2040 #endif
2041
2042         netif_carrier_off(dev);
2043         netif_stop_queue(dev);
2044
2045         port_start(mp);
2046
2047         set_rx_coal(mp, 0);
2048         set_tx_coal(mp, 0);
2049
2050         wrl(mp, INT_MASK_EXT(mp->port_num),
2051             INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
2052
2053         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2054
2055         return 0;
2056
2057
2058 out_free:
2059         for (i = 0; i < 8; i++)
2060                 if (mp->rxq_mask & (1 << i))
2061                         rxq_deinit(mp->rxq + i);
2062 out:
2063         free_irq(dev->irq, dev);
2064
2065         return err;
2066 }
2067
2068 static void port_reset(struct mv643xx_eth_private *mp)
2069 {
2070         unsigned int data;
2071         int i;
2072
2073         for (i = 0; i < 8; i++) {
2074                 if (mp->rxq_mask & (1 << i))
2075                         rxq_disable(mp->rxq + i);
2076                 if (mp->txq_mask & (1 << i))
2077                         txq_disable(mp->txq + i);
2078         }
2079
2080         while (1) {
2081                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2082
2083                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2084                         break;
2085                 udelay(10);
2086         }
2087
2088         /* Reset the Enable bit in the Configuration Register */
2089         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2090         data &= ~(SERIAL_PORT_ENABLE            |
2091                   DO_NOT_FORCE_LINK_FAIL        |
2092                   FORCE_LINK_PASS);
2093         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2094 }
2095
2096 static int mv643xx_eth_stop(struct net_device *dev)
2097 {
2098         struct mv643xx_eth_private *mp = netdev_priv(dev);
2099         int i;
2100
2101         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2102         rdl(mp, INT_MASK(mp->port_num));
2103
2104 #ifdef MV643XX_ETH_NAPI
2105         napi_disable(&mp->napi);
2106 #endif
2107         netif_carrier_off(dev);
2108         netif_stop_queue(dev);
2109
2110         free_irq(dev->irq, dev);
2111
2112         port_reset(mp);
2113         mib_counters_update(mp);
2114
2115         for (i = 0; i < 8; i++) {
2116                 if (mp->rxq_mask & (1 << i))
2117                         rxq_deinit(mp->rxq + i);
2118                 if (mp->txq_mask & (1 << i))
2119                         txq_deinit(mp->txq + i);
2120         }
2121
2122         return 0;
2123 }
2124
2125 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2126 {
2127         struct mv643xx_eth_private *mp = netdev_priv(dev);
2128
2129         if (mp->phy_addr != -1)
2130                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2131
2132         return -EOPNOTSUPP;
2133 }
2134
2135 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2136 {
2137         struct mv643xx_eth_private *mp = netdev_priv(dev);
2138
2139         if (new_mtu < 64 || new_mtu > 9500)
2140                 return -EINVAL;
2141
2142         dev->mtu = new_mtu;
2143         tx_set_rate(mp, 1000000000, 16777216);
2144
2145         if (!netif_running(dev))
2146                 return 0;
2147
2148         /*
2149          * Stop and then re-open the interface. This will allocate RX
2150          * skbs of the new MTU.
2151          * There is a possible danger that the open will not succeed,
2152          * due to memory being full.
2153          */
2154         mv643xx_eth_stop(dev);
2155         if (mv643xx_eth_open(dev)) {
2156                 dev_printk(KERN_ERR, &dev->dev,
2157                            "fatal error on re-opening device after "
2158                            "MTU change\n");
2159         }
2160
2161         return 0;
2162 }
2163
2164 static void tx_timeout_task(struct work_struct *ugly)
2165 {
2166         struct mv643xx_eth_private *mp;
2167
2168         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2169         if (netif_running(mp->dev)) {
2170                 netif_stop_queue(mp->dev);
2171
2172                 port_reset(mp);
2173                 port_start(mp);
2174
2175                 __txq_maybe_wake(mp->txq + mp->txq_primary);
2176         }
2177 }
2178
2179 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2180 {
2181         struct mv643xx_eth_private *mp = netdev_priv(dev);
2182
2183         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2184
2185         schedule_work(&mp->tx_timeout_task);
2186 }
2187
2188 #ifdef CONFIG_NET_POLL_CONTROLLER
2189 static void mv643xx_eth_netpoll(struct net_device *dev)
2190 {
2191         struct mv643xx_eth_private *mp = netdev_priv(dev);
2192
2193         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2194         rdl(mp, INT_MASK(mp->port_num));
2195
2196         mv643xx_eth_irq(dev->irq, dev);
2197
2198         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2199 }
2200 #endif
2201
2202 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2203 {
2204         struct mv643xx_eth_private *mp = netdev_priv(dev);
2205         int val;
2206
2207         smi_reg_read(mp, addr, reg, &val);
2208
2209         return val;
2210 }
2211
2212 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2213 {
2214         struct mv643xx_eth_private *mp = netdev_priv(dev);
2215         smi_reg_write(mp, addr, reg, val);
2216 }
2217
2218
2219 /* platform glue ************************************************************/
2220 static void
2221 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2222                               struct mbus_dram_target_info *dram)
2223 {
2224         void __iomem *base = msp->base;
2225         u32 win_enable;
2226         u32 win_protect;
2227         int i;
2228
2229         for (i = 0; i < 6; i++) {
2230                 writel(0, base + WINDOW_BASE(i));
2231                 writel(0, base + WINDOW_SIZE(i));
2232                 if (i < 4)
2233                         writel(0, base + WINDOW_REMAP_HIGH(i));
2234         }
2235
2236         win_enable = 0x3f;
2237         win_protect = 0;
2238
2239         for (i = 0; i < dram->num_cs; i++) {
2240                 struct mbus_dram_window *cs = dram->cs + i;
2241
2242                 writel((cs->base & 0xffff0000) |
2243                         (cs->mbus_attr << 8) |
2244                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2245                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2246
2247                 win_enable &= ~(1 << i);
2248                 win_protect |= 3 << (2 * i);
2249         }
2250
2251         writel(win_enable, base + WINDOW_BAR_ENABLE);
2252         msp->win_protect = win_protect;
2253 }
2254
2255 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2256 {
2257         /*
2258          * Check whether we have a 14-bit coal limit field in bits
2259          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2260          * SDMA config register.
2261          */
2262         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2263         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2264                 msp->extended_rx_coal_limit = 1;
2265         else
2266                 msp->extended_rx_coal_limit = 0;
2267
2268         /*
2269          * Check whether the TX rate control registers are in the
2270          * old or the new place.
2271          */
2272         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2273         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1)
2274                 msp->tx_bw_control_moved = 1;
2275         else
2276                 msp->tx_bw_control_moved = 0;
2277 }
2278
2279 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2280 {
2281         static int mv643xx_eth_version_printed = 0;
2282         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2283         struct mv643xx_eth_shared_private *msp;
2284         struct resource *res;
2285         int ret;
2286
2287         if (!mv643xx_eth_version_printed++)
2288                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2289                         "driver version %s\n", mv643xx_eth_driver_version);
2290
2291         ret = -EINVAL;
2292         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2293         if (res == NULL)
2294                 goto out;
2295
2296         ret = -ENOMEM;
2297         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2298         if (msp == NULL)
2299                 goto out;
2300         memset(msp, 0, sizeof(*msp));
2301
2302         msp->base = ioremap(res->start, res->end - res->start + 1);
2303         if (msp->base == NULL)
2304                 goto out_free;
2305
2306         spin_lock_init(&msp->phy_lock);
2307
2308         /*
2309          * (Re-)program MBUS remapping windows if we are asked to.
2310          */
2311         if (pd != NULL && pd->dram != NULL)
2312                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2313
2314         /*
2315          * Detect hardware parameters.
2316          */
2317         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2318         infer_hw_params(msp);
2319
2320         platform_set_drvdata(pdev, msp);
2321
2322         return 0;
2323
2324 out_free:
2325         kfree(msp);
2326 out:
2327         return ret;
2328 }
2329
2330 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2331 {
2332         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2333
2334         iounmap(msp->base);
2335         kfree(msp);
2336
2337         return 0;
2338 }
2339
2340 static struct platform_driver mv643xx_eth_shared_driver = {
2341         .probe          = mv643xx_eth_shared_probe,
2342         .remove         = mv643xx_eth_shared_remove,
2343         .driver = {
2344                 .name   = MV643XX_ETH_SHARED_NAME,
2345                 .owner  = THIS_MODULE,
2346         },
2347 };
2348
2349 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2350 {
2351         int addr_shift = 5 * mp->port_num;
2352         u32 data;
2353
2354         data = rdl(mp, PHY_ADDR);
2355         data &= ~(0x1f << addr_shift);
2356         data |= (phy_addr & 0x1f) << addr_shift;
2357         wrl(mp, PHY_ADDR, data);
2358 }
2359
2360 static int phy_addr_get(struct mv643xx_eth_private *mp)
2361 {
2362         unsigned int data;
2363
2364         data = rdl(mp, PHY_ADDR);
2365
2366         return (data >> (5 * mp->port_num)) & 0x1f;
2367 }
2368
2369 static void set_params(struct mv643xx_eth_private *mp,
2370                        struct mv643xx_eth_platform_data *pd)
2371 {
2372         struct net_device *dev = mp->dev;
2373
2374         if (is_valid_ether_addr(pd->mac_addr))
2375                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2376         else
2377                 uc_addr_get(mp, dev->dev_addr);
2378
2379         if (pd->phy_addr == -1) {
2380                 mp->shared_smi = NULL;
2381                 mp->phy_addr = -1;
2382         } else {
2383                 mp->shared_smi = mp->shared;
2384                 if (pd->shared_smi != NULL)
2385                         mp->shared_smi = platform_get_drvdata(pd->shared_smi);
2386
2387                 if (pd->force_phy_addr || pd->phy_addr) {
2388                         mp->phy_addr = pd->phy_addr & 0x3f;
2389                         phy_addr_set(mp, mp->phy_addr);
2390                 } else {
2391                         mp->phy_addr = phy_addr_get(mp);
2392                 }
2393         }
2394
2395         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2396         if (pd->rx_queue_size)
2397                 mp->default_rx_ring_size = pd->rx_queue_size;
2398         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2399         mp->rx_desc_sram_size = pd->rx_sram_size;
2400
2401         if (pd->rx_queue_mask)
2402                 mp->rxq_mask = pd->rx_queue_mask;
2403         else
2404                 mp->rxq_mask = 0x01;
2405         mp->rxq_primary = fls(mp->rxq_mask) - 1;
2406
2407         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2408         if (pd->tx_queue_size)
2409                 mp->default_tx_ring_size = pd->tx_queue_size;
2410         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2411         mp->tx_desc_sram_size = pd->tx_sram_size;
2412
2413         if (pd->tx_queue_mask)
2414                 mp->txq_mask = pd->tx_queue_mask;
2415         else
2416                 mp->txq_mask = 0x01;
2417         mp->txq_primary = fls(mp->txq_mask) - 1;
2418 }
2419
2420 static int phy_detect(struct mv643xx_eth_private *mp)
2421 {
2422         unsigned int data;
2423         unsigned int data2;
2424
2425         smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data);
2426         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE);
2427
2428         smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data2);
2429         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2430                 return -ENODEV;
2431
2432         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2433
2434         return 0;
2435 }
2436
2437 static int phy_init(struct mv643xx_eth_private *mp,
2438                     struct mv643xx_eth_platform_data *pd)
2439 {
2440         struct ethtool_cmd cmd;
2441         int err;
2442
2443         err = phy_detect(mp);
2444         if (err) {
2445                 dev_printk(KERN_INFO, &mp->dev->dev,
2446                            "no PHY detected at addr %d\n", mp->phy_addr);
2447                 return err;
2448         }
2449         phy_reset(mp);
2450
2451         mp->mii.phy_id = mp->phy_addr;
2452         mp->mii.phy_id_mask = 0x3f;
2453         mp->mii.reg_num_mask = 0x1f;
2454         mp->mii.dev = mp->dev;
2455         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2456         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2457
2458         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2459
2460         memset(&cmd, 0, sizeof(cmd));
2461
2462         cmd.port = PORT_MII;
2463         cmd.transceiver = XCVR_INTERNAL;
2464         cmd.phy_address = mp->phy_addr;
2465         if (pd->speed == 0) {
2466                 cmd.autoneg = AUTONEG_ENABLE;
2467                 cmd.speed = SPEED_100;
2468                 cmd.advertising = ADVERTISED_10baseT_Half  |
2469                                   ADVERTISED_10baseT_Full  |
2470                                   ADVERTISED_100baseT_Half |
2471                                   ADVERTISED_100baseT_Full;
2472                 if (mp->mii.supports_gmii)
2473                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2474         } else {
2475                 cmd.autoneg = AUTONEG_DISABLE;
2476                 cmd.speed = pd->speed;
2477                 cmd.duplex = pd->duplex;
2478         }
2479
2480         mv643xx_eth_set_settings(mp->dev, &cmd);
2481
2482         return 0;
2483 }
2484
2485 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2486 {
2487         u32 pscr;
2488
2489         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2490         if (pscr & SERIAL_PORT_ENABLE) {
2491                 pscr &= ~SERIAL_PORT_ENABLE;
2492                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2493         }
2494
2495         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2496         if (mp->phy_addr == -1) {
2497                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2498                 if (speed == SPEED_1000)
2499                         pscr |= SET_GMII_SPEED_TO_1000;
2500                 else if (speed == SPEED_100)
2501                         pscr |= SET_MII_SPEED_TO_100;
2502
2503                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2504
2505                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2506                 if (duplex == DUPLEX_FULL)
2507                         pscr |= SET_FULL_DUPLEX_MODE;
2508         }
2509
2510         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2511 }
2512
2513 static int mv643xx_eth_probe(struct platform_device *pdev)
2514 {
2515         struct mv643xx_eth_platform_data *pd;
2516         struct mv643xx_eth_private *mp;
2517         struct net_device *dev;
2518         struct resource *res;
2519         DECLARE_MAC_BUF(mac);
2520         int err;
2521
2522         pd = pdev->dev.platform_data;
2523         if (pd == NULL) {
2524                 dev_printk(KERN_ERR, &pdev->dev,
2525                            "no mv643xx_eth_platform_data\n");
2526                 return -ENODEV;
2527         }
2528
2529         if (pd->shared == NULL) {
2530                 dev_printk(KERN_ERR, &pdev->dev,
2531                            "no mv643xx_eth_platform_data->shared\n");
2532                 return -ENODEV;
2533         }
2534
2535         dev = alloc_etherdev(sizeof(struct mv643xx_eth_private));
2536         if (!dev)
2537                 return -ENOMEM;
2538
2539         mp = netdev_priv(dev);
2540         platform_set_drvdata(pdev, mp);
2541
2542         mp->shared = platform_get_drvdata(pd->shared);
2543         mp->port_num = pd->port_number;
2544
2545         mp->dev = dev;
2546 #ifdef MV643XX_ETH_NAPI
2547         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 64);
2548 #endif
2549
2550         set_params(mp, pd);
2551
2552         spin_lock_init(&mp->lock);
2553
2554         mib_counters_clear(mp);
2555         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2556
2557         if (mp->phy_addr != -1) {
2558                 err = phy_init(mp, pd);
2559                 if (err)
2560                         goto out;
2561
2562                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2563         } else {
2564                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2565         }
2566         init_pscr(mp, pd->speed, pd->duplex);
2567
2568
2569         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2570         BUG_ON(!res);
2571         dev->irq = res->start;
2572
2573         dev->hard_start_xmit = mv643xx_eth_xmit;
2574         dev->open = mv643xx_eth_open;
2575         dev->stop = mv643xx_eth_stop;
2576         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2577         dev->set_mac_address = mv643xx_eth_set_mac_address;
2578         dev->do_ioctl = mv643xx_eth_ioctl;
2579         dev->change_mtu = mv643xx_eth_change_mtu;
2580         dev->tx_timeout = mv643xx_eth_tx_timeout;
2581 #ifdef CONFIG_NET_POLL_CONTROLLER
2582         dev->poll_controller = mv643xx_eth_netpoll;
2583 #endif
2584         dev->watchdog_timeo = 2 * HZ;
2585         dev->base_addr = 0;
2586
2587 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
2588         /*
2589          * Zero copy can only work if we use Discovery II memory. Else, we will
2590          * have to map the buffers to ISA memory which is only 16 MB
2591          */
2592         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2593         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2594 #endif
2595
2596         SET_NETDEV_DEV(dev, &pdev->dev);
2597
2598         if (mp->shared->win_protect)
2599                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2600
2601         err = register_netdev(dev);
2602         if (err)
2603                 goto out;
2604
2605         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2606                    mp->port_num, print_mac(mac, dev->dev_addr));
2607
2608         if (dev->features & NETIF_F_SG)
2609                 dev_printk(KERN_NOTICE, &dev->dev, "scatter/gather enabled\n");
2610
2611         if (dev->features & NETIF_F_IP_CSUM)
2612                 dev_printk(KERN_NOTICE, &dev->dev, "tx checksum offload\n");
2613
2614 #ifdef MV643XX_ETH_NAPI
2615         dev_printk(KERN_NOTICE, &dev->dev, "napi enabled\n");
2616 #endif
2617
2618         if (mp->tx_desc_sram_size > 0)
2619                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2620
2621         return 0;
2622
2623 out:
2624         free_netdev(dev);
2625
2626         return err;
2627 }
2628
2629 static int mv643xx_eth_remove(struct platform_device *pdev)
2630 {
2631         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2632
2633         unregister_netdev(mp->dev);
2634         flush_scheduled_work();
2635         free_netdev(mp->dev);
2636
2637         platform_set_drvdata(pdev, NULL);
2638
2639         return 0;
2640 }
2641
2642 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2643 {
2644         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2645
2646         /* Mask all interrupts on ethernet port */
2647         wrl(mp, INT_MASK(mp->port_num), 0);
2648         rdl(mp, INT_MASK(mp->port_num));
2649
2650         if (netif_running(mp->dev))
2651                 port_reset(mp);
2652 }
2653
2654 static struct platform_driver mv643xx_eth_driver = {
2655         .probe          = mv643xx_eth_probe,
2656         .remove         = mv643xx_eth_remove,
2657         .shutdown       = mv643xx_eth_shutdown,
2658         .driver = {
2659                 .name   = MV643XX_ETH_NAME,
2660                 .owner  = THIS_MODULE,
2661         },
2662 };
2663
2664 static int __init mv643xx_eth_init_module(void)
2665 {
2666         int rc;
2667
2668         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2669         if (!rc) {
2670                 rc = platform_driver_register(&mv643xx_eth_driver);
2671                 if (rc)
2672                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2673         }
2674
2675         return rc;
2676 }
2677 module_init(mv643xx_eth_init_module);
2678
2679 static void __exit mv643xx_eth_cleanup_module(void)
2680 {
2681         platform_driver_unregister(&mv643xx_eth_driver);
2682         platform_driver_unregister(&mv643xx_eth_shared_driver);
2683 }
2684 module_exit(mv643xx_eth_cleanup_module);
2685
2686 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2687               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2688 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2689 MODULE_LICENSE("GPL");
2690 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2691 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);