drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/tcp.h>
  42 #include <linux/udp.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/delay.h>
  45 #include <linux/ethtool.h>
  46 #include <linux/platform_device.h>
  47 #include <linux/module.h>
  48 #include <linux/kernel.h>
  49 #include <linux/spinlock.h>
  50 #include <linux/workqueue.h>
  51 #include <linux/mii.h>
  52 #include <linux/mv643xx_eth.h>
  53 #include <asm/io.h>
  54 #include <asm/types.h>
  55 #include <asm/system.h>
  56
  57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  58 static char mv643xx_eth_driver_version[] = "1.3";
  59
  60
  61 /*
  62  * Registers shared between all ports.
  63  */
  64 #define PHY_ADDR                        0x0000
  65 #define SMI_REG                         0x0004
  66 #define  SMI_BUSY                       0x10000000
  67 #define  SMI_READ_VALID                 0x08000000
  68 #define  SMI_OPCODE_READ                0x04000000
  69 #define  SMI_OPCODE_WRITE               0x00000000
  70 #define ERR_INT_CAUSE                   0x0080
  71 #define  ERR_INT_SMI_DONE               0x00000010
  72 #define ERR_INT_MASK                    0x0084
  73 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  74 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  75 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  76 #define WINDOW_BAR_ENABLE               0x0290
  77 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  78
  79 /*
  80  * Per-port registers.
  81  */
  82 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
  83 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  84 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
  85 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
  86 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
  87 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
  88 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
  89 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
  90 #define  TX_FIFO_EMPTY                  0x00000400
  91 #define  TX_IN_PROGRESS                 0x00000080
  92 #define  PORT_SPEED_MASK                0x00000030
  93 #define  PORT_SPEED_1000                0x00000010
  94 #define  PORT_SPEED_100                 0x00000020
  95 #define  PORT_SPEED_10                  0x00000000
  96 #define  FLOW_CONTROL_ENABLED           0x00000008
  97 #define  FULL_DUPLEX                    0x00000004
  98 #define  LINK_UP                        0x00000002
  99 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
 100 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
 101 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
 102 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
 103 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
 104 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
 105 #define  INT_TX_END                     0x07f80000
 106 #define  INT_RX                         0x000003fc
 107 #define  INT_EXT                        0x00000002
 108 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
 109 #define  INT_EXT_LINK_PHY               0x00110000
 110 #define  INT_EXT_TX                     0x000000ff
 111 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
 112 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
 113 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
 114 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
 115 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
 116 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
 117 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
 118 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
 119 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
 120 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
 121 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
 122 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
 123 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
 124 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 125 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 126 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 127 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 128
 129
 130 /*
 131  * SDMA configuration register.
 132  */
 133 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 134 #define BLM_RX_NO_SWAP                  (1 << 4)
 135 #define BLM_TX_NO_SWAP                  (1 << 5)
 136 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 137
 138 #if defined(__BIG_ENDIAN)
 139 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 140                 RX_BURST_SIZE_16_64BIT  |       \
 141                 TX_BURST_SIZE_16_64BIT
 142 #elif defined(__LITTLE_ENDIAN)
 143 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 144                 RX_BURST_SIZE_16_64BIT  |       \
 145                 BLM_RX_NO_SWAP          |       \
 146                 BLM_TX_NO_SWAP          |       \
 147                 TX_BURST_SIZE_16_64BIT
 148 #else
 149 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 150 #endif
 151
 152
 153 /*
 154  * Port serial control register.
 155  */
 156 #define SET_MII_SPEED_TO_100                    (1 << 24)
 157 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 158 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 159 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 160 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 161 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 162 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 163 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 164 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 165 #define FORCE_LINK_PASS                         (1 << 1)
 166 #define SERIAL_PORT_ENABLE                      (1 << 0)
 167
 168 #define DEFAULT_RX_QUEUE_SIZE           400
 169 #define DEFAULT_TX_QUEUE_SIZE           800
 170
 171
 172 /*
 173  * RX/TX descriptors.
 174  */
 175 #if defined(__BIG_ENDIAN)
 176 struct rx_desc {
 177         u16 byte_cnt;           /* Descriptor buffer byte count         */
 178         u16 buf_size;           /* Buffer size                          */
 179         u32 cmd_sts;            /* Descriptor command status            */
 180         u32 next_desc_ptr;      /* Next descriptor pointer              */
 181         u32 buf_ptr;            /* Descriptor buffer pointer            */
 182 };
 183
 184 struct tx_desc {
 185         u16 byte_cnt;           /* buffer byte count                    */
 186         u16 l4i_chk;            /* CPU provided TCP checksum            */
 187         u32 cmd_sts;            /* Command/status field                 */
 188         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 189         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 190 };
 191 #elif defined(__LITTLE_ENDIAN)
 192 struct rx_desc {
 193         u32 cmd_sts;            /* Descriptor command status            */
 194         u16 buf_size;           /* Buffer size                          */
 195         u16 byte_cnt;           /* Descriptor buffer byte count         */
 196         u32 buf_ptr;            /* Descriptor buffer pointer            */
 197         u32 next_desc_ptr;      /* Next descriptor pointer              */
 198 };
 199
 200 struct tx_desc {
 201         u32 cmd_sts;            /* Command/status field                 */
 202         u16 l4i_chk;            /* CPU provided TCP checksum            */
 203         u16 byte_cnt;           /* buffer byte count                    */
 204         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 205         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 206 };
 207 #else
 208 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 209 #endif
 210
 211 /* RX & TX descriptor command */
 212 #define BUFFER_OWNED_BY_DMA             0x80000000
 213
 214 /* RX & TX descriptor status */
 215 #define ERROR_SUMMARY                   0x00000001
 216
 217 /* RX descriptor status */
 218 #define LAYER_4_CHECKSUM_OK             0x40000000
 219 #define RX_ENABLE_INTERRUPT             0x20000000
 220 #define RX_FIRST_DESC                   0x08000000
 221 #define RX_LAST_DESC                    0x04000000
 222
 223 /* TX descriptor command */
 224 #define TX_ENABLE_INTERRUPT             0x00800000
 225 #define GEN_CRC                         0x00400000
 226 #define TX_FIRST_DESC                   0x00200000
 227 #define TX_LAST_DESC                    0x00100000
 228 #define ZERO_PADDING                    0x00080000
 229 #define GEN_IP_V4_CHECKSUM              0x00040000
 230 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 231 #define UDP_FRAME                       0x00010000
 232 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 233 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 234
 235 #define TX_IHL_SHIFT                    11
 236
 237
 238 /* global *******************************************************************/
 239 struct mv643xx_eth_shared_private {
 240         /*
 241          * Ethernet controller base address.
 242          */
 243         void __iomem *base;
 244
 245         /*
 246          * Points at the right SMI instance to use.
 247          */
 248         struct mv643xx_eth_shared_private *smi;
 249
 250         /*
 251          * Protects access to SMI_REG, which is shared between ports.
 252          */
 253         struct mutex phy_lock;
 254
 255         /*
 256          * If we have access to the error interrupt pin (which is
 257          * somewhat misnamed as it not only reflects internal errors
 258          * but also reflects SMI completion), use that to wait for
 259          * SMI access completion instead of polling the SMI busy bit.
 260          */
 261         int err_interrupt;
 262         wait_queue_head_t smi_busy_wait;
 263
 264         /*
 265          * Per-port MBUS window access register value.
 266          */
 267         u32 win_protect;
 268
 269         /*
 270          * Hardware-specific parameters.
 271          */
 272         unsigned int t_clk;
 273         int extended_rx_coal_limit;
 274         int tx_bw_control_moved;
 275 };
 276
 277
 278 /* per-port *****************************************************************/
 279 struct mib_counters {
 280         u64 good_octets_received;
 281         u32 bad_octets_received;
 282         u32 internal_mac_transmit_err;
 283         u32 good_frames_received;
 284         u32 bad_frames_received;
 285         u32 broadcast_frames_received;
 286         u32 multicast_frames_received;
 287         u32 frames_64_octets;
 288         u32 frames_65_to_127_octets;
 289         u32 frames_128_to_255_octets;
 290         u32 frames_256_to_511_octets;
 291         u32 frames_512_to_1023_octets;
 292         u32 frames_1024_to_max_octets;
 293         u64 good_octets_sent;
 294         u32 good_frames_sent;
 295         u32 excessive_collision;
 296         u32 multicast_frames_sent;
 297         u32 broadcast_frames_sent;
 298         u32 unrec_mac_control_received;
 299         u32 fc_sent;
 300         u32 good_fc_received;
 301         u32 bad_fc_received;
 302         u32 undersize_received;
 303         u32 fragments_received;
 304         u32 oversize_received;
 305         u32 jabber_received;
 306         u32 mac_receive_error;
 307         u32 bad_crc_event;
 308         u32 collision;
 309         u32 late_collision;
 310 };
 311
 312 struct rx_queue {
 313         int index;
 314
 315         int rx_ring_size;
 316
 317         int rx_desc_count;
 318         int rx_curr_desc;
 319         int rx_used_desc;
 320
 321         struct rx_desc *rx_desc_area;
 322         dma_addr_t rx_desc_dma;
 323         int rx_desc_area_size;
 324         struct sk_buff **rx_skb;
 325 };
 326
 327 struct tx_queue {
 328         int index;
 329
 330         int tx_ring_size;
 331
 332         int tx_desc_count;
 333         int tx_curr_desc;
 334         int tx_used_desc;
 335
 336         struct tx_desc *tx_desc_area;
 337         dma_addr_t tx_desc_dma;
 338         int tx_desc_area_size;
 339         struct sk_buff **tx_skb;
 340
 341         unsigned long tx_packets;
 342         unsigned long tx_bytes;
 343         unsigned long tx_dropped;
 344 };
 345
 346 struct mv643xx_eth_private {
 347         struct mv643xx_eth_shared_private *shared;
 348         int port_num;
 349
 350         struct net_device *dev;
 351
 352         int phy_addr;
 353
 354         struct mib_counters mib_counters;
 355         struct work_struct tx_timeout_task;
 356         struct mii_if_info mii;
 357
 358         struct napi_struct napi;
 359         u8 work_link;
 360         u8 work_tx;
 361         u8 work_tx_end;
 362         u8 work_rx;
 363         u8 work_rx_refill;
 364         u8 work_rx_oom;
 365
 366         /*
 367          * RX state.
 368          */
 369         int default_rx_ring_size;
 370         unsigned long rx_desc_sram_addr;
 371         int rx_desc_sram_size;
 372         int rxq_count;
 373         struct timer_list rx_oom;
 374         struct rx_queue rxq[8];
 375
 376         /*
 377          * TX state.
 378          */
 379         int default_tx_ring_size;
 380         unsigned long tx_desc_sram_addr;
 381         int tx_desc_sram_size;
 382         int txq_count;
 383         struct tx_queue txq[8];
 384 };
 385
 386
 387 /* port register accessors **************************************************/
 388 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 389 {
 390         return readl(mp->shared->base + offset);
 391 }
 392
 393 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 394 {
 395         writel(data, mp->shared->base + offset);
 396 }
 397
 398
 399 /* rxq/txq helper functions *************************************************/
 400 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 401 {
 402         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 403 }
 404
 405 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 406 {
 407         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 408 }
 409
 410 static void rxq_enable(struct rx_queue *rxq)
 411 {
 412         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 413         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
 414 }
 415
 416 static void rxq_disable(struct rx_queue *rxq)
 417 {
 418         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 419         u8 mask = 1 << rxq->index;
 420
 421         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
 422         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
 423                 udelay(10);
 424 }
 425
 426 static void txq_reset_hw_ptr(struct tx_queue *txq)
 427 {
 428         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 429         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
 430         u32 addr;
 431
 432         addr = (u32)txq->tx_desc_dma;
 433         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 434         wrl(mp, off, addr);
 435 }
 436
 437 static void txq_enable(struct tx_queue *txq)
 438 {
 439         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 440         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
 441 }
 442
 443 static void txq_disable(struct tx_queue *txq)
 444 {
 445         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 446         u8 mask = 1 << txq->index;
 447
 448         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
 449         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
 450                 udelay(10);
 451 }
 452
 453 static void txq_maybe_wake(struct tx_queue *txq)
 454 {
 455         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 456         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 457
 458         if (netif_tx_queue_stopped(nq)) {
 459                 __netif_tx_lock(nq, smp_processor_id());
 460                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 461                         netif_tx_wake_queue(nq);
 462                 __netif_tx_unlock(nq);
 463         }
 464 }
 465
 466
 467 /* rx napi ******************************************************************/
 468 static int rxq_process(struct rx_queue *rxq, int budget)
 469 {
 470         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 471         struct net_device_stats *stats = &mp->dev->stats;
 472         int rx;
 473
 474         rx = 0;
 475         while (rx < budget && rxq->rx_desc_count) {
 476                 struct rx_desc *rx_desc;
 477                 unsigned int cmd_sts;
 478                 struct sk_buff *skb;
 479
 480                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 481
 482                 cmd_sts = rx_desc->cmd_sts;
 483                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 484                         break;
 485                 rmb();
 486
 487                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 488                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 489
 490                 rxq->rx_curr_desc++;
 491                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 492                         rxq->rx_curr_desc = 0;
 493
 494                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 495                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 496                 rxq->rx_desc_count--;
 497                 rx++;
 498
 499                 mp->work_rx_refill |= 1 << rxq->index;
 500
 501                 /*
 502                  * Update statistics.
 503                  *
 504                  * Note that the descriptor byte count includes 2 dummy
 505                  * bytes automatically inserted by the hardware at the
 506                  * start of the packet (which we don't count), and a 4
 507                  * byte CRC at the end of the packet (which we do count).
 508                  */
 509                 stats->rx_packets++;
 510                 stats->rx_bytes += rx_desc->byte_cnt - 2;
 511
 512                 /*
 513                  * In case we received a packet without first / last bits
 514                  * on, or the error summary bit is set, the packet needs
 515                  * to be dropped.
 516                  */
 517                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 518                                         (RX_FIRST_DESC | RX_LAST_DESC))
 519                                 || (cmd_sts & ERROR_SUMMARY)) {
 520                         stats->rx_dropped++;
 521
 522                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 523                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
 524                                 if (net_ratelimit())
 525                                         dev_printk(KERN_ERR, &mp->dev->dev,
 526                                                    "received packet spanning "
 527                                                    "multiple descriptors\n");
 528                         }
 529
 530                         if (cmd_sts & ERROR_SUMMARY)
 531                                 stats->rx_errors++;
 532
 533                         dev_kfree_skb(skb);
 534                 } else {
 535                         /*
 536                          * The -4 is for the CRC in the trailer of the
 537                          * received packet
 538                          */
 539                         skb_put(skb, rx_desc->byte_cnt - 2 - 4);
 540
 541                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
 542                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 543                                 skb->csum = htons(
 544                                         (cmd_sts & 0x0007fff8) >> 3);
 545                         }
 546                         skb->protocol = eth_type_trans(skb, mp->dev);
 547                         netif_receive_skb(skb);
 548                 }
 549
 550                 mp->dev->last_rx = jiffies;
 551         }
 552
 553         if (rx < budget)
 554                 mp->work_rx &= ~(1 << rxq->index);
 555
 556         return rx;
 557 }
 558
 559 static int rxq_refill(struct rx_queue *rxq, int budget)
 560 {
 561         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 562         int skb_size;
 563         int refilled;
 564
 565         /*
 566          * Reserve 2+14 bytes for an ethernet header (the hardware
 567          * automatically prepends 2 bytes of dummy data to each
 568          * received packet), 16 bytes for up to four VLAN tags, and
 569          * 4 bytes for the trailing FCS -- 36 bytes total.
 570          */
 571         skb_size = rxq_to_mp(rxq)->dev->mtu + 36;
 572
 573         /*
 574          * Make sure that the skb size is a multiple of 8 bytes, as
 575          * the lower three bits of the receive descriptor's buffer
 576          * size field are ignored by the hardware.
 577          */
 578         skb_size = (skb_size + 7) & ~7;
 579
 580         refilled = 0;
 581         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 582                 struct sk_buff *skb;
 583                 int unaligned;
 584                 int rx;
 585
 586                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
 587                 if (skb == NULL) {
 588                         mp->work_rx_oom |= 1 << rxq->index;
 589                         goto oom;
 590                 }
 591
 592                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 593                 if (unaligned)
 594                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 595
 596                 refilled++;
 597                 rxq->rx_desc_count++;
 598
 599                 rx = rxq->rx_used_desc++;
 600                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 601                         rxq->rx_used_desc = 0;
 602
 603                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
 604                                                 skb_size, DMA_FROM_DEVICE);
 605                 rxq->rx_desc_area[rx].buf_size = skb_size;
 606                 rxq->rx_skb[rx] = skb;
 607                 wmb();
 608                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
 609                                                 RX_ENABLE_INTERRUPT;
 610                 wmb();
 611
 612                 /*
 613                  * The hardware automatically prepends 2 bytes of
 614                  * dummy data to each received packet, so that the
 615                  * IP header ends up 16-byte aligned.
 616                  */
 617                 skb_reserve(skb, 2);
 618         }
 619
 620         if (refilled < budget)
 621                 mp->work_rx_refill &= ~(1 << rxq->index);
 622
 623 oom:
 624         return refilled;
 625 }
 626
 627
 628 /* tx ***********************************************************************/
 629 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 630 {
 631         int frag;
 632
 633         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 634                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 635                 if (fragp->size <= 8 && fragp->page_offset & 7)
 636                         return 1;
 637         }
 638
 639         return 0;
 640 }
 641
 642 static int txq_alloc_desc_index(struct tx_queue *txq)
 643 {
 644         int tx_desc_curr;
 645
 646         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
 647
 648         tx_desc_curr = txq->tx_curr_desc++;
 649         if (txq->tx_curr_desc == txq->tx_ring_size)
 650                 txq->tx_curr_desc = 0;
 651
 652         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
 653
 654         return tx_desc_curr;
 655 }
 656
 657 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 658 {
 659         int nr_frags = skb_shinfo(skb)->nr_frags;
 660         int frag;
 661
 662         for (frag = 0; frag < nr_frags; frag++) {
 663                 skb_frag_t *this_frag;
 664                 int tx_index;
 665                 struct tx_desc *desc;
 666
 667                 this_frag = &skb_shinfo(skb)->frags[frag];
 668                 tx_index = txq_alloc_desc_index(txq);
 669                 desc = &txq->tx_desc_area[tx_index];
 670
 671                 /*
 672                  * The last fragment will generate an interrupt
 673                  * which will free the skb on TX completion.
 674                  */
 675                 if (frag == nr_frags - 1) {
 676                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 677                                         ZERO_PADDING | TX_LAST_DESC |
 678                                         TX_ENABLE_INTERRUPT;
 679                         txq->tx_skb[tx_index] = skb;
 680                 } else {
 681                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 682                         txq->tx_skb[tx_index] = NULL;
 683                 }
 684
 685                 desc->l4i_chk = 0;
 686                 desc->byte_cnt = this_frag->size;
 687                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 688                                                 this_frag->page_offset,
 689                                                 this_frag->size,
 690                                                 DMA_TO_DEVICE);
 691         }
 692 }
 693
 694 static inline __be16 sum16_as_be(__sum16 sum)
 695 {
 696         return (__force __be16)sum;
 697 }
 698
 699 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 700 {
 701         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 702         int nr_frags = skb_shinfo(skb)->nr_frags;
 703         int tx_index;
 704         struct tx_desc *desc;
 705         u32 cmd_sts;
 706         int length;
 707
 708         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 709
 710         tx_index = txq_alloc_desc_index(txq);
 711         desc = &txq->tx_desc_area[tx_index];
 712
 713         if (nr_frags) {
 714                 txq_submit_frag_skb(txq, skb);
 715
 716                 length = skb_headlen(skb);
 717                 txq->tx_skb[tx_index] = NULL;
 718         } else {
 719                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 720                 length = skb->len;
 721                 txq->tx_skb[tx_index] = skb;
 722         }
 723
 724         desc->byte_cnt = length;
 725         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 726
 727         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 728                 int mac_hdr_len;
 729
 730                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 731                        skb->protocol != htons(ETH_P_8021Q));
 732
 733                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 734                            GEN_IP_V4_CHECKSUM   |
 735                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 736
 737                 mac_hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 738                 switch (mac_hdr_len - ETH_HLEN) {
 739                 case 0:
 740                         break;
 741                 case 4:
 742                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 743                         break;
 744                 case 8:
 745                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 746                         break;
 747                 case 12:
 748                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 749                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 750                         break;
 751                 default:
 752                         if (net_ratelimit())
 753                                 dev_printk(KERN_ERR, &txq_to_mp(txq)->dev->dev,
 754                                    "mac header length is %d?!\n", mac_hdr_len);
 755                         break;
 756                 }
 757
 758                 switch (ip_hdr(skb)->protocol) {
 759                 case IPPROTO_UDP:
 760                         cmd_sts |= UDP_FRAME;
 761                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 762                         break;
 763                 case IPPROTO_TCP:
 764                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 765                         break;
 766                 default:
 767                         BUG();
 768                 }
 769         } else {
 770                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 771                 cmd_sts |= 5 << TX_IHL_SHIFT;
 772                 desc->l4i_chk = 0;
 773         }
 774
 775         /* ensure all other descriptors are written before first cmd_sts */
 776         wmb();
 777         desc->cmd_sts = cmd_sts;
 778
 779         /* clear TX_END status */
 780         mp->work_tx_end &= ~(1 << txq->index);
 781
 782         /* ensure all descriptors are written before poking hardware */
 783         wmb();
 784         txq_enable(txq);
 785
 786         txq->tx_desc_count += nr_frags + 1;
 787 }
 788
 789 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 790 {
 791         struct mv643xx_eth_private *mp = netdev_priv(dev);
 792         int queue;
 793         struct tx_queue *txq;
 794         struct netdev_queue *nq;
 795         int entries_left;
 796
 797         queue = skb_get_queue_mapping(skb);
 798         txq = mp->txq + queue;
 799         nq = netdev_get_tx_queue(dev, queue);
 800
 801         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 802                 txq->tx_dropped++;
 803                 dev_printk(KERN_DEBUG, &dev->dev,
 804                            "failed to linearize skb with tiny "
 805                            "unaligned fragment\n");
 806                 return NETDEV_TX_BUSY;
 807         }
 808
 809         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 810                 if (net_ratelimit())
 811                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
 812                 kfree_skb(skb);
 813                 return NETDEV_TX_OK;
 814         }
 815
 816         txq_submit_skb(txq, skb);
 817         txq->tx_bytes += skb->len;
 818         txq->tx_packets++;
 819         dev->trans_start = jiffies;
 820
 821         entries_left = txq->tx_ring_size - txq->tx_desc_count;
 822         if (entries_left < MAX_SKB_FRAGS + 1)
 823                 netif_tx_stop_queue(nq);
 824
 825         return NETDEV_TX_OK;
 826 }
 827
 828
 829 /* tx napi ******************************************************************/
 830 static void txq_kick(struct tx_queue *txq)
 831 {
 832         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 833         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 834         u32 hw_desc_ptr;
 835         u32 expected_ptr;
 836
 837         __netif_tx_lock(nq, smp_processor_id());
 838
 839         if (rdl(mp, TXQ_COMMAND(mp->port_num)) & (1 << txq->index))
 840                 goto out;
 841
 842         hw_desc_ptr = rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index));
 843         expected_ptr = (u32)txq->tx_desc_dma +
 844                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 845
 846         if (hw_desc_ptr != expected_ptr)
 847                 txq_enable(txq);
 848
 849 out:
 850         __netif_tx_unlock(nq);
 851
 852         mp->work_tx_end &= ~(1 << txq->index);
 853 }
 854
 855 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 856 {
 857         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 858         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 859         int reclaimed;
 860
 861         __netif_tx_lock(nq, smp_processor_id());
 862
 863         reclaimed = 0;
 864         while (reclaimed < budget && txq->tx_desc_count > 0) {
 865                 int tx_index;
 866                 struct tx_desc *desc;
 867                 u32 cmd_sts;
 868                 struct sk_buff *skb;
 869
 870                 tx_index = txq->tx_used_desc;
 871                 desc = &txq->tx_desc_area[tx_index];
 872                 cmd_sts = desc->cmd_sts;
 873
 874                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 875                         if (!force)
 876                                 break;
 877                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 878                 }
 879
 880                 txq->tx_used_desc = tx_index + 1;
 881                 if (txq->tx_used_desc == txq->tx_ring_size)
 882                         txq->tx_used_desc = 0;
 883
 884                 reclaimed++;
 885                 txq->tx_desc_count--;
 886
 887                 skb = txq->tx_skb[tx_index];
 888                 txq->tx_skb[tx_index] = NULL;
 889
 890                 if (cmd_sts & ERROR_SUMMARY) {
 891                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
 892                         mp->dev->stats.tx_errors++;
 893                 }
 894
 895                 if (cmd_sts & TX_FIRST_DESC) {
 896                         dma_unmap_single(NULL, desc->buf_ptr,
 897                                          desc->byte_cnt, DMA_TO_DEVICE);
 898                 } else {
 899                         dma_unmap_page(NULL, desc->buf_ptr,
 900                                        desc->byte_cnt, DMA_TO_DEVICE);
 901                 }
 902
 903                 if (skb)
 904                         dev_kfree_skb(skb);
 905         }
 906
 907         __netif_tx_unlock(nq);
 908
 909         if (reclaimed < budget)
 910                 mp->work_tx &= ~(1 << txq->index);
 911
 912         return reclaimed;
 913 }
 914
 915
 916 /* tx rate control **********************************************************/
 917 /*
 918  * Set total maximum TX rate (shared by all TX queues for this port)
 919  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 920  */
 921 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 922 {
 923         int token_rate;
 924         int mtu;
 925         int bucket_size;
 926
 927         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 928         if (token_rate > 1023)
 929                 token_rate = 1023;
 930
 931         mtu = (mp->dev->mtu + 255) >> 8;
 932         if (mtu > 63)
 933                 mtu = 63;
 934
 935         bucket_size = (burst + 255) >> 8;
 936         if (bucket_size > 65535)
 937                 bucket_size = 65535;
 938
 939         if (mp->shared->tx_bw_control_moved) {
 940                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
 941                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
 942                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
 943         } else {
 944                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
 945                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
 946                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
 947         }
 948 }
 949
 950 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 951 {
 952         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 953         int token_rate;
 954         int bucket_size;
 955
 956         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 957         if (token_rate > 1023)
 958                 token_rate = 1023;
 959
 960         bucket_size = (burst + 255) >> 8;
 961         if (bucket_size > 65535)
 962                 bucket_size = 65535;
 963
 964         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
 965         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
 966                         (bucket_size << 10) | token_rate);
 967 }
 968
 969 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 970 {
 971         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 972         int off;
 973         u32 val;
 974
 975         /*
 976          * Turn on fixed priority mode.
 977          */
 978         if (mp->shared->tx_bw_control_moved)
 979                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 980         else
 981                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 982
 983         val = rdl(mp, off);
 984         val |= 1 << txq->index;
 985         wrl(mp, off, val);
 986 }
 987
 988 static void txq_set_wrr(struct tx_queue *txq, int weight)
 989 {
 990         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 991         int off;
 992         u32 val;
 993
 994         /*
 995          * Turn off fixed priority mode.
 996          */
 997         if (mp->shared->tx_bw_control_moved)
 998                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 999         else
1000                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
1001
1002         val = rdl(mp, off);
1003         val &= ~(1 << txq->index);
1004         wrl(mp, off, val);
1005
1006         /*
1007          * Configure WRR weight for this queue.
1008          */
1009         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
1010
1011         val = rdl(mp, off);
1012         val = (val & ~0xff) | (weight & 0xff);
1013         wrl(mp, off, val);
1014 }
1015
1016
1017 /* mii management interface *************************************************/
1018 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1019 {
1020         struct mv643xx_eth_shared_private *msp = dev_id;
1021
1022         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1023                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1024                 wake_up(&msp->smi_busy_wait);
1025                 return IRQ_HANDLED;
1026         }
1027
1028         return IRQ_NONE;
1029 }
1030
1031 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1032 {
1033         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1034 }
1035
1036 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1037 {
1038         if (msp->err_interrupt == NO_IRQ) {
1039                 int i;
1040
1041                 for (i = 0; !smi_is_done(msp); i++) {
1042                         if (i == 10)
1043                                 return -ETIMEDOUT;
1044                         msleep(10);
1045                 }
1046
1047                 return 0;
1048         }
1049
1050         if (!wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1051                                 msecs_to_jiffies(100)))
1052                 return -ETIMEDOUT;
1053
1054         return 0;
1055 }
1056
1057 static int smi_reg_read(struct mv643xx_eth_private *mp,
1058                         unsigned int addr, unsigned int reg)
1059 {
1060         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1061         void __iomem *smi_reg = msp->base + SMI_REG;
1062         int ret;
1063
1064         mutex_lock(&msp->phy_lock);
1065
1066         if (smi_wait_ready(msp)) {
1067                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1068                 ret = -ETIMEDOUT;
1069                 goto out;
1070         }
1071
1072         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1073
1074         if (smi_wait_ready(msp)) {
1075                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1076                 ret = -ETIMEDOUT;
1077                 goto out;
1078         }
1079
1080         ret = readl(smi_reg);
1081         if (!(ret & SMI_READ_VALID)) {
1082                 printk("%s: SMI bus read not valid\n", mp->dev->name);
1083                 ret = -ENODEV;
1084                 goto out;
1085         }
1086
1087         ret &= 0xffff;
1088
1089 out:
1090         mutex_unlock(&msp->phy_lock);
1091
1092         return ret;
1093 }
1094
1095 static int smi_reg_write(struct mv643xx_eth_private *mp, unsigned int addr,
1096                          unsigned int reg, unsigned int value)
1097 {
1098         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1099         void __iomem *smi_reg = msp->base + SMI_REG;
1100
1101         mutex_lock(&msp->phy_lock);
1102
1103         if (smi_wait_ready(msp)) {
1104                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1105                 mutex_unlock(&msp->phy_lock);
1106                 return -ETIMEDOUT;
1107         }
1108
1109         writel(SMI_OPCODE_WRITE | (reg << 21) |
1110                 (addr << 16) | (value & 0xffff), smi_reg);
1111
1112         mutex_unlock(&msp->phy_lock);
1113
1114         return 0;
1115 }
1116
1117
1118 /* statistics ***************************************************************/
1119 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1120 {
1121         struct mv643xx_eth_private *mp = netdev_priv(dev);
1122         struct net_device_stats *stats = &dev->stats;
1123         unsigned long tx_packets = 0;
1124         unsigned long tx_bytes = 0;
1125         unsigned long tx_dropped = 0;
1126         int i;
1127
1128         for (i = 0; i < mp->txq_count; i++) {
1129                 struct tx_queue *txq = mp->txq + i;
1130
1131                 tx_packets += txq->tx_packets;
1132                 tx_bytes += txq->tx_bytes;
1133                 tx_dropped += txq->tx_dropped;
1134         }
1135
1136         stats->tx_packets = tx_packets;
1137         stats->tx_bytes = tx_bytes;
1138         stats->tx_dropped = tx_dropped;
1139
1140         return stats;
1141 }
1142
1143 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1144 {
1145         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1146 }
1147
1148 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1149 {
1150         int i;
1151
1152         for (i = 0; i < 0x80; i += 4)
1153                 mib_read(mp, i);
1154 }
1155
1156 static void mib_counters_update(struct mv643xx_eth_private *mp)
1157 {
1158         struct mib_counters *p = &mp->mib_counters;
1159
1160         p->good_octets_received += mib_read(mp, 0x00);
1161         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1162         p->bad_octets_received += mib_read(mp, 0x08);
1163         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1164         p->good_frames_received += mib_read(mp, 0x10);
1165         p->bad_frames_received += mib_read(mp, 0x14);
1166         p->broadcast_frames_received += mib_read(mp, 0x18);
1167         p->multicast_frames_received += mib_read(mp, 0x1c);
1168         p->frames_64_octets += mib_read(mp, 0x20);
1169         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1170         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1171         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1172         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1173         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1174         p->good_octets_sent += mib_read(mp, 0x38);
1175         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1176         p->good_frames_sent += mib_read(mp, 0x40);
1177         p->excessive_collision += mib_read(mp, 0x44);
1178         p->multicast_frames_sent += mib_read(mp, 0x48);
1179         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1180         p->unrec_mac_control_received += mib_read(mp, 0x50);
1181         p->fc_sent += mib_read(mp, 0x54);
1182         p->good_fc_received += mib_read(mp, 0x58);
1183         p->bad_fc_received += mib_read(mp, 0x5c);
1184         p->undersize_received += mib_read(mp, 0x60);
1185         p->fragments_received += mib_read(mp, 0x64);
1186         p->oversize_received += mib_read(mp, 0x68);
1187         p->jabber_received += mib_read(mp, 0x6c);
1188         p->mac_receive_error += mib_read(mp, 0x70);
1189         p->bad_crc_event += mib_read(mp, 0x74);
1190         p->collision += mib_read(mp, 0x78);
1191         p->late_collision += mib_read(mp, 0x7c);
1192 }
1193
1194
1195 /* ethtool ******************************************************************/
1196 struct mv643xx_eth_stats {
1197         char stat_string[ETH_GSTRING_LEN];
1198         int sizeof_stat;
1199         int netdev_off;
1200         int mp_off;
1201 };
1202
1203 #define SSTAT(m)                                                \
1204         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1205           offsetof(struct net_device, stats.m), -1 }
1206
1207 #define MIBSTAT(m)                                              \
1208         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1209           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1210
1211 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1212         SSTAT(rx_packets),
1213         SSTAT(tx_packets),
1214         SSTAT(rx_bytes),
1215         SSTAT(tx_bytes),
1216         SSTAT(rx_errors),
1217         SSTAT(tx_errors),
1218         SSTAT(rx_dropped),
1219         SSTAT(tx_dropped),
1220         MIBSTAT(good_octets_received),
1221         MIBSTAT(bad_octets_received),
1222         MIBSTAT(internal_mac_transmit_err),
1223         MIBSTAT(good_frames_received),
1224         MIBSTAT(bad_frames_received),
1225         MIBSTAT(broadcast_frames_received),
1226         MIBSTAT(multicast_frames_received),
1227         MIBSTAT(frames_64_octets),
1228         MIBSTAT(frames_65_to_127_octets),
1229         MIBSTAT(frames_128_to_255_octets),
1230         MIBSTAT(frames_256_to_511_octets),
1231         MIBSTAT(frames_512_to_1023_octets),
1232         MIBSTAT(frames_1024_to_max_octets),
1233         MIBSTAT(good_octets_sent),
1234         MIBSTAT(good_frames_sent),
1235         MIBSTAT(excessive_collision),
1236         MIBSTAT(multicast_frames_sent),
1237         MIBSTAT(broadcast_frames_sent),
1238         MIBSTAT(unrec_mac_control_received),
1239         MIBSTAT(fc_sent),
1240         MIBSTAT(good_fc_received),
1241         MIBSTAT(bad_fc_received),
1242         MIBSTAT(undersize_received),
1243         MIBSTAT(fragments_received),
1244         MIBSTAT(oversize_received),
1245         MIBSTAT(jabber_received),
1246         MIBSTAT(mac_receive_error),
1247         MIBSTAT(bad_crc_event),
1248         MIBSTAT(collision),
1249         MIBSTAT(late_collision),
1250 };
1251
1252 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1253 {
1254         struct mv643xx_eth_private *mp = netdev_priv(dev);
1255         int err;
1256
1257         err = mii_ethtool_gset(&mp->mii, cmd);
1258
1259         /*
1260          * The MAC does not support 1000baseT_Half.
1261          */
1262         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1263         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1264
1265         return err;
1266 }
1267
1268 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1269 {
1270         struct mv643xx_eth_private *mp = netdev_priv(dev);
1271         u32 port_status;
1272
1273         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1274
1275         cmd->supported = SUPPORTED_MII;
1276         cmd->advertising = ADVERTISED_MII;
1277         switch (port_status & PORT_SPEED_MASK) {
1278         case PORT_SPEED_10:
1279                 cmd->speed = SPEED_10;
1280                 break;
1281         case PORT_SPEED_100:
1282                 cmd->speed = SPEED_100;
1283                 break;
1284         case PORT_SPEED_1000:
1285                 cmd->speed = SPEED_1000;
1286                 break;
1287         default:
1288                 cmd->speed = -1;
1289                 break;
1290         }
1291         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1292         cmd->port = PORT_MII;
1293         cmd->phy_address = 0;
1294         cmd->transceiver = XCVR_INTERNAL;
1295         cmd->autoneg = AUTONEG_DISABLE;
1296         cmd->maxtxpkt = 1;
1297         cmd->maxrxpkt = 1;
1298
1299         return 0;
1300 }
1301
1302 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1303 {
1304         struct mv643xx_eth_private *mp = netdev_priv(dev);
1305
1306         /*
1307          * The MAC does not support 1000baseT_Half.
1308          */
1309         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1310
1311         return mii_ethtool_sset(&mp->mii, cmd);
1312 }
1313
1314 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1315 {
1316         return -EINVAL;
1317 }
1318
1319 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1320                                     struct ethtool_drvinfo *drvinfo)
1321 {
1322         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1323         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1324         strncpy(drvinfo->fw_version, "N/A", 32);
1325         strncpy(drvinfo->bus_info, "platform", 32);
1326         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1327 }
1328
1329 static int mv643xx_eth_nway_reset(struct net_device *dev)
1330 {
1331         struct mv643xx_eth_private *mp = netdev_priv(dev);
1332
1333         return mii_nway_restart(&mp->mii);
1334 }
1335
1336 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1337 {
1338         return -EINVAL;
1339 }
1340
1341 static u32 mv643xx_eth_get_link(struct net_device *dev)
1342 {
1343         struct mv643xx_eth_private *mp = netdev_priv(dev);
1344
1345         return mii_link_ok(&mp->mii);
1346 }
1347
1348 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1349 {
1350         return 1;
1351 }
1352
1353 static void mv643xx_eth_get_strings(struct net_device *dev,
1354                                     uint32_t stringset, uint8_t *data)
1355 {
1356         int i;
1357
1358         if (stringset == ETH_SS_STATS) {
1359                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1360                         memcpy(data + i * ETH_GSTRING_LEN,
1361                                 mv643xx_eth_stats[i].stat_string,
1362                                 ETH_GSTRING_LEN);
1363                 }
1364         }
1365 }
1366
1367 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1368                                           struct ethtool_stats *stats,
1369                                           uint64_t *data)
1370 {
1371         struct mv643xx_eth_private *mp = netdev_priv(dev);
1372         int i;
1373
1374         mv643xx_eth_get_stats(dev);
1375         mib_counters_update(mp);
1376
1377         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1378                 const struct mv643xx_eth_stats *stat;
1379                 void *p;
1380
1381                 stat = mv643xx_eth_stats + i;
1382
1383                 if (stat->netdev_off >= 0)
1384                         p = ((void *)mp->dev) + stat->netdev_off;
1385                 else
1386                         p = ((void *)mp) + stat->mp_off;
1387
1388                 data[i] = (stat->sizeof_stat == 8) ?
1389                                 *(uint64_t *)p : *(uint32_t *)p;
1390         }
1391 }
1392
1393 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1394 {
1395         if (sset == ETH_SS_STATS)
1396                 return ARRAY_SIZE(mv643xx_eth_stats);
1397
1398         return -EOPNOTSUPP;
1399 }
1400
1401 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1402         .get_settings           = mv643xx_eth_get_settings,
1403         .set_settings           = mv643xx_eth_set_settings,
1404         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1405         .nway_reset             = mv643xx_eth_nway_reset,
1406         .get_link               = mv643xx_eth_get_link,
1407         .set_sg                 = ethtool_op_set_sg,
1408         .get_strings            = mv643xx_eth_get_strings,
1409         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1410         .get_sset_count         = mv643xx_eth_get_sset_count,
1411 };
1412
1413 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1414         .get_settings           = mv643xx_eth_get_settings_phyless,
1415         .set_settings           = mv643xx_eth_set_settings_phyless,
1416         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1417         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1418         .get_link               = mv643xx_eth_get_link_phyless,
1419         .set_sg                 = ethtool_op_set_sg,
1420         .get_strings            = mv643xx_eth_get_strings,
1421         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1422         .get_sset_count         = mv643xx_eth_get_sset_count,
1423 };
1424
1425
1426 /* address handling *********************************************************/
1427 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1428 {
1429         unsigned int mac_h;
1430         unsigned int mac_l;
1431
1432         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1433         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1434
1435         addr[0] = (mac_h >> 24) & 0xff;
1436         addr[1] = (mac_h >> 16) & 0xff;
1437         addr[2] = (mac_h >> 8) & 0xff;
1438         addr[3] = mac_h & 0xff;
1439         addr[4] = (mac_l >> 8) & 0xff;
1440         addr[5] = mac_l & 0xff;
1441 }
1442
1443 static void init_mac_tables(struct mv643xx_eth_private *mp)
1444 {
1445         int i;
1446
1447         for (i = 0; i < 0x100; i += 4) {
1448                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1449                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1450         }
1451
1452         for (i = 0; i < 0x10; i += 4)
1453                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1454 }
1455
1456 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1457                                    int table, unsigned char entry)
1458 {
1459         unsigned int table_reg;
1460
1461         /* Set "accepts frame bit" at specified table entry */
1462         table_reg = rdl(mp, table + (entry & 0xfc));
1463         table_reg |= 0x01 << (8 * (entry & 3));
1464         wrl(mp, table + (entry & 0xfc), table_reg);
1465 }
1466
1467 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1468 {
1469         unsigned int mac_h;
1470         unsigned int mac_l;
1471         int table;
1472
1473         mac_l = (addr[4] << 8) | addr[5];
1474         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1475
1476         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1477         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1478
1479         table = UNICAST_TABLE(mp->port_num);
1480         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1481 }
1482
1483 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1484 {
1485         struct mv643xx_eth_private *mp = netdev_priv(dev);
1486
1487         /* +2 is for the offset of the HW addr type */
1488         memcpy(dev->dev_addr, addr + 2, 6);
1489
1490         init_mac_tables(mp);
1491         uc_addr_set(mp, dev->dev_addr);
1492
1493         return 0;
1494 }
1495
1496 static int addr_crc(unsigned char *addr)
1497 {
1498         int crc = 0;
1499         int i;
1500
1501         for (i = 0; i < 6; i++) {
1502                 int j;
1503
1504                 crc = (crc ^ addr[i]) << 8;
1505                 for (j = 7; j >= 0; j--) {
1506                         if (crc & (0x100 << j))
1507                                 crc ^= 0x107 << j;
1508                 }
1509         }
1510
1511         return crc;
1512 }
1513
1514 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1515 {
1516         struct mv643xx_eth_private *mp = netdev_priv(dev);
1517         u32 port_config;
1518         struct dev_addr_list *addr;
1519         int i;
1520
1521         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1522         if (dev->flags & IFF_PROMISC)
1523                 port_config |= UNICAST_PROMISCUOUS_MODE;
1524         else
1525                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1526         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1527
1528         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1529                 int port_num = mp->port_num;
1530                 u32 accept = 0x01010101;
1531
1532                 for (i = 0; i < 0x100; i += 4) {
1533                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1534                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1535                 }
1536                 return;
1537         }
1538
1539         for (i = 0; i < 0x100; i += 4) {
1540                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1541                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1542         }
1543
1544         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1545                 u8 *a = addr->da_addr;
1546                 int table;
1547
1548                 if (addr->da_addrlen != 6)
1549                         continue;
1550
1551                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1552                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1553                         set_filter_table_entry(mp, table, a[5]);
1554                 } else {
1555                         int crc = addr_crc(a);
1556
1557                         table = OTHER_MCAST_TABLE(mp->port_num);
1558                         set_filter_table_entry(mp, table, crc);
1559                 }
1560         }
1561 }
1562
1563
1564 /* rx/tx queue initialisation ***********************************************/
1565 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1566 {
1567         struct rx_queue *rxq = mp->rxq + index;
1568         struct rx_desc *rx_desc;
1569         int size;
1570         int i;
1571
1572         rxq->index = index;
1573
1574         rxq->rx_ring_size = mp->default_rx_ring_size;
1575
1576         rxq->rx_desc_count = 0;
1577         rxq->rx_curr_desc = 0;
1578         rxq->rx_used_desc = 0;
1579
1580         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1581
1582         if (index == 0 && size <= mp->rx_desc_sram_size) {
1583                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1584                                                 mp->rx_desc_sram_size);
1585                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1586         } else {
1587                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1588                                                         &rxq->rx_desc_dma,
1589                                                         GFP_KERNEL);
1590         }
1591
1592         if (rxq->rx_desc_area == NULL) {
1593                 dev_printk(KERN_ERR, &mp->dev->dev,
1594                            "can't allocate rx ring (%d bytes)\n", size);
1595                 goto out;
1596         }
1597         memset(rxq->rx_desc_area, 0, size);
1598
1599         rxq->rx_desc_area_size = size;
1600         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1601                                                                 GFP_KERNEL);
1602         if (rxq->rx_skb == NULL) {
1603                 dev_printk(KERN_ERR, &mp->dev->dev,
1604                            "can't allocate rx skb ring\n");
1605                 goto out_free;
1606         }
1607
1608         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1609         for (i = 0; i < rxq->rx_ring_size; i++) {
1610                 int nexti;
1611
1612                 nexti = i + 1;
1613                 if (nexti == rxq->rx_ring_size)
1614                         nexti = 0;
1615
1616                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1617                                         nexti * sizeof(struct rx_desc);
1618         }
1619
1620         return 0;
1621
1622
1623 out_free:
1624         if (index == 0 && size <= mp->rx_desc_sram_size)
1625                 iounmap(rxq->rx_desc_area);
1626         else
1627                 dma_free_coherent(NULL, size,
1628                                   rxq->rx_desc_area,
1629                                   rxq->rx_desc_dma);
1630
1631 out:
1632         return -ENOMEM;
1633 }
1634
1635 static void rxq_deinit(struct rx_queue *rxq)
1636 {
1637         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1638         int i;
1639
1640         rxq_disable(rxq);
1641
1642         for (i = 0; i < rxq->rx_ring_size; i++) {
1643                 if (rxq->rx_skb[i]) {
1644                         dev_kfree_skb(rxq->rx_skb[i]);
1645                         rxq->rx_desc_count--;
1646                 }
1647         }
1648
1649         if (rxq->rx_desc_count) {
1650                 dev_printk(KERN_ERR, &mp->dev->dev,
1651                            "error freeing rx ring -- %d skbs stuck\n",
1652                            rxq->rx_desc_count);
1653         }
1654
1655         if (rxq->index == 0 &&
1656             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1657                 iounmap(rxq->rx_desc_area);
1658         else
1659                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1660                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1661
1662         kfree(rxq->rx_skb);
1663 }
1664
1665 static int txq_init(struct mv643xx_eth_private *mp, int index)
1666 {
1667         struct tx_queue *txq = mp->txq + index;
1668         struct tx_desc *tx_desc;
1669         int size;
1670         int i;
1671
1672         txq->index = index;
1673
1674         txq->tx_ring_size = mp->default_tx_ring_size;
1675
1676         txq->tx_desc_count = 0;
1677         txq->tx_curr_desc = 0;
1678         txq->tx_used_desc = 0;
1679
1680         size = txq->tx_ring_size * sizeof(struct tx_desc);
1681
1682         if (index == 0 && size <= mp->tx_desc_sram_size) {
1683                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1684                                                 mp->tx_desc_sram_size);
1685                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1686         } else {
1687                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1688                                                         &txq->tx_desc_dma,
1689                                                         GFP_KERNEL);
1690         }
1691
1692         if (txq->tx_desc_area == NULL) {
1693                 dev_printk(KERN_ERR, &mp->dev->dev,
1694                            "can't allocate tx ring (%d bytes)\n", size);
1695                 goto out;
1696         }
1697         memset(txq->tx_desc_area, 0, size);
1698
1699         txq->tx_desc_area_size = size;
1700         txq->tx_skb = kmalloc(txq->tx_ring_size * sizeof(*txq->tx_skb),
1701                                                                 GFP_KERNEL);
1702         if (txq->tx_skb == NULL) {
1703                 dev_printk(KERN_ERR, &mp->dev->dev,
1704                            "can't allocate tx skb ring\n");
1705                 goto out_free;
1706         }
1707
1708         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1709         for (i = 0; i < txq->tx_ring_size; i++) {
1710                 struct tx_desc *txd = tx_desc + i;
1711                 int nexti;
1712
1713                 nexti = i + 1;
1714                 if (nexti == txq->tx_ring_size)
1715                         nexti = 0;
1716
1717                 txd->cmd_sts = 0;
1718                 txd->next_desc_ptr = txq->tx_desc_dma +
1719                                         nexti * sizeof(struct tx_desc);
1720         }
1721
1722         return 0;
1723
1724 out_free:
1725         if (index == 0 && size <= mp->tx_desc_sram_size)
1726                 iounmap(txq->tx_desc_area);
1727         else
1728                 dma_free_coherent(NULL, size,
1729                                   txq->tx_desc_area,
1730                                   txq->tx_desc_dma);
1731
1732 out:
1733         return -ENOMEM;
1734 }
1735
1736 static void txq_deinit(struct tx_queue *txq)
1737 {
1738         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1739
1740         txq_disable(txq);
1741         txq_reclaim(txq, txq->tx_ring_size, 1);
1742
1743         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1744
1745         if (txq->index == 0 &&
1746             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1747                 iounmap(txq->tx_desc_area);
1748         else
1749                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1750                                   txq->tx_desc_area, txq->tx_desc_dma);
1751
1752         kfree(txq->tx_skb);
1753 }
1754
1755
1756 /* netdev ops and related ***************************************************/
1757 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1758 {
1759         u32 int_cause;
1760         u32 int_cause_ext;
1761
1762         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1763                         (INT_TX_END | INT_RX | INT_EXT);
1764         if (int_cause == 0)
1765                 return 0;
1766
1767         int_cause_ext = 0;
1768         if (int_cause & INT_EXT)
1769                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num));
1770
1771         int_cause &= INT_TX_END | INT_RX;
1772         if (int_cause) {
1773                 wrl(mp, INT_CAUSE(mp->port_num), ~int_cause);
1774                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1775                                 ~(rdl(mp, TXQ_COMMAND(mp->port_num)) & 0xff);
1776                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1777         }
1778
1779         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1780         if (int_cause_ext) {
1781                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1782                 if (int_cause_ext & INT_EXT_LINK_PHY)
1783                         mp->work_link = 1;
1784                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1785         }
1786
1787         return 1;
1788 }
1789
1790 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1791 {
1792         struct net_device *dev = (struct net_device *)dev_id;
1793         struct mv643xx_eth_private *mp = netdev_priv(dev);
1794
1795         if (unlikely(!mv643xx_eth_collect_events(mp)))
1796                 return IRQ_NONE;
1797
1798         wrl(mp, INT_MASK(mp->port_num), 0);
1799         napi_schedule(&mp->napi);
1800
1801         return IRQ_HANDLED;
1802 }
1803
1804 static void handle_link_event(struct mv643xx_eth_private *mp)
1805 {
1806         struct net_device *dev = mp->dev;
1807         u32 port_status;
1808         int speed;
1809         int duplex;
1810         int fc;
1811
1812         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1813         if (!(port_status & LINK_UP)) {
1814                 if (netif_carrier_ok(dev)) {
1815                         int i;
1816
1817                         printk(KERN_INFO "%s: link down\n", dev->name);
1818
1819                         netif_carrier_off(dev);
1820
1821                         for (i = 0; i < mp->txq_count; i++) {
1822                                 struct tx_queue *txq = mp->txq + i;
1823
1824                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1825                                 txq_reset_hw_ptr(txq);
1826                         }
1827                 }
1828                 return;
1829         }
1830
1831         switch (port_status & PORT_SPEED_MASK) {
1832         case PORT_SPEED_10:
1833                 speed = 10;
1834                 break;
1835         case PORT_SPEED_100:
1836                 speed = 100;
1837                 break;
1838         case PORT_SPEED_1000:
1839                 speed = 1000;
1840                 break;
1841         default:
1842                 speed = -1;
1843                 break;
1844         }
1845         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1846         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1847
1848         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1849                          "flow control %sabled\n", dev->name,
1850                          speed, duplex ? "full" : "half",
1851                          fc ? "en" : "dis");
1852
1853         if (!netif_carrier_ok(dev))
1854                 netif_carrier_on(dev);
1855 }
1856
1857 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
1858 {
1859         struct mv643xx_eth_private *mp;
1860         int work_done;
1861
1862         mp = container_of(napi, struct mv643xx_eth_private, napi);
1863
1864         mp->work_rx_refill |= mp->work_rx_oom;
1865         mp->work_rx_oom = 0;
1866
1867         work_done = 0;
1868         while (work_done < budget) {
1869                 u8 queue_mask;
1870                 int queue;
1871                 int work_tbd;
1872
1873                 if (mp->work_link) {
1874                         mp->work_link = 0;
1875                         handle_link_event(mp);
1876                         continue;
1877                 }
1878
1879                 queue_mask = mp->work_tx | mp->work_tx_end |
1880                                 mp->work_rx | mp->work_rx_refill;
1881                 if (!queue_mask) {
1882                         if (mv643xx_eth_collect_events(mp))
1883                                 continue;
1884                         break;
1885                 }
1886
1887                 queue = fls(queue_mask) - 1;
1888                 queue_mask = 1 << queue;
1889
1890                 work_tbd = budget - work_done;
1891                 if (work_tbd > 16)
1892                         work_tbd = 16;
1893
1894                 if (mp->work_tx_end & queue_mask) {
1895                         txq_kick(mp->txq + queue);
1896                 } else if (mp->work_tx & queue_mask) {
1897                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
1898                         txq_maybe_wake(mp->txq + queue);
1899                 } else if (mp->work_rx & queue_mask) {
1900                         work_done += rxq_process(mp->rxq + queue, work_tbd);
1901                 } else if (mp->work_rx_refill & queue_mask) {
1902                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
1903                 } else {
1904                         BUG();
1905                 }
1906         }
1907
1908         if (work_done < budget) {
1909                 if (mp->work_rx_oom)
1910                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
1911                 napi_complete(napi);
1912                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
1913         }
1914
1915         return work_done;
1916 }
1917
1918 static inline void oom_timer_wrapper(unsigned long data)
1919 {
1920         struct mv643xx_eth_private *mp = (void *)data;
1921
1922         napi_schedule(&mp->napi);
1923 }
1924
1925 static void phy_reset(struct mv643xx_eth_private *mp)
1926 {
1927         int data;
1928
1929         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1930         if (data < 0)
1931                 return;
1932
1933         data |= BMCR_RESET;
1934         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data) < 0)
1935                 return;
1936
1937         do {
1938                 data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1939         } while (data >= 0 && data & BMCR_RESET);
1940 }
1941
1942 static void port_start(struct mv643xx_eth_private *mp)
1943 {
1944         u32 pscr;
1945         int i;
1946
1947         /*
1948          * Perform PHY reset, if there is a PHY.
1949          */
1950         if (mp->phy_addr != -1) {
1951                 struct ethtool_cmd cmd;
1952
1953                 mv643xx_eth_get_settings(mp->dev, &cmd);
1954                 phy_reset(mp);
1955                 mv643xx_eth_set_settings(mp->dev, &cmd);
1956         }
1957
1958         /*
1959          * Configure basic link parameters.
1960          */
1961         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1962
1963         pscr |= SERIAL_PORT_ENABLE;
1964         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1965
1966         pscr |= DO_NOT_FORCE_LINK_FAIL;
1967         if (mp->phy_addr == -1)
1968                 pscr |= FORCE_LINK_PASS;
1969         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1970
1971         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1972
1973         /*
1974          * Configure TX path and queues.
1975          */
1976         tx_set_rate(mp, 1000000000, 16777216);
1977         for (i = 0; i < mp->txq_count; i++) {
1978                 struct tx_queue *txq = mp->txq + i;
1979
1980                 txq_reset_hw_ptr(txq);
1981                 txq_set_rate(txq, 1000000000, 16777216);
1982                 txq_set_fixed_prio_mode(txq);
1983         }
1984
1985         /*
1986          * Add configured unicast address to address filter table.
1987          */
1988         uc_addr_set(mp, mp->dev->dev_addr);
1989
1990         /*
1991          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1992          * frames to RX queue #0.
1993          */
1994         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1995
1996         /*
1997          * Treat BPDUs as normal multicasts, and disable partition mode.
1998          */
1999         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
2000
2001         /*
2002          * Enable the receive queues.
2003          */
2004         for (i = 0; i < mp->rxq_count; i++) {
2005                 struct rx_queue *rxq = mp->rxq + i;
2006                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
2007                 u32 addr;
2008
2009                 addr = (u32)rxq->rx_desc_dma;
2010                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2011                 wrl(mp, off, addr);
2012
2013                 rxq_enable(rxq);
2014         }
2015 }
2016
2017 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2018 {
2019         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2020         u32 val;
2021
2022         val = rdl(mp, SDMA_CONFIG(mp->port_num));
2023         if (mp->shared->extended_rx_coal_limit) {
2024                 if (coal > 0xffff)
2025                         coal = 0xffff;
2026                 val &= ~0x023fff80;
2027                 val |= (coal & 0x8000) << 10;
2028                 val |= (coal & 0x7fff) << 7;
2029         } else {
2030                 if (coal > 0x3fff)
2031                         coal = 0x3fff;
2032                 val &= ~0x003fff00;
2033                 val |= (coal & 0x3fff) << 8;
2034         }
2035         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2036 }
2037
2038 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2039 {
2040         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2041
2042         if (coal > 0x3fff)
2043                 coal = 0x3fff;
2044         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2045 }
2046
2047 static int mv643xx_eth_open(struct net_device *dev)
2048 {
2049         struct mv643xx_eth_private *mp = netdev_priv(dev);
2050         int err;
2051         int i;
2052
2053         wrl(mp, INT_CAUSE(mp->port_num), 0);
2054         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2055         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2056
2057         err = request_irq(dev->irq, mv643xx_eth_irq,
2058                           IRQF_SHARED, dev->name, dev);
2059         if (err) {
2060                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2061                 return -EAGAIN;
2062         }
2063
2064         init_mac_tables(mp);
2065
2066         napi_enable(&mp->napi);
2067
2068         for (i = 0; i < mp->rxq_count; i++) {
2069                 err = rxq_init(mp, i);
2070                 if (err) {
2071                         while (--i >= 0)
2072                                 rxq_deinit(mp->rxq + i);
2073                         goto out;
2074                 }
2075
2076                 rxq_refill(mp->rxq + i, INT_MAX);
2077         }
2078
2079         if (mp->work_rx_oom) {
2080                 mp->rx_oom.expires = jiffies + (HZ / 10);
2081                 add_timer(&mp->rx_oom);
2082         }
2083
2084         for (i = 0; i < mp->txq_count; i++) {
2085                 err = txq_init(mp, i);
2086                 if (err) {
2087                         while (--i >= 0)
2088                                 txq_deinit(mp->txq + i);
2089                         goto out_free;
2090                 }
2091         }
2092
2093         netif_carrier_off(dev);
2094
2095         port_start(mp);
2096
2097         set_rx_coal(mp, 0);
2098         set_tx_coal(mp, 0);
2099
2100         wrl(mp, INT_MASK_EXT(mp->port_num), INT_EXT_LINK_PHY | INT_EXT_TX);
2101         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2102
2103         return 0;
2104
2105
2106 out_free:
2107         for (i = 0; i < mp->rxq_count; i++)
2108                 rxq_deinit(mp->rxq + i);
2109 out:
2110         free_irq(dev->irq, dev);
2111
2112         return err;
2113 }
2114
2115 static void port_reset(struct mv643xx_eth_private *mp)
2116 {
2117         unsigned int data;
2118         int i;
2119
2120         for (i = 0; i < mp->rxq_count; i++)
2121                 rxq_disable(mp->rxq + i);
2122         for (i = 0; i < mp->txq_count; i++)
2123                 txq_disable(mp->txq + i);
2124
2125         while (1) {
2126                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2127
2128                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2129                         break;
2130                 udelay(10);
2131         }
2132
2133         /* Reset the Enable bit in the Configuration Register */
2134         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2135         data &= ~(SERIAL_PORT_ENABLE            |
2136                   DO_NOT_FORCE_LINK_FAIL        |
2137                   FORCE_LINK_PASS);
2138         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2139 }
2140
2141 static int mv643xx_eth_stop(struct net_device *dev)
2142 {
2143         struct mv643xx_eth_private *mp = netdev_priv(dev);
2144         int i;
2145
2146         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2147         rdl(mp, INT_MASK(mp->port_num));
2148
2149         napi_disable(&mp->napi);
2150
2151         del_timer_sync(&mp->rx_oom);
2152
2153         netif_carrier_off(dev);
2154
2155         free_irq(dev->irq, dev);
2156
2157         port_reset(mp);
2158         mv643xx_eth_get_stats(dev);
2159         mib_counters_update(mp);
2160
2161         for (i = 0; i < mp->rxq_count; i++)
2162                 rxq_deinit(mp->rxq + i);
2163         for (i = 0; i < mp->txq_count; i++)
2164                 txq_deinit(mp->txq + i);
2165
2166         return 0;
2167 }
2168
2169 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2170 {
2171         struct mv643xx_eth_private *mp = netdev_priv(dev);
2172
2173         if (mp->phy_addr != -1)
2174                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2175
2176         return -EOPNOTSUPP;
2177 }
2178
2179 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2180 {
2181         struct mv643xx_eth_private *mp = netdev_priv(dev);
2182
2183         if (new_mtu < 64 || new_mtu > 9500)
2184                 return -EINVAL;
2185
2186         dev->mtu = new_mtu;
2187         tx_set_rate(mp, 1000000000, 16777216);
2188
2189         if (!netif_running(dev))
2190                 return 0;
2191
2192         /*
2193          * Stop and then re-open the interface. This will allocate RX
2194          * skbs of the new MTU.
2195          * There is a possible danger that the open will not succeed,
2196          * due to memory being full.
2197          */
2198         mv643xx_eth_stop(dev);
2199         if (mv643xx_eth_open(dev)) {
2200                 dev_printk(KERN_ERR, &dev->dev,
2201                            "fatal error on re-opening device after "
2202                            "MTU change\n");
2203         }
2204
2205         return 0;
2206 }
2207
2208 static void tx_timeout_task(struct work_struct *ugly)
2209 {
2210         struct mv643xx_eth_private *mp;
2211
2212         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2213         if (netif_running(mp->dev)) {
2214                 netif_tx_stop_all_queues(mp->dev);
2215                 port_reset(mp);
2216                 port_start(mp);
2217                 netif_tx_wake_all_queues(mp->dev);
2218         }
2219 }
2220
2221 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2222 {
2223         struct mv643xx_eth_private *mp = netdev_priv(dev);
2224
2225         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2226
2227         schedule_work(&mp->tx_timeout_task);
2228 }
2229
2230 #ifdef CONFIG_NET_POLL_CONTROLLER
2231 static void mv643xx_eth_netpoll(struct net_device *dev)
2232 {
2233         struct mv643xx_eth_private *mp = netdev_priv(dev);
2234
2235         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2236         rdl(mp, INT_MASK(mp->port_num));
2237
2238         mv643xx_eth_irq(dev->irq, dev);
2239
2240         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2241 }
2242 #endif
2243
2244 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2245 {
2246         struct mv643xx_eth_private *mp = netdev_priv(dev);
2247         return smi_reg_read(mp, addr, reg);
2248 }
2249
2250 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2251 {
2252         struct mv643xx_eth_private *mp = netdev_priv(dev);
2253         smi_reg_write(mp, addr, reg, val);
2254 }
2255
2256
2257 /* platform glue ************************************************************/
2258 static void
2259 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2260                               struct mbus_dram_target_info *dram)
2261 {
2262         void __iomem *base = msp->base;
2263         u32 win_enable;
2264         u32 win_protect;
2265         int i;
2266
2267         for (i = 0; i < 6; i++) {
2268                 writel(0, base + WINDOW_BASE(i));
2269                 writel(0, base + WINDOW_SIZE(i));
2270                 if (i < 4)
2271                         writel(0, base + WINDOW_REMAP_HIGH(i));
2272         }
2273
2274         win_enable = 0x3f;
2275         win_protect = 0;
2276
2277         for (i = 0; i < dram->num_cs; i++) {
2278                 struct mbus_dram_window *cs = dram->cs + i;
2279
2280                 writel((cs->base & 0xffff0000) |
2281                         (cs->mbus_attr << 8) |
2282                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2283                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2284
2285                 win_enable &= ~(1 << i);
2286                 win_protect |= 3 << (2 * i);
2287         }
2288
2289         writel(win_enable, base + WINDOW_BAR_ENABLE);
2290         msp->win_protect = win_protect;
2291 }
2292
2293 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2294 {
2295         /*
2296          * Check whether we have a 14-bit coal limit field in bits
2297          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2298          * SDMA config register.
2299          */
2300         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2301         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2302                 msp->extended_rx_coal_limit = 1;
2303         else
2304                 msp->extended_rx_coal_limit = 0;
2305
2306         /*
2307          * Check whether the TX rate control registers are in the
2308          * old or the new place.
2309          */
2310         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2311         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1)
2312                 msp->tx_bw_control_moved = 1;
2313         else
2314                 msp->tx_bw_control_moved = 0;
2315 }
2316
2317 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2318 {
2319         static int mv643xx_eth_version_printed = 0;
2320         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2321         struct mv643xx_eth_shared_private *msp;
2322         struct resource *res;
2323         int ret;
2324
2325         if (!mv643xx_eth_version_printed++)
2326                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2327                         "driver version %s\n", mv643xx_eth_driver_version);
2328
2329         ret = -EINVAL;
2330         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2331         if (res == NULL)
2332                 goto out;
2333
2334         ret = -ENOMEM;
2335         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2336         if (msp == NULL)
2337                 goto out;
2338         memset(msp, 0, sizeof(*msp));
2339
2340         msp->base = ioremap(res->start, res->end - res->start + 1);
2341         if (msp->base == NULL)
2342                 goto out_free;
2343
2344         msp->smi = msp;
2345         if (pd != NULL && pd->shared_smi != NULL)
2346                 msp->smi = platform_get_drvdata(pd->shared_smi);
2347
2348         mutex_init(&msp->phy_lock);
2349
2350         msp->err_interrupt = NO_IRQ;
2351         init_waitqueue_head(&msp->smi_busy_wait);
2352
2353         /*
2354          * Check whether the error interrupt is hooked up.
2355          */
2356         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2357         if (res != NULL) {
2358                 int err;
2359
2360                 err = request_irq(res->start, mv643xx_eth_err_irq,
2361                                   IRQF_SHARED, "mv643xx_eth", msp);
2362                 if (!err) {
2363                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2364                         msp->err_interrupt = res->start;
2365                 }
2366         }
2367
2368         /*
2369          * (Re-)program MBUS remapping windows if we are asked to.
2370          */
2371         if (pd != NULL && pd->dram != NULL)
2372                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2373
2374         /*
2375          * Detect hardware parameters.
2376          */
2377         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2378         infer_hw_params(msp);
2379
2380         platform_set_drvdata(pdev, msp);
2381
2382         return 0;
2383
2384 out_free:
2385         kfree(msp);
2386 out:
2387         return ret;
2388 }
2389
2390 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2391 {
2392         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2393
2394         if (msp->err_interrupt != NO_IRQ)
2395                 free_irq(msp->err_interrupt, msp);
2396         iounmap(msp->base);
2397         kfree(msp);
2398
2399         return 0;
2400 }
2401
2402 static struct platform_driver mv643xx_eth_shared_driver = {
2403         .probe          = mv643xx_eth_shared_probe,
2404         .remove         = mv643xx_eth_shared_remove,
2405         .driver = {
2406                 .name   = MV643XX_ETH_SHARED_NAME,
2407                 .owner  = THIS_MODULE,
2408         },
2409 };
2410
2411 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2412 {
2413         int addr_shift = 5 * mp->port_num;
2414         u32 data;
2415
2416         data = rdl(mp, PHY_ADDR);
2417         data &= ~(0x1f << addr_shift);
2418         data |= (phy_addr & 0x1f) << addr_shift;
2419         wrl(mp, PHY_ADDR, data);
2420 }
2421
2422 static int phy_addr_get(struct mv643xx_eth_private *mp)
2423 {
2424         unsigned int data;
2425
2426         data = rdl(mp, PHY_ADDR);
2427
2428         return (data >> (5 * mp->port_num)) & 0x1f;
2429 }
2430
2431 static void set_params(struct mv643xx_eth_private *mp,
2432                        struct mv643xx_eth_platform_data *pd)
2433 {
2434         struct net_device *dev = mp->dev;
2435
2436         if (is_valid_ether_addr(pd->mac_addr))
2437                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2438         else
2439                 uc_addr_get(mp, dev->dev_addr);
2440
2441         if (pd->phy_addr == MV643XX_ETH_PHY_NONE) {
2442                 mp->phy_addr = -1;
2443         } else {
2444                 if (pd->phy_addr != MV643XX_ETH_PHY_ADDR_DEFAULT) {
2445                         mp->phy_addr = pd->phy_addr & 0x3f;
2446                         phy_addr_set(mp, mp->phy_addr);
2447                 } else {
2448                         mp->phy_addr = phy_addr_get(mp);
2449                 }
2450         }
2451
2452         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2453         if (pd->rx_queue_size)
2454                 mp->default_rx_ring_size = pd->rx_queue_size;
2455         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2456         mp->rx_desc_sram_size = pd->rx_sram_size;
2457
2458         mp->rxq_count = pd->rx_queue_count ? : 1;
2459
2460         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2461         if (pd->tx_queue_size)
2462                 mp->default_tx_ring_size = pd->tx_queue_size;
2463         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2464         mp->tx_desc_sram_size = pd->tx_sram_size;
2465
2466         mp->txq_count = pd->tx_queue_count ? : 1;
2467 }
2468
2469 static int phy_detect(struct mv643xx_eth_private *mp)
2470 {
2471         int data;
2472         int data2;
2473
2474         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2475         if (data < 0)
2476                 return -ENODEV;
2477
2478         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE) < 0)
2479                 return -ENODEV;
2480
2481         data2 = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2482         if (data2 < 0)
2483                 return -ENODEV;
2484
2485         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2486                 return -ENODEV;
2487
2488         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2489
2490         return 0;
2491 }
2492
2493 static int phy_init(struct mv643xx_eth_private *mp,
2494                     struct mv643xx_eth_platform_data *pd)
2495 {
2496         struct ethtool_cmd cmd;
2497         int err;
2498
2499         err = phy_detect(mp);
2500         if (err) {
2501                 dev_printk(KERN_INFO, &mp->dev->dev,
2502                            "no PHY detected at addr %d\n", mp->phy_addr);
2503                 return err;
2504         }
2505         phy_reset(mp);
2506
2507         mp->mii.phy_id = mp->phy_addr;
2508         mp->mii.phy_id_mask = 0x3f;
2509         mp->mii.reg_num_mask = 0x1f;
2510         mp->mii.dev = mp->dev;
2511         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2512         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2513
2514         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2515
2516         memset(&cmd, 0, sizeof(cmd));
2517
2518         cmd.port = PORT_MII;
2519         cmd.transceiver = XCVR_INTERNAL;
2520         cmd.phy_address = mp->phy_addr;
2521         if (pd->speed == 0) {
2522                 cmd.autoneg = AUTONEG_ENABLE;
2523                 cmd.speed = SPEED_100;
2524                 cmd.advertising = ADVERTISED_10baseT_Half  |
2525                                   ADVERTISED_10baseT_Full  |
2526                                   ADVERTISED_100baseT_Half |
2527                                   ADVERTISED_100baseT_Full;
2528                 if (mp->mii.supports_gmii)
2529                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2530         } else {
2531                 cmd.autoneg = AUTONEG_DISABLE;
2532                 cmd.speed = pd->speed;
2533                 cmd.duplex = pd->duplex;
2534         }
2535
2536         mv643xx_eth_set_settings(mp->dev, &cmd);
2537
2538         return 0;
2539 }
2540
2541 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2542 {
2543         u32 pscr;
2544
2545         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2546         if (pscr & SERIAL_PORT_ENABLE) {
2547                 pscr &= ~SERIAL_PORT_ENABLE;
2548                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2549         }
2550
2551         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2552         if (mp->phy_addr == -1) {
2553                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2554                 if (speed == SPEED_1000)
2555                         pscr |= SET_GMII_SPEED_TO_1000;
2556                 else if (speed == SPEED_100)
2557                         pscr |= SET_MII_SPEED_TO_100;
2558
2559                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2560
2561                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2562                 if (duplex == DUPLEX_FULL)
2563                         pscr |= SET_FULL_DUPLEX_MODE;
2564         }
2565
2566         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2567 }
2568
2569 static int mv643xx_eth_probe(struct platform_device *pdev)
2570 {
2571         struct mv643xx_eth_platform_data *pd;
2572         struct mv643xx_eth_private *mp;
2573         struct net_device *dev;
2574         struct resource *res;
2575         DECLARE_MAC_BUF(mac);
2576         int err;
2577
2578         pd = pdev->dev.platform_data;
2579         if (pd == NULL) {
2580                 dev_printk(KERN_ERR, &pdev->dev,
2581                            "no mv643xx_eth_platform_data\n");
2582                 return -ENODEV;
2583         }
2584
2585         if (pd->shared == NULL) {
2586                 dev_printk(KERN_ERR, &pdev->dev,
2587                            "no mv643xx_eth_platform_data->shared\n");
2588                 return -ENODEV;
2589         }
2590
2591         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2592         if (!dev)
2593                 return -ENOMEM;
2594
2595         mp = netdev_priv(dev);
2596         platform_set_drvdata(pdev, mp);
2597
2598         mp->shared = platform_get_drvdata(pd->shared);
2599         mp->port_num = pd->port_number;
2600
2601         mp->dev = dev;
2602
2603         set_params(mp, pd);
2604         dev->real_num_tx_queues = mp->txq_count;
2605
2606         mib_counters_clear(mp);
2607         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2608
2609         if (mp->phy_addr != -1) {
2610                 err = phy_init(mp, pd);
2611                 if (err)
2612                         goto out;
2613
2614                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2615         } else {
2616                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2617         }
2618         init_pscr(mp, pd->speed, pd->duplex);
2619
2620         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2621
2622         init_timer(&mp->rx_oom);
2623         mp->rx_oom.data = (unsigned long)mp;
2624         mp->rx_oom.function = oom_timer_wrapper;
2625
2626
2627         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2628         BUG_ON(!res);
2629         dev->irq = res->start;
2630
2631         dev->get_stats = mv643xx_eth_get_stats;
2632         dev->hard_start_xmit = mv643xx_eth_xmit;
2633         dev->open = mv643xx_eth_open;
2634         dev->stop = mv643xx_eth_stop;
2635         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2636         dev->set_mac_address = mv643xx_eth_set_mac_address;
2637         dev->do_ioctl = mv643xx_eth_ioctl;
2638         dev->change_mtu = mv643xx_eth_change_mtu;
2639         dev->tx_timeout = mv643xx_eth_tx_timeout;
2640 #ifdef CONFIG_NET_POLL_CONTROLLER
2641         dev->poll_controller = mv643xx_eth_netpoll;
2642 #endif
2643         dev->watchdog_timeo = 2 * HZ;
2644         dev->base_addr = 0;
2645
2646         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2647         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2648
2649         SET_NETDEV_DEV(dev, &pdev->dev);
2650
2651         if (mp->shared->win_protect)
2652                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2653
2654         err = register_netdev(dev);
2655         if (err)
2656                 goto out;
2657
2658         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2659                    mp->port_num, print_mac(mac, dev->dev_addr));
2660
2661         if (mp->tx_desc_sram_size > 0)
2662                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2663
2664         return 0;
2665
2666 out:
2667         free_netdev(dev);
2668
2669         return err;
2670 }
2671
2672 static int mv643xx_eth_remove(struct platform_device *pdev)
2673 {
2674         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2675
2676         unregister_netdev(mp->dev);
2677         flush_scheduled_work();
2678         free_netdev(mp->dev);
2679
2680         platform_set_drvdata(pdev, NULL);
2681
2682         return 0;
2683 }
2684
2685 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2686 {
2687         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2688
2689         /* Mask all interrupts on ethernet port */
2690         wrl(mp, INT_MASK(mp->port_num), 0);
2691         rdl(mp, INT_MASK(mp->port_num));
2692
2693         if (netif_running(mp->dev))
2694                 port_reset(mp);
2695 }
2696
2697 static struct platform_driver mv643xx_eth_driver = {
2698         .probe          = mv643xx_eth_probe,
2699         .remove         = mv643xx_eth_remove,
2700         .shutdown       = mv643xx_eth_shutdown,
2701         .driver = {
2702                 .name   = MV643XX_ETH_NAME,
2703                 .owner  = THIS_MODULE,
2704         },
2705 };
2706
2707 static int __init mv643xx_eth_init_module(void)
2708 {
2709         int rc;
2710
2711         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2712         if (!rc) {
2713                 rc = platform_driver_register(&mv643xx_eth_driver);
2714                 if (rc)
2715                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2716         }
2717
2718         return rc;
2719 }
2720 module_init(mv643xx_eth_init_module);
2721
2722 static void __exit mv643xx_eth_cleanup_module(void)
2723 {
2724         platform_driver_unregister(&mv643xx_eth_driver);
2725         platform_driver_unregister(&mv643xx_eth_shared_driver);
2726 }
2727 module_exit(mv643xx_eth_cleanup_module);
2728
2729 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2730               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2731 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2732 MODULE_LICENSE("GPL");
2733 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2734 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);