drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/tcp.h>
  42 #include <linux/udp.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/delay.h>
  45 #include <linux/ethtool.h>
  46 #include <linux/platform_device.h>
  47 #include <linux/module.h>
  48 #include <linux/kernel.h>
  49 #include <linux/spinlock.h>
  50 #include <linux/workqueue.h>
  51 #include <linux/mii.h>
  52 #include <linux/mv643xx_eth.h>
  53 #include <asm/io.h>
  54 #include <asm/types.h>
  55 #include <asm/system.h>
  56
  57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  58 static char mv643xx_eth_driver_version[] = "1.3";
  59
  60
  61 /*
  62  * Registers shared between all ports.
  63  */
  64 #define PHY_ADDR                        0x0000
  65 #define SMI_REG                         0x0004
  66 #define  SMI_BUSY                       0x10000000
  67 #define  SMI_READ_VALID                 0x08000000
  68 #define  SMI_OPCODE_READ                0x04000000
  69 #define  SMI_OPCODE_WRITE               0x00000000
  70 #define ERR_INT_CAUSE                   0x0080
  71 #define  ERR_INT_SMI_DONE               0x00000010
  72 #define ERR_INT_MASK                    0x0084
  73 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  74 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  75 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  76 #define WINDOW_BAR_ENABLE               0x0290
  77 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  78
  79 /*
  80  * Per-port registers.
  81  */
  82 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
  83 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  84 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
  85 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
  86 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
  87 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
  88 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
  89 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
  90 #define  TX_FIFO_EMPTY                  0x00000400
  91 #define  TX_IN_PROGRESS                 0x00000080
  92 #define  PORT_SPEED_MASK                0x00000030
  93 #define  PORT_SPEED_1000                0x00000010
  94 #define  PORT_SPEED_100                 0x00000020
  95 #define  PORT_SPEED_10                  0x00000000
  96 #define  FLOW_CONTROL_ENABLED           0x00000008
  97 #define  FULL_DUPLEX                    0x00000004
  98 #define  LINK_UP                        0x00000002
  99 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
 100 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
 101 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
 102 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
 103 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
 104 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
 105 #define  INT_TX_END                     0x07f80000
 106 #define  INT_RX                         0x000003fc
 107 #define  INT_EXT                        0x00000002
 108 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
 109 #define  INT_EXT_LINK_PHY               0x00110000
 110 #define  INT_EXT_TX                     0x000000ff
 111 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
 112 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
 113 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
 114 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
 115 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
 116 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
 117 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
 118 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
 119 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
 120 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
 121 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
 122 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
 123 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
 124 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 125 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 126 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 127 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 128
 129
 130 /*
 131  * SDMA configuration register.
 132  */
 133 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 134 #define BLM_RX_NO_SWAP                  (1 << 4)
 135 #define BLM_TX_NO_SWAP                  (1 << 5)
 136 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 137
 138 #if defined(__BIG_ENDIAN)
 139 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 140                 RX_BURST_SIZE_16_64BIT  |       \
 141                 TX_BURST_SIZE_16_64BIT
 142 #elif defined(__LITTLE_ENDIAN)
 143 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 144                 RX_BURST_SIZE_16_64BIT  |       \
 145                 BLM_RX_NO_SWAP          |       \
 146                 BLM_TX_NO_SWAP          |       \
 147                 TX_BURST_SIZE_16_64BIT
 148 #else
 149 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 150 #endif
 151
 152
 153 /*
 154  * Port serial control register.
 155  */
 156 #define SET_MII_SPEED_TO_100                    (1 << 24)
 157 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 158 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 159 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 160 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 161 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 162 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 163 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 164 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 165 #define FORCE_LINK_PASS                         (1 << 1)
 166 #define SERIAL_PORT_ENABLE                      (1 << 0)
 167
 168 #define DEFAULT_RX_QUEUE_SIZE           400
 169 #define DEFAULT_TX_QUEUE_SIZE           800
 170
 171
 172 /*
 173  * RX/TX descriptors.
 174  */
 175 #if defined(__BIG_ENDIAN)
 176 struct rx_desc {
 177         u16 byte_cnt;           /* Descriptor buffer byte count         */
 178         u16 buf_size;           /* Buffer size                          */
 179         u32 cmd_sts;            /* Descriptor command status            */
 180         u32 next_desc_ptr;      /* Next descriptor pointer              */
 181         u32 buf_ptr;            /* Descriptor buffer pointer            */
 182 };
 183
 184 struct tx_desc {
 185         u16 byte_cnt;           /* buffer byte count                    */
 186         u16 l4i_chk;            /* CPU provided TCP checksum            */
 187         u32 cmd_sts;            /* Command/status field                 */
 188         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 189         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 190 };
 191 #elif defined(__LITTLE_ENDIAN)
 192 struct rx_desc {
 193         u32 cmd_sts;            /* Descriptor command status            */
 194         u16 buf_size;           /* Buffer size                          */
 195         u16 byte_cnt;           /* Descriptor buffer byte count         */
 196         u32 buf_ptr;            /* Descriptor buffer pointer            */
 197         u32 next_desc_ptr;      /* Next descriptor pointer              */
 198 };
 199
 200 struct tx_desc {
 201         u32 cmd_sts;            /* Command/status field                 */
 202         u16 l4i_chk;            /* CPU provided TCP checksum            */
 203         u16 byte_cnt;           /* buffer byte count                    */
 204         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 205         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 206 };
 207 #else
 208 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 209 #endif
 210
 211 /* RX & TX descriptor command */
 212 #define BUFFER_OWNED_BY_DMA             0x80000000
 213
 214 /* RX & TX descriptor status */
 215 #define ERROR_SUMMARY                   0x00000001
 216
 217 /* RX descriptor status */
 218 #define LAYER_4_CHECKSUM_OK             0x40000000
 219 #define RX_ENABLE_INTERRUPT             0x20000000
 220 #define RX_FIRST_DESC                   0x08000000
 221 #define RX_LAST_DESC                    0x04000000
 222
 223 /* TX descriptor command */
 224 #define TX_ENABLE_INTERRUPT             0x00800000
 225 #define GEN_CRC                         0x00400000
 226 #define TX_FIRST_DESC                   0x00200000
 227 #define TX_LAST_DESC                    0x00100000
 228 #define ZERO_PADDING                    0x00080000
 229 #define GEN_IP_V4_CHECKSUM              0x00040000
 230 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 231 #define UDP_FRAME                       0x00010000
 232 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 233 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 234
 235 #define TX_IHL_SHIFT                    11
 236
 237
 238 /* global *******************************************************************/
 239 struct mv643xx_eth_shared_private {
 240         /*
 241          * Ethernet controller base address.
 242          */
 243         void __iomem *base;
 244
 245         /*
 246          * Points at the right SMI instance to use.
 247          */
 248         struct mv643xx_eth_shared_private *smi;
 249
 250         /*
 251          * Protects access to SMI_REG, which is shared between ports.
 252          */
 253         struct mutex phy_lock;
 254
 255         /*
 256          * If we have access to the error interrupt pin (which is
 257          * somewhat misnamed as it not only reflects internal errors
 258          * but also reflects SMI completion), use that to wait for
 259          * SMI access completion instead of polling the SMI busy bit.
 260          */
 261         int err_interrupt;
 262         wait_queue_head_t smi_busy_wait;
 263
 264         /*
 265          * Per-port MBUS window access register value.
 266          */
 267         u32 win_protect;
 268
 269         /*
 270          * Hardware-specific parameters.
 271          */
 272         unsigned int t_clk;
 273         int extended_rx_coal_limit;
 274         int tx_bw_control_moved;
 275 };
 276
 277
 278 /* per-port *****************************************************************/
 279 struct mib_counters {
 280         u64 good_octets_received;
 281         u32 bad_octets_received;
 282         u32 internal_mac_transmit_err;
 283         u32 good_frames_received;
 284         u32 bad_frames_received;
 285         u32 broadcast_frames_received;
 286         u32 multicast_frames_received;
 287         u32 frames_64_octets;
 288         u32 frames_65_to_127_octets;
 289         u32 frames_128_to_255_octets;
 290         u32 frames_256_to_511_octets;
 291         u32 frames_512_to_1023_octets;
 292         u32 frames_1024_to_max_octets;
 293         u64 good_octets_sent;
 294         u32 good_frames_sent;
 295         u32 excessive_collision;
 296         u32 multicast_frames_sent;
 297         u32 broadcast_frames_sent;
 298         u32 unrec_mac_control_received;
 299         u32 fc_sent;
 300         u32 good_fc_received;
 301         u32 bad_fc_received;
 302         u32 undersize_received;
 303         u32 fragments_received;
 304         u32 oversize_received;
 305         u32 jabber_received;
 306         u32 mac_receive_error;
 307         u32 bad_crc_event;
 308         u32 collision;
 309         u32 late_collision;
 310 };
 311
 312 struct rx_queue {
 313         int index;
 314
 315         int rx_ring_size;
 316
 317         int rx_desc_count;
 318         int rx_curr_desc;
 319         int rx_used_desc;
 320
 321         struct rx_desc *rx_desc_area;
 322         dma_addr_t rx_desc_dma;
 323         int rx_desc_area_size;
 324         struct sk_buff **rx_skb;
 325 };
 326
 327 struct tx_queue {
 328         int index;
 329
 330         int tx_ring_size;
 331
 332         int tx_desc_count;
 333         int tx_curr_desc;
 334         int tx_used_desc;
 335
 336         struct tx_desc *tx_desc_area;
 337         dma_addr_t tx_desc_dma;
 338         int tx_desc_area_size;
 339         struct sk_buff **tx_skb;
 340 };
 341
 342 struct mv643xx_eth_private {
 343         struct mv643xx_eth_shared_private *shared;
 344         int port_num;
 345
 346         struct net_device *dev;
 347
 348         int phy_addr;
 349
 350         spinlock_t lock;
 351
 352         struct mib_counters mib_counters;
 353         struct work_struct tx_timeout_task;
 354         struct mii_if_info mii;
 355
 356         struct napi_struct napi;
 357         u8 work_link;
 358         u8 work_tx;
 359         u8 work_tx_end;
 360         u8 work_rx;
 361         u8 work_rx_refill;
 362         u8 work_rx_oom;
 363
 364         /*
 365          * RX state.
 366          */
 367         int default_rx_ring_size;
 368         unsigned long rx_desc_sram_addr;
 369         int rx_desc_sram_size;
 370         int rxq_count;
 371         struct timer_list rx_oom;
 372         struct rx_queue rxq[8];
 373
 374         /*
 375          * TX state.
 376          */
 377         int default_tx_ring_size;
 378         unsigned long tx_desc_sram_addr;
 379         int tx_desc_sram_size;
 380         int txq_count;
 381         struct tx_queue txq[8];
 382 };
 383
 384
 385 /* port register accessors **************************************************/
 386 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 387 {
 388         return readl(mp->shared->base + offset);
 389 }
 390
 391 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 392 {
 393         writel(data, mp->shared->base + offset);
 394 }
 395
 396
 397 /* rxq/txq helper functions *************************************************/
 398 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 399 {
 400         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 401 }
 402
 403 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 404 {
 405         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 406 }
 407
 408 static void rxq_enable(struct rx_queue *rxq)
 409 {
 410         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 411         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
 412 }
 413
 414 static void rxq_disable(struct rx_queue *rxq)
 415 {
 416         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 417         u8 mask = 1 << rxq->index;
 418
 419         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
 420         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
 421                 udelay(10);
 422 }
 423
 424 static void txq_reset_hw_ptr(struct tx_queue *txq)
 425 {
 426         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 427         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
 428         u32 addr;
 429
 430         addr = (u32)txq->tx_desc_dma;
 431         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 432         wrl(mp, off, addr);
 433 }
 434
 435 static void txq_enable(struct tx_queue *txq)
 436 {
 437         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 438         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
 439 }
 440
 441 static void txq_disable(struct tx_queue *txq)
 442 {
 443         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 444         u8 mask = 1 << txq->index;
 445
 446         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
 447         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
 448                 udelay(10);
 449 }
 450
 451 static void txq_maybe_wake(struct tx_queue *txq)
 452 {
 453         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 454         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 455
 456         spin_lock(&mp->lock);
 457         if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 458                 netif_tx_wake_queue(nq);
 459         spin_unlock(&mp->lock);
 460 }
 461
 462
 463 /* rx napi ******************************************************************/
 464 static int rxq_process(struct rx_queue *rxq, int budget)
 465 {
 466         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 467         struct net_device_stats *stats = &mp->dev->stats;
 468         int rx;
 469
 470         rx = 0;
 471         while (rx < budget && rxq->rx_desc_count) {
 472                 struct rx_desc *rx_desc;
 473                 unsigned int cmd_sts;
 474                 struct sk_buff *skb;
 475
 476                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 477
 478                 cmd_sts = rx_desc->cmd_sts;
 479                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 480                         break;
 481                 rmb();
 482
 483                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 484                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 485
 486                 rxq->rx_curr_desc++;
 487                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 488                         rxq->rx_curr_desc = 0;
 489
 490                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 491                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 492                 rxq->rx_desc_count--;
 493                 rx++;
 494
 495                 mp->work_rx_refill |= 1 << rxq->index;
 496
 497                 /*
 498                  * Update statistics.
 499                  *
 500                  * Note that the descriptor byte count includes 2 dummy
 501                  * bytes automatically inserted by the hardware at the
 502                  * start of the packet (which we don't count), and a 4
 503                  * byte CRC at the end of the packet (which we do count).
 504                  */
 505                 stats->rx_packets++;
 506                 stats->rx_bytes += rx_desc->byte_cnt - 2;
 507
 508                 /*
 509                  * In case we received a packet without first / last bits
 510                  * on, or the error summary bit is set, the packet needs
 511                  * to be dropped.
 512                  */
 513                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 514                                         (RX_FIRST_DESC | RX_LAST_DESC))
 515                                 || (cmd_sts & ERROR_SUMMARY)) {
 516                         stats->rx_dropped++;
 517
 518                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 519                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
 520                                 if (net_ratelimit())
 521                                         dev_printk(KERN_ERR, &mp->dev->dev,
 522                                                    "received packet spanning "
 523                                                    "multiple descriptors\n");
 524                         }
 525
 526                         if (cmd_sts & ERROR_SUMMARY)
 527                                 stats->rx_errors++;
 528
 529                         dev_kfree_skb(skb);
 530                 } else {
 531                         /*
 532                          * The -4 is for the CRC in the trailer of the
 533                          * received packet
 534                          */
 535                         skb_put(skb, rx_desc->byte_cnt - 2 - 4);
 536
 537                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
 538                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 539                                 skb->csum = htons(
 540                                         (cmd_sts & 0x0007fff8) >> 3);
 541                         }
 542                         skb->protocol = eth_type_trans(skb, mp->dev);
 543                         netif_receive_skb(skb);
 544                 }
 545
 546                 mp->dev->last_rx = jiffies;
 547         }
 548
 549         if (rx < budget)
 550                 mp->work_rx &= ~(1 << rxq->index);
 551
 552         return rx;
 553 }
 554
 555 static int rxq_refill(struct rx_queue *rxq, int budget)
 556 {
 557         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 558         int skb_size;
 559         int refilled;
 560
 561         /*
 562          * Reserve 2+14 bytes for an ethernet header (the hardware
 563          * automatically prepends 2 bytes of dummy data to each
 564          * received packet), 16 bytes for up to four VLAN tags, and
 565          * 4 bytes for the trailing FCS -- 36 bytes total.
 566          */
 567         skb_size = rxq_to_mp(rxq)->dev->mtu + 36;
 568
 569         /*
 570          * Make sure that the skb size is a multiple of 8 bytes, as
 571          * the lower three bits of the receive descriptor's buffer
 572          * size field are ignored by the hardware.
 573          */
 574         skb_size = (skb_size + 7) & ~7;
 575
 576         refilled = 0;
 577         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 578                 struct sk_buff *skb;
 579                 int unaligned;
 580                 int rx;
 581
 582                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
 583                 if (skb == NULL) {
 584                         mp->work_rx_oom |= 1 << rxq->index;
 585                         goto oom;
 586                 }
 587
 588                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 589                 if (unaligned)
 590                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 591
 592                 refilled++;
 593                 rxq->rx_desc_count++;
 594
 595                 rx = rxq->rx_used_desc++;
 596                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 597                         rxq->rx_used_desc = 0;
 598
 599                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
 600                                                 skb_size, DMA_FROM_DEVICE);
 601                 rxq->rx_desc_area[rx].buf_size = skb_size;
 602                 rxq->rx_skb[rx] = skb;
 603                 wmb();
 604                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
 605                                                 RX_ENABLE_INTERRUPT;
 606                 wmb();
 607
 608                 /*
 609                  * The hardware automatically prepends 2 bytes of
 610                  * dummy data to each received packet, so that the
 611                  * IP header ends up 16-byte aligned.
 612                  */
 613                 skb_reserve(skb, 2);
 614         }
 615
 616         if (refilled < budget)
 617                 mp->work_rx_refill &= ~(1 << rxq->index);
 618
 619 oom:
 620         return refilled;
 621 }
 622
 623
 624 /* tx ***********************************************************************/
 625 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 626 {
 627         int frag;
 628
 629         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 630                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 631                 if (fragp->size <= 8 && fragp->page_offset & 7)
 632                         return 1;
 633         }
 634
 635         return 0;
 636 }
 637
 638 static int txq_alloc_desc_index(struct tx_queue *txq)
 639 {
 640         int tx_desc_curr;
 641
 642         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
 643
 644         tx_desc_curr = txq->tx_curr_desc++;
 645         if (txq->tx_curr_desc == txq->tx_ring_size)
 646                 txq->tx_curr_desc = 0;
 647
 648         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
 649
 650         return tx_desc_curr;
 651 }
 652
 653 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 654 {
 655         int nr_frags = skb_shinfo(skb)->nr_frags;
 656         int frag;
 657
 658         for (frag = 0; frag < nr_frags; frag++) {
 659                 skb_frag_t *this_frag;
 660                 int tx_index;
 661                 struct tx_desc *desc;
 662
 663                 this_frag = &skb_shinfo(skb)->frags[frag];
 664                 tx_index = txq_alloc_desc_index(txq);
 665                 desc = &txq->tx_desc_area[tx_index];
 666
 667                 /*
 668                  * The last fragment will generate an interrupt
 669                  * which will free the skb on TX completion.
 670                  */
 671                 if (frag == nr_frags - 1) {
 672                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 673                                         ZERO_PADDING | TX_LAST_DESC |
 674                                         TX_ENABLE_INTERRUPT;
 675                         txq->tx_skb[tx_index] = skb;
 676                 } else {
 677                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 678                         txq->tx_skb[tx_index] = NULL;
 679                 }
 680
 681                 desc->l4i_chk = 0;
 682                 desc->byte_cnt = this_frag->size;
 683                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 684                                                 this_frag->page_offset,
 685                                                 this_frag->size,
 686                                                 DMA_TO_DEVICE);
 687         }
 688 }
 689
 690 static inline __be16 sum16_as_be(__sum16 sum)
 691 {
 692         return (__force __be16)sum;
 693 }
 694
 695 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 696 {
 697         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 698         int nr_frags = skb_shinfo(skb)->nr_frags;
 699         int tx_index;
 700         struct tx_desc *desc;
 701         u32 cmd_sts;
 702         int length;
 703
 704         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 705
 706         tx_index = txq_alloc_desc_index(txq);
 707         desc = &txq->tx_desc_area[tx_index];
 708
 709         if (nr_frags) {
 710                 txq_submit_frag_skb(txq, skb);
 711
 712                 length = skb_headlen(skb);
 713                 txq->tx_skb[tx_index] = NULL;
 714         } else {
 715                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 716                 length = skb->len;
 717                 txq->tx_skb[tx_index] = skb;
 718         }
 719
 720         desc->byte_cnt = length;
 721         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 722
 723         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 724                 int mac_hdr_len;
 725
 726                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 727                        skb->protocol != htons(ETH_P_8021Q));
 728
 729                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 730                            GEN_IP_V4_CHECKSUM   |
 731                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 732
 733                 mac_hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 734                 switch (mac_hdr_len - ETH_HLEN) {
 735                 case 0:
 736                         break;
 737                 case 4:
 738                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 739                         break;
 740                 case 8:
 741                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 742                         break;
 743                 case 12:
 744                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 745                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 746                         break;
 747                 default:
 748                         if (net_ratelimit())
 749                                 dev_printk(KERN_ERR, &txq_to_mp(txq)->dev->dev,
 750                                    "mac header length is %d?!\n", mac_hdr_len);
 751                         break;
 752                 }
 753
 754                 switch (ip_hdr(skb)->protocol) {
 755                 case IPPROTO_UDP:
 756                         cmd_sts |= UDP_FRAME;
 757                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 758                         break;
 759                 case IPPROTO_TCP:
 760                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 761                         break;
 762                 default:
 763                         BUG();
 764                 }
 765         } else {
 766                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 767                 cmd_sts |= 5 << TX_IHL_SHIFT;
 768                 desc->l4i_chk = 0;
 769         }
 770
 771         /* ensure all other descriptors are written before first cmd_sts */
 772         wmb();
 773         desc->cmd_sts = cmd_sts;
 774
 775         /* clear TX_END status */
 776         mp->work_tx_end &= ~(1 << txq->index);
 777
 778         /* ensure all descriptors are written before poking hardware */
 779         wmb();
 780         txq_enable(txq);
 781
 782         txq->tx_desc_count += nr_frags + 1;
 783 }
 784
 785 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 786 {
 787         struct mv643xx_eth_private *mp = netdev_priv(dev);
 788         struct net_device_stats *stats = &dev->stats;
 789         int queue;
 790         struct tx_queue *txq;
 791         struct netdev_queue *nq;
 792         int entries_left;
 793
 794         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 795                 stats->tx_dropped++;
 796                 dev_printk(KERN_DEBUG, &dev->dev,
 797                            "failed to linearize skb with tiny "
 798                            "unaligned fragment\n");
 799                 return NETDEV_TX_BUSY;
 800         }
 801
 802         queue = skb_get_queue_mapping(skb);
 803         txq = mp->txq + queue;
 804         nq = netdev_get_tx_queue(dev, queue);
 805
 806         spin_lock(&mp->lock);
 807
 808         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 809                 spin_unlock(&mp->lock);
 810                 if (net_ratelimit())
 811                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
 812                 kfree_skb(skb);
 813                 return NETDEV_TX_OK;
 814         }
 815
 816         txq_submit_skb(txq, skb);
 817         stats->tx_bytes += skb->len;
 818         stats->tx_packets++;
 819         dev->trans_start = jiffies;
 820
 821         entries_left = txq->tx_ring_size - txq->tx_desc_count;
 822         if (entries_left < MAX_SKB_FRAGS + 1)
 823                 netif_tx_stop_queue(nq);
 824
 825         spin_unlock(&mp->lock);
 826
 827         return NETDEV_TX_OK;
 828 }
 829
 830
 831 /* tx napi ******************************************************************/
 832 static void txq_kick(struct tx_queue *txq)
 833 {
 834         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 835         u32 hw_desc_ptr;
 836         u32 expected_ptr;
 837
 838         spin_lock(&mp->lock);
 839
 840         if (rdl(mp, TXQ_COMMAND(mp->port_num)) & (1 << txq->index))
 841                 goto out;
 842
 843         hw_desc_ptr = rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index));
 844         expected_ptr = (u32)txq->tx_desc_dma +
 845                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 846
 847         if (hw_desc_ptr != expected_ptr)
 848                 txq_enable(txq);
 849
 850 out:
 851         spin_unlock(&mp->lock);
 852
 853         mp->work_tx_end &= ~(1 << txq->index);
 854 }
 855
 856 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 857 {
 858         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 859         int reclaimed;
 860
 861         spin_lock(&mp->lock);
 862
 863         reclaimed = 0;
 864         while (reclaimed < budget && txq->tx_desc_count > 0) {
 865                 int tx_index;
 866                 struct tx_desc *desc;
 867                 u32 cmd_sts;
 868                 struct sk_buff *skb;
 869                 dma_addr_t addr;
 870                 int count;
 871
 872                 tx_index = txq->tx_used_desc;
 873                 desc = &txq->tx_desc_area[tx_index];
 874                 cmd_sts = desc->cmd_sts;
 875
 876                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 877                         if (!force)
 878                                 break;
 879                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 880                 }
 881
 882                 txq->tx_used_desc = tx_index + 1;
 883                 if (txq->tx_used_desc == txq->tx_ring_size)
 884                         txq->tx_used_desc = 0;
 885
 886                 reclaimed++;
 887                 txq->tx_desc_count--;
 888
 889                 addr = desc->buf_ptr;
 890                 count = desc->byte_cnt;
 891                 skb = txq->tx_skb[tx_index];
 892                 txq->tx_skb[tx_index] = NULL;
 893
 894                 if (cmd_sts & ERROR_SUMMARY) {
 895                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
 896                         mp->dev->stats.tx_errors++;
 897                 }
 898
 899                 /*
 900                  * Drop mp->lock while we free the skb.
 901                  */
 902                 spin_unlock(&mp->lock);
 903
 904                 if (cmd_sts & TX_FIRST_DESC)
 905                         dma_unmap_single(NULL, addr, count, DMA_TO_DEVICE);
 906                 else
 907                         dma_unmap_page(NULL, addr, count, DMA_TO_DEVICE);
 908
 909                 if (skb)
 910                         dev_kfree_skb(skb);
 911
 912                 spin_lock(&mp->lock);
 913         }
 914
 915         if (reclaimed < budget)
 916                 mp->work_tx &= ~(1 << txq->index);
 917
 918         spin_unlock(&mp->lock);
 919
 920         return reclaimed;
 921 }
 922
 923
 924 /* tx rate control **********************************************************/
 925 /*
 926  * Set total maximum TX rate (shared by all TX queues for this port)
 927  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 928  */
 929 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 930 {
 931         int token_rate;
 932         int mtu;
 933         int bucket_size;
 934
 935         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 936         if (token_rate > 1023)
 937                 token_rate = 1023;
 938
 939         mtu = (mp->dev->mtu + 255) >> 8;
 940         if (mtu > 63)
 941                 mtu = 63;
 942
 943         bucket_size = (burst + 255) >> 8;
 944         if (bucket_size > 65535)
 945                 bucket_size = 65535;
 946
 947         if (mp->shared->tx_bw_control_moved) {
 948                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
 949                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
 950                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
 951         } else {
 952                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
 953                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
 954                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
 955         }
 956 }
 957
 958 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 959 {
 960         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 961         int token_rate;
 962         int bucket_size;
 963
 964         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 965         if (token_rate > 1023)
 966                 token_rate = 1023;
 967
 968         bucket_size = (burst + 255) >> 8;
 969         if (bucket_size > 65535)
 970                 bucket_size = 65535;
 971
 972         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
 973         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
 974                         (bucket_size << 10) | token_rate);
 975 }
 976
 977 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 978 {
 979         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 980         int off;
 981         u32 val;
 982
 983         /*
 984          * Turn on fixed priority mode.
 985          */
 986         if (mp->shared->tx_bw_control_moved)
 987                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 988         else
 989                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 990
 991         val = rdl(mp, off);
 992         val |= 1 << txq->index;
 993         wrl(mp, off, val);
 994 }
 995
 996 static void txq_set_wrr(struct tx_queue *txq, int weight)
 997 {
 998         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 999         int off;
1000         u32 val;
1001
1002         /*
1003          * Turn off fixed priority mode.
1004          */
1005         if (mp->shared->tx_bw_control_moved)
1006                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
1007         else
1008                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
1009
1010         val = rdl(mp, off);
1011         val &= ~(1 << txq->index);
1012         wrl(mp, off, val);
1013
1014         /*
1015          * Configure WRR weight for this queue.
1016          */
1017         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
1018
1019         val = rdl(mp, off);
1020         val = (val & ~0xff) | (weight & 0xff);
1021         wrl(mp, off, val);
1022 }
1023
1024
1025 /* mii management interface *************************************************/
1026 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1027 {
1028         struct mv643xx_eth_shared_private *msp = dev_id;
1029
1030         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1031                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1032                 wake_up(&msp->smi_busy_wait);
1033                 return IRQ_HANDLED;
1034         }
1035
1036         return IRQ_NONE;
1037 }
1038
1039 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1040 {
1041         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1042 }
1043
1044 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1045 {
1046         if (msp->err_interrupt == NO_IRQ) {
1047                 int i;
1048
1049                 for (i = 0; !smi_is_done(msp); i++) {
1050                         if (i == 10)
1051                                 return -ETIMEDOUT;
1052                         msleep(10);
1053                 }
1054
1055                 return 0;
1056         }
1057
1058         if (!wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1059                                 msecs_to_jiffies(100)))
1060                 return -ETIMEDOUT;
1061
1062         return 0;
1063 }
1064
1065 static int smi_reg_read(struct mv643xx_eth_private *mp,
1066                         unsigned int addr, unsigned int reg)
1067 {
1068         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1069         void __iomem *smi_reg = msp->base + SMI_REG;
1070         int ret;
1071
1072         mutex_lock(&msp->phy_lock);
1073
1074         if (smi_wait_ready(msp)) {
1075                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1076                 ret = -ETIMEDOUT;
1077                 goto out;
1078         }
1079
1080         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1081
1082         if (smi_wait_ready(msp)) {
1083                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1084                 ret = -ETIMEDOUT;
1085                 goto out;
1086         }
1087
1088         ret = readl(smi_reg);
1089         if (!(ret & SMI_READ_VALID)) {
1090                 printk("%s: SMI bus read not valid\n", mp->dev->name);
1091                 ret = -ENODEV;
1092                 goto out;
1093         }
1094
1095         ret &= 0xffff;
1096
1097 out:
1098         mutex_unlock(&msp->phy_lock);
1099
1100         return ret;
1101 }
1102
1103 static int smi_reg_write(struct mv643xx_eth_private *mp, unsigned int addr,
1104                          unsigned int reg, unsigned int value)
1105 {
1106         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1107         void __iomem *smi_reg = msp->base + SMI_REG;
1108
1109         mutex_lock(&msp->phy_lock);
1110
1111         if (smi_wait_ready(msp)) {
1112                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1113                 mutex_unlock(&msp->phy_lock);
1114                 return -ETIMEDOUT;
1115         }
1116
1117         writel(SMI_OPCODE_WRITE | (reg << 21) |
1118                 (addr << 16) | (value & 0xffff), smi_reg);
1119
1120         mutex_unlock(&msp->phy_lock);
1121
1122         return 0;
1123 }
1124
1125
1126 /* mib counters *************************************************************/
1127 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1128 {
1129         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1130 }
1131
1132 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1133 {
1134         int i;
1135
1136         for (i = 0; i < 0x80; i += 4)
1137                 mib_read(mp, i);
1138 }
1139
1140 static void mib_counters_update(struct mv643xx_eth_private *mp)
1141 {
1142         struct mib_counters *p = &mp->mib_counters;
1143
1144         p->good_octets_received += mib_read(mp, 0x00);
1145         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1146         p->bad_octets_received += mib_read(mp, 0x08);
1147         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1148         p->good_frames_received += mib_read(mp, 0x10);
1149         p->bad_frames_received += mib_read(mp, 0x14);
1150         p->broadcast_frames_received += mib_read(mp, 0x18);
1151         p->multicast_frames_received += mib_read(mp, 0x1c);
1152         p->frames_64_octets += mib_read(mp, 0x20);
1153         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1154         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1155         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1156         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1157         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1158         p->good_octets_sent += mib_read(mp, 0x38);
1159         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1160         p->good_frames_sent += mib_read(mp, 0x40);
1161         p->excessive_collision += mib_read(mp, 0x44);
1162         p->multicast_frames_sent += mib_read(mp, 0x48);
1163         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1164         p->unrec_mac_control_received += mib_read(mp, 0x50);
1165         p->fc_sent += mib_read(mp, 0x54);
1166         p->good_fc_received += mib_read(mp, 0x58);
1167         p->bad_fc_received += mib_read(mp, 0x5c);
1168         p->undersize_received += mib_read(mp, 0x60);
1169         p->fragments_received += mib_read(mp, 0x64);
1170         p->oversize_received += mib_read(mp, 0x68);
1171         p->jabber_received += mib_read(mp, 0x6c);
1172         p->mac_receive_error += mib_read(mp, 0x70);
1173         p->bad_crc_event += mib_read(mp, 0x74);
1174         p->collision += mib_read(mp, 0x78);
1175         p->late_collision += mib_read(mp, 0x7c);
1176 }
1177
1178
1179 /* ethtool ******************************************************************/
1180 struct mv643xx_eth_stats {
1181         char stat_string[ETH_GSTRING_LEN];
1182         int sizeof_stat;
1183         int netdev_off;
1184         int mp_off;
1185 };
1186
1187 #define SSTAT(m)                                                \
1188         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1189           offsetof(struct net_device, stats.m), -1 }
1190
1191 #define MIBSTAT(m)                                              \
1192         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1193           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1194
1195 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1196         SSTAT(rx_packets),
1197         SSTAT(tx_packets),
1198         SSTAT(rx_bytes),
1199         SSTAT(tx_bytes),
1200         SSTAT(rx_errors),
1201         SSTAT(tx_errors),
1202         SSTAT(rx_dropped),
1203         SSTAT(tx_dropped),
1204         MIBSTAT(good_octets_received),
1205         MIBSTAT(bad_octets_received),
1206         MIBSTAT(internal_mac_transmit_err),
1207         MIBSTAT(good_frames_received),
1208         MIBSTAT(bad_frames_received),
1209         MIBSTAT(broadcast_frames_received),
1210         MIBSTAT(multicast_frames_received),
1211         MIBSTAT(frames_64_octets),
1212         MIBSTAT(frames_65_to_127_octets),
1213         MIBSTAT(frames_128_to_255_octets),
1214         MIBSTAT(frames_256_to_511_octets),
1215         MIBSTAT(frames_512_to_1023_octets),
1216         MIBSTAT(frames_1024_to_max_octets),
1217         MIBSTAT(good_octets_sent),
1218         MIBSTAT(good_frames_sent),
1219         MIBSTAT(excessive_collision),
1220         MIBSTAT(multicast_frames_sent),
1221         MIBSTAT(broadcast_frames_sent),
1222         MIBSTAT(unrec_mac_control_received),
1223         MIBSTAT(fc_sent),
1224         MIBSTAT(good_fc_received),
1225         MIBSTAT(bad_fc_received),
1226         MIBSTAT(undersize_received),
1227         MIBSTAT(fragments_received),
1228         MIBSTAT(oversize_received),
1229         MIBSTAT(jabber_received),
1230         MIBSTAT(mac_receive_error),
1231         MIBSTAT(bad_crc_event),
1232         MIBSTAT(collision),
1233         MIBSTAT(late_collision),
1234 };
1235
1236 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1237 {
1238         struct mv643xx_eth_private *mp = netdev_priv(dev);
1239         int err;
1240
1241         err = mii_ethtool_gset(&mp->mii, cmd);
1242
1243         /*
1244          * The MAC does not support 1000baseT_Half.
1245          */
1246         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1247         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1248
1249         return err;
1250 }
1251
1252 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1253 {
1254         struct mv643xx_eth_private *mp = netdev_priv(dev);
1255         u32 port_status;
1256
1257         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1258
1259         cmd->supported = SUPPORTED_MII;
1260         cmd->advertising = ADVERTISED_MII;
1261         switch (port_status & PORT_SPEED_MASK) {
1262         case PORT_SPEED_10:
1263                 cmd->speed = SPEED_10;
1264                 break;
1265         case PORT_SPEED_100:
1266                 cmd->speed = SPEED_100;
1267                 break;
1268         case PORT_SPEED_1000:
1269                 cmd->speed = SPEED_1000;
1270                 break;
1271         default:
1272                 cmd->speed = -1;
1273                 break;
1274         }
1275         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1276         cmd->port = PORT_MII;
1277         cmd->phy_address = 0;
1278         cmd->transceiver = XCVR_INTERNAL;
1279         cmd->autoneg = AUTONEG_DISABLE;
1280         cmd->maxtxpkt = 1;
1281         cmd->maxrxpkt = 1;
1282
1283         return 0;
1284 }
1285
1286 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1287 {
1288         struct mv643xx_eth_private *mp = netdev_priv(dev);
1289
1290         /*
1291          * The MAC does not support 1000baseT_Half.
1292          */
1293         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1294
1295         return mii_ethtool_sset(&mp->mii, cmd);
1296 }
1297
1298 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1299 {
1300         return -EINVAL;
1301 }
1302
1303 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1304                                     struct ethtool_drvinfo *drvinfo)
1305 {
1306         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1307         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1308         strncpy(drvinfo->fw_version, "N/A", 32);
1309         strncpy(drvinfo->bus_info, "platform", 32);
1310         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1311 }
1312
1313 static int mv643xx_eth_nway_reset(struct net_device *dev)
1314 {
1315         struct mv643xx_eth_private *mp = netdev_priv(dev);
1316
1317         return mii_nway_restart(&mp->mii);
1318 }
1319
1320 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1321 {
1322         return -EINVAL;
1323 }
1324
1325 static u32 mv643xx_eth_get_link(struct net_device *dev)
1326 {
1327         struct mv643xx_eth_private *mp = netdev_priv(dev);
1328
1329         return mii_link_ok(&mp->mii);
1330 }
1331
1332 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1333 {
1334         return 1;
1335 }
1336
1337 static void mv643xx_eth_get_strings(struct net_device *dev,
1338                                     uint32_t stringset, uint8_t *data)
1339 {
1340         int i;
1341
1342         if (stringset == ETH_SS_STATS) {
1343                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1344                         memcpy(data + i * ETH_GSTRING_LEN,
1345                                 mv643xx_eth_stats[i].stat_string,
1346                                 ETH_GSTRING_LEN);
1347                 }
1348         }
1349 }
1350
1351 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1352                                           struct ethtool_stats *stats,
1353                                           uint64_t *data)
1354 {
1355         struct mv643xx_eth_private *mp = netdev_priv(dev);
1356         int i;
1357
1358         mib_counters_update(mp);
1359
1360         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1361                 const struct mv643xx_eth_stats *stat;
1362                 void *p;
1363
1364                 stat = mv643xx_eth_stats + i;
1365
1366                 if (stat->netdev_off >= 0)
1367                         p = ((void *)mp->dev) + stat->netdev_off;
1368                 else
1369                         p = ((void *)mp) + stat->mp_off;
1370
1371                 data[i] = (stat->sizeof_stat == 8) ?
1372                                 *(uint64_t *)p : *(uint32_t *)p;
1373         }
1374 }
1375
1376 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1377 {
1378         if (sset == ETH_SS_STATS)
1379                 return ARRAY_SIZE(mv643xx_eth_stats);
1380
1381         return -EOPNOTSUPP;
1382 }
1383
1384 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1385         .get_settings           = mv643xx_eth_get_settings,
1386         .set_settings           = mv643xx_eth_set_settings,
1387         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1388         .nway_reset             = mv643xx_eth_nway_reset,
1389         .get_link               = mv643xx_eth_get_link,
1390         .set_sg                 = ethtool_op_set_sg,
1391         .get_strings            = mv643xx_eth_get_strings,
1392         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1393         .get_sset_count         = mv643xx_eth_get_sset_count,
1394 };
1395
1396 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1397         .get_settings           = mv643xx_eth_get_settings_phyless,
1398         .set_settings           = mv643xx_eth_set_settings_phyless,
1399         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1400         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1401         .get_link               = mv643xx_eth_get_link_phyless,
1402         .set_sg                 = ethtool_op_set_sg,
1403         .get_strings            = mv643xx_eth_get_strings,
1404         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1405         .get_sset_count         = mv643xx_eth_get_sset_count,
1406 };
1407
1408
1409 /* address handling *********************************************************/
1410 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1411 {
1412         unsigned int mac_h;
1413         unsigned int mac_l;
1414
1415         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1416         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1417
1418         addr[0] = (mac_h >> 24) & 0xff;
1419         addr[1] = (mac_h >> 16) & 0xff;
1420         addr[2] = (mac_h >> 8) & 0xff;
1421         addr[3] = mac_h & 0xff;
1422         addr[4] = (mac_l >> 8) & 0xff;
1423         addr[5] = mac_l & 0xff;
1424 }
1425
1426 static void init_mac_tables(struct mv643xx_eth_private *mp)
1427 {
1428         int i;
1429
1430         for (i = 0; i < 0x100; i += 4) {
1431                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1432                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1433         }
1434
1435         for (i = 0; i < 0x10; i += 4)
1436                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1437 }
1438
1439 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1440                                    int table, unsigned char entry)
1441 {
1442         unsigned int table_reg;
1443
1444         /* Set "accepts frame bit" at specified table entry */
1445         table_reg = rdl(mp, table + (entry & 0xfc));
1446         table_reg |= 0x01 << (8 * (entry & 3));
1447         wrl(mp, table + (entry & 0xfc), table_reg);
1448 }
1449
1450 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1451 {
1452         unsigned int mac_h;
1453         unsigned int mac_l;
1454         int table;
1455
1456         mac_l = (addr[4] << 8) | addr[5];
1457         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1458
1459         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1460         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1461
1462         table = UNICAST_TABLE(mp->port_num);
1463         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1464 }
1465
1466 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1467 {
1468         struct mv643xx_eth_private *mp = netdev_priv(dev);
1469
1470         /* +2 is for the offset of the HW addr type */
1471         memcpy(dev->dev_addr, addr + 2, 6);
1472
1473         init_mac_tables(mp);
1474         uc_addr_set(mp, dev->dev_addr);
1475
1476         return 0;
1477 }
1478
1479 static int addr_crc(unsigned char *addr)
1480 {
1481         int crc = 0;
1482         int i;
1483
1484         for (i = 0; i < 6; i++) {
1485                 int j;
1486
1487                 crc = (crc ^ addr[i]) << 8;
1488                 for (j = 7; j >= 0; j--) {
1489                         if (crc & (0x100 << j))
1490                                 crc ^= 0x107 << j;
1491                 }
1492         }
1493
1494         return crc;
1495 }
1496
1497 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1498 {
1499         struct mv643xx_eth_private *mp = netdev_priv(dev);
1500         u32 port_config;
1501         struct dev_addr_list *addr;
1502         int i;
1503
1504         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1505         if (dev->flags & IFF_PROMISC)
1506                 port_config |= UNICAST_PROMISCUOUS_MODE;
1507         else
1508                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1509         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1510
1511         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1512                 int port_num = mp->port_num;
1513                 u32 accept = 0x01010101;
1514
1515                 for (i = 0; i < 0x100; i += 4) {
1516                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1517                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1518                 }
1519                 return;
1520         }
1521
1522         for (i = 0; i < 0x100; i += 4) {
1523                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1524                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1525         }
1526
1527         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1528                 u8 *a = addr->da_addr;
1529                 int table;
1530
1531                 if (addr->da_addrlen != 6)
1532                         continue;
1533
1534                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1535                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1536                         set_filter_table_entry(mp, table, a[5]);
1537                 } else {
1538                         int crc = addr_crc(a);
1539
1540                         table = OTHER_MCAST_TABLE(mp->port_num);
1541                         set_filter_table_entry(mp, table, crc);
1542                 }
1543         }
1544 }
1545
1546
1547 /* rx/tx queue initialisation ***********************************************/
1548 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1549 {
1550         struct rx_queue *rxq = mp->rxq + index;
1551         struct rx_desc *rx_desc;
1552         int size;
1553         int i;
1554
1555         rxq->index = index;
1556
1557         rxq->rx_ring_size = mp->default_rx_ring_size;
1558
1559         rxq->rx_desc_count = 0;
1560         rxq->rx_curr_desc = 0;
1561         rxq->rx_used_desc = 0;
1562
1563         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1564
1565         if (index == 0 && size <= mp->rx_desc_sram_size) {
1566                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1567                                                 mp->rx_desc_sram_size);
1568                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1569         } else {
1570                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1571                                                         &rxq->rx_desc_dma,
1572                                                         GFP_KERNEL);
1573         }
1574
1575         if (rxq->rx_desc_area == NULL) {
1576                 dev_printk(KERN_ERR, &mp->dev->dev,
1577                            "can't allocate rx ring (%d bytes)\n", size);
1578                 goto out;
1579         }
1580         memset(rxq->rx_desc_area, 0, size);
1581
1582         rxq->rx_desc_area_size = size;
1583         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1584                                                                 GFP_KERNEL);
1585         if (rxq->rx_skb == NULL) {
1586                 dev_printk(KERN_ERR, &mp->dev->dev,
1587                            "can't allocate rx skb ring\n");
1588                 goto out_free;
1589         }
1590
1591         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1592         for (i = 0; i < rxq->rx_ring_size; i++) {
1593                 int nexti;
1594
1595                 nexti = i + 1;
1596                 if (nexti == rxq->rx_ring_size)
1597                         nexti = 0;
1598
1599                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1600                                         nexti * sizeof(struct rx_desc);
1601         }
1602
1603         return 0;
1604
1605
1606 out_free:
1607         if (index == 0 && size <= mp->rx_desc_sram_size)
1608                 iounmap(rxq->rx_desc_area);
1609         else
1610                 dma_free_coherent(NULL, size,
1611                                   rxq->rx_desc_area,
1612                                   rxq->rx_desc_dma);
1613
1614 out:
1615         return -ENOMEM;
1616 }
1617
1618 static void rxq_deinit(struct rx_queue *rxq)
1619 {
1620         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1621         int i;
1622
1623         rxq_disable(rxq);
1624
1625         for (i = 0; i < rxq->rx_ring_size; i++) {
1626                 if (rxq->rx_skb[i]) {
1627                         dev_kfree_skb(rxq->rx_skb[i]);
1628                         rxq->rx_desc_count--;
1629                 }
1630         }
1631
1632         if (rxq->rx_desc_count) {
1633                 dev_printk(KERN_ERR, &mp->dev->dev,
1634                            "error freeing rx ring -- %d skbs stuck\n",
1635                            rxq->rx_desc_count);
1636         }
1637
1638         if (rxq->index == 0 &&
1639             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1640                 iounmap(rxq->rx_desc_area);
1641         else
1642                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1643                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1644
1645         kfree(rxq->rx_skb);
1646 }
1647
1648 static int txq_init(struct mv643xx_eth_private *mp, int index)
1649 {
1650         struct tx_queue *txq = mp->txq + index;
1651         struct tx_desc *tx_desc;
1652         int size;
1653         int i;
1654
1655         txq->index = index;
1656
1657         txq->tx_ring_size = mp->default_tx_ring_size;
1658
1659         txq->tx_desc_count = 0;
1660         txq->tx_curr_desc = 0;
1661         txq->tx_used_desc = 0;
1662
1663         size = txq->tx_ring_size * sizeof(struct tx_desc);
1664
1665         if (index == 0 && size <= mp->tx_desc_sram_size) {
1666                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1667                                                 mp->tx_desc_sram_size);
1668                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1669         } else {
1670                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1671                                                         &txq->tx_desc_dma,
1672                                                         GFP_KERNEL);
1673         }
1674
1675         if (txq->tx_desc_area == NULL) {
1676                 dev_printk(KERN_ERR, &mp->dev->dev,
1677                            "can't allocate tx ring (%d bytes)\n", size);
1678                 goto out;
1679         }
1680         memset(txq->tx_desc_area, 0, size);
1681
1682         txq->tx_desc_area_size = size;
1683         txq->tx_skb = kmalloc(txq->tx_ring_size * sizeof(*txq->tx_skb),
1684                                                                 GFP_KERNEL);
1685         if (txq->tx_skb == NULL) {
1686                 dev_printk(KERN_ERR, &mp->dev->dev,
1687                            "can't allocate tx skb ring\n");
1688                 goto out_free;
1689         }
1690
1691         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1692         for (i = 0; i < txq->tx_ring_size; i++) {
1693                 struct tx_desc *txd = tx_desc + i;
1694                 int nexti;
1695
1696                 nexti = i + 1;
1697                 if (nexti == txq->tx_ring_size)
1698                         nexti = 0;
1699
1700                 txd->cmd_sts = 0;
1701                 txd->next_desc_ptr = txq->tx_desc_dma +
1702                                         nexti * sizeof(struct tx_desc);
1703         }
1704
1705         return 0;
1706
1707 out_free:
1708         if (index == 0 && size <= mp->tx_desc_sram_size)
1709                 iounmap(txq->tx_desc_area);
1710         else
1711                 dma_free_coherent(NULL, size,
1712                                   txq->tx_desc_area,
1713                                   txq->tx_desc_dma);
1714
1715 out:
1716         return -ENOMEM;
1717 }
1718
1719 static void txq_deinit(struct tx_queue *txq)
1720 {
1721         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1722
1723         txq_disable(txq);
1724         txq_reclaim(txq, txq->tx_ring_size, 1);
1725
1726         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1727
1728         if (txq->index == 0 &&
1729             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1730                 iounmap(txq->tx_desc_area);
1731         else
1732                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1733                                   txq->tx_desc_area, txq->tx_desc_dma);
1734
1735         kfree(txq->tx_skb);
1736 }
1737
1738
1739 /* netdev ops and related ***************************************************/
1740 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1741 {
1742         u32 int_cause;
1743         u32 int_cause_ext;
1744
1745         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1746                         (INT_TX_END | INT_RX | INT_EXT);
1747         if (int_cause == 0)
1748                 return 0;
1749
1750         int_cause_ext = 0;
1751         if (int_cause & INT_EXT)
1752                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num));
1753
1754         int_cause &= INT_TX_END | INT_RX;
1755         if (int_cause) {
1756                 wrl(mp, INT_CAUSE(mp->port_num), ~int_cause);
1757                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1758                                 ~(rdl(mp, TXQ_COMMAND(mp->port_num)) & 0xff);
1759                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1760         }
1761
1762         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1763         if (int_cause_ext) {
1764                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1765                 if (int_cause_ext & INT_EXT_LINK_PHY)
1766                         mp->work_link = 1;
1767                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1768         }
1769
1770         return 1;
1771 }
1772
1773 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1774 {
1775         struct net_device *dev = (struct net_device *)dev_id;
1776         struct mv643xx_eth_private *mp = netdev_priv(dev);
1777
1778         if (unlikely(!mv643xx_eth_collect_events(mp)))
1779                 return IRQ_NONE;
1780
1781         wrl(mp, INT_MASK(mp->port_num), 0);
1782         napi_schedule(&mp->napi);
1783
1784         return IRQ_HANDLED;
1785 }
1786
1787 static void handle_link_event(struct mv643xx_eth_private *mp)
1788 {
1789         struct net_device *dev = mp->dev;
1790         u32 port_status;
1791         int speed;
1792         int duplex;
1793         int fc;
1794
1795         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1796         if (!(port_status & LINK_UP)) {
1797                 if (netif_carrier_ok(dev)) {
1798                         int i;
1799
1800                         printk(KERN_INFO "%s: link down\n", dev->name);
1801
1802                         netif_carrier_off(dev);
1803
1804                         for (i = 0; i < mp->txq_count; i++) {
1805                                 struct tx_queue *txq = mp->txq + i;
1806
1807                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1808                                 txq_reset_hw_ptr(txq);
1809                         }
1810                 }
1811                 return;
1812         }
1813
1814         switch (port_status & PORT_SPEED_MASK) {
1815         case PORT_SPEED_10:
1816                 speed = 10;
1817                 break;
1818         case PORT_SPEED_100:
1819                 speed = 100;
1820                 break;
1821         case PORT_SPEED_1000:
1822                 speed = 1000;
1823                 break;
1824         default:
1825                 speed = -1;
1826                 break;
1827         }
1828         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1829         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1830
1831         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1832                          "flow control %sabled\n", dev->name,
1833                          speed, duplex ? "full" : "half",
1834                          fc ? "en" : "dis");
1835
1836         if (!netif_carrier_ok(dev))
1837                 netif_carrier_on(dev);
1838 }
1839
1840 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
1841 {
1842         struct mv643xx_eth_private *mp;
1843         int work_done;
1844
1845         mp = container_of(napi, struct mv643xx_eth_private, napi);
1846
1847         mp->work_rx_refill |= mp->work_rx_oom;
1848         mp->work_rx_oom = 0;
1849
1850         work_done = 0;
1851         while (work_done < budget) {
1852                 u8 queue_mask;
1853                 int queue;
1854                 int work_tbd;
1855
1856                 if (mp->work_link) {
1857                         mp->work_link = 0;
1858                         handle_link_event(mp);
1859                         continue;
1860                 }
1861
1862                 queue_mask = mp->work_tx | mp->work_tx_end |
1863                                 mp->work_rx | mp->work_rx_refill;
1864                 if (!queue_mask) {
1865                         if (mv643xx_eth_collect_events(mp))
1866                                 continue;
1867                         break;
1868                 }
1869
1870                 queue = fls(queue_mask) - 1;
1871                 queue_mask = 1 << queue;
1872
1873                 work_tbd = budget - work_done;
1874                 if (work_tbd > 16)
1875                         work_tbd = 16;
1876
1877                 if (mp->work_tx_end & queue_mask) {
1878                         txq_kick(mp->txq + queue);
1879                 } else if (mp->work_tx & queue_mask) {
1880                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
1881                         txq_maybe_wake(mp->txq + queue);
1882                 } else if (mp->work_rx & queue_mask) {
1883                         work_done += rxq_process(mp->rxq + queue, work_tbd);
1884                 } else if (mp->work_rx_refill & queue_mask) {
1885                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
1886                 } else {
1887                         BUG();
1888                 }
1889         }
1890
1891         if (work_done < budget) {
1892                 if (mp->work_rx_oom)
1893                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
1894                 napi_complete(napi);
1895                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
1896         }
1897
1898         return work_done;
1899 }
1900
1901 static inline void oom_timer_wrapper(unsigned long data)
1902 {
1903         struct mv643xx_eth_private *mp = (void *)data;
1904
1905         napi_schedule(&mp->napi);
1906 }
1907
1908 static void phy_reset(struct mv643xx_eth_private *mp)
1909 {
1910         int data;
1911
1912         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1913         if (data < 0)
1914                 return;
1915
1916         data |= BMCR_RESET;
1917         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data) < 0)
1918                 return;
1919
1920         do {
1921                 data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1922         } while (data >= 0 && data & BMCR_RESET);
1923 }
1924
1925 static void port_start(struct mv643xx_eth_private *mp)
1926 {
1927         u32 pscr;
1928         int i;
1929
1930         /*
1931          * Perform PHY reset, if there is a PHY.
1932          */
1933         if (mp->phy_addr != -1) {
1934                 struct ethtool_cmd cmd;
1935
1936                 mv643xx_eth_get_settings(mp->dev, &cmd);
1937                 phy_reset(mp);
1938                 mv643xx_eth_set_settings(mp->dev, &cmd);
1939         }
1940
1941         /*
1942          * Configure basic link parameters.
1943          */
1944         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1945
1946         pscr |= SERIAL_PORT_ENABLE;
1947         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1948
1949         pscr |= DO_NOT_FORCE_LINK_FAIL;
1950         if (mp->phy_addr == -1)
1951                 pscr |= FORCE_LINK_PASS;
1952         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1953
1954         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1955
1956         /*
1957          * Configure TX path and queues.
1958          */
1959         tx_set_rate(mp, 1000000000, 16777216);
1960         for (i = 0; i < mp->txq_count; i++) {
1961                 struct tx_queue *txq = mp->txq + i;
1962
1963                 txq_reset_hw_ptr(txq);
1964                 txq_set_rate(txq, 1000000000, 16777216);
1965                 txq_set_fixed_prio_mode(txq);
1966         }
1967
1968         /*
1969          * Add configured unicast address to address filter table.
1970          */
1971         uc_addr_set(mp, mp->dev->dev_addr);
1972
1973         /*
1974          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1975          * frames to RX queue #0.
1976          */
1977         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1978
1979         /*
1980          * Treat BPDUs as normal multicasts, and disable partition mode.
1981          */
1982         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1983
1984         /*
1985          * Enable the receive queues.
1986          */
1987         for (i = 0; i < mp->rxq_count; i++) {
1988                 struct rx_queue *rxq = mp->rxq + i;
1989                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
1990                 u32 addr;
1991
1992                 addr = (u32)rxq->rx_desc_dma;
1993                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
1994                 wrl(mp, off, addr);
1995
1996                 rxq_enable(rxq);
1997         }
1998 }
1999
2000 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2001 {
2002         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2003         u32 val;
2004
2005         val = rdl(mp, SDMA_CONFIG(mp->port_num));
2006         if (mp->shared->extended_rx_coal_limit) {
2007                 if (coal > 0xffff)
2008                         coal = 0xffff;
2009                 val &= ~0x023fff80;
2010                 val |= (coal & 0x8000) << 10;
2011                 val |= (coal & 0x7fff) << 7;
2012         } else {
2013                 if (coal > 0x3fff)
2014                         coal = 0x3fff;
2015                 val &= ~0x003fff00;
2016                 val |= (coal & 0x3fff) << 8;
2017         }
2018         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2019 }
2020
2021 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2022 {
2023         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2024
2025         if (coal > 0x3fff)
2026                 coal = 0x3fff;
2027         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2028 }
2029
2030 static int mv643xx_eth_open(struct net_device *dev)
2031 {
2032         struct mv643xx_eth_private *mp = netdev_priv(dev);
2033         int err;
2034         int i;
2035
2036         wrl(mp, INT_CAUSE(mp->port_num), 0);
2037         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2038         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2039
2040         err = request_irq(dev->irq, mv643xx_eth_irq,
2041                           IRQF_SHARED, dev->name, dev);
2042         if (err) {
2043                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2044                 return -EAGAIN;
2045         }
2046
2047         init_mac_tables(mp);
2048
2049         napi_enable(&mp->napi);
2050
2051         for (i = 0; i < mp->rxq_count; i++) {
2052                 err = rxq_init(mp, i);
2053                 if (err) {
2054                         while (--i >= 0)
2055                                 rxq_deinit(mp->rxq + i);
2056                         goto out;
2057                 }
2058
2059                 rxq_refill(mp->rxq + i, INT_MAX);
2060         }
2061
2062         if (mp->work_rx_oom) {
2063                 mp->rx_oom.expires = jiffies + (HZ / 10);
2064                 add_timer(&mp->rx_oom);
2065         }
2066
2067         for (i = 0; i < mp->txq_count; i++) {
2068                 err = txq_init(mp, i);
2069                 if (err) {
2070                         while (--i >= 0)
2071                                 txq_deinit(mp->txq + i);
2072                         goto out_free;
2073                 }
2074         }
2075
2076         netif_carrier_off(dev);
2077
2078         port_start(mp);
2079
2080         set_rx_coal(mp, 0);
2081         set_tx_coal(mp, 0);
2082
2083         wrl(mp, INT_MASK_EXT(mp->port_num), INT_EXT_LINK_PHY | INT_EXT_TX);
2084         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2085
2086         return 0;
2087
2088
2089 out_free:
2090         for (i = 0; i < mp->rxq_count; i++)
2091                 rxq_deinit(mp->rxq + i);
2092 out:
2093         free_irq(dev->irq, dev);
2094
2095         return err;
2096 }
2097
2098 static void port_reset(struct mv643xx_eth_private *mp)
2099 {
2100         unsigned int data;
2101         int i;
2102
2103         for (i = 0; i < mp->rxq_count; i++)
2104                 rxq_disable(mp->rxq + i);
2105         for (i = 0; i < mp->txq_count; i++)
2106                 txq_disable(mp->txq + i);
2107
2108         while (1) {
2109                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2110
2111                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2112                         break;
2113                 udelay(10);
2114         }
2115
2116         /* Reset the Enable bit in the Configuration Register */
2117         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2118         data &= ~(SERIAL_PORT_ENABLE            |
2119                   DO_NOT_FORCE_LINK_FAIL        |
2120                   FORCE_LINK_PASS);
2121         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2122 }
2123
2124 static int mv643xx_eth_stop(struct net_device *dev)
2125 {
2126         struct mv643xx_eth_private *mp = netdev_priv(dev);
2127         int i;
2128
2129         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2130         rdl(mp, INT_MASK(mp->port_num));
2131
2132         napi_disable(&mp->napi);
2133
2134         del_timer_sync(&mp->rx_oom);
2135
2136         netif_carrier_off(dev);
2137
2138         free_irq(dev->irq, dev);
2139
2140         port_reset(mp);
2141         mib_counters_update(mp);
2142
2143         for (i = 0; i < mp->rxq_count; i++)
2144                 rxq_deinit(mp->rxq + i);
2145         for (i = 0; i < mp->txq_count; i++)
2146                 txq_deinit(mp->txq + i);
2147
2148         return 0;
2149 }
2150
2151 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2152 {
2153         struct mv643xx_eth_private *mp = netdev_priv(dev);
2154
2155         if (mp->phy_addr != -1)
2156                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2157
2158         return -EOPNOTSUPP;
2159 }
2160
2161 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2162 {
2163         struct mv643xx_eth_private *mp = netdev_priv(dev);
2164
2165         if (new_mtu < 64 || new_mtu > 9500)
2166                 return -EINVAL;
2167
2168         dev->mtu = new_mtu;
2169         tx_set_rate(mp, 1000000000, 16777216);
2170
2171         if (!netif_running(dev))
2172                 return 0;
2173
2174         /*
2175          * Stop and then re-open the interface. This will allocate RX
2176          * skbs of the new MTU.
2177          * There is a possible danger that the open will not succeed,
2178          * due to memory being full.
2179          */
2180         mv643xx_eth_stop(dev);
2181         if (mv643xx_eth_open(dev)) {
2182                 dev_printk(KERN_ERR, &dev->dev,
2183                            "fatal error on re-opening device after "
2184                            "MTU change\n");
2185         }
2186
2187         return 0;
2188 }
2189
2190 static void tx_timeout_task(struct work_struct *ugly)
2191 {
2192         struct mv643xx_eth_private *mp;
2193
2194         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2195         if (netif_running(mp->dev)) {
2196                 netif_tx_stop_all_queues(mp->dev);
2197                 port_reset(mp);
2198                 port_start(mp);
2199                 netif_tx_wake_all_queues(mp->dev);
2200         }
2201 }
2202
2203 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2204 {
2205         struct mv643xx_eth_private *mp = netdev_priv(dev);
2206
2207         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2208
2209         schedule_work(&mp->tx_timeout_task);
2210 }
2211
2212 #ifdef CONFIG_NET_POLL_CONTROLLER
2213 static void mv643xx_eth_netpoll(struct net_device *dev)
2214 {
2215         struct mv643xx_eth_private *mp = netdev_priv(dev);
2216
2217         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2218         rdl(mp, INT_MASK(mp->port_num));
2219
2220         mv643xx_eth_irq(dev->irq, dev);
2221
2222         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2223 }
2224 #endif
2225
2226 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2227 {
2228         struct mv643xx_eth_private *mp = netdev_priv(dev);
2229         return smi_reg_read(mp, addr, reg);
2230 }
2231
2232 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2233 {
2234         struct mv643xx_eth_private *mp = netdev_priv(dev);
2235         smi_reg_write(mp, addr, reg, val);
2236 }
2237
2238
2239 /* platform glue ************************************************************/
2240 static void
2241 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2242                               struct mbus_dram_target_info *dram)
2243 {
2244         void __iomem *base = msp->base;
2245         u32 win_enable;
2246         u32 win_protect;
2247         int i;
2248
2249         for (i = 0; i < 6; i++) {
2250                 writel(0, base + WINDOW_BASE(i));
2251                 writel(0, base + WINDOW_SIZE(i));
2252                 if (i < 4)
2253                         writel(0, base + WINDOW_REMAP_HIGH(i));
2254         }
2255
2256         win_enable = 0x3f;
2257         win_protect = 0;
2258
2259         for (i = 0; i < dram->num_cs; i++) {
2260                 struct mbus_dram_window *cs = dram->cs + i;
2261
2262                 writel((cs->base & 0xffff0000) |
2263                         (cs->mbus_attr << 8) |
2264                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2265                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2266
2267                 win_enable &= ~(1 << i);
2268                 win_protect |= 3 << (2 * i);
2269         }
2270
2271         writel(win_enable, base + WINDOW_BAR_ENABLE);
2272         msp->win_protect = win_protect;
2273 }
2274
2275 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2276 {
2277         /*
2278          * Check whether we have a 14-bit coal limit field in bits
2279          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2280          * SDMA config register.
2281          */
2282         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2283         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2284                 msp->extended_rx_coal_limit = 1;
2285         else
2286                 msp->extended_rx_coal_limit = 0;
2287
2288         /*
2289          * Check whether the TX rate control registers are in the
2290          * old or the new place.
2291          */
2292         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2293         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1)
2294                 msp->tx_bw_control_moved = 1;
2295         else
2296                 msp->tx_bw_control_moved = 0;
2297 }
2298
2299 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2300 {
2301         static int mv643xx_eth_version_printed = 0;
2302         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2303         struct mv643xx_eth_shared_private *msp;
2304         struct resource *res;
2305         int ret;
2306
2307         if (!mv643xx_eth_version_printed++)
2308                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2309                         "driver version %s\n", mv643xx_eth_driver_version);
2310
2311         ret = -EINVAL;
2312         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2313         if (res == NULL)
2314                 goto out;
2315
2316         ret = -ENOMEM;
2317         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2318         if (msp == NULL)
2319                 goto out;
2320         memset(msp, 0, sizeof(*msp));
2321
2322         msp->base = ioremap(res->start, res->end - res->start + 1);
2323         if (msp->base == NULL)
2324                 goto out_free;
2325
2326         msp->smi = msp;
2327         if (pd != NULL && pd->shared_smi != NULL)
2328                 msp->smi = platform_get_drvdata(pd->shared_smi);
2329
2330         mutex_init(&msp->phy_lock);
2331
2332         msp->err_interrupt = NO_IRQ;
2333         init_waitqueue_head(&msp->smi_busy_wait);
2334
2335         /*
2336          * Check whether the error interrupt is hooked up.
2337          */
2338         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2339         if (res != NULL) {
2340                 int err;
2341
2342                 err = request_irq(res->start, mv643xx_eth_err_irq,
2343                                   IRQF_SHARED, "mv643xx_eth", msp);
2344                 if (!err) {
2345                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2346                         msp->err_interrupt = res->start;
2347                 }
2348         }
2349
2350         /*
2351          * (Re-)program MBUS remapping windows if we are asked to.
2352          */
2353         if (pd != NULL && pd->dram != NULL)
2354                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2355
2356         /*
2357          * Detect hardware parameters.
2358          */
2359         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2360         infer_hw_params(msp);
2361
2362         platform_set_drvdata(pdev, msp);
2363
2364         return 0;
2365
2366 out_free:
2367         kfree(msp);
2368 out:
2369         return ret;
2370 }
2371
2372 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2373 {
2374         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2375
2376         if (msp->err_interrupt != NO_IRQ)
2377                 free_irq(msp->err_interrupt, msp);
2378         iounmap(msp->base);
2379         kfree(msp);
2380
2381         return 0;
2382 }
2383
2384 static struct platform_driver mv643xx_eth_shared_driver = {
2385         .probe          = mv643xx_eth_shared_probe,
2386         .remove         = mv643xx_eth_shared_remove,
2387         .driver = {
2388                 .name   = MV643XX_ETH_SHARED_NAME,
2389                 .owner  = THIS_MODULE,
2390         },
2391 };
2392
2393 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2394 {
2395         int addr_shift = 5 * mp->port_num;
2396         u32 data;
2397
2398         data = rdl(mp, PHY_ADDR);
2399         data &= ~(0x1f << addr_shift);
2400         data |= (phy_addr & 0x1f) << addr_shift;
2401         wrl(mp, PHY_ADDR, data);
2402 }
2403
2404 static int phy_addr_get(struct mv643xx_eth_private *mp)
2405 {
2406         unsigned int data;
2407
2408         data = rdl(mp, PHY_ADDR);
2409
2410         return (data >> (5 * mp->port_num)) & 0x1f;
2411 }
2412
2413 static void set_params(struct mv643xx_eth_private *mp,
2414                        struct mv643xx_eth_platform_data *pd)
2415 {
2416         struct net_device *dev = mp->dev;
2417
2418         if (is_valid_ether_addr(pd->mac_addr))
2419                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2420         else
2421                 uc_addr_get(mp, dev->dev_addr);
2422
2423         if (pd->phy_addr == MV643XX_ETH_PHY_NONE) {
2424                 mp->phy_addr = -1;
2425         } else {
2426                 if (pd->phy_addr != MV643XX_ETH_PHY_ADDR_DEFAULT) {
2427                         mp->phy_addr = pd->phy_addr & 0x3f;
2428                         phy_addr_set(mp, mp->phy_addr);
2429                 } else {
2430                         mp->phy_addr = phy_addr_get(mp);
2431                 }
2432         }
2433
2434         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2435         if (pd->rx_queue_size)
2436                 mp->default_rx_ring_size = pd->rx_queue_size;
2437         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2438         mp->rx_desc_sram_size = pd->rx_sram_size;
2439
2440         mp->rxq_count = pd->rx_queue_count ? : 1;
2441
2442         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2443         if (pd->tx_queue_size)
2444                 mp->default_tx_ring_size = pd->tx_queue_size;
2445         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2446         mp->tx_desc_sram_size = pd->tx_sram_size;
2447
2448         mp->txq_count = pd->tx_queue_count ? : 1;
2449 }
2450
2451 static int phy_detect(struct mv643xx_eth_private *mp)
2452 {
2453         int data;
2454         int data2;
2455
2456         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2457         if (data < 0)
2458                 return -ENODEV;
2459
2460         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE) < 0)
2461                 return -ENODEV;
2462
2463         data2 = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2464         if (data2 < 0)
2465                 return -ENODEV;
2466
2467         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2468                 return -ENODEV;
2469
2470         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2471
2472         return 0;
2473 }
2474
2475 static int phy_init(struct mv643xx_eth_private *mp,
2476                     struct mv643xx_eth_platform_data *pd)
2477 {
2478         struct ethtool_cmd cmd;
2479         int err;
2480
2481         err = phy_detect(mp);
2482         if (err) {
2483                 dev_printk(KERN_INFO, &mp->dev->dev,
2484                            "no PHY detected at addr %d\n", mp->phy_addr);
2485                 return err;
2486         }
2487         phy_reset(mp);
2488
2489         mp->mii.phy_id = mp->phy_addr;
2490         mp->mii.phy_id_mask = 0x3f;
2491         mp->mii.reg_num_mask = 0x1f;
2492         mp->mii.dev = mp->dev;
2493         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2494         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2495
2496         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2497
2498         memset(&cmd, 0, sizeof(cmd));
2499
2500         cmd.port = PORT_MII;
2501         cmd.transceiver = XCVR_INTERNAL;
2502         cmd.phy_address = mp->phy_addr;
2503         if (pd->speed == 0) {
2504                 cmd.autoneg = AUTONEG_ENABLE;
2505                 cmd.speed = SPEED_100;
2506                 cmd.advertising = ADVERTISED_10baseT_Half  |
2507                                   ADVERTISED_10baseT_Full  |
2508                                   ADVERTISED_100baseT_Half |
2509                                   ADVERTISED_100baseT_Full;
2510                 if (mp->mii.supports_gmii)
2511                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2512         } else {
2513                 cmd.autoneg = AUTONEG_DISABLE;
2514                 cmd.speed = pd->speed;
2515                 cmd.duplex = pd->duplex;
2516         }
2517
2518         mv643xx_eth_set_settings(mp->dev, &cmd);
2519
2520         return 0;
2521 }
2522
2523 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2524 {
2525         u32 pscr;
2526
2527         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2528         if (pscr & SERIAL_PORT_ENABLE) {
2529                 pscr &= ~SERIAL_PORT_ENABLE;
2530                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2531         }
2532
2533         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2534         if (mp->phy_addr == -1) {
2535                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2536                 if (speed == SPEED_1000)
2537                         pscr |= SET_GMII_SPEED_TO_1000;
2538                 else if (speed == SPEED_100)
2539                         pscr |= SET_MII_SPEED_TO_100;
2540
2541                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2542
2543                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2544                 if (duplex == DUPLEX_FULL)
2545                         pscr |= SET_FULL_DUPLEX_MODE;
2546         }
2547
2548         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2549 }
2550
2551 static int mv643xx_eth_probe(struct platform_device *pdev)
2552 {
2553         struct mv643xx_eth_platform_data *pd;
2554         struct mv643xx_eth_private *mp;
2555         struct net_device *dev;
2556         struct resource *res;
2557         DECLARE_MAC_BUF(mac);
2558         int err;
2559
2560         pd = pdev->dev.platform_data;
2561         if (pd == NULL) {
2562                 dev_printk(KERN_ERR, &pdev->dev,
2563                            "no mv643xx_eth_platform_data\n");
2564                 return -ENODEV;
2565         }
2566
2567         if (pd->shared == NULL) {
2568                 dev_printk(KERN_ERR, &pdev->dev,
2569                            "no mv643xx_eth_platform_data->shared\n");
2570                 return -ENODEV;
2571         }
2572
2573         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2574         if (!dev)
2575                 return -ENOMEM;
2576
2577         mp = netdev_priv(dev);
2578         platform_set_drvdata(pdev, mp);
2579
2580         mp->shared = platform_get_drvdata(pd->shared);
2581         mp->port_num = pd->port_number;
2582
2583         mp->dev = dev;
2584
2585         set_params(mp, pd);
2586         dev->real_num_tx_queues = mp->txq_count;
2587
2588         spin_lock_init(&mp->lock);
2589
2590         mib_counters_clear(mp);
2591         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2592
2593         if (mp->phy_addr != -1) {
2594                 err = phy_init(mp, pd);
2595                 if (err)
2596                         goto out;
2597
2598                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2599         } else {
2600                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2601         }
2602         init_pscr(mp, pd->speed, pd->duplex);
2603
2604         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2605
2606         init_timer(&mp->rx_oom);
2607         mp->rx_oom.data = (unsigned long)mp;
2608         mp->rx_oom.function = oom_timer_wrapper;
2609
2610
2611         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2612         BUG_ON(!res);
2613         dev->irq = res->start;
2614
2615         dev->hard_start_xmit = mv643xx_eth_xmit;
2616         dev->open = mv643xx_eth_open;
2617         dev->stop = mv643xx_eth_stop;
2618         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2619         dev->set_mac_address = mv643xx_eth_set_mac_address;
2620         dev->do_ioctl = mv643xx_eth_ioctl;
2621         dev->change_mtu = mv643xx_eth_change_mtu;
2622         dev->tx_timeout = mv643xx_eth_tx_timeout;
2623 #ifdef CONFIG_NET_POLL_CONTROLLER
2624         dev->poll_controller = mv643xx_eth_netpoll;
2625 #endif
2626         dev->watchdog_timeo = 2 * HZ;
2627         dev->base_addr = 0;
2628
2629         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2630         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2631
2632         SET_NETDEV_DEV(dev, &pdev->dev);
2633
2634         if (mp->shared->win_protect)
2635                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2636
2637         err = register_netdev(dev);
2638         if (err)
2639                 goto out;
2640
2641         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2642                    mp->port_num, print_mac(mac, dev->dev_addr));
2643
2644         if (mp->tx_desc_sram_size > 0)
2645                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2646
2647         return 0;
2648
2649 out:
2650         free_netdev(dev);
2651
2652         return err;
2653 }
2654
2655 static int mv643xx_eth_remove(struct platform_device *pdev)
2656 {
2657         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2658
2659         unregister_netdev(mp->dev);
2660         flush_scheduled_work();
2661         free_netdev(mp->dev);
2662
2663         platform_set_drvdata(pdev, NULL);
2664
2665         return 0;
2666 }
2667
2668 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2669 {
2670         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2671
2672         /* Mask all interrupts on ethernet port */
2673         wrl(mp, INT_MASK(mp->port_num), 0);
2674         rdl(mp, INT_MASK(mp->port_num));
2675
2676         if (netif_running(mp->dev))
2677                 port_reset(mp);
2678 }
2679
2680 static struct platform_driver mv643xx_eth_driver = {
2681         .probe          = mv643xx_eth_probe,
2682         .remove         = mv643xx_eth_remove,
2683         .shutdown       = mv643xx_eth_shutdown,
2684         .driver = {
2685                 .name   = MV643XX_ETH_NAME,
2686                 .owner  = THIS_MODULE,
2687         },
2688 };
2689
2690 static int __init mv643xx_eth_init_module(void)
2691 {
2692         int rc;
2693
2694         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2695         if (!rc) {
2696                 rc = platform_driver_register(&mv643xx_eth_driver);
2697                 if (rc)
2698                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2699         }
2700
2701         return rc;
2702 }
2703 module_init(mv643xx_eth_init_module);
2704
2705 static void __exit mv643xx_eth_cleanup_module(void)
2706 {
2707         platform_driver_unregister(&mv643xx_eth_driver);
2708         platform_driver_unregister(&mv643xx_eth_shared_driver);
2709 }
2710 module_exit(mv643xx_eth_cleanup_module);
2711
2712 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2713               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2714 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2715 MODULE_LICENSE("GPL");
2716 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2717 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);