drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/tcp.h>
  42 #include <linux/udp.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/delay.h>
  45 #include <linux/ethtool.h>
  46 #include <linux/platform_device.h>
  47 #include <linux/module.h>
  48 #include <linux/kernel.h>
  49 #include <linux/spinlock.h>
  50 #include <linux/workqueue.h>
  51 #include <linux/mii.h>
  52 #include <linux/mv643xx_eth.h>
  53 #include <asm/io.h>
  54 #include <asm/types.h>
  55 #include <asm/system.h>
  56
  57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  58 static char mv643xx_eth_driver_version[] = "1.3";
  59
  60 #define MV643XX_ETH_CHECKSUM_OFFLOAD_TX
  61 #define MV643XX_ETH_NAPI
  62 #define MV643XX_ETH_TX_FAST_REFILL
  63
  64 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
  65 #define MAX_DESCS_PER_SKB       (MAX_SKB_FRAGS + 1)
  66 #else
  67 #define MAX_DESCS_PER_SKB       1
  68 #endif
  69
  70 /*
  71  * Registers shared between all ports.
  72  */
  73 #define PHY_ADDR                        0x0000
  74 #define SMI_REG                         0x0004
  75 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  76 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  77 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  78 #define WINDOW_BAR_ENABLE               0x0290
  79 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  80
  81 /*
  82  * Per-port registers.
  83  */
  84 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
  85 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  86 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
  87 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
  88 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
  89 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
  90 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
  91 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
  92 #define  TX_FIFO_EMPTY                  0x00000400
  93 #define  TX_IN_PROGRESS                 0x00000080
  94 #define  PORT_SPEED_MASK                0x00000030
  95 #define  PORT_SPEED_1000                0x00000010
  96 #define  PORT_SPEED_100                 0x00000020
  97 #define  PORT_SPEED_10                  0x00000000
  98 #define  FLOW_CONTROL_ENABLED           0x00000008
  99 #define  FULL_DUPLEX                    0x00000004
 100 #define  LINK_UP                        0x00000002
 101 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
 102 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
 103 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
 104 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
 105 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
 106 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
 107 #define  INT_TX_END_0                   0x00080000
 108 #define  INT_TX_END                     0x07f80000
 109 #define  INT_RX                         0x0007fbfc
 110 #define  INT_EXT                        0x00000002
 111 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
 112 #define  INT_EXT_LINK                   0x00100000
 113 #define  INT_EXT_PHY                    0x00010000
 114 #define  INT_EXT_TX_ERROR_0             0x00000100
 115 #define  INT_EXT_TX_0                   0x00000001
 116 #define  INT_EXT_TX                     0x0000ffff
 117 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
 118 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
 119 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
 120 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
 121 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
 122 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
 123 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
 124 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
 125 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
 126 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
 127 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
 128 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
 129 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
 130 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 131 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 132 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 133 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 134
 135
 136 /*
 137  * SDMA configuration register.
 138  */
 139 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 140 #define BLM_RX_NO_SWAP                  (1 << 4)
 141 #define BLM_TX_NO_SWAP                  (1 << 5)
 142 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 143
 144 #if defined(__BIG_ENDIAN)
 145 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 146                 RX_BURST_SIZE_16_64BIT  |       \
 147                 TX_BURST_SIZE_16_64BIT
 148 #elif defined(__LITTLE_ENDIAN)
 149 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 150                 RX_BURST_SIZE_16_64BIT  |       \
 151                 BLM_RX_NO_SWAP          |       \
 152                 BLM_TX_NO_SWAP          |       \
 153                 TX_BURST_SIZE_16_64BIT
 154 #else
 155 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 156 #endif
 157
 158
 159 /*
 160  * Port serial control register.
 161  */
 162 #define SET_MII_SPEED_TO_100                    (1 << 24)
 163 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 164 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 165 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 166 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 167 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 168 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 169 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 170 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 171 #define FORCE_LINK_PASS                         (1 << 1)
 172 #define SERIAL_PORT_ENABLE                      (1 << 0)
 173
 174 #define DEFAULT_RX_QUEUE_SIZE           400
 175 #define DEFAULT_TX_QUEUE_SIZE           800
 176
 177
 178 /*
 179  * RX/TX descriptors.
 180  */
 181 #if defined(__BIG_ENDIAN)
 182 struct rx_desc {
 183         u16 byte_cnt;           /* Descriptor buffer byte count         */
 184         u16 buf_size;           /* Buffer size                          */
 185         u32 cmd_sts;            /* Descriptor command status            */
 186         u32 next_desc_ptr;      /* Next descriptor pointer              */
 187         u32 buf_ptr;            /* Descriptor buffer pointer            */
 188 };
 189
 190 struct tx_desc {
 191         u16 byte_cnt;           /* buffer byte count                    */
 192         u16 l4i_chk;            /* CPU provided TCP checksum            */
 193         u32 cmd_sts;            /* Command/status field                 */
 194         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 195         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 196 };
 197 #elif defined(__LITTLE_ENDIAN)
 198 struct rx_desc {
 199         u32 cmd_sts;            /* Descriptor command status            */
 200         u16 buf_size;           /* Buffer size                          */
 201         u16 byte_cnt;           /* Descriptor buffer byte count         */
 202         u32 buf_ptr;            /* Descriptor buffer pointer            */
 203         u32 next_desc_ptr;      /* Next descriptor pointer              */
 204 };
 205
 206 struct tx_desc {
 207         u32 cmd_sts;            /* Command/status field                 */
 208         u16 l4i_chk;            /* CPU provided TCP checksum            */
 209         u16 byte_cnt;           /* buffer byte count                    */
 210         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 211         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 212 };
 213 #else
 214 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 215 #endif
 216
 217 /* RX & TX descriptor command */
 218 #define BUFFER_OWNED_BY_DMA             0x80000000
 219
 220 /* RX & TX descriptor status */
 221 #define ERROR_SUMMARY                   0x00000001
 222
 223 /* RX descriptor status */
 224 #define LAYER_4_CHECKSUM_OK             0x40000000
 225 #define RX_ENABLE_INTERRUPT             0x20000000
 226 #define RX_FIRST_DESC                   0x08000000
 227 #define RX_LAST_DESC                    0x04000000
 228
 229 /* TX descriptor command */
 230 #define TX_ENABLE_INTERRUPT             0x00800000
 231 #define GEN_CRC                         0x00400000
 232 #define TX_FIRST_DESC                   0x00200000
 233 #define TX_LAST_DESC                    0x00100000
 234 #define ZERO_PADDING                    0x00080000
 235 #define GEN_IP_V4_CHECKSUM              0x00040000
 236 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 237 #define UDP_FRAME                       0x00010000
 238 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 239 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 240
 241 #define TX_IHL_SHIFT                    11
 242
 243
 244 /* global *******************************************************************/
 245 struct mv643xx_eth_shared_private {
 246         /*
 247          * Ethernet controller base address.
 248          */
 249         void __iomem *base;
 250
 251         /*
 252          * Protects access to SMI_REG, which is shared between ports.
 253          */
 254         spinlock_t phy_lock;
 255
 256         /*
 257          * Per-port MBUS window access register value.
 258          */
 259         u32 win_protect;
 260
 261         /*
 262          * Hardware-specific parameters.
 263          */
 264         unsigned int t_clk;
 265         int extended_rx_coal_limit;
 266         int tx_bw_control_moved;
 267 };
 268
 269
 270 /* per-port *****************************************************************/
 271 struct mib_counters {
 272         u64 good_octets_received;
 273         u32 bad_octets_received;
 274         u32 internal_mac_transmit_err;
 275         u32 good_frames_received;
 276         u32 bad_frames_received;
 277         u32 broadcast_frames_received;
 278         u32 multicast_frames_received;
 279         u32 frames_64_octets;
 280         u32 frames_65_to_127_octets;
 281         u32 frames_128_to_255_octets;
 282         u32 frames_256_to_511_octets;
 283         u32 frames_512_to_1023_octets;
 284         u32 frames_1024_to_max_octets;
 285         u64 good_octets_sent;
 286         u32 good_frames_sent;
 287         u32 excessive_collision;
 288         u32 multicast_frames_sent;
 289         u32 broadcast_frames_sent;
 290         u32 unrec_mac_control_received;
 291         u32 fc_sent;
 292         u32 good_fc_received;
 293         u32 bad_fc_received;
 294         u32 undersize_received;
 295         u32 fragments_received;
 296         u32 oversize_received;
 297         u32 jabber_received;
 298         u32 mac_receive_error;
 299         u32 bad_crc_event;
 300         u32 collision;
 301         u32 late_collision;
 302 };
 303
 304 struct rx_queue {
 305         int index;
 306
 307         int rx_ring_size;
 308
 309         int rx_desc_count;
 310         int rx_curr_desc;
 311         int rx_used_desc;
 312
 313         struct rx_desc *rx_desc_area;
 314         dma_addr_t rx_desc_dma;
 315         int rx_desc_area_size;
 316         struct sk_buff **rx_skb;
 317
 318         struct timer_list rx_oom;
 319 };
 320
 321 struct tx_queue {
 322         int index;
 323
 324         int tx_ring_size;
 325
 326         int tx_desc_count;
 327         int tx_curr_desc;
 328         int tx_used_desc;
 329
 330         struct tx_desc *tx_desc_area;
 331         dma_addr_t tx_desc_dma;
 332         int tx_desc_area_size;
 333         struct sk_buff **tx_skb;
 334 };
 335
 336 struct mv643xx_eth_private {
 337         struct mv643xx_eth_shared_private *shared;
 338         int port_num;
 339
 340         struct net_device *dev;
 341
 342         struct mv643xx_eth_shared_private *shared_smi;
 343         int phy_addr;
 344
 345         spinlock_t lock;
 346
 347         struct mib_counters mib_counters;
 348         struct work_struct tx_timeout_task;
 349         struct mii_if_info mii;
 350
 351         /*
 352          * RX state.
 353          */
 354         int default_rx_ring_size;
 355         unsigned long rx_desc_sram_addr;
 356         int rx_desc_sram_size;
 357         u8 rxq_mask;
 358         int rxq_primary;
 359         struct napi_struct napi;
 360         struct rx_queue rxq[8];
 361
 362         /*
 363          * TX state.
 364          */
 365         int default_tx_ring_size;
 366         unsigned long tx_desc_sram_addr;
 367         int tx_desc_sram_size;
 368         u8 txq_mask;
 369         int txq_primary;
 370         struct tx_queue txq[8];
 371 #ifdef MV643XX_ETH_TX_FAST_REFILL
 372         int tx_clean_threshold;
 373 #endif
 374 };
 375
 376
 377 /* port register accessors **************************************************/
 378 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 379 {
 380         return readl(mp->shared->base + offset);
 381 }
 382
 383 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 384 {
 385         writel(data, mp->shared->base + offset);
 386 }
 387
 388
 389 /* rxq/txq helper functions *************************************************/
 390 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 391 {
 392         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 393 }
 394
 395 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 396 {
 397         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 398 }
 399
 400 static void rxq_enable(struct rx_queue *rxq)
 401 {
 402         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 403         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
 404 }
 405
 406 static void rxq_disable(struct rx_queue *rxq)
 407 {
 408         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 409         u8 mask = 1 << rxq->index;
 410
 411         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
 412         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
 413                 udelay(10);
 414 }
 415
 416 static void txq_reset_hw_ptr(struct tx_queue *txq)
 417 {
 418         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 419         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
 420         u32 addr;
 421
 422         addr = (u32)txq->tx_desc_dma;
 423         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 424         wrl(mp, off, addr);
 425 }
 426
 427 static void txq_enable(struct tx_queue *txq)
 428 {
 429         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 430         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
 431 }
 432
 433 static void txq_disable(struct tx_queue *txq)
 434 {
 435         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 436         u8 mask = 1 << txq->index;
 437
 438         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
 439         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
 440                 udelay(10);
 441 }
 442
 443 static void __txq_maybe_wake(struct tx_queue *txq)
 444 {
 445         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 446
 447         /*
 448          * netif_{stop,wake}_queue() flow control only applies to
 449          * the primary queue.
 450          */
 451         BUG_ON(txq->index != mp->txq_primary);
 452
 453         if (txq->tx_ring_size - txq->tx_desc_count >= MAX_DESCS_PER_SKB)
 454                 netif_wake_queue(mp->dev);
 455 }
 456
 457
 458 /* rx ***********************************************************************/
 459 static void txq_reclaim(struct tx_queue *txq, int force);
 460
 461 static void rxq_refill(struct rx_queue *rxq)
 462 {
 463         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 464         unsigned long flags;
 465
 466         spin_lock_irqsave(&mp->lock, flags);
 467
 468         while (rxq->rx_desc_count < rxq->rx_ring_size) {
 469                 int skb_size;
 470                 struct sk_buff *skb;
 471                 int unaligned;
 472                 int rx;
 473
 474                 /*
 475                  * Reserve 2+14 bytes for an ethernet header (the
 476                  * hardware automatically prepends 2 bytes of dummy
 477                  * data to each received packet), 16 bytes for up to
 478                  * four VLAN tags, and 4 bytes for the trailing FCS
 479                  * -- 36 bytes total.
 480                  */
 481                 skb_size = mp->dev->mtu + 36;
 482
 483                 /*
 484                  * Make sure that the skb size is a multiple of 8
 485                  * bytes, as the lower three bits of the receive
 486                  * descriptor's buffer size field are ignored by
 487                  * the hardware.
 488                  */
 489                 skb_size = (skb_size + 7) & ~7;
 490
 491                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
 492                 if (skb == NULL)
 493                         break;
 494
 495                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 496                 if (unaligned)
 497                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 498
 499                 rxq->rx_desc_count++;
 500
 501                 rx = rxq->rx_used_desc++;
 502                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 503                         rxq->rx_used_desc = 0;
 504
 505                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
 506                                                 skb_size, DMA_FROM_DEVICE);
 507                 rxq->rx_desc_area[rx].buf_size = skb_size;
 508                 rxq->rx_skb[rx] = skb;
 509                 wmb();
 510                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
 511                                                 RX_ENABLE_INTERRUPT;
 512                 wmb();
 513
 514                 /*
 515                  * The hardware automatically prepends 2 bytes of
 516                  * dummy data to each received packet, so that the
 517                  * IP header ends up 16-byte aligned.
 518                  */
 519                 skb_reserve(skb, 2);
 520         }
 521
 522         if (rxq->rx_desc_count != rxq->rx_ring_size)
 523                 mod_timer(&rxq->rx_oom, jiffies + (HZ / 10));
 524
 525         spin_unlock_irqrestore(&mp->lock, flags);
 526 }
 527
 528 static inline void rxq_refill_timer_wrapper(unsigned long data)
 529 {
 530         rxq_refill((struct rx_queue *)data);
 531 }
 532
 533 static int rxq_process(struct rx_queue *rxq, int budget)
 534 {
 535         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 536         struct net_device_stats *stats = &mp->dev->stats;
 537         int rx;
 538
 539         rx = 0;
 540         while (rx < budget && rxq->rx_desc_count) {
 541                 struct rx_desc *rx_desc;
 542                 unsigned int cmd_sts;
 543                 struct sk_buff *skb;
 544                 unsigned long flags;
 545
 546                 spin_lock_irqsave(&mp->lock, flags);
 547
 548                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 549
 550                 cmd_sts = rx_desc->cmd_sts;
 551                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 552                         spin_unlock_irqrestore(&mp->lock, flags);
 553                         break;
 554                 }
 555                 rmb();
 556
 557                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 558                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 559
 560                 rxq->rx_curr_desc++;
 561                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 562                         rxq->rx_curr_desc = 0;
 563
 564                 spin_unlock_irqrestore(&mp->lock, flags);
 565
 566                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 567                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 568                 rxq->rx_desc_count--;
 569                 rx++;
 570
 571                 /*
 572                  * Update statistics.
 573                  *
 574                  * Note that the descriptor byte count includes 2 dummy
 575                  * bytes automatically inserted by the hardware at the
 576                  * start of the packet (which we don't count), and a 4
 577                  * byte CRC at the end of the packet (which we do count).
 578                  */
 579                 stats->rx_packets++;
 580                 stats->rx_bytes += rx_desc->byte_cnt - 2;
 581
 582                 /*
 583                  * In case we received a packet without first / last bits
 584                  * on, or the error summary bit is set, the packet needs
 585                  * to be dropped.
 586                  */
 587                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 588                                         (RX_FIRST_DESC | RX_LAST_DESC))
 589                                 || (cmd_sts & ERROR_SUMMARY)) {
 590                         stats->rx_dropped++;
 591
 592                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 593                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
 594                                 if (net_ratelimit())
 595                                         dev_printk(KERN_ERR, &mp->dev->dev,
 596                                                    "received packet spanning "
 597                                                    "multiple descriptors\n");
 598                         }
 599
 600                         if (cmd_sts & ERROR_SUMMARY)
 601                                 stats->rx_errors++;
 602
 603                         dev_kfree_skb_irq(skb);
 604                 } else {
 605                         /*
 606                          * The -4 is for the CRC in the trailer of the
 607                          * received packet
 608                          */
 609                         skb_put(skb, rx_desc->byte_cnt - 2 - 4);
 610
 611                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
 612                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 613                                 skb->csum = htons(
 614                                         (cmd_sts & 0x0007fff8) >> 3);
 615                         }
 616                         skb->protocol = eth_type_trans(skb, mp->dev);
 617 #ifdef MV643XX_ETH_NAPI
 618                         netif_receive_skb(skb);
 619 #else
 620                         netif_rx(skb);
 621 #endif
 622                 }
 623
 624                 mp->dev->last_rx = jiffies;
 625         }
 626
 627         rxq_refill(rxq);
 628
 629         return rx;
 630 }
 631
 632 #ifdef MV643XX_ETH_NAPI
 633 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
 634 {
 635         struct mv643xx_eth_private *mp;
 636         int rx;
 637         int i;
 638
 639         mp = container_of(napi, struct mv643xx_eth_private, napi);
 640
 641 #ifdef MV643XX_ETH_TX_FAST_REFILL
 642         if (++mp->tx_clean_threshold > 5) {
 643                 mp->tx_clean_threshold = 0;
 644                 for (i = 0; i < 8; i++)
 645                         if (mp->txq_mask & (1 << i))
 646                                 txq_reclaim(mp->txq + i, 0);
 647
 648                 if (netif_carrier_ok(mp->dev)) {
 649                         spin_lock_irq(&mp->lock);
 650                         __txq_maybe_wake(mp->txq + mp->txq_primary);
 651                         spin_unlock_irq(&mp->lock);
 652                 }
 653         }
 654 #endif
 655
 656         rx = 0;
 657         for (i = 7; rx < budget && i >= 0; i--)
 658                 if (mp->rxq_mask & (1 << i))
 659                         rx += rxq_process(mp->rxq + i, budget - rx);
 660
 661         if (rx < budget) {
 662                 netif_rx_complete(mp->dev, napi);
 663                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
 664         }
 665
 666         return rx;
 667 }
 668 #endif
 669
 670
 671 /* tx ***********************************************************************/
 672 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 673 {
 674         int frag;
 675
 676         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 677                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 678                 if (fragp->size <= 8 && fragp->page_offset & 7)
 679                         return 1;
 680         }
 681
 682         return 0;
 683 }
 684
 685 static int txq_alloc_desc_index(struct tx_queue *txq)
 686 {
 687         int tx_desc_curr;
 688
 689         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
 690
 691         tx_desc_curr = txq->tx_curr_desc++;
 692         if (txq->tx_curr_desc == txq->tx_ring_size)
 693                 txq->tx_curr_desc = 0;
 694
 695         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
 696
 697         return tx_desc_curr;
 698 }
 699
 700 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 701 {
 702         int nr_frags = skb_shinfo(skb)->nr_frags;
 703         int frag;
 704
 705         for (frag = 0; frag < nr_frags; frag++) {
 706                 skb_frag_t *this_frag;
 707                 int tx_index;
 708                 struct tx_desc *desc;
 709
 710                 this_frag = &skb_shinfo(skb)->frags[frag];
 711                 tx_index = txq_alloc_desc_index(txq);
 712                 desc = &txq->tx_desc_area[tx_index];
 713
 714                 /*
 715                  * The last fragment will generate an interrupt
 716                  * which will free the skb on TX completion.
 717                  */
 718                 if (frag == nr_frags - 1) {
 719                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 720                                         ZERO_PADDING | TX_LAST_DESC |
 721                                         TX_ENABLE_INTERRUPT;
 722                         txq->tx_skb[tx_index] = skb;
 723                 } else {
 724                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 725                         txq->tx_skb[tx_index] = NULL;
 726                 }
 727
 728                 desc->l4i_chk = 0;
 729                 desc->byte_cnt = this_frag->size;
 730                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 731                                                 this_frag->page_offset,
 732                                                 this_frag->size,
 733                                                 DMA_TO_DEVICE);
 734         }
 735 }
 736
 737 static inline __be16 sum16_as_be(__sum16 sum)
 738 {
 739         return (__force __be16)sum;
 740 }
 741
 742 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 743 {
 744         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 745         int nr_frags = skb_shinfo(skb)->nr_frags;
 746         int tx_index;
 747         struct tx_desc *desc;
 748         u32 cmd_sts;
 749         int length;
 750
 751         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 752
 753         tx_index = txq_alloc_desc_index(txq);
 754         desc = &txq->tx_desc_area[tx_index];
 755
 756         if (nr_frags) {
 757                 txq_submit_frag_skb(txq, skb);
 758
 759                 length = skb_headlen(skb);
 760                 txq->tx_skb[tx_index] = NULL;
 761         } else {
 762                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 763                 length = skb->len;
 764                 txq->tx_skb[tx_index] = skb;
 765         }
 766
 767         desc->byte_cnt = length;
 768         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 769
 770         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 771                 int mac_hdr_len;
 772
 773                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 774                        skb->protocol != htons(ETH_P_8021Q));
 775
 776                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 777                            GEN_IP_V4_CHECKSUM   |
 778                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 779
 780                 mac_hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 781                 switch (mac_hdr_len - ETH_HLEN) {
 782                 case 0:
 783                         break;
 784                 case 4:
 785                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 786                         break;
 787                 case 8:
 788                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 789                         break;
 790                 case 12:
 791                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 792                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 793                         break;
 794                 default:
 795                         if (net_ratelimit())
 796                                 dev_printk(KERN_ERR, &txq_to_mp(txq)->dev->dev,
 797                                    "mac header length is %d?!\n", mac_hdr_len);
 798                         break;
 799                 }
 800
 801                 switch (ip_hdr(skb)->protocol) {
 802                 case IPPROTO_UDP:
 803                         cmd_sts |= UDP_FRAME;
 804                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 805                         break;
 806                 case IPPROTO_TCP:
 807                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 808                         break;
 809                 default:
 810                         BUG();
 811                 }
 812         } else {
 813                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 814                 cmd_sts |= 5 << TX_IHL_SHIFT;
 815                 desc->l4i_chk = 0;
 816         }
 817
 818         /* ensure all other descriptors are written before first cmd_sts */
 819         wmb();
 820         desc->cmd_sts = cmd_sts;
 821
 822         /* clear TX_END interrupt status */
 823         wrl(mp, INT_CAUSE(mp->port_num), ~(INT_TX_END_0 << txq->index));
 824         rdl(mp, INT_CAUSE(mp->port_num));
 825
 826         /* ensure all descriptors are written before poking hardware */
 827         wmb();
 828         txq_enable(txq);
 829
 830         txq->tx_desc_count += nr_frags + 1;
 831 }
 832
 833 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 834 {
 835         struct mv643xx_eth_private *mp = netdev_priv(dev);
 836         struct net_device_stats *stats = &dev->stats;
 837         struct tx_queue *txq;
 838         unsigned long flags;
 839
 840         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 841                 stats->tx_dropped++;
 842                 dev_printk(KERN_DEBUG, &dev->dev,
 843                            "failed to linearize skb with tiny "
 844                            "unaligned fragment\n");
 845                 return NETDEV_TX_BUSY;
 846         }
 847
 848         spin_lock_irqsave(&mp->lock, flags);
 849
 850         txq = mp->txq + mp->txq_primary;
 851
 852         if (txq->tx_ring_size - txq->tx_desc_count < MAX_DESCS_PER_SKB) {
 853                 spin_unlock_irqrestore(&mp->lock, flags);
 854                 if (txq->index == mp->txq_primary && net_ratelimit())
 855                         dev_printk(KERN_ERR, &dev->dev,
 856                                    "primary tx queue full?!\n");
 857                 kfree_skb(skb);
 858                 return NETDEV_TX_OK;
 859         }
 860
 861         txq_submit_skb(txq, skb);
 862         stats->tx_bytes += skb->len;
 863         stats->tx_packets++;
 864         dev->trans_start = jiffies;
 865
 866         if (txq->index == mp->txq_primary) {
 867                 int entries_left;
 868
 869                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 870                 if (entries_left < MAX_DESCS_PER_SKB)
 871                         netif_stop_queue(dev);
 872         }
 873
 874         spin_unlock_irqrestore(&mp->lock, flags);
 875
 876         return NETDEV_TX_OK;
 877 }
 878
 879
 880 /* tx rate control **********************************************************/
 881 /*
 882  * Set total maximum TX rate (shared by all TX queues for this port)
 883  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 884  */
 885 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 886 {
 887         int token_rate;
 888         int mtu;
 889         int bucket_size;
 890
 891         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 892         if (token_rate > 1023)
 893                 token_rate = 1023;
 894
 895         mtu = (mp->dev->mtu + 255) >> 8;
 896         if (mtu > 63)
 897                 mtu = 63;
 898
 899         bucket_size = (burst + 255) >> 8;
 900         if (bucket_size > 65535)
 901                 bucket_size = 65535;
 902
 903         if (mp->shared->tx_bw_control_moved) {
 904                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
 905                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
 906                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
 907         } else {
 908                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
 909                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
 910                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
 911         }
 912 }
 913
 914 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 915 {
 916         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 917         int token_rate;
 918         int bucket_size;
 919
 920         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 921         if (token_rate > 1023)
 922                 token_rate = 1023;
 923
 924         bucket_size = (burst + 255) >> 8;
 925         if (bucket_size > 65535)
 926                 bucket_size = 65535;
 927
 928         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
 929         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
 930                         (bucket_size << 10) | token_rate);
 931 }
 932
 933 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 934 {
 935         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 936         int off;
 937         u32 val;
 938
 939         /*
 940          * Turn on fixed priority mode.
 941          */
 942         if (mp->shared->tx_bw_control_moved)
 943                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 944         else
 945                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 946
 947         val = rdl(mp, off);
 948         val |= 1 << txq->index;
 949         wrl(mp, off, val);
 950 }
 951
 952 static void txq_set_wrr(struct tx_queue *txq, int weight)
 953 {
 954         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 955         int off;
 956         u32 val;
 957
 958         /*
 959          * Turn off fixed priority mode.
 960          */
 961         if (mp->shared->tx_bw_control_moved)
 962                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
 963         else
 964                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
 965
 966         val = rdl(mp, off);
 967         val &= ~(1 << txq->index);
 968         wrl(mp, off, val);
 969
 970         /*
 971          * Configure WRR weight for this queue.
 972          */
 973         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
 974
 975         val = rdl(mp, off);
 976         val = (val & ~0xff) | (weight & 0xff);
 977         wrl(mp, off, val);
 978 }
 979
 980
 981 /* mii management interface *************************************************/
 982 #define SMI_BUSY                0x10000000
 983 #define SMI_READ_VALID          0x08000000
 984 #define SMI_OPCODE_READ         0x04000000
 985 #define SMI_OPCODE_WRITE        0x00000000
 986
 987 static void smi_reg_read(struct mv643xx_eth_private *mp, unsigned int addr,
 988                          unsigned int reg, unsigned int *value)
 989 {
 990         void __iomem *smi_reg = mp->shared_smi->base + SMI_REG;
 991         unsigned long flags;
 992         int i;
 993
 994         /* the SMI register is a shared resource */
 995         spin_lock_irqsave(&mp->shared_smi->phy_lock, flags);
 996
 997         /* wait for the SMI register to become available */
 998         for (i = 0; readl(smi_reg) & SMI_BUSY; i++) {
 999                 if (i == 1000) {
1000                         printk("%s: PHY busy timeout\n", mp->dev->name);
1001                         goto out;
1002                 }
1003                 udelay(10);
1004         }
1005
1006         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1007
1008         /* now wait for the data to be valid */
1009         for (i = 0; !(readl(smi_reg) & SMI_READ_VALID); i++) {
1010                 if (i == 1000) {
1011                         printk("%s: PHY read timeout\n", mp->dev->name);
1012                         goto out;
1013                 }
1014                 udelay(10);
1015         }
1016
1017         *value = readl(smi_reg) & 0xffff;
1018 out:
1019         spin_unlock_irqrestore(&mp->shared_smi->phy_lock, flags);
1020 }
1021
1022 static void smi_reg_write(struct mv643xx_eth_private *mp,
1023                           unsigned int addr,
1024                           unsigned int reg, unsigned int value)
1025 {
1026         void __iomem *smi_reg = mp->shared_smi->base + SMI_REG;
1027         unsigned long flags;
1028         int i;
1029
1030         /* the SMI register is a shared resource */
1031         spin_lock_irqsave(&mp->shared_smi->phy_lock, flags);
1032
1033         /* wait for the SMI register to become available */
1034         for (i = 0; readl(smi_reg) & SMI_BUSY; i++) {
1035                 if (i == 1000) {
1036                         printk("%s: PHY busy timeout\n", mp->dev->name);
1037                         goto out;
1038                 }
1039                 udelay(10);
1040         }
1041
1042         writel(SMI_OPCODE_WRITE | (reg << 21) |
1043                 (addr << 16) | (value & 0xffff), smi_reg);
1044 out:
1045         spin_unlock_irqrestore(&mp->shared_smi->phy_lock, flags);
1046 }
1047
1048
1049 /* mib counters *************************************************************/
1050 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1051 {
1052         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1053 }
1054
1055 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1056 {
1057         int i;
1058
1059         for (i = 0; i < 0x80; i += 4)
1060                 mib_read(mp, i);
1061 }
1062
1063 static void mib_counters_update(struct mv643xx_eth_private *mp)
1064 {
1065         struct mib_counters *p = &mp->mib_counters;
1066
1067         p->good_octets_received += mib_read(mp, 0x00);
1068         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1069         p->bad_octets_received += mib_read(mp, 0x08);
1070         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1071         p->good_frames_received += mib_read(mp, 0x10);
1072         p->bad_frames_received += mib_read(mp, 0x14);
1073         p->broadcast_frames_received += mib_read(mp, 0x18);
1074         p->multicast_frames_received += mib_read(mp, 0x1c);
1075         p->frames_64_octets += mib_read(mp, 0x20);
1076         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1077         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1078         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1079         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1080         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1081         p->good_octets_sent += mib_read(mp, 0x38);
1082         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1083         p->good_frames_sent += mib_read(mp, 0x40);
1084         p->excessive_collision += mib_read(mp, 0x44);
1085         p->multicast_frames_sent += mib_read(mp, 0x48);
1086         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1087         p->unrec_mac_control_received += mib_read(mp, 0x50);
1088         p->fc_sent += mib_read(mp, 0x54);
1089         p->good_fc_received += mib_read(mp, 0x58);
1090         p->bad_fc_received += mib_read(mp, 0x5c);
1091         p->undersize_received += mib_read(mp, 0x60);
1092         p->fragments_received += mib_read(mp, 0x64);
1093         p->oversize_received += mib_read(mp, 0x68);
1094         p->jabber_received += mib_read(mp, 0x6c);
1095         p->mac_receive_error += mib_read(mp, 0x70);
1096         p->bad_crc_event += mib_read(mp, 0x74);
1097         p->collision += mib_read(mp, 0x78);
1098         p->late_collision += mib_read(mp, 0x7c);
1099 }
1100
1101
1102 /* ethtool ******************************************************************/
1103 struct mv643xx_eth_stats {
1104         char stat_string[ETH_GSTRING_LEN];
1105         int sizeof_stat;
1106         int netdev_off;
1107         int mp_off;
1108 };
1109
1110 #define SSTAT(m)                                                \
1111         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1112           offsetof(struct net_device, stats.m), -1 }
1113
1114 #define MIBSTAT(m)                                              \
1115         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1116           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1117
1118 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1119         SSTAT(rx_packets),
1120         SSTAT(tx_packets),
1121         SSTAT(rx_bytes),
1122         SSTAT(tx_bytes),
1123         SSTAT(rx_errors),
1124         SSTAT(tx_errors),
1125         SSTAT(rx_dropped),
1126         SSTAT(tx_dropped),
1127         MIBSTAT(good_octets_received),
1128         MIBSTAT(bad_octets_received),
1129         MIBSTAT(internal_mac_transmit_err),
1130         MIBSTAT(good_frames_received),
1131         MIBSTAT(bad_frames_received),
1132         MIBSTAT(broadcast_frames_received),
1133         MIBSTAT(multicast_frames_received),
1134         MIBSTAT(frames_64_octets),
1135         MIBSTAT(frames_65_to_127_octets),
1136         MIBSTAT(frames_128_to_255_octets),
1137         MIBSTAT(frames_256_to_511_octets),
1138         MIBSTAT(frames_512_to_1023_octets),
1139         MIBSTAT(frames_1024_to_max_octets),
1140         MIBSTAT(good_octets_sent),
1141         MIBSTAT(good_frames_sent),
1142         MIBSTAT(excessive_collision),
1143         MIBSTAT(multicast_frames_sent),
1144         MIBSTAT(broadcast_frames_sent),
1145         MIBSTAT(unrec_mac_control_received),
1146         MIBSTAT(fc_sent),
1147         MIBSTAT(good_fc_received),
1148         MIBSTAT(bad_fc_received),
1149         MIBSTAT(undersize_received),
1150         MIBSTAT(fragments_received),
1151         MIBSTAT(oversize_received),
1152         MIBSTAT(jabber_received),
1153         MIBSTAT(mac_receive_error),
1154         MIBSTAT(bad_crc_event),
1155         MIBSTAT(collision),
1156         MIBSTAT(late_collision),
1157 };
1158
1159 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1160 {
1161         struct mv643xx_eth_private *mp = netdev_priv(dev);
1162         int err;
1163
1164         spin_lock_irq(&mp->lock);
1165         err = mii_ethtool_gset(&mp->mii, cmd);
1166         spin_unlock_irq(&mp->lock);
1167
1168         /*
1169          * The MAC does not support 1000baseT_Half.
1170          */
1171         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1172         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1173
1174         return err;
1175 }
1176
1177 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1178 {
1179         struct mv643xx_eth_private *mp = netdev_priv(dev);
1180         u32 port_status;
1181
1182         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1183
1184         cmd->supported = SUPPORTED_MII;
1185         cmd->advertising = ADVERTISED_MII;
1186         switch (port_status & PORT_SPEED_MASK) {
1187         case PORT_SPEED_10:
1188                 cmd->speed = SPEED_10;
1189                 break;
1190         case PORT_SPEED_100:
1191                 cmd->speed = SPEED_100;
1192                 break;
1193         case PORT_SPEED_1000:
1194                 cmd->speed = SPEED_1000;
1195                 break;
1196         default:
1197                 cmd->speed = -1;
1198                 break;
1199         }
1200         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1201         cmd->port = PORT_MII;
1202         cmd->phy_address = 0;
1203         cmd->transceiver = XCVR_INTERNAL;
1204         cmd->autoneg = AUTONEG_DISABLE;
1205         cmd->maxtxpkt = 1;
1206         cmd->maxrxpkt = 1;
1207
1208         return 0;
1209 }
1210
1211 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1212 {
1213         struct mv643xx_eth_private *mp = netdev_priv(dev);
1214         int err;
1215
1216         /*
1217          * The MAC does not support 1000baseT_Half.
1218          */
1219         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1220
1221         spin_lock_irq(&mp->lock);
1222         err = mii_ethtool_sset(&mp->mii, cmd);
1223         spin_unlock_irq(&mp->lock);
1224
1225         return err;
1226 }
1227
1228 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1229 {
1230         return -EINVAL;
1231 }
1232
1233 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1234                                     struct ethtool_drvinfo *drvinfo)
1235 {
1236         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1237         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1238         strncpy(drvinfo->fw_version, "N/A", 32);
1239         strncpy(drvinfo->bus_info, "platform", 32);
1240         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1241 }
1242
1243 static int mv643xx_eth_nway_reset(struct net_device *dev)
1244 {
1245         struct mv643xx_eth_private *mp = netdev_priv(dev);
1246
1247         return mii_nway_restart(&mp->mii);
1248 }
1249
1250 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1251 {
1252         return -EINVAL;
1253 }
1254
1255 static u32 mv643xx_eth_get_link(struct net_device *dev)
1256 {
1257         struct mv643xx_eth_private *mp = netdev_priv(dev);
1258
1259         return mii_link_ok(&mp->mii);
1260 }
1261
1262 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1263 {
1264         return 1;
1265 }
1266
1267 static void mv643xx_eth_get_strings(struct net_device *dev,
1268                                     uint32_t stringset, uint8_t *data)
1269 {
1270         int i;
1271
1272         if (stringset == ETH_SS_STATS) {
1273                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1274                         memcpy(data + i * ETH_GSTRING_LEN,
1275                                 mv643xx_eth_stats[i].stat_string,
1276                                 ETH_GSTRING_LEN);
1277                 }
1278         }
1279 }
1280
1281 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1282                                           struct ethtool_stats *stats,
1283                                           uint64_t *data)
1284 {
1285         struct mv643xx_eth_private *mp = netdev_priv(dev);
1286         int i;
1287
1288         mib_counters_update(mp);
1289
1290         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1291                 const struct mv643xx_eth_stats *stat;
1292                 void *p;
1293
1294                 stat = mv643xx_eth_stats + i;
1295
1296                 if (stat->netdev_off >= 0)
1297                         p = ((void *)mp->dev) + stat->netdev_off;
1298                 else
1299                         p = ((void *)mp) + stat->mp_off;
1300
1301                 data[i] = (stat->sizeof_stat == 8) ?
1302                                 *(uint64_t *)p : *(uint32_t *)p;
1303         }
1304 }
1305
1306 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1307 {
1308         if (sset == ETH_SS_STATS)
1309                 return ARRAY_SIZE(mv643xx_eth_stats);
1310
1311         return -EOPNOTSUPP;
1312 }
1313
1314 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1315         .get_settings           = mv643xx_eth_get_settings,
1316         .set_settings           = mv643xx_eth_set_settings,
1317         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1318         .nway_reset             = mv643xx_eth_nway_reset,
1319         .get_link               = mv643xx_eth_get_link,
1320         .set_sg                 = ethtool_op_set_sg,
1321         .get_strings            = mv643xx_eth_get_strings,
1322         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1323         .get_sset_count         = mv643xx_eth_get_sset_count,
1324 };
1325
1326 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1327         .get_settings           = mv643xx_eth_get_settings_phyless,
1328         .set_settings           = mv643xx_eth_set_settings_phyless,
1329         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1330         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1331         .get_link               = mv643xx_eth_get_link_phyless,
1332         .set_sg                 = ethtool_op_set_sg,
1333         .get_strings            = mv643xx_eth_get_strings,
1334         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1335         .get_sset_count         = mv643xx_eth_get_sset_count,
1336 };
1337
1338
1339 /* address handling *********************************************************/
1340 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1341 {
1342         unsigned int mac_h;
1343         unsigned int mac_l;
1344
1345         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1346         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1347
1348         addr[0] = (mac_h >> 24) & 0xff;
1349         addr[1] = (mac_h >> 16) & 0xff;
1350         addr[2] = (mac_h >> 8) & 0xff;
1351         addr[3] = mac_h & 0xff;
1352         addr[4] = (mac_l >> 8) & 0xff;
1353         addr[5] = mac_l & 0xff;
1354 }
1355
1356 static void init_mac_tables(struct mv643xx_eth_private *mp)
1357 {
1358         int i;
1359
1360         for (i = 0; i < 0x100; i += 4) {
1361                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1362                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1363         }
1364
1365         for (i = 0; i < 0x10; i += 4)
1366                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1367 }
1368
1369 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1370                                    int table, unsigned char entry)
1371 {
1372         unsigned int table_reg;
1373
1374         /* Set "accepts frame bit" at specified table entry */
1375         table_reg = rdl(mp, table + (entry & 0xfc));
1376         table_reg |= 0x01 << (8 * (entry & 3));
1377         wrl(mp, table + (entry & 0xfc), table_reg);
1378 }
1379
1380 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1381 {
1382         unsigned int mac_h;
1383         unsigned int mac_l;
1384         int table;
1385
1386         mac_l = (addr[4] << 8) | addr[5];
1387         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1388
1389         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1390         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1391
1392         table = UNICAST_TABLE(mp->port_num);
1393         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1394 }
1395
1396 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1397 {
1398         struct mv643xx_eth_private *mp = netdev_priv(dev);
1399
1400         /* +2 is for the offset of the HW addr type */
1401         memcpy(dev->dev_addr, addr + 2, 6);
1402
1403         init_mac_tables(mp);
1404         uc_addr_set(mp, dev->dev_addr);
1405
1406         return 0;
1407 }
1408
1409 static int addr_crc(unsigned char *addr)
1410 {
1411         int crc = 0;
1412         int i;
1413
1414         for (i = 0; i < 6; i++) {
1415                 int j;
1416
1417                 crc = (crc ^ addr[i]) << 8;
1418                 for (j = 7; j >= 0; j--) {
1419                         if (crc & (0x100 << j))
1420                                 crc ^= 0x107 << j;
1421                 }
1422         }
1423
1424         return crc;
1425 }
1426
1427 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1428 {
1429         struct mv643xx_eth_private *mp = netdev_priv(dev);
1430         u32 port_config;
1431         struct dev_addr_list *addr;
1432         int i;
1433
1434         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1435         if (dev->flags & IFF_PROMISC)
1436                 port_config |= UNICAST_PROMISCUOUS_MODE;
1437         else
1438                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1439         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1440
1441         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1442                 int port_num = mp->port_num;
1443                 u32 accept = 0x01010101;
1444
1445                 for (i = 0; i < 0x100; i += 4) {
1446                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1447                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1448                 }
1449                 return;
1450         }
1451
1452         for (i = 0; i < 0x100; i += 4) {
1453                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1454                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1455         }
1456
1457         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1458                 u8 *a = addr->da_addr;
1459                 int table;
1460
1461                 if (addr->da_addrlen != 6)
1462                         continue;
1463
1464                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1465                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1466                         set_filter_table_entry(mp, table, a[5]);
1467                 } else {
1468                         int crc = addr_crc(a);
1469
1470                         table = OTHER_MCAST_TABLE(mp->port_num);
1471                         set_filter_table_entry(mp, table, crc);
1472                 }
1473         }
1474 }
1475
1476
1477 /* rx/tx queue initialisation ***********************************************/
1478 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1479 {
1480         struct rx_queue *rxq = mp->rxq + index;
1481         struct rx_desc *rx_desc;
1482         int size;
1483         int i;
1484
1485         rxq->index = index;
1486
1487         rxq->rx_ring_size = mp->default_rx_ring_size;
1488
1489         rxq->rx_desc_count = 0;
1490         rxq->rx_curr_desc = 0;
1491         rxq->rx_used_desc = 0;
1492
1493         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1494
1495         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size) {
1496                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1497                                                 mp->rx_desc_sram_size);
1498                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1499         } else {
1500                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1501                                                         &rxq->rx_desc_dma,
1502                                                         GFP_KERNEL);
1503         }
1504
1505         if (rxq->rx_desc_area == NULL) {
1506                 dev_printk(KERN_ERR, &mp->dev->dev,
1507                            "can't allocate rx ring (%d bytes)\n", size);
1508                 goto out;
1509         }
1510         memset(rxq->rx_desc_area, 0, size);
1511
1512         rxq->rx_desc_area_size = size;
1513         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1514                                                                 GFP_KERNEL);
1515         if (rxq->rx_skb == NULL) {
1516                 dev_printk(KERN_ERR, &mp->dev->dev,
1517                            "can't allocate rx skb ring\n");
1518                 goto out_free;
1519         }
1520
1521         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1522         for (i = 0; i < rxq->rx_ring_size; i++) {
1523                 int nexti;
1524
1525                 nexti = i + 1;
1526                 if (nexti == rxq->rx_ring_size)
1527                         nexti = 0;
1528
1529                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1530                                         nexti * sizeof(struct rx_desc);
1531         }
1532
1533         init_timer(&rxq->rx_oom);
1534         rxq->rx_oom.data = (unsigned long)rxq;
1535         rxq->rx_oom.function = rxq_refill_timer_wrapper;
1536
1537         return 0;
1538
1539
1540 out_free:
1541         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size)
1542                 iounmap(rxq->rx_desc_area);
1543         else
1544                 dma_free_coherent(NULL, size,
1545                                   rxq->rx_desc_area,
1546                                   rxq->rx_desc_dma);
1547
1548 out:
1549         return -ENOMEM;
1550 }
1551
1552 static void rxq_deinit(struct rx_queue *rxq)
1553 {
1554         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1555         int i;
1556
1557         rxq_disable(rxq);
1558
1559         del_timer_sync(&rxq->rx_oom);
1560
1561         for (i = 0; i < rxq->rx_ring_size; i++) {
1562                 if (rxq->rx_skb[i]) {
1563                         dev_kfree_skb(rxq->rx_skb[i]);
1564                         rxq->rx_desc_count--;
1565                 }
1566         }
1567
1568         if (rxq->rx_desc_count) {
1569                 dev_printk(KERN_ERR, &mp->dev->dev,
1570                            "error freeing rx ring -- %d skbs stuck\n",
1571                            rxq->rx_desc_count);
1572         }
1573
1574         if (rxq->index == mp->rxq_primary &&
1575             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1576                 iounmap(rxq->rx_desc_area);
1577         else
1578                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1579                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1580
1581         kfree(rxq->rx_skb);
1582 }
1583
1584 static int txq_init(struct mv643xx_eth_private *mp, int index)
1585 {
1586         struct tx_queue *txq = mp->txq + index;
1587         struct tx_desc *tx_desc;
1588         int size;
1589         int i;
1590
1591         txq->index = index;
1592
1593         txq->tx_ring_size = mp->default_tx_ring_size;
1594
1595         txq->tx_desc_count = 0;
1596         txq->tx_curr_desc = 0;
1597         txq->tx_used_desc = 0;
1598
1599         size = txq->tx_ring_size * sizeof(struct tx_desc);
1600
1601         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size) {
1602                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1603                                                 mp->tx_desc_sram_size);
1604                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1605         } else {
1606                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1607                                                         &txq->tx_desc_dma,
1608                                                         GFP_KERNEL);
1609         }
1610
1611         if (txq->tx_desc_area == NULL) {
1612                 dev_printk(KERN_ERR, &mp->dev->dev,
1613                            "can't allocate tx ring (%d bytes)\n", size);
1614                 goto out;
1615         }
1616         memset(txq->tx_desc_area, 0, size);
1617
1618         txq->tx_desc_area_size = size;
1619         txq->tx_skb = kmalloc(txq->tx_ring_size * sizeof(*txq->tx_skb),
1620                                                                 GFP_KERNEL);
1621         if (txq->tx_skb == NULL) {
1622                 dev_printk(KERN_ERR, &mp->dev->dev,
1623                            "can't allocate tx skb ring\n");
1624                 goto out_free;
1625         }
1626
1627         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1628         for (i = 0; i < txq->tx_ring_size; i++) {
1629                 struct tx_desc *txd = tx_desc + i;
1630                 int nexti;
1631
1632                 nexti = i + 1;
1633                 if (nexti == txq->tx_ring_size)
1634                         nexti = 0;
1635
1636                 txd->cmd_sts = 0;
1637                 txd->next_desc_ptr = txq->tx_desc_dma +
1638                                         nexti * sizeof(struct tx_desc);
1639         }
1640
1641         return 0;
1642
1643
1644 out_free:
1645         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size)
1646                 iounmap(txq->tx_desc_area);
1647         else
1648                 dma_free_coherent(NULL, size,
1649                                   txq->tx_desc_area,
1650                                   txq->tx_desc_dma);
1651
1652 out:
1653         return -ENOMEM;
1654 }
1655
1656 static void txq_reclaim(struct tx_queue *txq, int force)
1657 {
1658         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1659         unsigned long flags;
1660
1661         spin_lock_irqsave(&mp->lock, flags);
1662         while (txq->tx_desc_count > 0) {
1663                 int tx_index;
1664                 struct tx_desc *desc;
1665                 u32 cmd_sts;
1666                 struct sk_buff *skb;
1667                 dma_addr_t addr;
1668                 int count;
1669
1670                 tx_index = txq->tx_used_desc;
1671                 desc = &txq->tx_desc_area[tx_index];
1672                 cmd_sts = desc->cmd_sts;
1673
1674                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
1675                         if (!force)
1676                                 break;
1677                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
1678                 }
1679
1680                 txq->tx_used_desc = tx_index + 1;
1681                 if (txq->tx_used_desc == txq->tx_ring_size)
1682                         txq->tx_used_desc = 0;
1683                 txq->tx_desc_count--;
1684
1685                 addr = desc->buf_ptr;
1686                 count = desc->byte_cnt;
1687                 skb = txq->tx_skb[tx_index];
1688                 txq->tx_skb[tx_index] = NULL;
1689
1690                 if (cmd_sts & ERROR_SUMMARY) {
1691                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
1692                         mp->dev->stats.tx_errors++;
1693                 }
1694
1695                 /*
1696                  * Drop mp->lock while we free the skb.
1697                  */
1698                 spin_unlock_irqrestore(&mp->lock, flags);
1699
1700                 if (cmd_sts & TX_FIRST_DESC)
1701                         dma_unmap_single(NULL, addr, count, DMA_TO_DEVICE);
1702                 else
1703                         dma_unmap_page(NULL, addr, count, DMA_TO_DEVICE);
1704
1705                 if (skb)
1706                         dev_kfree_skb_irq(skb);
1707
1708                 spin_lock_irqsave(&mp->lock, flags);
1709         }
1710         spin_unlock_irqrestore(&mp->lock, flags);
1711 }
1712
1713 static void txq_deinit(struct tx_queue *txq)
1714 {
1715         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1716
1717         txq_disable(txq);
1718         txq_reclaim(txq, 1);
1719
1720         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1721
1722         if (txq->index == mp->txq_primary &&
1723             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1724                 iounmap(txq->tx_desc_area);
1725         else
1726                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1727                                   txq->tx_desc_area, txq->tx_desc_dma);
1728
1729         kfree(txq->tx_skb);
1730 }
1731
1732
1733 /* netdev ops and related ***************************************************/
1734 static void handle_link_event(struct mv643xx_eth_private *mp)
1735 {
1736         struct net_device *dev = mp->dev;
1737         u32 port_status;
1738         int speed;
1739         int duplex;
1740         int fc;
1741
1742         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1743         if (!(port_status & LINK_UP)) {
1744                 if (netif_carrier_ok(dev)) {
1745                         int i;
1746
1747                         printk(KERN_INFO "%s: link down\n", dev->name);
1748
1749                         netif_carrier_off(dev);
1750                         netif_stop_queue(dev);
1751
1752                         for (i = 0; i < 8; i++) {
1753                                 struct tx_queue *txq = mp->txq + i;
1754
1755                                 if (mp->txq_mask & (1 << i)) {
1756                                         txq_reclaim(txq, 1);
1757                                         txq_reset_hw_ptr(txq);
1758                                 }
1759                         }
1760                 }
1761                 return;
1762         }
1763
1764         switch (port_status & PORT_SPEED_MASK) {
1765         case PORT_SPEED_10:
1766                 speed = 10;
1767                 break;
1768         case PORT_SPEED_100:
1769                 speed = 100;
1770                 break;
1771         case PORT_SPEED_1000:
1772                 speed = 1000;
1773                 break;
1774         default:
1775                 speed = -1;
1776                 break;
1777         }
1778         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1779         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1780
1781         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1782                          "flow control %sabled\n", dev->name,
1783                          speed, duplex ? "full" : "half",
1784                          fc ? "en" : "dis");
1785
1786         if (!netif_carrier_ok(dev)) {
1787                 netif_carrier_on(dev);
1788                 netif_wake_queue(dev);
1789         }
1790 }
1791
1792 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1793 {
1794         struct net_device *dev = (struct net_device *)dev_id;
1795         struct mv643xx_eth_private *mp = netdev_priv(dev);
1796         u32 int_cause;
1797         u32 int_cause_ext;
1798
1799         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1800                         (INT_TX_END | INT_RX | INT_EXT);
1801         if (int_cause == 0)
1802                 return IRQ_NONE;
1803
1804         int_cause_ext = 0;
1805         if (int_cause & INT_EXT) {
1806                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num))
1807                                 & (INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
1808                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1809         }
1810
1811         if (int_cause_ext & (INT_EXT_PHY | INT_EXT_LINK))
1812                 handle_link_event(mp);
1813
1814         /*
1815          * RxBuffer or RxError set for any of the 8 queues?
1816          */
1817 #ifdef MV643XX_ETH_NAPI
1818         if (int_cause & INT_RX) {
1819                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_RX));
1820                 wrl(mp, INT_MASK(mp->port_num), 0x00000000);
1821                 rdl(mp, INT_MASK(mp->port_num));
1822
1823                 netif_rx_schedule(dev, &mp->napi);
1824         }
1825 #else
1826         if (int_cause & INT_RX) {
1827                 int i;
1828
1829                 for (i = 7; i >= 0; i--)
1830                         if (mp->rxq_mask & (1 << i))
1831                                 rxq_process(mp->rxq + i, INT_MAX);
1832         }
1833 #endif
1834
1835         /*
1836          * TxBuffer or TxError set for any of the 8 queues?
1837          */
1838         if (int_cause_ext & INT_EXT_TX) {
1839                 int i;
1840
1841                 for (i = 0; i < 8; i++)
1842                         if (mp->txq_mask & (1 << i))
1843                                 txq_reclaim(mp->txq + i, 0);
1844
1845                 /*
1846                  * Enough space again in the primary TX queue for a
1847                  * full packet?
1848                  */
1849                 if (netif_carrier_ok(dev)) {
1850                         spin_lock(&mp->lock);
1851                         __txq_maybe_wake(mp->txq + mp->txq_primary);
1852                         spin_unlock(&mp->lock);
1853                 }
1854         }
1855
1856         /*
1857          * Any TxEnd interrupts?
1858          */
1859         if (int_cause & INT_TX_END) {
1860                 int i;
1861
1862                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_TX_END));
1863
1864                 spin_lock(&mp->lock);
1865                 for (i = 0; i < 8; i++) {
1866                         struct tx_queue *txq = mp->txq + i;
1867                         u32 hw_desc_ptr;
1868                         u32 expected_ptr;
1869
1870                         if ((int_cause & (INT_TX_END_0 << i)) == 0)
1871                                 continue;
1872
1873                         hw_desc_ptr =
1874                                 rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, i));
1875                         expected_ptr = (u32)txq->tx_desc_dma +
1876                                 txq->tx_curr_desc * sizeof(struct tx_desc);
1877
1878                         if (hw_desc_ptr != expected_ptr)
1879                                 txq_enable(txq);
1880                 }
1881                 spin_unlock(&mp->lock);
1882         }
1883
1884         return IRQ_HANDLED;
1885 }
1886
1887 static void phy_reset(struct mv643xx_eth_private *mp)
1888 {
1889         unsigned int data;
1890
1891         smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data);
1892         data |= BMCR_RESET;
1893         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
1894
1895         do {
1896                 udelay(1);
1897                 smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data);
1898         } while (data & BMCR_RESET);
1899 }
1900
1901 static void port_start(struct mv643xx_eth_private *mp)
1902 {
1903         u32 pscr;
1904         int i;
1905
1906         /*
1907          * Perform PHY reset, if there is a PHY.
1908          */
1909         if (mp->phy_addr != -1) {
1910                 struct ethtool_cmd cmd;
1911
1912                 mv643xx_eth_get_settings(mp->dev, &cmd);
1913                 phy_reset(mp);
1914                 mv643xx_eth_set_settings(mp->dev, &cmd);
1915         }
1916
1917         /*
1918          * Configure basic link parameters.
1919          */
1920         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1921
1922         pscr |= SERIAL_PORT_ENABLE;
1923         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1924
1925         pscr |= DO_NOT_FORCE_LINK_FAIL;
1926         if (mp->phy_addr == -1)
1927                 pscr |= FORCE_LINK_PASS;
1928         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1929
1930         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1931
1932         /*
1933          * Configure TX path and queues.
1934          */
1935         tx_set_rate(mp, 1000000000, 16777216);
1936         for (i = 0; i < 8; i++) {
1937                 struct tx_queue *txq = mp->txq + i;
1938
1939                 if ((mp->txq_mask & (1 << i)) == 0)
1940                         continue;
1941
1942                 txq_reset_hw_ptr(txq);
1943                 txq_set_rate(txq, 1000000000, 16777216);
1944                 txq_set_fixed_prio_mode(txq);
1945         }
1946
1947         /*
1948          * Add configured unicast address to address filter table.
1949          */
1950         uc_addr_set(mp, mp->dev->dev_addr);
1951
1952         /*
1953          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1954          * frames to RX queue #0.
1955          */
1956         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1957
1958         /*
1959          * Treat BPDUs as normal multicasts, and disable partition mode.
1960          */
1961         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1962
1963         /*
1964          * Enable the receive queues.
1965          */
1966         for (i = 0; i < 8; i++) {
1967                 struct rx_queue *rxq = mp->rxq + i;
1968                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
1969                 u32 addr;
1970
1971                 if ((mp->rxq_mask & (1 << i)) == 0)
1972                         continue;
1973
1974                 addr = (u32)rxq->rx_desc_dma;
1975                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
1976                 wrl(mp, off, addr);
1977
1978                 rxq_enable(rxq);
1979         }
1980 }
1981
1982 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
1983 {
1984         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
1985         u32 val;
1986
1987         val = rdl(mp, SDMA_CONFIG(mp->port_num));
1988         if (mp->shared->extended_rx_coal_limit) {
1989                 if (coal > 0xffff)
1990                         coal = 0xffff;
1991                 val &= ~0x023fff80;
1992                 val |= (coal & 0x8000) << 10;
1993                 val |= (coal & 0x7fff) << 7;
1994         } else {
1995                 if (coal > 0x3fff)
1996                         coal = 0x3fff;
1997                 val &= ~0x003fff00;
1998                 val |= (coal & 0x3fff) << 8;
1999         }
2000         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2001 }
2002
2003 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2004 {
2005         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2006
2007         if (coal > 0x3fff)
2008                 coal = 0x3fff;
2009         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2010 }
2011
2012 static int mv643xx_eth_open(struct net_device *dev)
2013 {
2014         struct mv643xx_eth_private *mp = netdev_priv(dev);
2015         int err;
2016         int i;
2017
2018         wrl(mp, INT_CAUSE(mp->port_num), 0);
2019         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2020         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2021
2022         err = request_irq(dev->irq, mv643xx_eth_irq,
2023                           IRQF_SHARED, dev->name, dev);
2024         if (err) {
2025                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2026                 return -EAGAIN;
2027         }
2028
2029         init_mac_tables(mp);
2030
2031         for (i = 0; i < 8; i++) {
2032                 if ((mp->rxq_mask & (1 << i)) == 0)
2033                         continue;
2034
2035                 err = rxq_init(mp, i);
2036                 if (err) {
2037                         while (--i >= 0)
2038                                 if (mp->rxq_mask & (1 << i))
2039                                         rxq_deinit(mp->rxq + i);
2040                         goto out;
2041                 }
2042
2043                 rxq_refill(mp->rxq + i);
2044         }
2045
2046         for (i = 0; i < 8; i++) {
2047                 if ((mp->txq_mask & (1 << i)) == 0)
2048                         continue;
2049
2050                 err = txq_init(mp, i);
2051                 if (err) {
2052                         while (--i >= 0)
2053                                 if (mp->txq_mask & (1 << i))
2054                                         txq_deinit(mp->txq + i);
2055                         goto out_free;
2056                 }
2057         }
2058
2059 #ifdef MV643XX_ETH_NAPI
2060         napi_enable(&mp->napi);
2061 #endif
2062
2063         netif_carrier_off(dev);
2064         netif_stop_queue(dev);
2065
2066         port_start(mp);
2067
2068         set_rx_coal(mp, 0);
2069         set_tx_coal(mp, 0);
2070
2071         wrl(mp, INT_MASK_EXT(mp->port_num),
2072             INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
2073
2074         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2075
2076         return 0;
2077
2078
2079 out_free:
2080         for (i = 0; i < 8; i++)
2081                 if (mp->rxq_mask & (1 << i))
2082                         rxq_deinit(mp->rxq + i);
2083 out:
2084         free_irq(dev->irq, dev);
2085
2086         return err;
2087 }
2088
2089 static void port_reset(struct mv643xx_eth_private *mp)
2090 {
2091         unsigned int data;
2092         int i;
2093
2094         for (i = 0; i < 8; i++) {
2095                 if (mp->rxq_mask & (1 << i))
2096                         rxq_disable(mp->rxq + i);
2097                 if (mp->txq_mask & (1 << i))
2098                         txq_disable(mp->txq + i);
2099         }
2100
2101         while (1) {
2102                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2103
2104                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2105                         break;
2106                 udelay(10);
2107         }
2108
2109         /* Reset the Enable bit in the Configuration Register */
2110         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2111         data &= ~(SERIAL_PORT_ENABLE            |
2112                   DO_NOT_FORCE_LINK_FAIL        |
2113                   FORCE_LINK_PASS);
2114         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2115 }
2116
2117 static int mv643xx_eth_stop(struct net_device *dev)
2118 {
2119         struct mv643xx_eth_private *mp = netdev_priv(dev);
2120         int i;
2121
2122         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2123         rdl(mp, INT_MASK(mp->port_num));
2124
2125 #ifdef MV643XX_ETH_NAPI
2126         napi_disable(&mp->napi);
2127 #endif
2128         netif_carrier_off(dev);
2129         netif_stop_queue(dev);
2130
2131         free_irq(dev->irq, dev);
2132
2133         port_reset(mp);
2134         mib_counters_update(mp);
2135
2136         for (i = 0; i < 8; i++) {
2137                 if (mp->rxq_mask & (1 << i))
2138                         rxq_deinit(mp->rxq + i);
2139                 if (mp->txq_mask & (1 << i))
2140                         txq_deinit(mp->txq + i);
2141         }
2142
2143         return 0;
2144 }
2145
2146 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2147 {
2148         struct mv643xx_eth_private *mp = netdev_priv(dev);
2149
2150         if (mp->phy_addr != -1)
2151                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2152
2153         return -EOPNOTSUPP;
2154 }
2155
2156 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2157 {
2158         struct mv643xx_eth_private *mp = netdev_priv(dev);
2159
2160         if (new_mtu < 64 || new_mtu > 9500)
2161                 return -EINVAL;
2162
2163         dev->mtu = new_mtu;
2164         tx_set_rate(mp, 1000000000, 16777216);
2165
2166         if (!netif_running(dev))
2167                 return 0;
2168
2169         /*
2170          * Stop and then re-open the interface. This will allocate RX
2171          * skbs of the new MTU.
2172          * There is a possible danger that the open will not succeed,
2173          * due to memory being full.
2174          */
2175         mv643xx_eth_stop(dev);
2176         if (mv643xx_eth_open(dev)) {
2177                 dev_printk(KERN_ERR, &dev->dev,
2178                            "fatal error on re-opening device after "
2179                            "MTU change\n");
2180         }
2181
2182         return 0;
2183 }
2184
2185 static void tx_timeout_task(struct work_struct *ugly)
2186 {
2187         struct mv643xx_eth_private *mp;
2188
2189         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2190         if (netif_running(mp->dev)) {
2191                 netif_stop_queue(mp->dev);
2192
2193                 port_reset(mp);
2194                 port_start(mp);
2195
2196                 __txq_maybe_wake(mp->txq + mp->txq_primary);
2197         }
2198 }
2199
2200 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2201 {
2202         struct mv643xx_eth_private *mp = netdev_priv(dev);
2203
2204         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2205
2206         schedule_work(&mp->tx_timeout_task);
2207 }
2208
2209 #ifdef CONFIG_NET_POLL_CONTROLLER
2210 static void mv643xx_eth_netpoll(struct net_device *dev)
2211 {
2212         struct mv643xx_eth_private *mp = netdev_priv(dev);
2213
2214         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2215         rdl(mp, INT_MASK(mp->port_num));
2216
2217         mv643xx_eth_irq(dev->irq, dev);
2218
2219         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2220 }
2221 #endif
2222
2223 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2224 {
2225         struct mv643xx_eth_private *mp = netdev_priv(dev);
2226         int val;
2227
2228         smi_reg_read(mp, addr, reg, &val);
2229
2230         return val;
2231 }
2232
2233 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2234 {
2235         struct mv643xx_eth_private *mp = netdev_priv(dev);
2236         smi_reg_write(mp, addr, reg, val);
2237 }
2238
2239
2240 /* platform glue ************************************************************/
2241 static void
2242 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2243                               struct mbus_dram_target_info *dram)
2244 {
2245         void __iomem *base = msp->base;
2246         u32 win_enable;
2247         u32 win_protect;
2248         int i;
2249
2250         for (i = 0; i < 6; i++) {
2251                 writel(0, base + WINDOW_BASE(i));
2252                 writel(0, base + WINDOW_SIZE(i));
2253                 if (i < 4)
2254                         writel(0, base + WINDOW_REMAP_HIGH(i));
2255         }
2256
2257         win_enable = 0x3f;
2258         win_protect = 0;
2259
2260         for (i = 0; i < dram->num_cs; i++) {
2261                 struct mbus_dram_window *cs = dram->cs + i;
2262
2263                 writel((cs->base & 0xffff0000) |
2264                         (cs->mbus_attr << 8) |
2265                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2266                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2267
2268                 win_enable &= ~(1 << i);
2269                 win_protect |= 3 << (2 * i);
2270         }
2271
2272         writel(win_enable, base + WINDOW_BAR_ENABLE);
2273         msp->win_protect = win_protect;
2274 }
2275
2276 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2277 {
2278         /*
2279          * Check whether we have a 14-bit coal limit field in bits
2280          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2281          * SDMA config register.
2282          */
2283         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2284         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2285                 msp->extended_rx_coal_limit = 1;
2286         else
2287                 msp->extended_rx_coal_limit = 0;
2288
2289         /*
2290          * Check whether the TX rate control registers are in the
2291          * old or the new place.
2292          */
2293         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2294         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1)
2295                 msp->tx_bw_control_moved = 1;
2296         else
2297                 msp->tx_bw_control_moved = 0;
2298 }
2299
2300 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2301 {
2302         static int mv643xx_eth_version_printed = 0;
2303         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2304         struct mv643xx_eth_shared_private *msp;
2305         struct resource *res;
2306         int ret;
2307
2308         if (!mv643xx_eth_version_printed++)
2309                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2310                         "driver version %s\n", mv643xx_eth_driver_version);
2311
2312         ret = -EINVAL;
2313         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2314         if (res == NULL)
2315                 goto out;
2316
2317         ret = -ENOMEM;
2318         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2319         if (msp == NULL)
2320                 goto out;
2321         memset(msp, 0, sizeof(*msp));
2322
2323         msp->base = ioremap(res->start, res->end - res->start + 1);
2324         if (msp->base == NULL)
2325                 goto out_free;
2326
2327         spin_lock_init(&msp->phy_lock);
2328
2329         /*
2330          * (Re-)program MBUS remapping windows if we are asked to.
2331          */
2332         if (pd != NULL && pd->dram != NULL)
2333                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2334
2335         /*
2336          * Detect hardware parameters.
2337          */
2338         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2339         infer_hw_params(msp);
2340
2341         platform_set_drvdata(pdev, msp);
2342
2343         return 0;
2344
2345 out_free:
2346         kfree(msp);
2347 out:
2348         return ret;
2349 }
2350
2351 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2352 {
2353         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2354
2355         iounmap(msp->base);
2356         kfree(msp);
2357
2358         return 0;
2359 }
2360
2361 static struct platform_driver mv643xx_eth_shared_driver = {
2362         .probe          = mv643xx_eth_shared_probe,
2363         .remove         = mv643xx_eth_shared_remove,
2364         .driver = {
2365                 .name   = MV643XX_ETH_SHARED_NAME,
2366                 .owner  = THIS_MODULE,
2367         },
2368 };
2369
2370 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2371 {
2372         int addr_shift = 5 * mp->port_num;
2373         u32 data;
2374
2375         data = rdl(mp, PHY_ADDR);
2376         data &= ~(0x1f << addr_shift);
2377         data |= (phy_addr & 0x1f) << addr_shift;
2378         wrl(mp, PHY_ADDR, data);
2379 }
2380
2381 static int phy_addr_get(struct mv643xx_eth_private *mp)
2382 {
2383         unsigned int data;
2384
2385         data = rdl(mp, PHY_ADDR);
2386
2387         return (data >> (5 * mp->port_num)) & 0x1f;
2388 }
2389
2390 static void set_params(struct mv643xx_eth_private *mp,
2391                        struct mv643xx_eth_platform_data *pd)
2392 {
2393         struct net_device *dev = mp->dev;
2394
2395         if (is_valid_ether_addr(pd->mac_addr))
2396                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2397         else
2398                 uc_addr_get(mp, dev->dev_addr);
2399
2400         if (pd->phy_addr == -1) {
2401                 mp->shared_smi = NULL;
2402                 mp->phy_addr = -1;
2403         } else {
2404                 mp->shared_smi = mp->shared;
2405                 if (pd->shared_smi != NULL)
2406                         mp->shared_smi = platform_get_drvdata(pd->shared_smi);
2407
2408                 if (pd->force_phy_addr || pd->phy_addr) {
2409                         mp->phy_addr = pd->phy_addr & 0x3f;
2410                         phy_addr_set(mp, mp->phy_addr);
2411                 } else {
2412                         mp->phy_addr = phy_addr_get(mp);
2413                 }
2414         }
2415
2416         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2417         if (pd->rx_queue_size)
2418                 mp->default_rx_ring_size = pd->rx_queue_size;
2419         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2420         mp->rx_desc_sram_size = pd->rx_sram_size;
2421
2422         if (pd->rx_queue_mask)
2423                 mp->rxq_mask = pd->rx_queue_mask;
2424         else
2425                 mp->rxq_mask = 0x01;
2426         mp->rxq_primary = fls(mp->rxq_mask) - 1;
2427
2428         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2429         if (pd->tx_queue_size)
2430                 mp->default_tx_ring_size = pd->tx_queue_size;
2431         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2432         mp->tx_desc_sram_size = pd->tx_sram_size;
2433
2434         if (pd->tx_queue_mask)
2435                 mp->txq_mask = pd->tx_queue_mask;
2436         else
2437                 mp->txq_mask = 0x01;
2438         mp->txq_primary = fls(mp->txq_mask) - 1;
2439 }
2440
2441 static int phy_detect(struct mv643xx_eth_private *mp)
2442 {
2443         unsigned int data;
2444         unsigned int data2;
2445
2446         smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data);
2447         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE);
2448
2449         smi_reg_read(mp, mp->phy_addr, MII_BMCR, &data2);
2450         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2451                 return -ENODEV;
2452
2453         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2454
2455         return 0;
2456 }
2457
2458 static int phy_init(struct mv643xx_eth_private *mp,
2459                     struct mv643xx_eth_platform_data *pd)
2460 {
2461         struct ethtool_cmd cmd;
2462         int err;
2463
2464         err = phy_detect(mp);
2465         if (err) {
2466                 dev_printk(KERN_INFO, &mp->dev->dev,
2467                            "no PHY detected at addr %d\n", mp->phy_addr);
2468                 return err;
2469         }
2470         phy_reset(mp);
2471
2472         mp->mii.phy_id = mp->phy_addr;
2473         mp->mii.phy_id_mask = 0x3f;
2474         mp->mii.reg_num_mask = 0x1f;
2475         mp->mii.dev = mp->dev;
2476         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2477         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2478
2479         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2480
2481         memset(&cmd, 0, sizeof(cmd));
2482
2483         cmd.port = PORT_MII;
2484         cmd.transceiver = XCVR_INTERNAL;
2485         cmd.phy_address = mp->phy_addr;
2486         if (pd->speed == 0) {
2487                 cmd.autoneg = AUTONEG_ENABLE;
2488                 cmd.speed = SPEED_100;
2489                 cmd.advertising = ADVERTISED_10baseT_Half  |
2490                                   ADVERTISED_10baseT_Full  |
2491                                   ADVERTISED_100baseT_Half |
2492                                   ADVERTISED_100baseT_Full;
2493                 if (mp->mii.supports_gmii)
2494                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2495         } else {
2496                 cmd.autoneg = AUTONEG_DISABLE;
2497                 cmd.speed = pd->speed;
2498                 cmd.duplex = pd->duplex;
2499         }
2500
2501         mv643xx_eth_set_settings(mp->dev, &cmd);
2502
2503         return 0;
2504 }
2505
2506 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2507 {
2508         u32 pscr;
2509
2510         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2511         if (pscr & SERIAL_PORT_ENABLE) {
2512                 pscr &= ~SERIAL_PORT_ENABLE;
2513                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2514         }
2515
2516         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2517         if (mp->phy_addr == -1) {
2518                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2519                 if (speed == SPEED_1000)
2520                         pscr |= SET_GMII_SPEED_TO_1000;
2521                 else if (speed == SPEED_100)
2522                         pscr |= SET_MII_SPEED_TO_100;
2523
2524                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2525
2526                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2527                 if (duplex == DUPLEX_FULL)
2528                         pscr |= SET_FULL_DUPLEX_MODE;
2529         }
2530
2531         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2532 }
2533
2534 static int mv643xx_eth_probe(struct platform_device *pdev)
2535 {
2536         struct mv643xx_eth_platform_data *pd;
2537         struct mv643xx_eth_private *mp;
2538         struct net_device *dev;
2539         struct resource *res;
2540         DECLARE_MAC_BUF(mac);
2541         int err;
2542
2543         pd = pdev->dev.platform_data;
2544         if (pd == NULL) {
2545                 dev_printk(KERN_ERR, &pdev->dev,
2546                            "no mv643xx_eth_platform_data\n");
2547                 return -ENODEV;
2548         }
2549
2550         if (pd->shared == NULL) {
2551                 dev_printk(KERN_ERR, &pdev->dev,
2552                            "no mv643xx_eth_platform_data->shared\n");
2553                 return -ENODEV;
2554         }
2555
2556         dev = alloc_etherdev(sizeof(struct mv643xx_eth_private));
2557         if (!dev)
2558                 return -ENOMEM;
2559
2560         mp = netdev_priv(dev);
2561         platform_set_drvdata(pdev, mp);
2562
2563         mp->shared = platform_get_drvdata(pd->shared);
2564         mp->port_num = pd->port_number;
2565
2566         mp->dev = dev;
2567 #ifdef MV643XX_ETH_NAPI
2568         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 64);
2569 #endif
2570
2571         set_params(mp, pd);
2572
2573         spin_lock_init(&mp->lock);
2574
2575         mib_counters_clear(mp);
2576         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2577
2578         if (mp->phy_addr != -1) {
2579                 err = phy_init(mp, pd);
2580                 if (err)
2581                         goto out;
2582
2583                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2584         } else {
2585                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2586         }
2587         init_pscr(mp, pd->speed, pd->duplex);
2588
2589
2590         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2591         BUG_ON(!res);
2592         dev->irq = res->start;
2593
2594         dev->hard_start_xmit = mv643xx_eth_xmit;
2595         dev->open = mv643xx_eth_open;
2596         dev->stop = mv643xx_eth_stop;
2597         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2598         dev->set_mac_address = mv643xx_eth_set_mac_address;
2599         dev->do_ioctl = mv643xx_eth_ioctl;
2600         dev->change_mtu = mv643xx_eth_change_mtu;
2601         dev->tx_timeout = mv643xx_eth_tx_timeout;
2602 #ifdef CONFIG_NET_POLL_CONTROLLER
2603         dev->poll_controller = mv643xx_eth_netpoll;
2604 #endif
2605         dev->watchdog_timeo = 2 * HZ;
2606         dev->base_addr = 0;
2607
2608 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
2609         /*
2610          * Zero copy can only work if we use Discovery II memory. Else, we will
2611          * have to map the buffers to ISA memory which is only 16 MB
2612          */
2613         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2614         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2615 #endif
2616
2617         SET_NETDEV_DEV(dev, &pdev->dev);
2618
2619         if (mp->shared->win_protect)
2620                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2621
2622         err = register_netdev(dev);
2623         if (err)
2624                 goto out;
2625
2626         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2627                    mp->port_num, print_mac(mac, dev->dev_addr));
2628
2629         if (dev->features & NETIF_F_SG)
2630                 dev_printk(KERN_NOTICE, &dev->dev, "scatter/gather enabled\n");
2631
2632         if (dev->features & NETIF_F_IP_CSUM)
2633                 dev_printk(KERN_NOTICE, &dev->dev, "tx checksum offload\n");
2634
2635 #ifdef MV643XX_ETH_NAPI
2636         dev_printk(KERN_NOTICE, &dev->dev, "napi enabled\n");
2637 #endif
2638
2639         if (mp->tx_desc_sram_size > 0)
2640                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2641
2642         return 0;
2643
2644 out:
2645         free_netdev(dev);
2646
2647         return err;
2648 }
2649
2650 static int mv643xx_eth_remove(struct platform_device *pdev)
2651 {
2652         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2653
2654         unregister_netdev(mp->dev);
2655         flush_scheduled_work();
2656         free_netdev(mp->dev);
2657
2658         platform_set_drvdata(pdev, NULL);
2659
2660         return 0;
2661 }
2662
2663 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2664 {
2665         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2666
2667         /* Mask all interrupts on ethernet port */
2668         wrl(mp, INT_MASK(mp->port_num), 0);
2669         rdl(mp, INT_MASK(mp->port_num));
2670
2671         if (netif_running(mp->dev))
2672                 port_reset(mp);
2673 }
2674
2675 static struct platform_driver mv643xx_eth_driver = {
2676         .probe          = mv643xx_eth_probe,
2677         .remove         = mv643xx_eth_remove,
2678         .shutdown       = mv643xx_eth_shutdown,
2679         .driver = {
2680                 .name   = MV643XX_ETH_NAME,
2681                 .owner  = THIS_MODULE,
2682         },
2683 };
2684
2685 static int __init mv643xx_eth_init_module(void)
2686 {
2687         int rc;
2688
2689         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2690         if (!rc) {
2691                 rc = platform_driver_register(&mv643xx_eth_driver);
2692                 if (rc)
2693                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2694         }
2695
2696         return rc;
2697 }
2698 module_init(mv643xx_eth_init_module);
2699
2700 static void __exit mv643xx_eth_cleanup_module(void)
2701 {
2702         platform_driver_unregister(&mv643xx_eth_driver);
2703         platform_driver_unregister(&mv643xx_eth_shared_driver);
2704 }
2705 module_exit(mv643xx_eth_cleanup_module);
2706
2707 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2708               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2709 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2710 MODULE_LICENSE("GPL");
2711 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2712 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);