drivers/ide/pci/sl82c105.c

   1 /*
   2  * SL82C105/Winbond 553 IDE driver
   3  *
   4  * Maintainer unknown.
   5  *
   6  * Drive tuning added from Rebel.com's kernel sources
   7  *  -- Russell King (15/11/98) linux@arm.linux.org.uk
   8  *
   9  * Merge in Russell's HW workarounds, fix various problems
  10  * with the timing registers setup.
  11  *  -- Benjamin Herrenschmidt (01/11/03) benh@kernel.crashing.org
  12  *
  13  * Copyright (C) 2006-2007 MontaVista Software, Inc. <source@mvista.com>
  14  * Copyright (C)      2007 Bartlomiej Zolnierkiewicz
  15  */
  16
  17 #include <linux/types.h>
  18 #include <linux/module.h>
  19 #include <linux/kernel.h>
  20 #include <linux/hdreg.h>
  21 #include <linux/pci.h>
  22 #include <linux/ide.h>
  23
  24 #include <asm/io.h>
  25
  26 #define DRV_NAME "sl82c105"
  27
  28 #undef DEBUG
  29
  30 #ifdef DEBUG
  31 #define DBG(arg) printk arg
  32 #else
  33 #define DBG(fmt,...)
  34 #endif
  35 /*
  36  * SL82C105 PCI config register 0x40 bits.
  37  */
  38 #define CTRL_IDE_IRQB   (1 << 30)
  39 #define CTRL_IDE_IRQA   (1 << 28)
  40 #define CTRL_LEGIRQ     (1 << 11)
  41 #define CTRL_P1F16      (1 << 5)
  42 #define CTRL_P1EN       (1 << 4)
  43 #define CTRL_P0F16      (1 << 1)
  44 #define CTRL_P0EN       (1 << 0)
  45
  46 /*
  47  * Convert a PIO mode and cycle time to the required on/off times
  48  * for the interface.  This has protection against runaway timings.
  49  */
  50 static unsigned int get_pio_timings(ide_drive_t *drive, u8 pio)
  51 {
  52         struct ide_timing *t = ide_timing_find_mode(XFER_PIO_0 + pio);
  53         unsigned int cmd_on, cmd_off;
  54         u8 iordy = 0;
  55
  56         cmd_on  = (t->active + 29) / 30;
  57         cmd_off = (ide_pio_cycle_time(drive, pio) - 30 * cmd_on + 29) / 30;
  58
  59         if (cmd_on == 0)
  60                 cmd_on = 1;
  61
  62         if (cmd_off == 0)
  63                 cmd_off = 1;
  64
  65         if (pio > 2 || ide_dev_has_iordy(drive->id))
  66                 iordy = 0x40;
  67
  68         return (cmd_on - 1) << 8 | (cmd_off - 1) | iordy;
  69 }
  70
  71 /*
  72  * Configure the chipset for PIO mode.
  73  */
  74 static void sl82c105_set_pio_mode(ide_drive_t *drive, const u8 pio)
  75 {
  76         struct pci_dev *dev     = to_pci_dev(drive->hwif->dev);
  77         int reg                 = 0x44 + drive->dn * 4;
  78         u16 drv_ctrl;
  79
  80         drv_ctrl = get_pio_timings(drive, pio);
  81
  82         /*
  83          * Store the PIO timings so that we can restore them
  84          * in case DMA will be turned off...
  85          */
  86         drive->drive_data &= 0xffff0000;
  87         drive->drive_data |= drv_ctrl;
  88
  89         pci_write_config_word(dev, reg,  drv_ctrl);
  90         pci_read_config_word (dev, reg, &drv_ctrl);
  91
  92         printk(KERN_DEBUG "%s: selected %s (%dns) (%04X)\n", drive->name,
  93                           ide_xfer_verbose(pio + XFER_PIO_0),
  94                           ide_pio_cycle_time(drive, pio), drv_ctrl);
  95 }
  96
  97 /*
  98  * Configure the chipset for DMA mode.
  99  */
 100 static void sl82c105_set_dma_mode(ide_drive_t *drive, const u8 speed)
 101 {
 102         static u16 mwdma_timings[] = {0x0707, 0x0201, 0x0200};
 103         u16 drv_ctrl;
 104
 105         DBG(("sl82c105_tune_chipset(drive:%s, speed:%s)\n",
 106              drive->name, ide_xfer_verbose(speed)));
 107
 108         drv_ctrl = mwdma_timings[speed - XFER_MW_DMA_0];
 109
 110         /*
 111          * Store the DMA timings so that we can actually program
 112          * them when DMA will be turned on...
 113          */
 114         drive->drive_data &= 0x0000ffff;
 115         drive->drive_data |= (unsigned long)drv_ctrl << 16;
 116 }
 117
 118 /*
 119  * The SL82C105 holds off all IDE interrupts while in DMA mode until
 120  * all DMA activity is completed.  Sometimes this causes problems (eg,
 121  * when the drive wants to report an error condition).
 122  *
 123  * 0x7e is a "chip testing" register.  Bit 2 resets the DMA controller
 124  * state machine.  We need to kick this to work around various bugs.
 125  */
 126 static inline void sl82c105_reset_host(struct pci_dev *dev)
 127 {
 128         u16 val;
 129
 130         pci_read_config_word(dev, 0x7e, &val);
 131         pci_write_config_word(dev, 0x7e, val | (1 << 2));
 132         pci_write_config_word(dev, 0x7e, val & ~(1 << 2));
 133 }
 134
 135 /*
 136  * If we get an IRQ timeout, it might be that the DMA state machine
 137  * got confused.  Fix from Todd Inglett.  Details from Winbond.
 138  *
 139  * This function is called when the IDE timer expires, the drive
 140  * indicates that it is READY, and we were waiting for DMA to complete.
 141  */
 142 static void sl82c105_dma_lost_irq(ide_drive_t *drive)
 143 {
 144         ide_hwif_t *hwif        = HWIF(drive);
 145         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 146         u32 val, mask           = hwif->channel ? CTRL_IDE_IRQB : CTRL_IDE_IRQA;
 147         u8 dma_cmd;
 148
 149         printk("sl82c105: lost IRQ, resetting host\n");
 150
 151         /*
 152          * Check the raw interrupt from the drive.
 153          */
 154         pci_read_config_dword(dev, 0x40, &val);
 155         if (val & mask)
 156                 printk("sl82c105: drive was requesting IRQ, but host lost it\n");
 157
 158         /*
 159          * Was DMA enabled?  If so, disable it - we're resetting the
 160          * host.  The IDE layer will be handling the drive for us.
 161          */
 162         dma_cmd = inb(hwif->dma_base + ATA_DMA_CMD);
 163         if (dma_cmd & 1) {
 164                 outb(dma_cmd & ~1, hwif->dma_base + ATA_DMA_CMD);
 165                 printk("sl82c105: DMA was enabled\n");
 166         }
 167
 168         sl82c105_reset_host(dev);
 169 }
 170
 171 /*
 172  * ATAPI devices can cause the SL82C105 DMA state machine to go gaga.
 173  * Winbond recommend that the DMA state machine is reset prior to
 174  * setting the bus master DMA enable bit.
 175  *
 176  * The generic IDE core will have disabled the BMEN bit before this
 177  * function is called.
 178  */
 179 static void sl82c105_dma_start(ide_drive_t *drive)
 180 {
 181         ide_hwif_t *hwif        = HWIF(drive);
 182         struct pci_dev *dev     = to_pci_dev(hwif->dev);
 183         int reg                 = 0x44 + drive->dn * 4;
 184
 185         DBG(("%s(drive:%s)\n", __func__, drive->name));
 186
 187         pci_write_config_word(dev, reg, drive->drive_data >> 16);
 188
 189         sl82c105_reset_host(dev);
 190         ide_dma_start(drive);
 191 }
 192
 193 static void sl82c105_dma_timeout(ide_drive_t *drive)
 194 {
 195         struct pci_dev *dev = to_pci_dev(drive->hwif->dev);
 196
 197         DBG(("sl82c105_dma_timeout(drive:%s)\n", drive->name));
 198
 199         sl82c105_reset_host(dev);
 200         ide_dma_timeout(drive);
 201 }
 202
 203 static int sl82c105_dma_end(ide_drive_t *drive)
 204 {
 205         struct pci_dev *dev     = to_pci_dev(drive->hwif->dev);
 206         int reg                 = 0x44 + drive->dn * 4;
 207         int ret;
 208
 209         DBG(("%s(drive:%s)\n", __func__, drive->name));
 210
 211         ret = __ide_dma_end(drive);
 212
 213         pci_write_config_word(dev, reg, drive->drive_data);
 214
 215         return ret;
 216 }
 217
 218 /*
 219  * ATA reset will clear the 16 bits mode in the control
 220  * register, we need to reprogram it
 221  */
 222 static void sl82c105_resetproc(ide_drive_t *drive)
 223 {
 224         struct pci_dev *dev = to_pci_dev(drive->hwif->dev);
 225         u32 val;
 226
 227         DBG(("sl82c105_resetproc(drive:%s)\n", drive->name));
 228
 229         pci_read_config_dword(dev, 0x40, &val);
 230         val |= (CTRL_P1F16 | CTRL_P0F16);
 231         pci_write_config_dword(dev, 0x40, val);
 232 }
 233
 234 /*
 235  * Return the revision of the Winbond bridge
 236  * which this function is part of.
 237  */
 238 static u8 sl82c105_bridge_revision(struct pci_dev *dev)
 239 {
 240         struct pci_dev *bridge;
 241
 242         /*
 243          * The bridge should be part of the same device, but function 0.
 244          */
 245         bridge = pci_get_bus_and_slot(dev->bus->number,
 246                                PCI_DEVFN(PCI_SLOT(dev->devfn), 0));
 247         if (!bridge)
 248                 return -1;
 249
 250         /*
 251          * Make sure it is a Winbond 553 and is an ISA bridge.
 252          */
 253         if (bridge->vendor != PCI_VENDOR_ID_WINBOND ||
 254             bridge->device != PCI_DEVICE_ID_WINBOND_83C553 ||
 255             bridge->class >> 8 != PCI_CLASS_BRIDGE_ISA) {
 256                 pci_dev_put(bridge);
 257                 return -1;
 258         }
 259         /*
 260          * We need to find function 0's revision, not function 1
 261          */
 262         pci_dev_put(bridge);
 263
 264         return bridge->revision;
 265 }
 266
 267 /*
 268  * Enable the PCI device
 269  *
 270  * --BenH: It's arch fixup code that should enable channels that
 271  * have not been enabled by firmware. I decided we can still enable
 272  * channel 0 here at least, but channel 1 has to be enabled by
 273  * firmware or arch code. We still set both to 16 bits mode.
 274  */
 275 static unsigned int __devinit init_chipset_sl82c105(struct pci_dev *dev)
 276 {
 277         u32 val;
 278
 279         DBG(("init_chipset_sl82c105()\n"));
 280
 281         pci_read_config_dword(dev, 0x40, &val);
 282         val |= CTRL_P0EN | CTRL_P0F16 | CTRL_P1F16;
 283         pci_write_config_dword(dev, 0x40, val);
 284
 285         return dev->irq;
 286 }
 287
 288 static const struct ide_port_ops sl82c105_port_ops = {
 289         .set_pio_mode           = sl82c105_set_pio_mode,
 290         .set_dma_mode           = sl82c105_set_dma_mode,
 291         .resetproc              = sl82c105_resetproc,
 292 };
 293
 294 static const struct ide_dma_ops sl82c105_dma_ops = {
 295         .dma_host_set           = ide_dma_host_set,
 296         .dma_setup              = ide_dma_setup,
 297         .dma_exec_cmd           = ide_dma_exec_cmd,
 298         .dma_start              = sl82c105_dma_start,
 299         .dma_end                = sl82c105_dma_end,
 300         .dma_test_irq           = ide_dma_test_irq,
 301         .dma_lost_irq           = sl82c105_dma_lost_irq,
 302         .dma_timeout            = sl82c105_dma_timeout,
 303 };
 304
 305 static const struct ide_port_info sl82c105_chipset __devinitdata = {
 306         .name           = DRV_NAME,
 307         .init_chipset   = init_chipset_sl82c105,
 308         .enablebits     = {{0x40,0x01,0x01}, {0x40,0x10,0x10}},
 309         .port_ops       = &sl82c105_port_ops,
 310         .dma_ops        = &sl82c105_dma_ops,
 311         .host_flags     = IDE_HFLAG_IO_32BIT |
 312                           IDE_HFLAG_UNMASK_IRQS |
 313 /* FIXME: check for Compatibility mode in generic IDE PCI code */
 314 #if defined(CONFIG_LOPEC) || defined(CONFIG_SANDPOINT)
 315                           IDE_HFLAG_FORCE_LEGACY_IRQS |
 316 #endif
 317                           IDE_HFLAG_SERIALIZE_DMA |
 318                           IDE_HFLAG_NO_AUTODMA,
 319         .pio_mask       = ATA_PIO5,
 320         .mwdma_mask     = ATA_MWDMA2,
 321 };
 322
 323 static int __devinit sl82c105_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 324 {
 325         struct ide_port_info d = sl82c105_chipset;
 326         u8 rev = sl82c105_bridge_revision(dev);
 327
 328         if (rev <= 5) {
 329                 /*
 330                  * Never ever EVER under any circumstances enable
 331                  * DMA when the bridge is this old.
 332                  */
 333                 printk(KERN_INFO DRV_NAME ": Winbond W83C553 bridge "
 334                                  "revision %d, BM-DMA disabled\n", rev);
 335                 d.dma_ops = NULL;
 336                 d.mwdma_mask = 0;
 337                 d.host_flags &= ~IDE_HFLAG_SERIALIZE_DMA;
 338         }
 339
 340         return ide_pci_init_one(dev, &d, NULL);
 341 }
 342
 343 static const struct pci_device_id sl82c105_pci_tbl[] = {
 344         { PCI_VDEVICE(WINBOND, PCI_DEVICE_ID_WINBOND_82C105), 0 },
 345         { 0, },
 346 };
 347 MODULE_DEVICE_TABLE(pci, sl82c105_pci_tbl);
 348
 349 static struct pci_driver driver = {
 350         .name           = "W82C105_IDE",
 351         .id_table       = sl82c105_pci_tbl,
 352         .probe          = sl82c105_init_one,
 353         .remove         = ide_pci_remove,
 354 };
 355
 356 static int __init sl82c105_ide_init(void)
 357 {
 358         return ide_pci_register_driver(&driver);
 359 }
 360
 361 static void __exit sl82c105_ide_exit(void)
 362 {
 363         pci_unregister_driver(&driver);
 364 }
 365
 366 module_init(sl82c105_ide_init);
 367 module_exit(sl82c105_ide_exit);
 368
 369 MODULE_DESCRIPTION("PCI driver module for W82C105 IDE");
 370 MODULE_LICENSE("GPL");