drivers/ide/pci/sl82c105.c

   1 /*
   2  * linux/drivers/ide/pci/sl82c105.c
   3  *
   4  * SL82C105/Winbond 553 IDE driver
   5  *
   6  * Maintainer unknown.
   7  *
   8  * Drive tuning added from Rebel.com's kernel sources
   9  *  -- Russell King (15/11/98) linux@arm.linux.org.uk
  10  *
  11  * Merge in Russell's HW workarounds, fix various problems
  12  * with the timing registers setup.
  13  *  -- Benjamin Herrenschmidt (01/11/03) benh@kernel.crashing.org
  14  *
  15  * Copyright (C) 2006-2007 MontaVista Software, Inc. <source@mvista.com>
  16  */
  17
  18 #include <linux/types.h>
  19 #include <linux/module.h>
  20 #include <linux/kernel.h>
  21 #include <linux/timer.h>
  22 #include <linux/mm.h>
  23 #include <linux/ioport.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/blkdev.h>
  26 #include <linux/hdreg.h>
  27 #include <linux/pci.h>
  28 #include <linux/ide.h>
  29
  30 #include <asm/io.h>
  31 #include <asm/dma.h>
  32
  33 #undef DEBUG
  34
  35 #ifdef DEBUG
  36 #define DBG(arg) printk arg
  37 #else
  38 #define DBG(fmt,...)
  39 #endif
  40 /*
  41  * SL82C105 PCI config register 0x40 bits.
  42  */
  43 #define CTRL_IDE_IRQB   (1 << 30)
  44 #define CTRL_IDE_IRQA   (1 << 28)
  45 #define CTRL_LEGIRQ     (1 << 11)
  46 #define CTRL_P1F16      (1 << 5)
  47 #define CTRL_P1EN       (1 << 4)
  48 #define CTRL_P0F16      (1 << 1)
  49 #define CTRL_P0EN       (1 << 0)
  50
  51 /*
  52  * Convert a PIO mode and cycle time to the required on/off times
  53  * for the interface.  This has protection against runaway timings.
  54  */
  55 static unsigned int get_pio_timings(ide_pio_data_t *p)
  56 {
  57         unsigned int cmd_on, cmd_off;
  58
  59         cmd_on  = (ide_pio_timings[p->pio_mode].active_time + 29) / 30;
  60         cmd_off = (p->cycle_time - 30 * cmd_on + 29) / 30;
  61
  62         if (cmd_on == 0)
  63                 cmd_on = 1;
  64
  65         if (cmd_off == 0)
  66                 cmd_off = 1;
  67
  68         return (cmd_on - 1) << 8 | (cmd_off - 1) | (p->use_iordy ? 0x40 : 0x00);
  69 }
  70
  71 /*
  72  * Configure the chipset for PIO mode.
  73  */
  74 static u8 sl82c105_tune_pio(ide_drive_t *drive, u8 pio)
  75 {
  76         struct pci_dev *dev     = HWIF(drive)->pci_dev;
  77         int reg                 = 0x44 + drive->dn * 4;
  78         ide_pio_data_t p;
  79         u16 drv_ctrl;
  80
  81         DBG(("sl82c105_tune_pio(drive:%s, pio:%u)\n", drive->name, pio));
  82
  83         pio = ide_get_best_pio_mode(drive, pio, 5, &p);
  84
  85         drv_ctrl = get_pio_timings(&p);
  86
  87         /*
  88          * Store the PIO timings so that we can restore them
  89          * in case DMA will be turned off...
  90          */
  91         drive->drive_data &= 0xffff0000;
  92         drive->drive_data |= drv_ctrl;
  93
  94         if (!drive->using_dma) {
  95                 /*
  96                  * If we are actually using MW DMA, then we can not
  97                  * reprogram the interface drive control register.
  98                  */
  99                 pci_write_config_word(dev, reg,  drv_ctrl);
 100                 pci_read_config_word (dev, reg, &drv_ctrl);
 101         }
 102
 103         printk(KERN_DEBUG "%s: selected %s (%dns) (%04X)\n", drive->name,
 104                ide_xfer_verbose(pio + XFER_PIO_0), p.cycle_time, drv_ctrl);
 105
 106         return pio;
 107 }
 108
 109 /*
 110  * Configure the drive and chipset for a new transfer speed.
 111  */
 112 static int sl82c105_tune_chipset(ide_drive_t *drive, u8 speed)
 113 {
 114         static u16 mwdma_timings[] = {0x0707, 0x0201, 0x0200};
 115         u16 drv_ctrl;
 116
 117         DBG(("sl82c105_tune_chipset(drive:%s, speed:%s)\n",
 118              drive->name, ide_xfer_verbose(speed)));
 119
 120         speed = ide_rate_filter(drive, speed);
 121
 122         switch (speed) {
 123         case XFER_MW_DMA_2:
 124         case XFER_MW_DMA_1:
 125         case XFER_MW_DMA_0:
 126                 drv_ctrl = mwdma_timings[speed - XFER_MW_DMA_0];
 127
 128                 /*
 129                  * Store the DMA timings so that we can actually program
 130                  * them when DMA will be turned on...
 131                  */
 132                 drive->drive_data &= 0x0000ffff;
 133                 drive->drive_data |= (unsigned long)drv_ctrl << 16;
 134
 135                 /*
 136                  * If we are already using DMA, we just reprogram
 137                  * the drive control register.
 138                  */
 139                 if (drive->using_dma) {
 140                         struct pci_dev *dev     = HWIF(drive)->pci_dev;
 141                         int reg                 = 0x44 + drive->dn * 4;
 142
 143                         pci_write_config_word(dev, reg, drv_ctrl);
 144                 }
 145                 break;
 146         case XFER_PIO_5:
 147         case XFER_PIO_4:
 148         case XFER_PIO_3:
 149         case XFER_PIO_2:
 150         case XFER_PIO_1:
 151         case XFER_PIO_0:
 152                 (void) sl82c105_tune_pio(drive, speed - XFER_PIO_0);
 153                 break;
 154         default:
 155                 return -1;
 156         }
 157
 158         return ide_config_drive_speed(drive, speed);
 159 }
 160
 161 /*
 162  * Check to see if the drive and chipset are capable of DMA mode.
 163  */
 164 static int sl82c105_ide_dma_check(ide_drive_t *drive)
 165 {
 166         DBG(("sl82c105_ide_dma_check(drive:%s)\n", drive->name));
 167
 168         if (ide_tune_dma(drive))
 169                 return 0;
 170
 171         return -1;
 172 }
 173
 174 /*
 175  * The SL82C105 holds off all IDE interrupts while in DMA mode until
 176  * all DMA activity is completed.  Sometimes this causes problems (eg,
 177  * when the drive wants to report an error condition).
 178  *
 179  * 0x7e is a "chip testing" register.  Bit 2 resets the DMA controller
 180  * state machine.  We need to kick this to work around various bugs.
 181  */
 182 static inline void sl82c105_reset_host(struct pci_dev *dev)
 183 {
 184         u16 val;
 185
 186         pci_read_config_word(dev, 0x7e, &val);
 187         pci_write_config_word(dev, 0x7e, val | (1 << 2));
 188         pci_write_config_word(dev, 0x7e, val & ~(1 << 2));
 189 }
 190
 191 /*
 192  * If we get an IRQ timeout, it might be that the DMA state machine
 193  * got confused.  Fix from Todd Inglett.  Details from Winbond.
 194  *
 195  * This function is called when the IDE timer expires, the drive
 196  * indicates that it is READY, and we were waiting for DMA to complete.
 197  */
 198 static int sl82c105_ide_dma_lostirq(ide_drive_t *drive)
 199 {
 200         ide_hwif_t *hwif        = HWIF(drive);
 201         struct pci_dev *dev     = hwif->pci_dev;
 202         u32 val, mask           = hwif->channel ? CTRL_IDE_IRQB : CTRL_IDE_IRQA;
 203         u8 dma_cmd;
 204
 205         printk("sl82c105: lost IRQ, resetting host\n");
 206
 207         /*
 208          * Check the raw interrupt from the drive.
 209          */
 210         pci_read_config_dword(dev, 0x40, &val);
 211         if (val & mask)
 212                 printk("sl82c105: drive was requesting IRQ, but host lost it\n");
 213
 214         /*
 215          * Was DMA enabled?  If so, disable it - we're resetting the
 216          * host.  The IDE layer will be handling the drive for us.
 217          */
 218         dma_cmd = inb(hwif->dma_command);
 219         if (dma_cmd & 1) {
 220                 outb(dma_cmd & ~1, hwif->dma_command);
 221                 printk("sl82c105: DMA was enabled\n");
 222         }
 223
 224         sl82c105_reset_host(dev);
 225
 226         /* __ide_dma_lostirq would return 1, so we do as well */
 227         return 1;
 228 }
 229
 230 /*
 231  * ATAPI devices can cause the SL82C105 DMA state machine to go gaga.
 232  * Winbond recommend that the DMA state machine is reset prior to
 233  * setting the bus master DMA enable bit.
 234  *
 235  * The generic IDE core will have disabled the BMEN bit before this
 236  * function is called.
 237  */
 238 static void sl82c105_dma_start(ide_drive_t *drive)
 239 {
 240         ide_hwif_t *hwif        = HWIF(drive);
 241         struct pci_dev *dev     = hwif->pci_dev;
 242
 243         sl82c105_reset_host(dev);
 244         ide_dma_start(drive);
 245 }
 246
 247 static int sl82c105_ide_dma_timeout(ide_drive_t *drive)
 248 {
 249         ide_hwif_t *hwif        = HWIF(drive);
 250         struct pci_dev *dev     = hwif->pci_dev;
 251
 252         DBG(("sl82c105_ide_dma_timeout(drive:%s)\n", drive->name));
 253
 254         sl82c105_reset_host(dev);
 255         return __ide_dma_timeout(drive);
 256 }
 257
 258 static int sl82c105_ide_dma_on(ide_drive_t *drive)
 259 {
 260         struct pci_dev *dev     = HWIF(drive)->pci_dev;
 261         int rc, reg             = 0x44 + drive->dn * 4;
 262
 263         DBG(("sl82c105_ide_dma_on(drive:%s)\n", drive->name));
 264
 265         rc = __ide_dma_on(drive);
 266         if (rc == 0) {
 267                 pci_write_config_word(dev, reg, drive->drive_data >> 16);
 268
 269                 printk(KERN_INFO "%s: DMA enabled\n", drive->name);
 270         }
 271         return rc;
 272 }
 273
 274 static void sl82c105_dma_off_quietly(ide_drive_t *drive)
 275 {
 276         struct pci_dev *dev     = HWIF(drive)->pci_dev;
 277         int reg                 = 0x44 + drive->dn * 4;
 278
 279         DBG(("sl82c105_dma_off_quietly(drive:%s)\n", drive->name));
 280
 281         pci_write_config_word(dev, reg, drive->drive_data);
 282
 283         ide_dma_off_quietly(drive);
 284 }
 285
 286 /*
 287  * Ok, that is nasty, but we must make sure the DMA timings
 288  * won't be used for a PIO access. The solution here is
 289  * to make sure the 16 bits mode is diabled on the channel
 290  * when DMA is enabled, thus causing the chip to use PIO0
 291  * timings for those operations.
 292  */
 293 static void sl82c105_selectproc(ide_drive_t *drive)
 294 {
 295         ide_hwif_t *hwif        = HWIF(drive);
 296         struct pci_dev *dev     = hwif->pci_dev;
 297         u32 val, old, mask;
 298
 299         //DBG(("sl82c105_selectproc(drive:%s)\n", drive->name));
 300
 301         mask = hwif->channel ? CTRL_P1F16 : CTRL_P0F16;
 302         old = val = (u32)pci_get_drvdata(dev);
 303         if (drive->using_dma)
 304                 val &= ~mask;
 305         else
 306                 val |= mask;
 307         if (old != val) {
 308                 pci_write_config_dword(dev, 0x40, val);
 309                 pci_set_drvdata(dev, (void *)val);
 310         }
 311 }
 312
 313 /*
 314  * ATA reset will clear the 16 bits mode in the control
 315  * register, we need to update our cache
 316  */
 317 static void sl82c105_resetproc(ide_drive_t *drive)
 318 {
 319         struct pci_dev *dev = HWIF(drive)->pci_dev;
 320         u32 val;
 321
 322         DBG(("sl82c105_resetproc(drive:%s)\n", drive->name));
 323
 324         pci_read_config_dword(dev, 0x40, &val);
 325         pci_set_drvdata(dev, (void *)val);
 326 }
 327
 328 /*
 329  * We only deal with PIO mode here - DMA mode 'using_dma' is not
 330  * initialised at the point that this function is called.
 331  */
 332 static void sl82c105_tune_drive(ide_drive_t *drive, u8 pio)
 333 {
 334         DBG(("sl82c105_tune_drive(drive:%s, pio:%u)\n", drive->name, pio));
 335
 336         pio = sl82c105_tune_pio(drive, pio);
 337         (void) ide_config_drive_speed(drive, XFER_PIO_0 + pio);
 338 }
 339
 340 /*
 341  * Return the revision of the Winbond bridge
 342  * which this function is part of.
 343  */
 344 static unsigned int sl82c105_bridge_revision(struct pci_dev *dev)
 345 {
 346         struct pci_dev *bridge;
 347         u8 rev;
 348
 349         /*
 350          * The bridge should be part of the same device, but function 0.
 351          */
 352         bridge = pci_get_bus_and_slot(dev->bus->number,
 353                                PCI_DEVFN(PCI_SLOT(dev->devfn), 0));
 354         if (!bridge)
 355                 return -1;
 356
 357         /*
 358          * Make sure it is a Winbond 553 and is an ISA bridge.
 359          */
 360         if (bridge->vendor != PCI_VENDOR_ID_WINBOND ||
 361             bridge->device != PCI_DEVICE_ID_WINBOND_83C553 ||
 362             bridge->class >> 8 != PCI_CLASS_BRIDGE_ISA) {
 363                 pci_dev_put(bridge);
 364                 return -1;
 365         }
 366         /*
 367          * We need to find function 0's revision, not function 1
 368          */
 369         pci_read_config_byte(bridge, PCI_REVISION_ID, &rev);
 370         pci_dev_put(bridge);
 371
 372         return rev;
 373 }
 374
 375 /*
 376  * Enable the PCI device
 377  *
 378  * --BenH: It's arch fixup code that should enable channels that
 379  * have not been enabled by firmware. I decided we can still enable
 380  * channel 0 here at least, but channel 1 has to be enabled by
 381  * firmware or arch code. We still set both to 16 bits mode.
 382  */
 383 static unsigned int __devinit init_chipset_sl82c105(struct pci_dev *dev, const char *msg)
 384 {
 385         u32 val;
 386
 387         DBG(("init_chipset_sl82c105()\n"));
 388
 389         pci_read_config_dword(dev, 0x40, &val);
 390         val |= CTRL_P0EN | CTRL_P0F16 | CTRL_P1F16;
 391         pci_write_config_dword(dev, 0x40, val);
 392         pci_set_drvdata(dev, (void *)val);
 393
 394         return dev->irq;
 395 }
 396
 397 /*
 398  * Initialise IDE channel
 399  */
 400 static void __devinit init_hwif_sl82c105(ide_hwif_t *hwif)
 401 {
 402         unsigned int rev;
 403
 404         DBG(("init_hwif_sl82c105(hwif: ide%d)\n", hwif->index));
 405
 406         hwif->tuneproc          = &sl82c105_tune_drive;
 407         hwif->speedproc         = &sl82c105_tune_chipset;
 408         hwif->selectproc        = &sl82c105_selectproc;
 409         hwif->resetproc         = &sl82c105_resetproc;
 410
 411         /*
 412          * We support 32-bit I/O on this interface, and
 413          * it doesn't have problems with interrupts.
 414          */
 415         hwif->drives[0].io_32bit = hwif->drives[1].io_32bit = 1;
 416         hwif->drives[0].unmask   = hwif->drives[1].unmask   = 1;
 417
 418         /*
 419          * We always autotune PIO,  this is done before DMA is checked,
 420          * so there's no risk of accidentally disabling DMA
 421          */
 422         hwif->drives[0].autotune = hwif->drives[1].autotune = 1;
 423
 424         if (!hwif->dma_base)
 425                 return;
 426
 427         rev = sl82c105_bridge_revision(hwif->pci_dev);
 428         if (rev <= 5) {
 429                 /*
 430                  * Never ever EVER under any circumstances enable
 431                  * DMA when the bridge is this old.
 432                  */
 433                 printk("    %s: Winbond W83C553 bridge revision %d, "
 434                        "BM-DMA disabled\n", hwif->name, rev);
 435                 return;
 436         }
 437
 438         hwif->atapi_dma  = 1;
 439         hwif->mwdma_mask = 0x07;
 440
 441         hwif->ide_dma_check             = &sl82c105_ide_dma_check;
 442         hwif->ide_dma_on                = &sl82c105_ide_dma_on;
 443         hwif->dma_off_quietly           = &sl82c105_dma_off_quietly;
 444         hwif->ide_dma_lostirq           = &sl82c105_ide_dma_lostirq;
 445         hwif->dma_start                 = &sl82c105_dma_start;
 446         hwif->ide_dma_timeout           = &sl82c105_ide_dma_timeout;
 447
 448         if (!noautodma)
 449                 hwif->autodma = 1;
 450         hwif->drives[0].autodma = hwif->drives[1].autodma = hwif->autodma;
 451
 452         if (hwif->mate)
 453                 hwif->serialized = hwif->mate->serialized = 1;
 454 }
 455
 456 static ide_pci_device_t sl82c105_chipset __devinitdata = {
 457         .name           = "W82C105",
 458         .init_chipset   = init_chipset_sl82c105,
 459         .init_hwif      = init_hwif_sl82c105,
 460         .channels       = 2,
 461         .autodma        = NOAUTODMA,
 462         .enablebits     = {{0x40,0x01,0x01}, {0x40,0x10,0x10}},
 463         .bootable       = ON_BOARD,
 464 };
 465
 466 static int __devinit sl82c105_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 467 {
 468         return ide_setup_pci_device(dev, &sl82c105_chipset);
 469 }
 470
 471 static struct pci_device_id sl82c105_pci_tbl[] = {
 472         { PCI_DEVICE(PCI_VENDOR_ID_WINBOND, PCI_DEVICE_ID_WINBOND_82C105), 0},
 473         { 0, },
 474 };
 475 MODULE_DEVICE_TABLE(pci, sl82c105_pci_tbl);
 476
 477 static struct pci_driver driver = {
 478         .name           = "W82C105_IDE",
 479         .id_table       = sl82c105_pci_tbl,
 480         .probe          = sl82c105_init_one,
 481 };
 482
 483 static int __init sl82c105_ide_init(void)
 484 {
 485         return ide_pci_register_driver(&driver);
 486 }
 487
 488 module_init(sl82c105_ide_init);
 489
 490 MODULE_DESCRIPTION("PCI driver module for W82C105 IDE");
 491 MODULE_LICENSE("GPL");