arch/x86/kernel/smpboot_32.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   8  *      whom a great many thanks are extended.
   9  *
  10  *      Thanks to Intel for making available several different Pentium,
  11  *      Pentium Pro and Pentium-II/Xeon MP machines.
  12  *      Original development of Linux SMP code supported by Caldera.
  13  *
  14  *      This code is released under the GNU General Public License version 2 or
  15  *      later.
  16  *
  17  *      Fixes
  18  *              Felix Koop      :       NR_CPUS used properly
  19  *              Jose Renau      :       Handle single CPU case.
  20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  21  *              Greg Wright     :       Fix for kernel stacks panic.
  22  *              Erich Boleyn    :       MP v1.4 and additional changes.
  23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  25  *      Michael Chastain        :       Change trampoline.S to gnu as.
  26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  27  *              Ingo Molnar     :       Added APIC timers, based on code
  28  *                                      from Jose Renau
  29  *              Ingo Molnar     :       various cleanups and rewrites
  30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
  35
  36 #include <linux/module.h>
  37 #include <linux/init.h>
  38 #include <linux/kernel.h>
  39
  40 #include <linux/mm.h>
  41 #include <linux/sched.h>
  42 #include <linux/kernel_stat.h>
  43 #include <linux/bootmem.h>
  44 #include <linux/notifier.h>
  45 #include <linux/cpu.h>
  46 #include <linux/percpu.h>
  47 #include <linux/nmi.h>
  48
  49 #include <linux/delay.h>
  50 #include <linux/mc146818rtc.h>
  51 #include <asm/tlbflush.h>
  52 #include <asm/desc.h>
  53 #include <asm/arch_hooks.h>
  54 #include <asm/nmi.h>
  55
  56 #include <mach_apic.h>
  57 #include <mach_wakecpu.h>
  58 #include <smpboot_hooks.h>
  59 #include <asm/vmi.h>
  60 #include <asm/mtrr.h>
  61
  62 /* Set if we find a B stepping CPU */
  63 static int __cpuinitdata smp_b_stepping;
  64
  65 /* Number of siblings per CPU package */
  66 int smp_num_siblings = 1;
  67 EXPORT_SYMBOL(smp_num_siblings);
  68
  69 /* Last level cache ID of each logical CPU */
  70 DEFINE_PER_CPU(u8, cpu_llc_id) = BAD_APICID;
  71
  72 /* representing HT siblings of each logical CPU */
  73 DEFINE_PER_CPU(cpumask_t, cpu_sibling_map);
  74 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
  75
  76 /* representing HT and core siblings of each logical CPU */
  77 DEFINE_PER_CPU(cpumask_t, cpu_core_map);
  78 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
  79
  80 /* bitmap of online cpus */
  81 cpumask_t cpu_online_map __read_mostly;
  82 EXPORT_SYMBOL(cpu_online_map);
  83
  84 cpumask_t cpu_callin_map;
  85 cpumask_t cpu_callout_map;
  86 cpumask_t cpu_possible_map;
  87 EXPORT_SYMBOL(cpu_possible_map);
  88 static cpumask_t smp_commenced_mask;
  89
  90 /* Per CPU bogomips and other parameters */
  91 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
  92 EXPORT_PER_CPU_SYMBOL(cpu_info);
  93
  94 /* which logical CPU number maps to which CPU (physical APIC ID) */
  95 u8 x86_cpu_to_apicid_init[NR_CPUS] __initdata =
  96                         { [0 ... NR_CPUS-1] = BAD_APICID };
  97 void *x86_cpu_to_apicid_early_ptr;
  98 DEFINE_PER_CPU(u8, x86_cpu_to_apicid) = BAD_APICID;
  99 EXPORT_PER_CPU_SYMBOL(x86_cpu_to_apicid);
 100
 101 u8 apicid_2_node[MAX_APICID];
 102
 103 /*
 104  * Trampoline 80x86 program as an array.
 105  */
 106
 107 extern const unsigned char trampoline_data [];
 108 extern const unsigned char trampoline_end  [];
 109 static unsigned char *trampoline_base;
 110
 111 static void map_cpu_to_logical_apicid(void);
 112
 113 /* State of each CPU. */
 114 DEFINE_PER_CPU(int, cpu_state) = { 0 };
 115
 116 /*
 117  * Currently trivial. Write the real->protected mode
 118  * bootstrap into the page concerned. The caller
 119  * has made sure it's suitably aligned.
 120  */
 121
 122 static unsigned long __cpuinit setup_trampoline(void)
 123 {
 124         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
 125         return virt_to_phys(trampoline_base);
 126 }
 127
 128 /*
 129  * We are called very early to get the low memory for the
 130  * SMP bootup trampoline page.
 131  */
 132 void __init smp_alloc_memory(void)
 133 {
 134         trampoline_base = alloc_bootmem_low_pages(PAGE_SIZE);
 135         /*
 136          * Has to be in very low memory so we can execute
 137          * real-mode AP code.
 138          */
 139         if (__pa(trampoline_base) >= 0x9F000)
 140                 BUG();
 141 }
 142
 143 /*
 144  * The bootstrap kernel entry code has set these up. Save them for
 145  * a given CPU
 146  */
 147
 148 void __cpuinit smp_store_cpu_info(int id)
 149 {
 150         struct cpuinfo_x86 *c = &cpu_data(id);
 151
 152         *c = boot_cpu_data;
 153         c->cpu_index = id;
 154         if (id!=0)
 155                 identify_secondary_cpu(c);
 156         /*
 157          * Mask B, Pentium, but not Pentium MMX
 158          */
 159         if (c->x86_vendor == X86_VENDOR_INTEL &&
 160             c->x86 == 5 &&
 161             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 162             c->x86_model <= 3)
 163                 /*
 164                  * Remember we have B step Pentia with bugs
 165                  */
 166                 smp_b_stepping = 1;
 167
 168         /*
 169          * Certain Athlons might work (for various values of 'work') in SMP
 170          * but they are not certified as MP capable.
 171          */
 172         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 173
 174                 if (num_possible_cpus() == 1)
 175                         goto valid_k7;
 176
 177                 /* Athlon 660/661 is valid. */
 178                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
 179                         goto valid_k7;
 180
 181                 /* Duron 670 is valid */
 182                 if ((c->x86_model==7) && (c->x86_mask==0))
 183                         goto valid_k7;
 184
 185                 /*
 186                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
 187                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
 188                  * have the MP bit set.
 189                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
 190                  */
 191                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
 192                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
 193                      (c->x86_model> 7))
 194                         if (cpu_has_mp)
 195                                 goto valid_k7;
 196
 197                 /* If we get here, it's not a certified SMP capable AMD system. */
 198                 add_taint(TAINT_UNSAFE_SMP);
 199         }
 200
 201 valid_k7:
 202         ;
 203 }
 204
 205 extern void calibrate_delay(void);
 206
 207 static atomic_t init_deasserted;
 208
 209 static void __cpuinit smp_callin(void)
 210 {
 211         int cpuid, phys_id;
 212         unsigned long timeout;
 213
 214         /*
 215          * If waken up by an INIT in an 82489DX configuration
 216          * we may get here before an INIT-deassert IPI reaches
 217          * our local APIC.  We have to wait for the IPI or we'll
 218          * lock up on an APIC access.
 219          */
 220         wait_for_init_deassert(&init_deasserted);
 221
 222         /*
 223          * (This works even if the APIC is not enabled.)
 224          */
 225         phys_id = GET_APIC_ID(apic_read(APIC_ID));
 226         cpuid = smp_processor_id();
 227         if (cpu_isset(cpuid, cpu_callin_map)) {
 228                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
 229                                         phys_id, cpuid);
 230                 BUG();
 231         }
 232         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 233
 234         /*
 235          * STARTUP IPIs are fragile beasts as they might sometimes
 236          * trigger some glue motherboard logic. Complete APIC bus
 237          * silence for 1 second, this overestimates the time the
 238          * boot CPU is spending to send the up to 2 STARTUP IPIs
 239          * by a factor of two. This should be enough.
 240          */
 241
 242         /*
 243          * Waiting 2s total for startup (udelay is not yet working)
 244          */
 245         timeout = jiffies + 2*HZ;
 246         while (time_before(jiffies, timeout)) {
 247                 /*
 248                  * Has the boot CPU finished it's STARTUP sequence?
 249                  */
 250                 if (cpu_isset(cpuid, cpu_callout_map))
 251                         break;
 252                 rep_nop();
 253         }
 254
 255         if (!time_before(jiffies, timeout)) {
 256                 printk("BUG: CPU%d started up but did not get a callout!\n",
 257                         cpuid);
 258                 BUG();
 259         }
 260
 261         /*
 262          * the boot CPU has finished the init stage and is spinning
 263          * on callin_map until we finish. We are free to set up this
 264          * CPU, first the APIC. (this is probably redundant on most
 265          * boards)
 266          */
 267
 268         Dprintk("CALLIN, before setup_local_APIC().\n");
 269         smp_callin_clear_local_apic();
 270         setup_local_APIC();
 271         map_cpu_to_logical_apicid();
 272
 273         /*
 274          * Get our bogomips.
 275          */
 276         calibrate_delay();
 277         Dprintk("Stack at about %p\n",&cpuid);
 278
 279         /*
 280          * Save our processor parameters
 281          */
 282         smp_store_cpu_info(cpuid);
 283
 284         /*
 285          * Allow the master to continue.
 286          */
 287         cpu_set(cpuid, cpu_callin_map);
 288 }
 289
 290 static int cpucount;
 291
 292 /* maps the cpu to the sched domain representing multi-core */
 293 cpumask_t cpu_coregroup_map(int cpu)
 294 {
 295         struct cpuinfo_x86 *c = &cpu_data(cpu);
 296         /*
 297          * For perf, we return last level cache shared map.
 298          * And for power savings, we return cpu_core_map
 299          */
 300         if (sched_mc_power_savings || sched_smt_power_savings)
 301                 return per_cpu(cpu_core_map, cpu);
 302         else
 303                 return c->llc_shared_map;
 304 }
 305
 306 /* representing cpus for which sibling maps can be computed */
 307 static cpumask_t cpu_sibling_setup_map;
 308
 309 void __cpuinit set_cpu_sibling_map(int cpu)
 310 {
 311         int i;
 312         struct cpuinfo_x86 *c = &cpu_data(cpu);
 313
 314         cpu_set(cpu, cpu_sibling_setup_map);
 315
 316         if (smp_num_siblings > 1) {
 317                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
 318                         if (c->phys_proc_id == cpu_data(i).phys_proc_id &&
 319                             c->cpu_core_id == cpu_data(i).cpu_core_id) {
 320                                 cpu_set(i, per_cpu(cpu_sibling_map, cpu));
 321                                 cpu_set(cpu, per_cpu(cpu_sibling_map, i));
 322                                 cpu_set(i, per_cpu(cpu_core_map, cpu));
 323                                 cpu_set(cpu, per_cpu(cpu_core_map, i));
 324                                 cpu_set(i, c->llc_shared_map);
 325                                 cpu_set(cpu, cpu_data(i).llc_shared_map);
 326                         }
 327                 }
 328         } else {
 329                 cpu_set(cpu, per_cpu(cpu_sibling_map, cpu));
 330         }
 331
 332         cpu_set(cpu, c->llc_shared_map);
 333
 334         if (current_cpu_data.x86_max_cores == 1) {
 335                 per_cpu(cpu_core_map, cpu) = per_cpu(cpu_sibling_map, cpu);
 336                 c->booted_cores = 1;
 337                 return;
 338         }
 339
 340         for_each_cpu_mask(i, cpu_sibling_setup_map) {
 341                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 342                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 343                         cpu_set(i, c->llc_shared_map);
 344                         cpu_set(cpu, cpu_data(i).llc_shared_map);
 345                 }
 346                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 347                         cpu_set(i, per_cpu(cpu_core_map, cpu));
 348                         cpu_set(cpu, per_cpu(cpu_core_map, i));
 349                         /*
 350                          *  Does this new cpu bringup a new core?
 351                          */
 352                         if (cpus_weight(per_cpu(cpu_sibling_map, cpu)) == 1) {
 353                                 /*
 354                                  * for each core in package, increment
 355                                  * the booted_cores for this new cpu
 356                                  */
 357                                 if (first_cpu(per_cpu(cpu_sibling_map, i)) == i)
 358                                         c->booted_cores++;
 359                                 /*
 360                                  * increment the core count for all
 361                                  * the other cpus in this package
 362                                  */
 363                                 if (i != cpu)
 364                                         cpu_data(i).booted_cores++;
 365                         } else if (i != cpu && !c->booted_cores)
 366                                 c->booted_cores = cpu_data(i).booted_cores;
 367                 }
 368         }
 369 }
 370
 371 /*
 372  * Activate a secondary processor.
 373  */
 374 static void __cpuinit start_secondary(void *unused)
 375 {
 376         /*
 377          * Don't put *anything* before cpu_init(), SMP booting is too
 378          * fragile that we want to limit the things done here to the
 379          * most necessary things.
 380          */
 381 #ifdef CONFIG_VMI
 382         vmi_bringup();
 383 #endif
 384         cpu_init();
 385         preempt_disable();
 386         smp_callin();
 387         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
 388                 rep_nop();
 389         /*
 390          * Check TSC synchronization with the BP:
 391          */
 392         check_tsc_sync_target();
 393
 394         setup_secondary_clock();
 395         if (nmi_watchdog == NMI_IO_APIC) {
 396                 disable_8259A_irq(0);
 397                 enable_NMI_through_LVT0();
 398                 enable_8259A_irq(0);
 399         }
 400         /*
 401          * low-memory mappings have been cleared, flush them from
 402          * the local TLBs too.
 403          */
 404         local_flush_tlb();
 405
 406         /* This must be done before setting cpu_online_map */
 407         set_cpu_sibling_map(raw_smp_processor_id());
 408         wmb();
 409
 410         /*
 411          * We need to hold call_lock, so there is no inconsistency
 412          * between the time smp_call_function() determines number of
 413          * IPI recipients, and the time when the determination is made
 414          * for which cpus receive the IPI. Holding this
 415          * lock helps us to not include this cpu in a currently in progress
 416          * smp_call_function().
 417          */
 418         lock_ipi_call_lock();
 419         cpu_set(smp_processor_id(), cpu_online_map);
 420         unlock_ipi_call_lock();
 421         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 422
 423         /* We can take interrupts now: we're officially "up". */
 424         local_irq_enable();
 425
 426         wmb();
 427         cpu_idle();
 428 }
 429
 430 /*
 431  * Everything has been set up for the secondary
 432  * CPUs - they just need to reload everything
 433  * from the task structure
 434  * This function must not return.
 435  */
 436 void __devinit initialize_secondary(void)
 437 {
 438         /*
 439          * We don't actually need to load the full TSS,
 440          * basically just the stack pointer and the ip.
 441          */
 442
 443         asm volatile(
 444                 "movl %0,%%esp\n\t"
 445                 "jmp *%1"
 446                 :
 447                 :"m" (current->thread.sp),"m" (current->thread.ip));
 448 }
 449
 450 /* Static state in head.S used to set up a CPU */
 451 extern struct {
 452         void * sp;
 453         unsigned short ss;
 454 } stack_start;
 455
 456 #ifdef CONFIG_NUMA
 457
 458 /* which logical CPUs are on which nodes */
 459 cpumask_t node_to_cpumask_map[MAX_NUMNODES] __read_mostly =
 460                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 461 EXPORT_SYMBOL(node_to_cpumask_map);
 462 /* which node each logical CPU is on */
 463 int cpu_to_node_map[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 464 EXPORT_SYMBOL(cpu_to_node_map);
 465
 466 /* set up a mapping between cpu and node. */
 467 static inline void map_cpu_to_node(int cpu, int node)
 468 {
 469         printk("Mapping cpu %d to node %d\n", cpu, node);
 470         cpu_set(cpu, node_to_cpumask_map[node]);
 471         cpu_to_node_map[cpu] = node;
 472 }
 473
 474 /* undo a mapping between cpu and node. */
 475 static inline void unmap_cpu_to_node(int cpu)
 476 {
 477         int node;
 478
 479         printk("Unmapping cpu %d from all nodes\n", cpu);
 480         for (node = 0; node < MAX_NUMNODES; node ++)
 481                 cpu_clear(cpu, node_to_cpumask_map[node]);
 482         cpu_to_node_map[cpu] = 0;
 483 }
 484 #else /* !CONFIG_NUMA */
 485
 486 #define map_cpu_to_node(cpu, node)      ({})
 487 #define unmap_cpu_to_node(cpu)  ({})
 488
 489 #endif /* CONFIG_NUMA */
 490
 491 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
 492
 493 static void map_cpu_to_logical_apicid(void)
 494 {
 495         int cpu = smp_processor_id();
 496         int apicid = logical_smp_processor_id();
 497         int node = apicid_to_node(apicid);
 498
 499         if (!node_online(node))
 500                 node = first_online_node;
 501
 502         cpu_2_logical_apicid[cpu] = apicid;
 503         map_cpu_to_node(cpu, node);
 504 }
 505
 506 static void unmap_cpu_to_logical_apicid(int cpu)
 507 {
 508         cpu_2_logical_apicid[cpu] = BAD_APICID;
 509         unmap_cpu_to_node(cpu);
 510 }
 511
 512 static inline void __inquire_remote_apic(int apicid)
 513 {
 514         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 515         char *names[] = { "ID", "VERSION", "SPIV" };
 516         int timeout;
 517         unsigned long status;
 518
 519         printk("Inquiring remote APIC #%d...\n", apicid);
 520
 521         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 522                 printk("... APIC #%d %s: ", apicid, names[i]);
 523
 524                 /*
 525                  * Wait for idle.
 526                  */
 527                 status = safe_apic_wait_icr_idle();
 528                 if (status)
 529                         printk("a previous APIC delivery may have failed\n");
 530
 531                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
 532                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
 533
 534                 timeout = 0;
 535                 do {
 536                         udelay(100);
 537                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 538                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 539
 540                 switch (status) {
 541                 case APIC_ICR_RR_VALID:
 542                         status = apic_read(APIC_RRR);
 543                         printk("%lx\n", status);
 544                         break;
 545                 default:
 546                         printk("failed\n");
 547                 }
 548         }
 549 }
 550
 551 #ifdef WAKE_SECONDARY_VIA_NMI
 552 /*
 553  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 554  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 555  * won't ... remember to clear down the APIC, etc later.
 556  */
 557 static int __devinit
 558 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
 559 {
 560         unsigned long send_status, accept_status = 0;
 561         int maxlvt;
 562
 563         /* Target chip */
 564         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
 565
 566         /* Boot on the stack */
 567         /* Kick the second */
 568         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
 569
 570         Dprintk("Waiting for send to finish...\n");
 571         send_status = safe_apic_wait_icr_idle();
 572
 573         /*
 574          * Give the other CPU some time to accept the IPI.
 575          */
 576         udelay(200);
 577         /*
 578          * Due to the Pentium erratum 3AP.
 579          */
 580         maxlvt = lapic_get_maxlvt();
 581         if (maxlvt > 3) {
 582                 apic_read_around(APIC_SPIV);
 583                 apic_write(APIC_ESR, 0);
 584         }
 585         accept_status = (apic_read(APIC_ESR) & 0xEF);
 586         Dprintk("NMI sent.\n");
 587
 588         if (send_status)
 589                 printk("APIC never delivered???\n");
 590         if (accept_status)
 591                 printk("APIC delivery error (%lx).\n", accept_status);
 592
 593         return (send_status | accept_status);
 594 }
 595 #endif  /* WAKE_SECONDARY_VIA_NMI */
 596
 597 #ifdef WAKE_SECONDARY_VIA_INIT
 598 static int __devinit
 599 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
 600 {
 601         unsigned long send_status, accept_status = 0;
 602         int maxlvt, num_starts, j;
 603
 604         /*
 605          * Be paranoid about clearing APIC errors.
 606          */
 607         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 608                 apic_read_around(APIC_SPIV);
 609                 apic_write(APIC_ESR, 0);
 610                 apic_read(APIC_ESR);
 611         }
 612
 613         Dprintk("Asserting INIT.\n");
 614
 615         /*
 616          * Turn INIT on target chip
 617          */
 618         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 619
 620         /*
 621          * Send IPI
 622          */
 623         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
 624                                 | APIC_DM_INIT);
 625
 626         Dprintk("Waiting for send to finish...\n");
 627         send_status = safe_apic_wait_icr_idle();
 628
 629         mdelay(10);
 630
 631         Dprintk("Deasserting INIT.\n");
 632
 633         /* Target chip */
 634         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 635
 636         /* Send IPI */
 637         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
 638
 639         Dprintk("Waiting for send to finish...\n");
 640         send_status = safe_apic_wait_icr_idle();
 641
 642         atomic_set(&init_deasserted, 1);
 643
 644         /*
 645          * Should we send STARTUP IPIs ?
 646          *
 647          * Determine this based on the APIC version.
 648          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 649          */
 650         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 651                 num_starts = 2;
 652         else
 653                 num_starts = 0;
 654
 655         /*
 656          * Paravirt / VMI wants a startup IPI hook here to set up the
 657          * target processor state.
 658          */
 659         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 660                          (unsigned long) stack_start.sp);
 661
 662         /*
 663          * Run STARTUP IPI loop.
 664          */
 665         Dprintk("#startup loops: %d.\n", num_starts);
 666
 667         maxlvt = lapic_get_maxlvt();
 668
 669         for (j = 1; j <= num_starts; j++) {
 670                 Dprintk("Sending STARTUP #%d.\n",j);
 671                 apic_read_around(APIC_SPIV);
 672                 apic_write(APIC_ESR, 0);
 673                 apic_read(APIC_ESR);
 674                 Dprintk("After apic_write.\n");
 675
 676                 /*
 677                  * STARTUP IPI
 678                  */
 679
 680                 /* Target chip */
 681                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 682
 683                 /* Boot on the stack */
 684                 /* Kick the second */
 685                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
 686                                         | (start_eip >> 12));
 687
 688                 /*
 689                  * Give the other CPU some time to accept the IPI.
 690                  */
 691                 udelay(300);
 692
 693                 Dprintk("Startup point 1.\n");
 694
 695                 Dprintk("Waiting for send to finish...\n");
 696                 send_status = safe_apic_wait_icr_idle();
 697
 698                 /*
 699                  * Give the other CPU some time to accept the IPI.
 700                  */
 701                 udelay(200);
 702                 /*
 703                  * Due to the Pentium erratum 3AP.
 704                  */
 705                 if (maxlvt > 3) {
 706                         apic_read_around(APIC_SPIV);
 707                         apic_write(APIC_ESR, 0);
 708                 }
 709                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 710                 if (send_status || accept_status)
 711                         break;
 712         }
 713         Dprintk("After Startup.\n");
 714
 715         if (send_status)
 716                 printk("APIC never delivered???\n");
 717         if (accept_status)
 718                 printk("APIC delivery error (%lx).\n", accept_status);
 719
 720         return (send_status | accept_status);
 721 }
 722 #endif  /* WAKE_SECONDARY_VIA_INIT */
 723
 724 extern cpumask_t cpu_initialized;
 725 static inline int alloc_cpu_id(void)
 726 {
 727         cpumask_t       tmp_map;
 728         int cpu;
 729         cpus_complement(tmp_map, cpu_present_map);
 730         cpu = first_cpu(tmp_map);
 731         if (cpu >= NR_CPUS)
 732                 return -ENODEV;
 733         return cpu;
 734 }
 735
 736 #ifdef CONFIG_HOTPLUG_CPU
 737 static struct task_struct * __cpuinitdata cpu_idle_tasks[NR_CPUS];
 738 static inline struct task_struct * __cpuinit alloc_idle_task(int cpu)
 739 {
 740         struct task_struct *idle;
 741
 742         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
 743                 /* initialize thread_struct.  we really want to avoid destroy
 744                  * idle tread
 745                  */
 746                 idle->thread.sp = (unsigned long)task_pt_regs(idle);
 747                 init_idle(idle, cpu);
 748                 return idle;
 749         }
 750         idle = fork_idle(cpu);
 751
 752         if (!IS_ERR(idle))
 753                 cpu_idle_tasks[cpu] = idle;
 754         return idle;
 755 }
 756 #else
 757 #define alloc_idle_task(cpu) fork_idle(cpu)
 758 #endif
 759
 760 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 761 /*
 762  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 763  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 764  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 765  */
 766 {
 767         struct task_struct *idle;
 768         unsigned long boot_error;
 769         int timeout;
 770         unsigned long start_eip;
 771         unsigned short nmi_high = 0, nmi_low = 0;
 772
 773         /*
 774          * Save current MTRR state in case it was changed since early boot
 775          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 776          */
 777         mtrr_save_state();
 778
 779         /*
 780          * We can't use kernel_thread since we must avoid to
 781          * reschedule the child.
 782          */
 783         idle = alloc_idle_task(cpu);
 784         if (IS_ERR(idle))
 785                 panic("failed fork for CPU %d", cpu);
 786
 787         init_gdt(cpu);
 788         per_cpu(current_task, cpu) = idle;
 789         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 790
 791         idle->thread.ip = (unsigned long) start_secondary;
 792         /* start_eip had better be page-aligned! */
 793         start_eip = setup_trampoline();
 794
 795         ++cpucount;
 796         alternatives_smp_switch(1);
 797
 798         /* So we see what's up   */
 799         printk("Booting processor %d/%d ip %lx\n", cpu, apicid, start_eip);
 800         /* Stack for startup_32 can be just as for start_secondary onwards */
 801         stack_start.sp = (void *) idle->thread.sp;
 802
 803         irq_ctx_init(cpu);
 804
 805         per_cpu(x86_cpu_to_apicid, cpu) = apicid;
 806         /*
 807          * This grunge runs the startup process for
 808          * the targeted processor.
 809          */
 810
 811         atomic_set(&init_deasserted, 0);
 812
 813         Dprintk("Setting warm reset code and vector.\n");
 814
 815         store_NMI_vector(&nmi_high, &nmi_low);
 816
 817         smpboot_setup_warm_reset_vector(start_eip);
 818
 819         /*
 820          * Starting actual IPI sequence...
 821          */
 822         boot_error = wakeup_secondary_cpu(apicid, start_eip);
 823
 824         if (!boot_error) {
 825                 /*
 826                  * allow APs to start initializing.
 827                  */
 828                 Dprintk("Before Callout %d.\n", cpu);
 829                 cpu_set(cpu, cpu_callout_map);
 830                 Dprintk("After Callout %d.\n", cpu);
 831
 832                 /*
 833                  * Wait 5s total for a response
 834                  */
 835                 for (timeout = 0; timeout < 50000; timeout++) {
 836                         if (cpu_isset(cpu, cpu_callin_map))
 837                                 break;  /* It has booted */
 838                         udelay(100);
 839                 }
 840
 841                 if (cpu_isset(cpu, cpu_callin_map)) {
 842                         /* number CPUs logically, starting from 1 (BSP is 0) */
 843                         Dprintk("OK.\n");
 844                         printk("CPU%d: ", cpu);
 845                         print_cpu_info(&cpu_data(cpu));
 846                         Dprintk("CPU has booted.\n");
 847                 } else {
 848                         boot_error= 1;
 849                         if (*((volatile unsigned char *)trampoline_base)
 850                                         == 0xA5)
 851                                 /* trampoline started but...? */
 852                                 printk("Stuck ??\n");
 853                         else
 854                                 /* trampoline code not run */
 855                                 printk("Not responding.\n");
 856                         inquire_remote_apic(apicid);
 857                 }
 858         }
 859
 860         if (boot_error) {
 861                 /* Try to put things back the way they were before ... */
 862                 unmap_cpu_to_logical_apicid(cpu);
 863                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
 864                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
 865                 cpucount--;
 866         } else {
 867                 per_cpu(x86_cpu_to_apicid, cpu) = apicid;
 868                 cpu_set(cpu, cpu_present_map);
 869         }
 870
 871         /* mark "stuck" area as not stuck */
 872         *((volatile unsigned long *)trampoline_base) = 0;
 873
 874         return boot_error;
 875 }
 876
 877 #ifdef CONFIG_HOTPLUG_CPU
 878 void cpu_exit_clear(void)
 879 {
 880         int cpu = raw_smp_processor_id();
 881
 882         idle_task_exit();
 883
 884         cpucount --;
 885         cpu_uninit();
 886         irq_ctx_exit(cpu);
 887
 888         cpu_clear(cpu, cpu_callout_map);
 889         cpu_clear(cpu, cpu_callin_map);
 890
 891         cpu_clear(cpu, smp_commenced_mask);
 892         unmap_cpu_to_logical_apicid(cpu);
 893 }
 894
 895 struct warm_boot_cpu_info {
 896         struct completion *complete;
 897         struct work_struct task;
 898         int apicid;
 899         int cpu;
 900 };
 901
 902 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
 903 {
 904         struct warm_boot_cpu_info *info =
 905                 container_of(work, struct warm_boot_cpu_info, task);
 906         do_boot_cpu(info->apicid, info->cpu);
 907         complete(info->complete);
 908 }
 909
 910 static int __cpuinit __smp_prepare_cpu(int cpu)
 911 {
 912         DECLARE_COMPLETION_ONSTACK(done);
 913         struct warm_boot_cpu_info info;
 914         int     apicid, ret;
 915
 916         apicid = per_cpu(x86_cpu_to_apicid, cpu);
 917         if (apicid == BAD_APICID) {
 918                 ret = -ENODEV;
 919                 goto exit;
 920         }
 921
 922         info.complete = &done;
 923         info.apicid = apicid;
 924         info.cpu = cpu;
 925         INIT_WORK(&info.task, do_warm_boot_cpu);
 926
 927         /* init low mem mapping */
 928         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
 929                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
 930         flush_tlb_all();
 931         schedule_work(&info.task);
 932         wait_for_completion(&done);
 933
 934         zap_low_mappings();
 935         ret = 0;
 936 exit:
 937         return ret;
 938 }
 939 #endif
 940
 941 /*
 942  * Cycle through the processors sending APIC IPIs to boot each.
 943  */
 944
 945 static int boot_cpu_logical_apicid;
 946 /* Where the IO area was mapped on multiquad, always 0 otherwise */
 947 void *xquad_portio;
 948 #ifdef CONFIG_X86_NUMAQ
 949 EXPORT_SYMBOL(xquad_portio);
 950 #endif
 951
 952 static void __init smp_boot_cpus(unsigned int max_cpus)
 953 {
 954         int apicid, cpu, bit, kicked;
 955         unsigned long bogosum = 0;
 956
 957         /*
 958          * Setup boot CPU information
 959          */
 960         smp_store_cpu_info(0); /* Final full version of the data */
 961         printk("CPU%d: ", 0);
 962         print_cpu_info(&cpu_data(0));
 963
 964         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
 965         boot_cpu_logical_apicid = logical_smp_processor_id();
 966         per_cpu(x86_cpu_to_apicid, 0) = boot_cpu_physical_apicid;
 967
 968         current_thread_info()->cpu = 0;
 969
 970         set_cpu_sibling_map(0);
 971
 972         /*
 973          * If we couldn't find an SMP configuration at boot time,
 974          * get out of here now!
 975          */
 976         if (!smp_found_config && !acpi_lapic) {
 977                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 978                 smpboot_clear_io_apic_irqs();
 979                 phys_cpu_present_map = physid_mask_of_physid(0);
 980                 if (APIC_init_uniprocessor())
 981                         printk(KERN_NOTICE "Local APIC not detected."
 982                                            " Using dummy APIC emulation.\n");
 983                 map_cpu_to_logical_apicid();
 984                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
 985                 cpu_set(0, per_cpu(cpu_core_map, 0));
 986                 return;
 987         }
 988
 989         /*
 990          * Should not be necessary because the MP table should list the boot
 991          * CPU too, but we do it for the sake of robustness anyway.
 992          * Makes no sense to do this check in clustered apic mode, so skip it
 993          */
 994         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
 995                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
 996                                 boot_cpu_physical_apicid);
 997                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 998         }
 999
1000         /*
1001          * If we couldn't find a local APIC, then get out of here now!
1002          */
1003         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1004                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1005                         boot_cpu_physical_apicid);
1006                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1007                 smpboot_clear_io_apic_irqs();
1008                 phys_cpu_present_map = physid_mask_of_physid(0);
1009                 map_cpu_to_logical_apicid();
1010                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
1011                 cpu_set(0, per_cpu(cpu_core_map, 0));
1012                 return;
1013         }
1014
1015         verify_local_APIC();
1016
1017         /*
1018          * If SMP should be disabled, then really disable it!
1019          */
1020         if (!max_cpus) {
1021                 smp_found_config = 0;
1022                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1023
1024                 if (nmi_watchdog == NMI_LOCAL_APIC) {
1025                         printk(KERN_INFO "activating minimal APIC for NMI watchdog use.\n");
1026                         connect_bsp_APIC();
1027                         setup_local_APIC();
1028                 }
1029                 smpboot_clear_io_apic_irqs();
1030                 phys_cpu_present_map = physid_mask_of_physid(0);
1031                 map_cpu_to_logical_apicid();
1032                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
1033                 cpu_set(0, per_cpu(cpu_core_map, 0));
1034                 return;
1035         }
1036
1037         connect_bsp_APIC();
1038         setup_local_APIC();
1039         map_cpu_to_logical_apicid();
1040
1041
1042         setup_portio_remap();
1043
1044         /*
1045          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1046          *
1047          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1048          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the
1049          * clustered apic ID.
1050          */
1051         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1052
1053         kicked = 1;
1054         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1055                 apicid = cpu_present_to_apicid(bit);
1056                 /*
1057                  * Don't even attempt to start the boot CPU!
1058                  */
1059                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1060                         continue;
1061
1062                 if (!check_apicid_present(bit))
1063                         continue;
1064                 if (max_cpus <= cpucount+1)
1065                         continue;
1066
1067                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1068                         printk("CPU #%d not responding - cannot use it.\n",
1069                                                                 apicid);
1070                 else
1071                         ++kicked;
1072         }
1073
1074         /*
1075          * Cleanup possible dangling ends...
1076          */
1077         smpboot_restore_warm_reset_vector();
1078
1079         /*
1080          * Allow the user to impress friends.
1081          */
1082         Dprintk("Before bogomips.\n");
1083         for_each_possible_cpu(cpu)
1084                 if (cpu_isset(cpu, cpu_callout_map))
1085                         bogosum += cpu_data(cpu).loops_per_jiffy;
1086         printk(KERN_INFO
1087                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1088                 cpucount+1,
1089                 bogosum/(500000/HZ),
1090                 (bogosum/(5000/HZ))%100);
1091
1092         Dprintk("Before bogocount - setting activated=1.\n");
1093
1094         if (smp_b_stepping)
1095                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1096
1097         /*
1098          * Don't taint if we are running SMP kernel on a single non-MP
1099          * approved Athlon
1100          */
1101         if (tainted & TAINT_UNSAFE_SMP) {
1102                 if (cpucount)
1103                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1104                 else
1105                         tainted &= ~TAINT_UNSAFE_SMP;
1106         }
1107
1108         Dprintk("Boot done.\n");
1109
1110         /*
1111          * construct cpu_sibling_map, so that we can tell sibling CPUs
1112          * efficiently.
1113          */
1114         for_each_possible_cpu(cpu) {
1115                 cpus_clear(per_cpu(cpu_sibling_map, cpu));
1116                 cpus_clear(per_cpu(cpu_core_map, cpu));
1117         }
1118
1119         cpu_set(0, per_cpu(cpu_sibling_map, 0));
1120         cpu_set(0, per_cpu(cpu_core_map, 0));
1121
1122         smpboot_setup_io_apic();
1123
1124         setup_boot_clock();
1125 }
1126
1127 /* These are wrappers to interface to the new boot process.  Someone
1128    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1129 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1130 {
1131         smp_commenced_mask = cpumask_of_cpu(0);
1132         cpu_callin_map = cpumask_of_cpu(0);
1133         mb();
1134         smp_boot_cpus(max_cpus);
1135 }
1136
1137 void __init native_smp_prepare_boot_cpu(void)
1138 {
1139         unsigned int cpu = smp_processor_id();
1140
1141         init_gdt(cpu);
1142         switch_to_new_gdt();
1143
1144         cpu_set(cpu, cpu_online_map);
1145         cpu_set(cpu, cpu_callout_map);
1146         cpu_set(cpu, cpu_present_map);
1147         cpu_set(cpu, cpu_possible_map);
1148         __get_cpu_var(cpu_state) = CPU_ONLINE;
1149 }
1150
1151 #ifdef CONFIG_HOTPLUG_CPU
1152 void remove_siblinginfo(int cpu)
1153 {
1154         int sibling;
1155         struct cpuinfo_x86 *c = &cpu_data(cpu);
1156
1157         for_each_cpu_mask(sibling, per_cpu(cpu_core_map, cpu)) {
1158                 cpu_clear(cpu, per_cpu(cpu_core_map, sibling));
1159                 /*/
1160                  * last thread sibling in this cpu core going down
1161                  */
1162                 if (cpus_weight(per_cpu(cpu_sibling_map, cpu)) == 1)
1163                         cpu_data(sibling).booted_cores--;
1164         }
1165
1166         for_each_cpu_mask(sibling, per_cpu(cpu_sibling_map, cpu))
1167                 cpu_clear(cpu, per_cpu(cpu_sibling_map, sibling));
1168         cpus_clear(per_cpu(cpu_sibling_map, cpu));
1169         cpus_clear(per_cpu(cpu_core_map, cpu));
1170         c->phys_proc_id = 0;
1171         c->cpu_core_id = 0;
1172         cpu_clear(cpu, cpu_sibling_setup_map);
1173 }
1174
1175 int __cpu_disable(void)
1176 {
1177         cpumask_t map = cpu_online_map;
1178         int cpu = smp_processor_id();
1179
1180         /*
1181          * Perhaps use cpufreq to drop frequency, but that could go
1182          * into generic code.
1183          *
1184          * We won't take down the boot processor on i386 due to some
1185          * interrupts only being able to be serviced by the BSP.
1186          * Especially so if we're not using an IOAPIC   -zwane
1187          */
1188         if (cpu == 0)
1189                 return -EBUSY;
1190         if (nmi_watchdog == NMI_LOCAL_APIC)
1191                 stop_apic_nmi_watchdog(NULL);
1192         clear_local_APIC();
1193         /* Allow any queued timer interrupts to get serviced */
1194         local_irq_enable();
1195         mdelay(1);
1196         local_irq_disable();
1197
1198         remove_siblinginfo(cpu);
1199
1200         cpu_clear(cpu, map);
1201         fixup_irqs(map);
1202         /* It's now safe to remove this processor from the online map */
1203         cpu_clear(cpu, cpu_online_map);
1204         return 0;
1205 }
1206
1207 void __cpu_die(unsigned int cpu)
1208 {
1209         /* We don't do anything here: idle task is faking death itself. */
1210         unsigned int i;
1211
1212         for (i = 0; i < 10; i++) {
1213                 /* They ack this in play_dead by setting CPU_DEAD */
1214                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1215                         printk ("CPU %d is now offline\n", cpu);
1216                         if (1 == num_online_cpus())
1217                                 alternatives_smp_switch(0);
1218                         return;
1219                 }
1220                 msleep(100);
1221         }
1222         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1223 }
1224 #else /* ... !CONFIG_HOTPLUG_CPU */
1225 int __cpu_disable(void)
1226 {
1227         return -ENOSYS;
1228 }
1229
1230 void __cpu_die(unsigned int cpu)
1231 {
1232         /* We said "no" in __cpu_disable */
1233         BUG();
1234 }
1235 #endif /* CONFIG_HOTPLUG_CPU */
1236
1237 int __cpuinit native_cpu_up(unsigned int cpu)
1238 {
1239         unsigned long flags;
1240 #ifdef CONFIG_HOTPLUG_CPU
1241         int ret = 0;
1242
1243         /*
1244          * We do warm boot only on cpus that had booted earlier
1245          * Otherwise cold boot is all handled from smp_boot_cpus().
1246          * cpu_callin_map is set during AP kickstart process. Its reset
1247          * when a cpu is taken offline from cpu_exit_clear().
1248          */
1249         if (!cpu_isset(cpu, cpu_callin_map))
1250                 ret = __smp_prepare_cpu(cpu);
1251
1252         if (ret)
1253                 return -EIO;
1254 #endif
1255
1256         /* In case one didn't come up */
1257         if (!cpu_isset(cpu, cpu_callin_map)) {
1258                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1259                 return -EIO;
1260         }
1261
1262         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1263         /* Unleash the CPU! */
1264         cpu_set(cpu, smp_commenced_mask);
1265
1266         /*
1267          * Check TSC synchronization with the AP (keep irqs disabled
1268          * while doing so):
1269          */
1270         local_irq_save(flags);
1271         check_tsc_sync_source(cpu);
1272         local_irq_restore(flags);
1273
1274         while (!cpu_isset(cpu, cpu_online_map)) {
1275                 cpu_relax();
1276                 touch_nmi_watchdog();
1277         }
1278
1279         return 0;
1280 }
1281
1282 void __init native_smp_cpus_done(unsigned int max_cpus)
1283 {
1284 #ifdef CONFIG_X86_IO_APIC
1285         setup_ioapic_dest();
1286 #endif
1287         zap_low_mappings();
1288 }
1289
1290 void __init smp_intr_init(void)
1291 {
1292         /*
1293          * IRQ0 must be given a fixed assignment and initialized,
1294          * because it's used before the IO-APIC is set up.
1295          */
1296         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1297
1298         /*
1299          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1300          * IPI, driven by wakeup.
1301          */
1302         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1303
1304         /* IPI for invalidation */
1305         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1306
1307         /* IPI for generic function call */
1308         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1309 }
1310
1311 /*
1312  * If the BIOS enumerates physical processors before logical,
1313  * maxcpus=N at enumeration-time can be used to disable HT.
1314  */
1315 static int __init parse_maxcpus(char *arg)
1316 {
1317         extern unsigned int maxcpus;
1318
1319         maxcpus = simple_strtoul(arg, NULL, 0);
1320         return 0;
1321 }
1322 early_param("maxcpus", parse_maxcpus);