arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50
  51 #include <asm/acpi.h>
  52 #include <asm/desc.h>
  53 #include <asm/nmi.h>
  54 #include <asm/irq.h>
  55 #include <asm/idle.h>
  56 #include <asm/trampoline.h>
  57 #include <asm/cpu.h>
  58 #include <asm/numa.h>
  59 #include <asm/pgtable.h>
  60 #include <asm/tlbflush.h>
  61 #include <asm/mtrr.h>
  62 #include <asm/vmi.h>
  63 #include <asm/genapic.h>
  64 #include <asm/setup.h>
  65 #include <linux/mc146818rtc.h>
  66
  67 #include <mach_apic.h>
  68 #include <mach_wakecpu.h>
  69 #include <smpboot_hooks.h>
  70
  71 #ifdef CONFIG_X86_32
  72 u8 apicid_2_node[MAX_APICID];
  73 static int low_mappings;
  74 #endif
  75
  76 /* State of each CPU */
  77 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  78
  79 /* Store all idle threads, this can be reused instead of creating
  80 * a new thread. Also avoids complicated thread destroy functionality
  81 * for idle threads.
  82 */
  83 #ifdef CONFIG_HOTPLUG_CPU
  84 /*
  85  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  86  * removed after init for !CONFIG_HOTPLUG_CPU.
  87  */
  88 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  89 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  90 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  91 #else
  92 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
  93 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
  94 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
  95 #endif
  96
  97 /* Number of siblings per CPU package */
  98 int smp_num_siblings = 1;
  99 EXPORT_SYMBOL(smp_num_siblings);
 100
 101 /* Last level cache ID of each logical CPU */
 102 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 103
 104 /* representing HT siblings of each logical CPU */
 105 DEFINE_PER_CPU(cpumask_t, cpu_sibling_map);
 106 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 107
 108 /* representing HT and core siblings of each logical CPU */
 109 DEFINE_PER_CPU(cpumask_t, cpu_core_map);
 110 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 111
 112 /* Per CPU bogomips and other parameters */
 113 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 114 EXPORT_PER_CPU_SYMBOL(cpu_info);
 115
 116 static atomic_t init_deasserted;
 117
 118
 119 /* Set if we find a B stepping CPU */
 120 static int __cpuinitdata smp_b_stepping;
 121
 122 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_32)
 123
 124 /* which logical CPUs are on which nodes */
 125 cpumask_t node_to_cpumask_map[MAX_NUMNODES] __read_mostly =
 126                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 127 EXPORT_SYMBOL(node_to_cpumask_map);
 128 /* which node each logical CPU is on */
 129 int cpu_to_node_map[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 130 EXPORT_SYMBOL(cpu_to_node_map);
 131
 132 /* set up a mapping between cpu and node. */
 133 static void map_cpu_to_node(int cpu, int node)
 134 {
 135         printk(KERN_INFO "Mapping cpu %d to node %d\n", cpu, node);
 136         cpumask_set_cpu(cpu, &node_to_cpumask_map[node]);
 137         cpu_to_node_map[cpu] = node;
 138 }
 139
 140 /* undo a mapping between cpu and node. */
 141 static void unmap_cpu_to_node(int cpu)
 142 {
 143         int node;
 144
 145         printk(KERN_INFO "Unmapping cpu %d from all nodes\n", cpu);
 146         for (node = 0; node < MAX_NUMNODES; node++)
 147                 cpumask_clear_cpu(cpu, &node_to_cpumask_map[node]);
 148         cpu_to_node_map[cpu] = 0;
 149 }
 150 #else /* !(CONFIG_NUMA && CONFIG_X86_32) */
 151 #define map_cpu_to_node(cpu, node)      ({})
 152 #define unmap_cpu_to_node(cpu)  ({})
 153 #endif
 154
 155 #ifdef CONFIG_X86_32
 156 static int boot_cpu_logical_apicid;
 157
 158 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly =
 159                                         { [0 ... NR_CPUS-1] = BAD_APICID };
 160
 161 static void map_cpu_to_logical_apicid(void)
 162 {
 163         int cpu = smp_processor_id();
 164         int apicid = logical_smp_processor_id();
 165         int node = apicid_to_node(apicid);
 166
 167         if (!node_online(node))
 168                 node = first_online_node;
 169
 170         cpu_2_logical_apicid[cpu] = apicid;
 171         map_cpu_to_node(cpu, node);
 172 }
 173
 174 void numa_remove_cpu(int cpu)
 175 {
 176         cpu_2_logical_apicid[cpu] = BAD_APICID;
 177         unmap_cpu_to_node(cpu);
 178 }
 179 #else
 180 #define map_cpu_to_logical_apicid()  do {} while (0)
 181 #endif
 182
 183 /*
 184  * Report back to the Boot Processor.
 185  * Running on AP.
 186  */
 187 static void __cpuinit smp_callin(void)
 188 {
 189         int cpuid, phys_id;
 190         unsigned long timeout;
 191
 192         /*
 193          * If waken up by an INIT in an 82489DX configuration
 194          * we may get here before an INIT-deassert IPI reaches
 195          * our local APIC.  We have to wait for the IPI or we'll
 196          * lock up on an APIC access.
 197          */
 198         wait_for_init_deassert(&init_deasserted);
 199
 200         /*
 201          * (This works even if the APIC is not enabled.)
 202          */
 203         phys_id = read_apic_id();
 204         cpuid = smp_processor_id();
 205         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 206                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 207                                         phys_id, cpuid);
 208         }
 209         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 210
 211         /*
 212          * STARTUP IPIs are fragile beasts as they might sometimes
 213          * trigger some glue motherboard logic. Complete APIC bus
 214          * silence for 1 second, this overestimates the time the
 215          * boot CPU is spending to send the up to 2 STARTUP IPIs
 216          * by a factor of two. This should be enough.
 217          */
 218
 219         /*
 220          * Waiting 2s total for startup (udelay is not yet working)
 221          */
 222         timeout = jiffies + 2*HZ;
 223         while (time_before(jiffies, timeout)) {
 224                 /*
 225                  * Has the boot CPU finished it's STARTUP sequence?
 226                  */
 227                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 228                         break;
 229                 cpu_relax();
 230         }
 231
 232         if (!time_before(jiffies, timeout)) {
 233                 panic("%s: CPU%d started up but did not get a callout!\n",
 234                       __func__, cpuid);
 235         }
 236
 237         /*
 238          * the boot CPU has finished the init stage and is spinning
 239          * on callin_map until we finish. We are free to set up this
 240          * CPU, first the APIC. (this is probably redundant on most
 241          * boards)
 242          */
 243
 244         pr_debug("CALLIN, before setup_local_APIC().\n");
 245         smp_callin_clear_local_apic();
 246         setup_local_APIC();
 247         end_local_APIC_setup();
 248         map_cpu_to_logical_apicid();
 249
 250         notify_cpu_starting(cpuid);
 251         /*
 252          * Get our bogomips.
 253          *
 254          * Need to enable IRQs because it can take longer and then
 255          * the NMI watchdog might kill us.
 256          */
 257         local_irq_enable();
 258         calibrate_delay();
 259         local_irq_disable();
 260         pr_debug("Stack at about %p\n", &cpuid);
 261
 262         /*
 263          * Save our processor parameters
 264          */
 265         smp_store_cpu_info(cpuid);
 266
 267         /*
 268          * Allow the master to continue.
 269          */
 270         cpumask_set_cpu(cpuid, cpu_callin_mask);
 271 }
 272
 273 static int __cpuinitdata unsafe_smp;
 274
 275 /*
 276  * Activate a secondary processor.
 277  */
 278 notrace static void __cpuinit start_secondary(void *unused)
 279 {
 280         /*
 281          * Don't put *anything* before cpu_init(), SMP booting is too
 282          * fragile that we want to limit the things done here to the
 283          * most necessary things.
 284          */
 285         vmi_bringup();
 286         cpu_init();
 287         preempt_disable();
 288         smp_callin();
 289
 290         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 291         barrier();
 292         /*
 293          * Check TSC synchronization with the BP:
 294          */
 295         check_tsc_sync_target();
 296
 297         if (nmi_watchdog == NMI_IO_APIC) {
 298                 disable_8259A_irq(0);
 299                 enable_NMI_through_LVT0();
 300                 enable_8259A_irq(0);
 301         }
 302
 303 #ifdef CONFIG_X86_32
 304         while (low_mappings)
 305                 cpu_relax();
 306         __flush_tlb_all();
 307 #endif
 308
 309         /* This must be done before setting cpu_online_map */
 310         set_cpu_sibling_map(raw_smp_processor_id());
 311         wmb();
 312
 313         /*
 314          * We need to hold call_lock, so there is no inconsistency
 315          * between the time smp_call_function() determines number of
 316          * IPI recipients, and the time when the determination is made
 317          * for which cpus receive the IPI. Holding this
 318          * lock helps us to not include this cpu in a currently in progress
 319          * smp_call_function().
 320          *
 321          * We need to hold vector_lock so there the set of online cpus
 322          * does not change while we are assigning vectors to cpus.  Holding
 323          * this lock ensures we don't half assign or remove an irq from a cpu.
 324          */
 325         ipi_call_lock();
 326         lock_vector_lock();
 327         __setup_vector_irq(smp_processor_id());
 328         set_cpu_online(smp_processor_id(), true);
 329         unlock_vector_lock();
 330         ipi_call_unlock();
 331         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 332
 333         /* enable local interrupts */
 334         local_irq_enable();
 335
 336         setup_secondary_clock();
 337
 338         wmb();
 339         cpu_idle();
 340 }
 341
 342 static void __cpuinit smp_apply_quirks(struct cpuinfo_x86 *c)
 343 {
 344         /*
 345          * Mask B, Pentium, but not Pentium MMX
 346          */
 347         if (c->x86_vendor == X86_VENDOR_INTEL &&
 348             c->x86 == 5 &&
 349             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 350             c->x86_model <= 3)
 351                 /*
 352                  * Remember we have B step Pentia with bugs
 353                  */
 354                 smp_b_stepping = 1;
 355
 356         /*
 357          * Certain Athlons might work (for various values of 'work') in SMP
 358          * but they are not certified as MP capable.
 359          */
 360         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 361
 362                 if (num_possible_cpus() == 1)
 363                         goto valid_k7;
 364
 365                 /* Athlon 660/661 is valid. */
 366                 if ((c->x86_model == 6) && ((c->x86_mask == 0) ||
 367                     (c->x86_mask == 1)))
 368                         goto valid_k7;
 369
 370                 /* Duron 670 is valid */
 371                 if ((c->x86_model == 7) && (c->x86_mask == 0))
 372                         goto valid_k7;
 373
 374                 /*
 375                  * Athlon 662, Duron 671, and Athlon >model 7 have capability
 376                  * bit. It's worth noting that the A5 stepping (662) of some
 377                  * Athlon XP's have the MP bit set.
 378                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for
 379                  * more.
 380                  */
 381                 if (((c->x86_model == 6) && (c->x86_mask >= 2)) ||
 382                     ((c->x86_model == 7) && (c->x86_mask >= 1)) ||
 383                      (c->x86_model > 7))
 384                         if (cpu_has_mp)
 385                                 goto valid_k7;
 386
 387                 /* If we get here, not a certified SMP capable AMD system. */
 388                 unsafe_smp = 1;
 389         }
 390
 391 valid_k7:
 392         ;
 393 }
 394
 395 static void __cpuinit smp_checks(void)
 396 {
 397         if (smp_b_stepping)
 398                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable"
 399                                     "with B stepping processors.\n");
 400
 401         /*
 402          * Don't taint if we are running SMP kernel on a single non-MP
 403          * approved Athlon
 404          */
 405         if (unsafe_smp && num_online_cpus() > 1) {
 406                 printk(KERN_INFO "WARNING: This combination of AMD"
 407                         "processors is not suitable for SMP.\n");
 408                 add_taint(TAINT_UNSAFE_SMP);
 409         }
 410 }
 411
 412 /*
 413  * The bootstrap kernel entry code has set these up. Save them for
 414  * a given CPU
 415  */
 416
 417 void __cpuinit smp_store_cpu_info(int id)
 418 {
 419         struct cpuinfo_x86 *c = &cpu_data(id);
 420
 421         *c = boot_cpu_data;
 422         c->cpu_index = id;
 423         if (id != 0)
 424                 identify_secondary_cpu(c);
 425         smp_apply_quirks(c);
 426 }
 427
 428
 429 void __cpuinit set_cpu_sibling_map(int cpu)
 430 {
 431         int i;
 432         struct cpuinfo_x86 *c = &cpu_data(cpu);
 433
 434         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 435
 436         if (smp_num_siblings > 1) {
 437                 for_each_cpu(i, cpu_sibling_setup_mask) {
 438                         struct cpuinfo_x86 *o = &cpu_data(i);
 439
 440                         if (c->phys_proc_id == o->phys_proc_id &&
 441                             c->cpu_core_id == o->cpu_core_id) {
 442                                 cpumask_set_cpu(i, cpu_sibling_mask(cpu));
 443                                 cpumask_set_cpu(cpu, cpu_sibling_mask(i));
 444                                 cpumask_set_cpu(i, cpu_core_mask(cpu));
 445                                 cpumask_set_cpu(cpu, cpu_core_mask(i));
 446                                 cpumask_set_cpu(i, &c->llc_shared_map);
 447                                 cpumask_set_cpu(cpu, &o->llc_shared_map);
 448                         }
 449                 }
 450         } else {
 451                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 452         }
 453
 454         cpumask_set_cpu(cpu, &c->llc_shared_map);
 455
 456         if (current_cpu_data.x86_max_cores == 1) {
 457                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
 458                 c->booted_cores = 1;
 459                 return;
 460         }
 461
 462         for_each_cpu(i, cpu_sibling_setup_mask) {
 463                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 464                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 465                         cpumask_set_cpu(i, &c->llc_shared_map);
 466                         cpumask_set_cpu(cpu, &cpu_data(i).llc_shared_map);
 467                 }
 468                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 469                         cpumask_set_cpu(i, cpu_core_mask(cpu));
 470                         cpumask_set_cpu(cpu, cpu_core_mask(i));
 471                         /*
 472                          *  Does this new cpu bringup a new core?
 473                          */
 474                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 475                                 /*
 476                                  * for each core in package, increment
 477                                  * the booted_cores for this new cpu
 478                                  */
 479                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 480                                         c->booted_cores++;
 481                                 /*
 482                                  * increment the core count for all
 483                                  * the other cpus in this package
 484                                  */
 485                                 if (i != cpu)
 486                                         cpu_data(i).booted_cores++;
 487                         } else if (i != cpu && !c->booted_cores)
 488                                 c->booted_cores = cpu_data(i).booted_cores;
 489                 }
 490         }
 491 }
 492
 493 /* maps the cpu to the sched domain representing multi-core */
 494 const struct cpumask *cpu_coregroup_mask(int cpu)
 495 {
 496         struct cpuinfo_x86 *c = &cpu_data(cpu);
 497         /*
 498          * For perf, we return last level cache shared map.
 499          * And for power savings, we return cpu_core_map
 500          */
 501         if (sched_mc_power_savings || sched_smt_power_savings)
 502                 return cpu_core_mask(cpu);
 503         else
 504                 return &c->llc_shared_map;
 505 }
 506
 507 cpumask_t cpu_coregroup_map(int cpu)
 508 {
 509         return *cpu_coregroup_mask(cpu);
 510 }
 511
 512 static void impress_friends(void)
 513 {
 514         int cpu;
 515         unsigned long bogosum = 0;
 516         /*
 517          * Allow the user to impress friends.
 518          */
 519         pr_debug("Before bogomips.\n");
 520         for_each_possible_cpu(cpu)
 521                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 522                         bogosum += cpu_data(cpu).loops_per_jiffy;
 523         printk(KERN_INFO
 524                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 525                 num_online_cpus(),
 526                 bogosum/(500000/HZ),
 527                 (bogosum/(5000/HZ))%100);
 528
 529         pr_debug("Before bogocount - setting activated=1.\n");
 530 }
 531
 532 void __inquire_remote_apic(int apicid)
 533 {
 534         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 535         char *names[] = { "ID", "VERSION", "SPIV" };
 536         int timeout;
 537         u32 status;
 538
 539         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 540
 541         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 542                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 543
 544                 /*
 545                  * Wait for idle.
 546                  */
 547                 status = safe_apic_wait_icr_idle();
 548                 if (status)
 549                         printk(KERN_CONT
 550                                "a previous APIC delivery may have failed\n");
 551
 552                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 553
 554                 timeout = 0;
 555                 do {
 556                         udelay(100);
 557                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 558                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 559
 560                 switch (status) {
 561                 case APIC_ICR_RR_VALID:
 562                         status = apic_read(APIC_RRR);
 563                         printk(KERN_CONT "%08x\n", status);
 564                         break;
 565                 default:
 566                         printk(KERN_CONT "failed\n");
 567                 }
 568         }
 569 }
 570
 571 /*
 572  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 573  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 574  * won't ... remember to clear down the APIC, etc later.
 575  */
 576 int __devinit
 577 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 578 {
 579         unsigned long send_status, accept_status = 0;
 580         int maxlvt;
 581
 582         /* Target chip */
 583         /* Boot on the stack */
 584         /* Kick the second */
 585         apic_icr_write(APIC_DM_NMI | APIC_DEST_LOGICAL, logical_apicid);
 586
 587         pr_debug("Waiting for send to finish...\n");
 588         send_status = safe_apic_wait_icr_idle();
 589
 590         /*
 591          * Give the other CPU some time to accept the IPI.
 592          */
 593         udelay(200);
 594         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 595                 maxlvt = lapic_get_maxlvt();
 596                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 597                         apic_write(APIC_ESR, 0);
 598                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 599         }
 600         pr_debug("NMI sent.\n");
 601
 602         if (send_status)
 603                 printk(KERN_ERR "APIC never delivered???\n");
 604         if (accept_status)
 605                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 606
 607         return (send_status | accept_status);
 608 }
 609
 610 int __devinit
 611 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 612 {
 613         unsigned long send_status, accept_status = 0;
 614         int maxlvt, num_starts, j;
 615
 616         if (get_uv_system_type() == UV_NON_UNIQUE_APIC) {
 617                 send_status = uv_wakeup_secondary(phys_apicid, start_eip);
 618                 atomic_set(&init_deasserted, 1);
 619                 return send_status;
 620         }
 621
 622         maxlvt = lapic_get_maxlvt();
 623
 624         /*
 625          * Be paranoid about clearing APIC errors.
 626          */
 627         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 628                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 629                         apic_write(APIC_ESR, 0);
 630                 apic_read(APIC_ESR);
 631         }
 632
 633         pr_debug("Asserting INIT.\n");
 634
 635         /*
 636          * Turn INIT on target chip
 637          */
 638         /*
 639          * Send IPI
 640          */
 641         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 642                        phys_apicid);
 643
 644         pr_debug("Waiting for send to finish...\n");
 645         send_status = safe_apic_wait_icr_idle();
 646
 647         mdelay(10);
 648
 649         pr_debug("Deasserting INIT.\n");
 650
 651         /* Target chip */
 652         /* Send IPI */
 653         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 654
 655         pr_debug("Waiting for send to finish...\n");
 656         send_status = safe_apic_wait_icr_idle();
 657
 658         mb();
 659         atomic_set(&init_deasserted, 1);
 660
 661         /*
 662          * Should we send STARTUP IPIs ?
 663          *
 664          * Determine this based on the APIC version.
 665          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 666          */
 667         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 668                 num_starts = 2;
 669         else
 670                 num_starts = 0;
 671
 672         /*
 673          * Paravirt / VMI wants a startup IPI hook here to set up the
 674          * target processor state.
 675          */
 676         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 677                          (unsigned long)stack_start.sp);
 678
 679         /*
 680          * Run STARTUP IPI loop.
 681          */
 682         pr_debug("#startup loops: %d.\n", num_starts);
 683
 684         for (j = 1; j <= num_starts; j++) {
 685                 pr_debug("Sending STARTUP #%d.\n", j);
 686                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 687                         apic_write(APIC_ESR, 0);
 688                 apic_read(APIC_ESR);
 689                 pr_debug("After apic_write.\n");
 690
 691                 /*
 692                  * STARTUP IPI
 693                  */
 694
 695                 /* Target chip */
 696                 /* Boot on the stack */
 697                 /* Kick the second */
 698                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 699                                phys_apicid);
 700
 701                 /*
 702                  * Give the other CPU some time to accept the IPI.
 703                  */
 704                 udelay(300);
 705
 706                 pr_debug("Startup point 1.\n");
 707
 708                 pr_debug("Waiting for send to finish...\n");
 709                 send_status = safe_apic_wait_icr_idle();
 710
 711                 /*
 712                  * Give the other CPU some time to accept the IPI.
 713                  */
 714                 udelay(200);
 715                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 716                         apic_write(APIC_ESR, 0);
 717                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 718                 if (send_status || accept_status)
 719                         break;
 720         }
 721         pr_debug("After Startup.\n");
 722
 723         if (send_status)
 724                 printk(KERN_ERR "APIC never delivered???\n");
 725         if (accept_status)
 726                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 727
 728         return (send_status | accept_status);
 729 }
 730
 731 struct create_idle {
 732         struct work_struct work;
 733         struct task_struct *idle;
 734         struct completion done;
 735         int cpu;
 736 };
 737
 738 static void __cpuinit do_fork_idle(struct work_struct *work)
 739 {
 740         struct create_idle *c_idle =
 741                 container_of(work, struct create_idle, work);
 742
 743         c_idle->idle = fork_idle(c_idle->cpu);
 744         complete(&c_idle->done);
 745 }
 746
 747 #ifdef CONFIG_X86_64
 748
 749 /* __ref because it's safe to call free_bootmem when after_bootmem == 0. */
 750 static void __ref free_bootmem_pda(struct x8664_pda *oldpda)
 751 {
 752         if (!after_bootmem)
 753                 free_bootmem((unsigned long)oldpda, sizeof(*oldpda));
 754 }
 755
 756 /*
 757  * Allocate node local memory for the AP pda.
 758  *
 759  * Must be called after the _cpu_pda pointer table is initialized.
 760  */
 761 int __cpuinit get_local_pda(int cpu)
 762 {
 763         struct x8664_pda *oldpda, *newpda;
 764         unsigned long size = sizeof(struct x8664_pda);
 765         int node = cpu_to_node(cpu);
 766
 767         if (cpu_pda(cpu) && !cpu_pda(cpu)->in_bootmem)
 768                 return 0;
 769
 770         oldpda = cpu_pda(cpu);
 771         newpda = kmalloc_node(size, GFP_ATOMIC, node);
 772         if (!newpda) {
 773                 printk(KERN_ERR "Could not allocate node local PDA "
 774                         "for CPU %d on node %d\n", cpu, node);
 775
 776                 if (oldpda)
 777                         return 0;       /* have a usable pda */
 778                 else
 779                         return -1;
 780         }
 781
 782         if (oldpda) {
 783                 memcpy(newpda, oldpda, size);
 784                 free_bootmem_pda(oldpda);
 785         }
 786
 787         newpda->in_bootmem = 0;
 788         cpu_pda(cpu) = newpda;
 789         return 0;
 790 }
 791 #endif /* CONFIG_X86_64 */
 792
 793 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 794 /*
 795  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 796  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 797  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 798  */
 799 {
 800         unsigned long boot_error = 0;
 801         int timeout;
 802         unsigned long start_ip;
 803         unsigned short nmi_high = 0, nmi_low = 0;
 804         struct create_idle c_idle = {
 805                 .cpu = cpu,
 806                 .done = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 807         };
 808         INIT_WORK(&c_idle.work, do_fork_idle);
 809
 810 #ifdef CONFIG_X86_64
 811         /* Allocate node local memory for AP pdas */
 812         if (cpu > 0) {
 813                 boot_error = get_local_pda(cpu);
 814                 if (boot_error)
 815                         goto restore_state;
 816                         /* if can't get pda memory, can't start cpu */
 817         }
 818 #endif
 819
 820         alternatives_smp_switch(1);
 821
 822         c_idle.idle = get_idle_for_cpu(cpu);
 823
 824         /*
 825          * We can't use kernel_thread since we must avoid to
 826          * reschedule the child.
 827          */
 828         if (c_idle.idle) {
 829                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 830                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 831                 init_idle(c_idle.idle, cpu);
 832                 goto do_rest;
 833         }
 834
 835         if (!keventd_up() || current_is_keventd())
 836                 c_idle.work.func(&c_idle.work);
 837         else {
 838                 schedule_work(&c_idle.work);
 839                 wait_for_completion(&c_idle.done);
 840         }
 841
 842         if (IS_ERR(c_idle.idle)) {
 843                 printk("failed fork for CPU %d\n", cpu);
 844                 return PTR_ERR(c_idle.idle);
 845         }
 846
 847         set_idle_for_cpu(cpu, c_idle.idle);
 848 do_rest:
 849 #ifdef CONFIG_X86_32
 850         per_cpu(current_task, cpu) = c_idle.idle;
 851         init_gdt(cpu);
 852         /* Stack for startup_32 can be just as for start_secondary onwards */
 853         irq_ctx_init(cpu);
 854 #else
 855         cpu_pda(cpu)->pcurrent = c_idle.idle;
 856         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 857 #endif
 858         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 859         initial_code = (unsigned long)start_secondary;
 860         stack_start.sp = (void *) c_idle.idle->thread.sp;
 861
 862         /* start_ip had better be page-aligned! */
 863         start_ip = setup_trampoline();
 864
 865         /* So we see what's up   */
 866         printk(KERN_INFO "Booting processor %d APIC 0x%x ip 0x%lx\n",
 867                           cpu, apicid, start_ip);
 868
 869         /*
 870          * This grunge runs the startup process for
 871          * the targeted processor.
 872          */
 873
 874         atomic_set(&init_deasserted, 0);
 875
 876         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 877
 878                 pr_debug("Setting warm reset code and vector.\n");
 879
 880                 store_NMI_vector(&nmi_high, &nmi_low);
 881
 882                 smpboot_setup_warm_reset_vector(start_ip);
 883                 /*
 884                  * Be paranoid about clearing APIC errors.
 885                 */
 886                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 887                         apic_write(APIC_ESR, 0);
 888                         apic_read(APIC_ESR);
 889                 }
 890         }
 891
 892         /*
 893          * Starting actual IPI sequence...
 894          */
 895         boot_error = wakeup_secondary_cpu(apicid, start_ip);
 896
 897         if (!boot_error) {
 898                 /*
 899                  * allow APs to start initializing.
 900                  */
 901                 pr_debug("Before Callout %d.\n", cpu);
 902                 cpumask_set_cpu(cpu, cpu_callout_mask);
 903                 pr_debug("After Callout %d.\n", cpu);
 904
 905                 /*
 906                  * Wait 5s total for a response
 907                  */
 908                 for (timeout = 0; timeout < 50000; timeout++) {
 909                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 910                                 break;  /* It has booted */
 911                         udelay(100);
 912                 }
 913
 914                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 915                         /* number CPUs logically, starting from 1 (BSP is 0) */
 916                         pr_debug("OK.\n");
 917                         printk(KERN_INFO "CPU%d: ", cpu);
 918                         print_cpu_info(&cpu_data(cpu));
 919                         pr_debug("CPU has booted.\n");
 920                 } else {
 921                         boot_error = 1;
 922                         if (*((volatile unsigned char *)trampoline_base)
 923                                         == 0xA5)
 924                                 /* trampoline started but...? */
 925                                 printk(KERN_ERR "Stuck ??\n");
 926                         else
 927                                 /* trampoline code not run */
 928                                 printk(KERN_ERR "Not responding.\n");
 929                         if (get_uv_system_type() != UV_NON_UNIQUE_APIC)
 930                                 inquire_remote_apic(apicid);
 931                 }
 932         }
 933 #ifdef CONFIG_X86_64
 934 restore_state:
 935 #endif
 936         if (boot_error) {
 937                 /* Try to put things back the way they were before ... */
 938                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 939
 940                 /* was set by do_boot_cpu() */
 941                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 942
 943                 /* was set by cpu_init() */
 944                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 945
 946                 set_cpu_present(cpu, false);
 947                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 948         }
 949
 950         /* mark "stuck" area as not stuck */
 951         *((volatile unsigned long *)trampoline_base) = 0;
 952
 953         /*
 954          * Cleanup possible dangling ends...
 955          */
 956         smpboot_restore_warm_reset_vector();
 957
 958         return boot_error;
 959 }
 960
 961 int __cpuinit native_cpu_up(unsigned int cpu)
 962 {
 963         int apicid = cpu_present_to_apicid(cpu);
 964         unsigned long flags;
 965         int err;
 966
 967         WARN_ON(irqs_disabled());
 968
 969         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 970
 971         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 972             !physid_isset(apicid, phys_cpu_present_map)) {
 973                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 974                 return -EINVAL;
 975         }
 976
 977         /*
 978          * Already booted CPU?
 979          */
 980         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 981                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 982                 return -ENOSYS;
 983         }
 984
 985         /*
 986          * Save current MTRR state in case it was changed since early boot
 987          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 988          */
 989         mtrr_save_state();
 990
 991         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 992
 993 #ifdef CONFIG_X86_32
 994         /* init low mem mapping */
 995         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + KERNEL_PGD_BOUNDARY,
 996                 min_t(unsigned long, KERNEL_PGD_PTRS, KERNEL_PGD_BOUNDARY));
 997         flush_tlb_all();
 998         low_mappings = 1;
 999
1000         err = do_boot_cpu(apicid, cpu);
1001
1002         zap_low_mappings();
1003         low_mappings = 0;
1004 #else
1005         err = do_boot_cpu(apicid, cpu);
1006 #endif
1007         if (err) {
1008                 pr_debug("do_boot_cpu failed %d\n", err);
1009                 return -EIO;
1010         }
1011
1012         /*
1013          * Check TSC synchronization with the AP (keep irqs disabled
1014          * while doing so):
1015          */
1016         local_irq_save(flags);
1017         check_tsc_sync_source(cpu);
1018         local_irq_restore(flags);
1019
1020         while (!cpu_online(cpu)) {
1021                 cpu_relax();
1022                 touch_nmi_watchdog();
1023         }
1024
1025         return 0;
1026 }
1027
1028 /*
1029  * Fall back to non SMP mode after errors.
1030  *
1031  * RED-PEN audit/test this more. I bet there is more state messed up here.
1032  */
1033 static __init void disable_smp(void)
1034 {
1035         /* use the read/write pointers to the present and possible maps */
1036         cpumask_copy(&cpu_present_map, cpumask_of(0));
1037         cpumask_copy(&cpu_possible_map, cpumask_of(0));
1038         smpboot_clear_io_apic_irqs();
1039
1040         if (smp_found_config)
1041                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
1042         else
1043                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
1044         map_cpu_to_logical_apicid();
1045         cpumask_set_cpu(0, cpu_sibling_mask(0));
1046         cpumask_set_cpu(0, cpu_core_mask(0));
1047 }
1048
1049 /*
1050  * Various sanity checks.
1051  */
1052 static int __init smp_sanity_check(unsigned max_cpus)
1053 {
1054         preempt_disable();
1055
1056 #if defined(CONFIG_X86_PC) && defined(CONFIG_X86_32)
1057         if (def_to_bigsmp && nr_cpu_ids > 8) {
1058                 unsigned int cpu;
1059                 unsigned nr;
1060
1061                 printk(KERN_WARNING
1062                        "More than 8 CPUs detected - skipping them.\n"
1063                        "Use CONFIG_X86_GENERICARCH and CONFIG_X86_BIGSMP.\n");
1064
1065                 nr = 0;
1066                 for_each_present_cpu(cpu) {
1067                         if (nr >= 8)
1068                                 set_cpu_present(cpu, false);
1069                         nr++;
1070                 }
1071
1072                 nr = 0;
1073                 for_each_possible_cpu(cpu) {
1074                         if (nr >= 8)
1075                                 set_cpu_possible(cpu, false);
1076                         nr++;
1077                 }
1078
1079                 nr_cpu_ids = 8;
1080         }
1081 #endif
1082
1083         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1084                 printk(KERN_WARNING
1085                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1086                         hard_smp_processor_id());
1087
1088                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1089         }
1090
1091         /*
1092          * If we couldn't find an SMP configuration at boot time,
1093          * get out of here now!
1094          */
1095         if (!smp_found_config && !acpi_lapic) {
1096                 preempt_enable();
1097                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1098                 disable_smp();
1099                 if (APIC_init_uniprocessor())
1100                         printk(KERN_NOTICE "Local APIC not detected."
1101                                            " Using dummy APIC emulation.\n");
1102                 return -1;
1103         }
1104
1105         /*
1106          * Should not be necessary because the MP table should list the boot
1107          * CPU too, but we do it for the sake of robustness anyway.
1108          */
1109         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1110                 printk(KERN_NOTICE
1111                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1112                         boot_cpu_physical_apicid);
1113                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1114         }
1115         preempt_enable();
1116
1117         /*
1118          * If we couldn't find a local APIC, then get out of here now!
1119          */
1120         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1121             !cpu_has_apic) {
1122                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1123                         boot_cpu_physical_apicid);
1124                 printk(KERN_ERR "... forcing use of dummy APIC emulation."
1125                                 "(tell your hw vendor)\n");
1126                 smpboot_clear_io_apic();
1127                 disable_ioapic_setup();
1128                 return -1;
1129         }
1130
1131         verify_local_APIC();
1132
1133         /*
1134          * If SMP should be disabled, then really disable it!
1135          */
1136         if (!max_cpus) {
1137                 printk(KERN_INFO "SMP mode deactivated.\n");
1138                 smpboot_clear_io_apic();
1139
1140                 localise_nmi_watchdog();
1141
1142                 connect_bsp_APIC();
1143                 setup_local_APIC();
1144                 end_local_APIC_setup();
1145                 return -1;
1146         }
1147
1148         return 0;
1149 }
1150
1151 static void __init smp_cpu_index_default(void)
1152 {
1153         int i;
1154         struct cpuinfo_x86 *c;
1155
1156         for_each_possible_cpu(i) {
1157                 c = &cpu_data(i);
1158                 /* mark all to hotplug */
1159                 c->cpu_index = nr_cpu_ids;
1160         }
1161 }
1162
1163 /*
1164  * Prepare for SMP bootup.  The MP table or ACPI has been read
1165  * earlier.  Just do some sanity checking here and enable APIC mode.
1166  */
1167 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1168 {
1169         preempt_disable();
1170         smp_cpu_index_default();
1171         current_cpu_data = boot_cpu_data;
1172         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1173         mb();
1174         /*
1175          * Setup boot CPU information
1176          */
1177         smp_store_cpu_info(0); /* Final full version of the data */
1178 #ifdef CONFIG_X86_32
1179         boot_cpu_logical_apicid = logical_smp_processor_id();
1180 #endif
1181         current_thread_info()->cpu = 0;  /* needed? */
1182         set_cpu_sibling_map(0);
1183
1184 #ifdef CONFIG_X86_64
1185         enable_IR_x2apic();
1186         setup_apic_routing();
1187 #endif
1188
1189         if (smp_sanity_check(max_cpus) < 0) {
1190                 printk(KERN_INFO "SMP disabled\n");
1191                 disable_smp();
1192                 goto out;
1193         }
1194
1195         preempt_disable();
1196         if (read_apic_id() != boot_cpu_physical_apicid) {
1197                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1198                      read_apic_id(), boot_cpu_physical_apicid);
1199                 /* Or can we switch back to PIC here? */
1200         }
1201         preempt_enable();
1202
1203         connect_bsp_APIC();
1204
1205         /*
1206          * Switch from PIC to APIC mode.
1207          */
1208         setup_local_APIC();
1209
1210 #ifdef CONFIG_X86_64
1211         /*
1212          * Enable IO APIC before setting up error vector
1213          */
1214         if (!skip_ioapic_setup && nr_ioapics)
1215                 enable_IO_APIC();
1216 #endif
1217         end_local_APIC_setup();
1218
1219         map_cpu_to_logical_apicid();
1220
1221         setup_portio_remap();
1222
1223         smpboot_setup_io_apic();
1224         /*
1225          * Set up local APIC timer on boot CPU.
1226          */
1227
1228         printk(KERN_INFO "CPU%d: ", 0);
1229         print_cpu_info(&cpu_data(0));
1230         setup_boot_clock();
1231
1232         if (is_uv_system())
1233                 uv_system_init();
1234 out:
1235         preempt_enable();
1236 }
1237 /*
1238  * Early setup to make printk work.
1239  */
1240 void __init native_smp_prepare_boot_cpu(void)
1241 {
1242         int me = smp_processor_id();
1243 #ifdef CONFIG_X86_32
1244         init_gdt(me);
1245 #endif
1246         switch_to_new_gdt();
1247         /* already set me in cpu_online_mask in boot_cpu_init() */
1248         cpumask_set_cpu(me, cpu_callout_mask);
1249         per_cpu(cpu_state, me) = CPU_ONLINE;
1250 }
1251
1252 void __init native_smp_cpus_done(unsigned int max_cpus)
1253 {
1254         pr_debug("Boot done.\n");
1255
1256         impress_friends();
1257         smp_checks();
1258 #ifdef CONFIG_X86_IO_APIC
1259         setup_ioapic_dest();
1260 #endif
1261         check_nmi_watchdog();
1262 }
1263
1264 static int __initdata setup_possible_cpus = -1;
1265 static int __init _setup_possible_cpus(char *str)
1266 {
1267         get_option(&str, &setup_possible_cpus);
1268         return 0;
1269 }
1270 early_param("possible_cpus", _setup_possible_cpus);
1271
1272
1273 /*
1274  * cpu_possible_map should be static, it cannot change as cpu's
1275  * are onlined, or offlined. The reason is per-cpu data-structures
1276  * are allocated by some modules at init time, and dont expect to
1277  * do this dynamically on cpu arrival/departure.
1278  * cpu_present_map on the other hand can change dynamically.
1279  * In case when cpu_hotplug is not compiled, then we resort to current
1280  * behaviour, which is cpu_possible == cpu_present.
1281  * - Ashok Raj
1282  *
1283  * Three ways to find out the number of additional hotplug CPUs:
1284  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1285  * - The user can overwrite it with possible_cpus=NUM
1286  * - Otherwise don't reserve additional CPUs.
1287  * We do this because additional CPUs waste a lot of memory.
1288  * -AK
1289  */
1290 __init void prefill_possible_map(void)
1291 {
1292         int i, possible;
1293
1294         /* no processor from mptable or madt */
1295         if (!num_processors)
1296                 num_processors = 1;
1297
1298         if (setup_possible_cpus == -1)
1299                 possible = num_processors + disabled_cpus;
1300         else
1301                 possible = setup_possible_cpus;
1302
1303         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1304
1305         if (possible > CONFIG_NR_CPUS) {
1306                 printk(KERN_WARNING
1307                         "%d Processors exceeds NR_CPUS limit of %d\n",
1308                         possible, CONFIG_NR_CPUS);
1309                 possible = CONFIG_NR_CPUS;
1310         }
1311
1312         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1313                 possible, max_t(int, possible - num_processors, 0));
1314
1315         for (i = 0; i < possible; i++)
1316                 set_cpu_possible(i, true);
1317
1318         nr_cpu_ids = possible;
1319 }
1320
1321 #ifdef CONFIG_HOTPLUG_CPU
1322
1323 static void remove_siblinginfo(int cpu)
1324 {
1325         int sibling;
1326         struct cpuinfo_x86 *c = &cpu_data(cpu);
1327
1328         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1329                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1330                 /*/
1331                  * last thread sibling in this cpu core going down
1332                  */
1333                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1334                         cpu_data(sibling).booted_cores--;
1335         }
1336
1337         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1338                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1339         cpumask_clear(cpu_sibling_mask(cpu));
1340         cpumask_clear(cpu_core_mask(cpu));
1341         c->phys_proc_id = 0;
1342         c->cpu_core_id = 0;
1343         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1344 }
1345
1346 static void __ref remove_cpu_from_maps(int cpu)
1347 {
1348         set_cpu_online(cpu, false);
1349         cpumask_clear_cpu(cpu, cpu_callout_mask);
1350         cpumask_clear_cpu(cpu, cpu_callin_mask);
1351         /* was set by cpu_init() */
1352         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1353         numa_remove_cpu(cpu);
1354 }
1355
1356 void cpu_disable_common(void)
1357 {
1358         int cpu = smp_processor_id();
1359         /*
1360          * HACK:
1361          * Allow any queued timer interrupts to get serviced
1362          * This is only a temporary solution until we cleanup
1363          * fixup_irqs as we do for IA64.
1364          */
1365         local_irq_enable();
1366         mdelay(1);
1367
1368         local_irq_disable();
1369         remove_siblinginfo(cpu);
1370
1371         /* It's now safe to remove this processor from the online map */
1372         lock_vector_lock();
1373         remove_cpu_from_maps(cpu);
1374         unlock_vector_lock();
1375         fixup_irqs();
1376 }
1377
1378 int native_cpu_disable(void)
1379 {
1380         int cpu = smp_processor_id();
1381
1382         /*
1383          * Perhaps use cpufreq to drop frequency, but that could go
1384          * into generic code.
1385          *
1386          * We won't take down the boot processor on i386 due to some
1387          * interrupts only being able to be serviced by the BSP.
1388          * Especially so if we're not using an IOAPIC   -zwane
1389          */
1390         if (cpu == 0)
1391                 return -EBUSY;
1392
1393         if (nmi_watchdog == NMI_LOCAL_APIC)
1394                 stop_apic_nmi_watchdog(NULL);
1395         clear_local_APIC();
1396
1397         cpu_disable_common();
1398         return 0;
1399 }
1400
1401 void native_cpu_die(unsigned int cpu)
1402 {
1403         /* We don't do anything here: idle task is faking death itself. */
1404         unsigned int i;
1405
1406         for (i = 0; i < 10; i++) {
1407                 /* They ack this in play_dead by setting CPU_DEAD */
1408                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1409                         printk(KERN_INFO "CPU %d is now offline\n", cpu);
1410                         if (1 == num_online_cpus())
1411                                 alternatives_smp_switch(0);
1412                         return;
1413                 }
1414                 msleep(100);
1415         }
1416         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1417 }
1418
1419 void play_dead_common(void)
1420 {
1421         idle_task_exit();
1422         reset_lazy_tlbstate();
1423         irq_ctx_exit(raw_smp_processor_id());
1424         c1e_remove_cpu(raw_smp_processor_id());
1425
1426         mb();
1427         /* Ack it */
1428         __get_cpu_var(cpu_state) = CPU_DEAD;
1429
1430         /*
1431          * With physical CPU hotplug, we should halt the cpu
1432          */
1433         local_irq_disable();
1434 }
1435
1436 void native_play_dead(void)
1437 {
1438         play_dead_common();
1439         wbinvd_halt();
1440 }
1441
1442 #else /* ... !CONFIG_HOTPLUG_CPU */
1443 int native_cpu_disable(void)
1444 {
1445         return -ENOSYS;
1446 }
1447
1448 void native_cpu_die(unsigned int cpu)
1449 {
1450         /* We said "no" in __cpu_disable */
1451         BUG();
1452 }
1453
1454 void native_play_dead(void)
1455 {
1456         BUG();
1457 }
1458
1459 #endif