arch/x86/kernel/setup_64.c

   1 /*
   2  *  Copyright (C) 1995  Linus Torvalds
   3  */
   4
   5 /*
   6  * This file handles the architecture-dependent parts of initialization
   7  */
   8
   9 #include <linux/errno.h>
  10 #include <linux/sched.h>
  11 #include <linux/kernel.h>
  12 #include <linux/mm.h>
  13 #include <linux/stddef.h>
  14 #include <linux/unistd.h>
  15 #include <linux/ptrace.h>
  16 #include <linux/slab.h>
  17 #include <linux/user.h>
  18 #include <linux/screen_info.h>
  19 #include <linux/ioport.h>
  20 #include <linux/delay.h>
  21 #include <linux/init.h>
  22 #include <linux/initrd.h>
  23 #include <linux/highmem.h>
  24 #include <linux/bootmem.h>
  25 #include <linux/module.h>
  26 #include <asm/processor.h>
  27 #include <linux/console.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/crash_dump.h>
  30 #include <linux/root_dev.h>
  31 #include <linux/pci.h>
  32 #include <linux/efi.h>
  33 #include <linux/acpi.h>
  34 #include <linux/kallsyms.h>
  35 #include <linux/edd.h>
  36 #include <linux/iscsi_ibft.h>
  37 #include <linux/mmzone.h>
  38 #include <linux/kexec.h>
  39 #include <linux/cpufreq.h>
  40 #include <linux/dmi.h>
  41 #include <linux/dma-mapping.h>
  42 #include <linux/ctype.h>
  43 #include <linux/uaccess.h>
  44 #include <linux/init_ohci1394_dma.h>
  45
  46 #include <asm/mtrr.h>
  47 #include <asm/uaccess.h>
  48 #include <asm/system.h>
  49 #include <asm/vsyscall.h>
  50 #include <asm/io.h>
  51 #include <asm/smp.h>
  52 #include <asm/msr.h>
  53 #include <asm/desc.h>
  54 #include <video/edid.h>
  55 #include <asm/e820.h>
  56 #include <asm/dma.h>
  57 #include <asm/gart.h>
  58 #include <asm/mpspec.h>
  59 #include <asm/mmu_context.h>
  60 #include <asm/proto.h>
  61 #include <asm/setup.h>
  62 #include <asm/numa.h>
  63 #include <asm/sections.h>
  64 #include <asm/dmi.h>
  65 #include <asm/cacheflush.h>
  66 #include <asm/mce.h>
  67 #include <asm/ds.h>
  68 #include <asm/topology.h>
  69 #include <asm/trampoline.h>
  70
  71 #include <mach_apic.h>
  72 #ifdef CONFIG_PARAVIRT
  73 #include <asm/paravirt.h>
  74 #else
  75 #define ARCH_SETUP
  76 #endif
  77
  78 /*
  79  * Machine setup..
  80  */
  81
  82 struct cpuinfo_x86 boot_cpu_data __read_mostly;
  83 EXPORT_SYMBOL(boot_cpu_data);
  84
  85 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  86
  87 unsigned long mmu_cr4_features;
  88
  89 /* Boot loader ID as an integer, for the benefit of proc_dointvec */
  90 int bootloader_type;
  91
  92 unsigned long saved_video_mode;
  93
  94 int force_mwait __cpuinitdata;
  95
  96 /*
  97  * Early DMI memory
  98  */
  99 int dmi_alloc_index;
 100 char dmi_alloc_data[DMI_MAX_DATA];
 101
 102 /*
 103  * Setup options
 104  */
 105 struct screen_info screen_info;
 106 EXPORT_SYMBOL(screen_info);
 107 struct sys_desc_table_struct {
 108         unsigned short length;
 109         unsigned char table[0];
 110 };
 111
 112 struct edid_info edid_info;
 113 EXPORT_SYMBOL_GPL(edid_info);
 114
 115 extern int root_mountflags;
 116
 117 char __initdata command_line[COMMAND_LINE_SIZE];
 118
 119 static struct resource standard_io_resources[] = {
 120         { .name = "dma1", .start = 0x00, .end = 0x1f,
 121                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 122         { .name = "pic1", .start = 0x20, .end = 0x21,
 123                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 124         { .name = "timer0", .start = 0x40, .end = 0x43,
 125                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 126         { .name = "timer1", .start = 0x50, .end = 0x53,
 127                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 128         { .name = "keyboard", .start = 0x60, .end = 0x6f,
 129                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 130         { .name = "dma page reg", .start = 0x80, .end = 0x8f,
 131                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 132         { .name = "pic2", .start = 0xa0, .end = 0xa1,
 133                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 134         { .name = "dma2", .start = 0xc0, .end = 0xdf,
 135                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 136         { .name = "fpu", .start = 0xf0, .end = 0xff,
 137                 .flags = IORESOURCE_BUSY | IORESOURCE_IO }
 138 };
 139
 140 #define IORESOURCE_RAM (IORESOURCE_BUSY | IORESOURCE_MEM)
 141
 142 static struct resource data_resource = {
 143         .name = "Kernel data",
 144         .start = 0,
 145         .end = 0,
 146         .flags = IORESOURCE_RAM,
 147 };
 148 static struct resource code_resource = {
 149         .name = "Kernel code",
 150         .start = 0,
 151         .end = 0,
 152         .flags = IORESOURCE_RAM,
 153 };
 154 static struct resource bss_resource = {
 155         .name = "Kernel bss",
 156         .start = 0,
 157         .end = 0,
 158         .flags = IORESOURCE_RAM,
 159 };
 160
 161 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
 162
 163 #ifdef CONFIG_PROC_VMCORE
 164 /* elfcorehdr= specifies the location of elf core header
 165  * stored by the crashed kernel. This option will be passed
 166  * by kexec loader to the capture kernel.
 167  */
 168 static int __init setup_elfcorehdr(char *arg)
 169 {
 170         char *end;
 171         if (!arg)
 172                 return -EINVAL;
 173         elfcorehdr_addr = memparse(arg, &end);
 174         return end > arg ? 0 : -EINVAL;
 175 }
 176 early_param("elfcorehdr", setup_elfcorehdr);
 177 #endif
 178
 179 #ifndef CONFIG_NUMA
 180 static void __init
 181 contig_initmem_init(unsigned long start_pfn, unsigned long end_pfn)
 182 {
 183         unsigned long bootmap_size, bootmap;
 184
 185         bootmap_size = bootmem_bootmap_pages(end_pfn)<<PAGE_SHIFT;
 186         bootmap = find_e820_area(0, end_pfn<<PAGE_SHIFT, bootmap_size,
 187                                  PAGE_SIZE);
 188         if (bootmap == -1L)
 189                 panic("Cannot find bootmem map of size %ld\n", bootmap_size);
 190         bootmap_size = init_bootmem(bootmap >> PAGE_SHIFT, end_pfn);
 191         e820_register_active_regions(0, start_pfn, end_pfn);
 192         free_bootmem_with_active_regions(0, end_pfn);
 193         reserve_bootmem(bootmap, bootmap_size, BOOTMEM_DEFAULT);
 194 }
 195 #endif
 196
 197 #if defined(CONFIG_EDD) || defined(CONFIG_EDD_MODULE)
 198 struct edd edd;
 199 #ifdef CONFIG_EDD_MODULE
 200 EXPORT_SYMBOL(edd);
 201 #endif
 202 /**
 203  * copy_edd() - Copy the BIOS EDD information
 204  *              from boot_params into a safe place.
 205  *
 206  */
 207 static inline void copy_edd(void)
 208 {
 209      memcpy(edd.mbr_signature, boot_params.edd_mbr_sig_buffer,
 210             sizeof(edd.mbr_signature));
 211      memcpy(edd.edd_info, boot_params.eddbuf, sizeof(edd.edd_info));
 212      edd.mbr_signature_nr = boot_params.edd_mbr_sig_buf_entries;
 213      edd.edd_info_nr = boot_params.eddbuf_entries;
 214 }
 215 #else
 216 static inline void copy_edd(void)
 217 {
 218 }
 219 #endif
 220
 221 #ifdef CONFIG_KEXEC
 222 static void __init reserve_crashkernel(void)
 223 {
 224         unsigned long long total_mem;
 225         unsigned long long crash_size, crash_base;
 226         int ret;
 227
 228         total_mem = ((unsigned long long)max_low_pfn - min_low_pfn) << PAGE_SHIFT;
 229
 230         ret = parse_crashkernel(boot_command_line, total_mem,
 231                         &crash_size, &crash_base);
 232         if (ret == 0 && crash_size) {
 233                 if (crash_base <= 0) {
 234                         printk(KERN_INFO "crashkernel reservation failed - "
 235                                         "you have to specify a base address\n");
 236                         return;
 237                 }
 238
 239                 if (reserve_bootmem(crash_base, crash_size,
 240                                         BOOTMEM_EXCLUSIVE) < 0) {
 241                         printk(KERN_INFO "crashkernel reservation failed - "
 242                                         "memory is in use\n");
 243                         return;
 244                 }
 245
 246                 printk(KERN_INFO "Reserving %ldMB of memory at %ldMB "
 247                                 "for crashkernel (System RAM: %ldMB)\n",
 248                                 (unsigned long)(crash_size >> 20),
 249                                 (unsigned long)(crash_base >> 20),
 250                                 (unsigned long)(total_mem >> 20));
 251                 crashk_res.start = crash_base;
 252                 crashk_res.end   = crash_base + crash_size - 1;
 253                 insert_resource(&iomem_resource, &crashk_res);
 254         }
 255 }
 256 #else
 257 static inline void __init reserve_crashkernel(void)
 258 {}
 259 #endif
 260
 261 /* Overridden in paravirt.c if CONFIG_PARAVIRT */
 262 void __attribute__((weak)) __init memory_setup(void)
 263 {
 264        machine_specific_memory_setup();
 265 }
 266
 267 static void __init parse_setup_data(void)
 268 {
 269         struct setup_data *data;
 270         unsigned long pa_data;
 271
 272         if (boot_params.hdr.version < 0x0209)
 273                 return;
 274         pa_data = boot_params.hdr.setup_data;
 275         while (pa_data) {
 276                 data = early_ioremap(pa_data, PAGE_SIZE);
 277                 switch (data->type) {
 278                 default:
 279                         break;
 280                 }
 281                 free_early(pa_data, pa_data+sizeof(*data)+data->len);
 282                 pa_data = data->next;
 283                 early_iounmap(data, PAGE_SIZE);
 284         }
 285 }
 286
 287 /*
 288  * setup_arch - architecture-specific boot-time initializations
 289  *
 290  * Note: On x86_64, fixmaps are ready for use even before this is called.
 291  */
 292 void __init setup_arch(char **cmdline_p)
 293 {
 294         unsigned i;
 295
 296         printk(KERN_INFO "Command line: %s\n", boot_command_line);
 297
 298         ROOT_DEV = old_decode_dev(boot_params.hdr.root_dev);
 299         screen_info = boot_params.screen_info;
 300         edid_info = boot_params.edid_info;
 301         saved_video_mode = boot_params.hdr.vid_mode;
 302         bootloader_type = boot_params.hdr.type_of_loader;
 303
 304 #ifdef CONFIG_BLK_DEV_RAM
 305         rd_image_start = boot_params.hdr.ram_size & RAMDISK_IMAGE_START_MASK;
 306         rd_prompt = ((boot_params.hdr.ram_size & RAMDISK_PROMPT_FLAG) != 0);
 307         rd_doload = ((boot_params.hdr.ram_size & RAMDISK_LOAD_FLAG) != 0);
 308 #endif
 309 #ifdef CONFIG_EFI
 310         if (!strncmp((char *)&boot_params.efi_info.efi_loader_signature,
 311                      "EL64", 4))
 312                 efi_enabled = 1;
 313 #endif
 314
 315         ARCH_SETUP
 316
 317         memory_setup();
 318         copy_edd();
 319
 320         if (!boot_params.hdr.root_flags)
 321                 root_mountflags &= ~MS_RDONLY;
 322         init_mm.start_code = (unsigned long) &_text;
 323         init_mm.end_code = (unsigned long) &_etext;
 324         init_mm.end_data = (unsigned long) &_edata;
 325         init_mm.brk = (unsigned long) &_end;
 326
 327         code_resource.start = virt_to_phys(&_text);
 328         code_resource.end = virt_to_phys(&_etext)-1;
 329         data_resource.start = virt_to_phys(&_etext);
 330         data_resource.end = virt_to_phys(&_edata)-1;
 331         bss_resource.start = virt_to_phys(&__bss_start);
 332         bss_resource.end = virt_to_phys(&__bss_stop)-1;
 333
 334         early_identify_cpu(&boot_cpu_data);
 335
 336         strlcpy(command_line, boot_command_line, COMMAND_LINE_SIZE);
 337         *cmdline_p = command_line;
 338
 339         parse_setup_data();
 340
 341         parse_early_param();
 342
 343 #ifdef CONFIG_PROVIDE_OHCI1394_DMA_INIT
 344         if (init_ohci1394_dma_early)
 345                 init_ohci1394_dma_on_all_controllers();
 346 #endif
 347
 348         finish_e820_parsing();
 349
 350         /* after parse_early_param, so could debug it */
 351         insert_resource(&iomem_resource, &code_resource);
 352         insert_resource(&iomem_resource, &data_resource);
 353         insert_resource(&iomem_resource, &bss_resource);
 354
 355         early_gart_iommu_check();
 356
 357         e820_register_active_regions(0, 0, -1UL);
 358         /*
 359          * partially used pages are not usable - thus
 360          * we are rounding upwards:
 361          */
 362         end_pfn = e820_end_of_ram();
 363         /* update e820 for memory not covered by WB MTRRs */
 364         mtrr_bp_init();
 365         if (mtrr_trim_uncached_memory(end_pfn)) {
 366                 e820_register_active_regions(0, 0, -1UL);
 367                 end_pfn = e820_end_of_ram();
 368         }
 369
 370         num_physpages = end_pfn;
 371
 372         check_efer();
 373
 374         max_pfn_mapped = init_memory_mapping(0, (max_pfn_mapped << PAGE_SHIFT));
 375         if (efi_enabled)
 376                 efi_init();
 377
 378         vsmp_init();
 379
 380         dmi_scan_machine();
 381
 382         io_delay_init();
 383
 384 #ifdef CONFIG_SMP
 385         /* setup to use the early static init tables during kernel startup */
 386         x86_cpu_to_apicid_early_ptr = (void *)x86_cpu_to_apicid_init;
 387         x86_bios_cpu_apicid_early_ptr = (void *)x86_bios_cpu_apicid_init;
 388 #ifdef CONFIG_NUMA
 389         x86_cpu_to_node_map_early_ptr = (void *)x86_cpu_to_node_map_init;
 390 #endif
 391 #endif
 392
 393 #ifdef CONFIG_ACPI
 394         /*
 395          * Initialize the ACPI boot-time table parser (gets the RSDP and SDT).
 396          * Call this early for SRAT node setup.
 397          */
 398         acpi_boot_table_init();
 399 #endif
 400
 401         /* How many end-of-memory variables you have, grandma! */
 402         max_low_pfn = end_pfn;
 403         max_pfn = end_pfn;
 404         high_memory = (void *)__va(end_pfn * PAGE_SIZE - 1) + 1;
 405
 406         /* Remove active ranges so rediscovery with NUMA-awareness happens */
 407         remove_all_active_ranges();
 408
 409 #ifdef CONFIG_ACPI_NUMA
 410         /*
 411          * Parse SRAT to discover nodes.
 412          */
 413         acpi_numa_init();
 414 #endif
 415
 416 #ifdef CONFIG_NUMA
 417         numa_initmem_init(0, end_pfn);
 418 #else
 419         contig_initmem_init(0, end_pfn);
 420 #endif
 421
 422         early_res_to_bootmem();
 423
 424         dma32_reserve_bootmem();
 425
 426 #ifdef CONFIG_ACPI_SLEEP
 427         /*
 428          * Reserve low memory region for sleep support.
 429          */
 430        acpi_reserve_bootmem();
 431 #endif
 432
 433         if (efi_enabled)
 434                 efi_reserve_bootmem();
 435
 436        /*
 437         * Find and reserve possible boot-time SMP configuration:
 438         */
 439         find_smp_config();
 440 #ifdef CONFIG_BLK_DEV_INITRD
 441         if (boot_params.hdr.type_of_loader && boot_params.hdr.ramdisk_image) {
 442                 unsigned long ramdisk_image = boot_params.hdr.ramdisk_image;
 443                 unsigned long ramdisk_size  = boot_params.hdr.ramdisk_size;
 444                 unsigned long ramdisk_end   = ramdisk_image + ramdisk_size;
 445                 unsigned long end_of_mem    = end_pfn << PAGE_SHIFT;
 446
 447                 if (ramdisk_end <= end_of_mem) {
 448                         /*
 449                          * don't need to reserve again, already reserved early
 450                          * in x86_64_start_kernel, and early_res_to_bootmem
 451                          * convert that to reserved in bootmem
 452                          */
 453                         initrd_start = ramdisk_image + PAGE_OFFSET;
 454                         initrd_end = initrd_start+ramdisk_size;
 455                 } else {
 456                         free_bootmem(ramdisk_image, ramdisk_size);
 457                         printk(KERN_ERR "initrd extends beyond end of memory "
 458                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
 459                                ramdisk_end, end_of_mem);
 460                         initrd_start = 0;
 461                 }
 462         }
 463 #endif
 464         reserve_crashkernel();
 465
 466         reserve_ibft_region();
 467
 468         paging_init();
 469         map_vsyscall();
 470
 471         early_quirks();
 472
 473 #ifdef CONFIG_ACPI
 474         /*
 475          * Read APIC and some other early information from ACPI tables.
 476          */
 477         acpi_boot_init();
 478 #endif
 479
 480         init_cpu_to_node();
 481
 482         /*
 483          * get boot-time SMP configuration:
 484          */
 485         if (smp_found_config)
 486                 get_smp_config();
 487         init_apic_mappings();
 488         ioapic_init_mappings();
 489
 490         /*
 491          * We trust e820 completely. No explicit ROM probing in memory.
 492          */
 493         e820_reserve_resources();
 494         e820_mark_nosave_regions();
 495
 496         /* request I/O space for devices used on all i[345]86 PCs */
 497         for (i = 0; i < ARRAY_SIZE(standard_io_resources); i++)
 498                 request_resource(&ioport_resource, &standard_io_resources[i]);
 499
 500         e820_setup_gap();
 501
 502 #ifdef CONFIG_VT
 503 #if defined(CONFIG_VGA_CONSOLE)
 504         if (!efi_enabled || (efi_mem_type(0xa0000) != EFI_CONVENTIONAL_MEMORY))
 505                 conswitchp = &vga_con;
 506 #elif defined(CONFIG_DUMMY_CONSOLE)
 507         conswitchp = &dummy_con;
 508 #endif
 509 #endif
 510 }
 511
 512 static int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 513 {
 514         unsigned int *v;
 515
 516         if (c->extended_cpuid_level < 0x80000004)
 517                 return 0;
 518
 519         v = (unsigned int *) c->x86_model_id;
 520         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 521         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 522         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 523         c->x86_model_id[48] = 0;
 524         return 1;
 525 }
 526
 527
 528 static void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 529 {
 530         unsigned int n, dummy, eax, ebx, ecx, edx;
 531
 532         n = c->extended_cpuid_level;
 533
 534         if (n >= 0x80000005) {
 535                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 536                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
 537                        "D cache %dK (%d bytes/line)\n",
 538                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 539                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 540                 /* On K8 L1 TLB is inclusive, so don't count it */
 541                 c->x86_tlbsize = 0;
 542         }
 543
 544         if (n >= 0x80000006) {
 545                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 546                 ecx = cpuid_ecx(0x80000006);
 547                 c->x86_cache_size = ecx >> 16;
 548                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 549
 550                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 551                 c->x86_cache_size, ecx & 0xFF);
 552         }
 553         if (n >= 0x80000008) {
 554                 cpuid(0x80000008, &eax, &dummy, &dummy, &dummy);
 555                 c->x86_virt_bits = (eax >> 8) & 0xff;
 556                 c->x86_phys_bits = eax & 0xff;
 557         }
 558 }
 559
 560 #ifdef CONFIG_NUMA
 561 static int __cpuinit nearby_node(int apicid)
 562 {
 563         int i, node;
 564
 565         for (i = apicid - 1; i >= 0; i--) {
 566                 node = apicid_to_node[i];
 567                 if (node != NUMA_NO_NODE && node_online(node))
 568                         return node;
 569         }
 570         for (i = apicid + 1; i < MAX_LOCAL_APIC; i++) {
 571                 node = apicid_to_node[i];
 572                 if (node != NUMA_NO_NODE && node_online(node))
 573                         return node;
 574         }
 575         return first_node(node_online_map); /* Shouldn't happen */
 576 }
 577 #endif
 578
 579 /*
 580  * On a AMD dual core setup the lower bits of the APIC id distingush the cores.
 581  * Assumes number of cores is a power of two.
 582  */
 583 static void __cpuinit amd_detect_cmp(struct cpuinfo_x86 *c)
 584 {
 585 #ifdef CONFIG_SMP
 586         unsigned bits;
 587 #ifdef CONFIG_NUMA
 588         int cpu = smp_processor_id();
 589         int node = 0;
 590         unsigned apicid = hard_smp_processor_id();
 591 #endif
 592         bits = c->x86_coreid_bits;
 593
 594         /* Low order bits define the core id (index of core in socket) */
 595         c->cpu_core_id = c->initial_apicid & ((1 << bits)-1);
 596         /* Convert the initial APIC ID into the socket ID */
 597         c->phys_proc_id = c->initial_apicid >> bits;
 598
 599 #ifdef CONFIG_NUMA
 600         node = c->phys_proc_id;
 601         if (apicid_to_node[apicid] != NUMA_NO_NODE)
 602                 node = apicid_to_node[apicid];
 603         if (!node_online(node)) {
 604                 /* Two possibilities here:
 605                    - The CPU is missing memory and no node was created.
 606                    In that case try picking one from a nearby CPU
 607                    - The APIC IDs differ from the HyperTransport node IDs
 608                    which the K8 northbridge parsing fills in.
 609                    Assume they are all increased by a constant offset,
 610                    but in the same order as the HT nodeids.
 611                    If that doesn't result in a usable node fall back to the
 612                    path for the previous case.  */
 613
 614                 int ht_nodeid = c->initial_apicid;
 615
 616                 if (ht_nodeid >= 0 &&
 617                     apicid_to_node[ht_nodeid] != NUMA_NO_NODE)
 618                         node = apicid_to_node[ht_nodeid];
 619                 /* Pick a nearby node */
 620                 if (!node_online(node))
 621                         node = nearby_node(apicid);
 622         }
 623         numa_set_node(cpu, node);
 624
 625         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 626 #endif
 627 #endif
 628 }
 629
 630 static void __cpuinit early_init_amd_mc(struct cpuinfo_x86 *c)
 631 {
 632 #ifdef CONFIG_SMP
 633         unsigned bits, ecx;
 634
 635         /* Multi core CPU? */
 636         if (c->extended_cpuid_level < 0x80000008)
 637                 return;
 638
 639         ecx = cpuid_ecx(0x80000008);
 640
 641         c->x86_max_cores = (ecx & 0xff) + 1;
 642
 643         /* CPU telling us the core id bits shift? */
 644         bits = (ecx >> 12) & 0xF;
 645
 646         /* Otherwise recompute */
 647         if (bits == 0) {
 648                 while ((1 << bits) < c->x86_max_cores)
 649                         bits++;
 650         }
 651
 652         c->x86_coreid_bits = bits;
 653
 654 #endif
 655 }
 656
 657 #define ENABLE_C1E_MASK         0x18000000
 658 #define CPUID_PROCESSOR_SIGNATURE       1
 659 #define CPUID_XFAM              0x0ff00000
 660 #define CPUID_XFAM_K8           0x00000000
 661 #define CPUID_XFAM_10H          0x00100000
 662 #define CPUID_XFAM_11H          0x00200000
 663 #define CPUID_XMOD              0x000f0000
 664 #define CPUID_XMOD_REV_F        0x00040000
 665
 666 /* AMD systems with C1E don't have a working lAPIC timer. Check for that. */
 667 static __cpuinit int amd_apic_timer_broken(void)
 668 {
 669         u32 lo, hi, eax = cpuid_eax(CPUID_PROCESSOR_SIGNATURE);
 670
 671         switch (eax & CPUID_XFAM) {
 672         case CPUID_XFAM_K8:
 673                 if ((eax & CPUID_XMOD) < CPUID_XMOD_REV_F)
 674                         break;
 675         case CPUID_XFAM_10H:
 676         case CPUID_XFAM_11H:
 677                 rdmsr(MSR_K8_ENABLE_C1E, lo, hi);
 678                 if (lo & ENABLE_C1E_MASK)
 679                         return 1;
 680                 break;
 681         default:
 682                 /* err on the side of caution */
 683                 return 1;
 684         }
 685         return 0;
 686 }
 687
 688 static void __cpuinit early_init_amd(struct cpuinfo_x86 *c)
 689 {
 690         early_init_amd_mc(c);
 691
 692         /* c->x86_power is 8000_0007 edx. Bit 8 is constant TSC */
 693         if (c->x86_power & (1<<8))
 694                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 695 }
 696
 697 static void __cpuinit init_amd(struct cpuinfo_x86 *c)
 698 {
 699         unsigned level;
 700
 701 #ifdef CONFIG_SMP
 702         unsigned long value;
 703
 704         /*
 705          * Disable TLB flush filter by setting HWCR.FFDIS on K8
 706          * bit 6 of msr C001_0015
 707          *
 708          * Errata 63 for SH-B3 steppings
 709          * Errata 122 for all steppings (F+ have it disabled by default)
 710          */
 711         if (c->x86 == 15) {
 712                 rdmsrl(MSR_K8_HWCR, value);
 713                 value |= 1 << 6;
 714                 wrmsrl(MSR_K8_HWCR, value);
 715         }
 716 #endif
 717
 718         /* Bit 31 in normal CPUID used for nonstandard 3DNow ID;
 719            3DNow is IDd by bit 31 in extended CPUID (1*32+31) anyway */
 720         clear_cpu_cap(c, 0*32+31);
 721
 722         /* On C+ stepping K8 rep microcode works well for copy/memset */
 723         level = cpuid_eax(1);
 724         if (c->x86 == 15 && ((level >= 0x0f48 && level < 0x0f50) ||
 725                              level >= 0x0f58))
 726                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 727         if (c->x86 == 0x10 || c->x86 == 0x11)
 728                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 729
 730         /* Enable workaround for FXSAVE leak */
 731         if (c->x86 >= 6)
 732                 set_cpu_cap(c, X86_FEATURE_FXSAVE_LEAK);
 733
 734         level = get_model_name(c);
 735         if (!level) {
 736                 switch (c->x86) {
 737                 case 15:
 738                         /* Should distinguish Models here, but this is only
 739                            a fallback anyways. */
 740                         strcpy(c->x86_model_id, "Hammer");
 741                         break;
 742                 }
 743         }
 744         display_cacheinfo(c);
 745
 746         /* Multi core CPU? */
 747         if (c->extended_cpuid_level >= 0x80000008)
 748                 amd_detect_cmp(c);
 749
 750         if (c->extended_cpuid_level >= 0x80000006 &&
 751                 (cpuid_edx(0x80000006) & 0xf000))
 752                 num_cache_leaves = 4;
 753         else
 754                 num_cache_leaves = 3;
 755
 756         if (c->x86 == 0xf || c->x86 == 0x10 || c->x86 == 0x11)
 757                 set_cpu_cap(c, X86_FEATURE_K8);
 758
 759         /* MFENCE stops RDTSC speculation */
 760         set_cpu_cap(c, X86_FEATURE_MFENCE_RDTSC);
 761
 762         if (amd_apic_timer_broken())
 763                 disable_apic_timer = 1;
 764
 765         if (c == &boot_cpu_data && c->x86 >= 0xf && c->x86 <= 0x11) {
 766                 unsigned long long tseg;
 767
 768                 /*
 769                  * Split up direct mapping around the TSEG SMM area.
 770                  * Don't do it for gbpages because there seems very little
 771                  * benefit in doing so.
 772                  */
 773                 if (!rdmsrl_safe(MSR_K8_TSEG_ADDR, &tseg) &&
 774                 (tseg >> PMD_SHIFT) < (max_pfn_mapped >> (PMD_SHIFT-PAGE_SHIFT)))
 775                         set_memory_4k((unsigned long)__va(tseg), 1);
 776         }
 777 }
 778
 779 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 780 {
 781 #ifdef CONFIG_SMP
 782         u32 eax, ebx, ecx, edx;
 783         int index_msb, core_bits;
 784
 785         cpuid(1, &eax, &ebx, &ecx, &edx);
 786
 787
 788         if (!cpu_has(c, X86_FEATURE_HT))
 789                 return;
 790         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 791                 goto out;
 792
 793         smp_num_siblings = (ebx & 0xff0000) >> 16;
 794
 795         if (smp_num_siblings == 1) {
 796                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 797         } else if (smp_num_siblings > 1) {
 798
 799                 if (smp_num_siblings > NR_CPUS) {
 800                         printk(KERN_WARNING "CPU: Unsupported number of "
 801                                "siblings %d", smp_num_siblings);
 802                         smp_num_siblings = 1;
 803                         return;
 804                 }
 805
 806                 index_msb = get_count_order(smp_num_siblings);
 807                 c->phys_proc_id = phys_pkg_id(index_msb);
 808
 809                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 810
 811                 index_msb = get_count_order(smp_num_siblings);
 812
 813                 core_bits = get_count_order(c->x86_max_cores);
 814
 815                 c->cpu_core_id = phys_pkg_id(index_msb) &
 816                                                ((1 << core_bits) - 1);
 817         }
 818 out:
 819         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 820                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 821                        c->phys_proc_id);
 822                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 823                        c->cpu_core_id);
 824         }
 825
 826 #endif
 827 }
 828
 829 /*
 830  * find out the number of processor cores on the die
 831  */
 832 static int __cpuinit intel_num_cpu_cores(struct cpuinfo_x86 *c)
 833 {
 834         unsigned int eax, t;
 835
 836         if (c->cpuid_level < 4)
 837                 return 1;
 838
 839         cpuid_count(4, 0, &eax, &t, &t, &t);
 840
 841         if (eax & 0x1f)
 842                 return ((eax >> 26) + 1);
 843         else
 844                 return 1;
 845 }
 846
 847 static void __cpuinit srat_detect_node(void)
 848 {
 849 #ifdef CONFIG_NUMA
 850         unsigned node;
 851         int cpu = smp_processor_id();
 852         int apicid = hard_smp_processor_id();
 853
 854         /* Don't do the funky fallback heuristics the AMD version employs
 855            for now. */
 856         node = apicid_to_node[apicid];
 857         if (node == NUMA_NO_NODE || !node_online(node))
 858                 node = first_node(node_online_map);
 859         numa_set_node(cpu, node);
 860
 861         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 862 #endif
 863 }
 864
 865 static void __cpuinit early_init_intel(struct cpuinfo_x86 *c)
 866 {
 867         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
 868             (c->x86 == 0x6 && c->x86_model >= 0x0e))
 869                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 870 }
 871
 872 static void __cpuinit init_intel(struct cpuinfo_x86 *c)
 873 {
 874         /* Cache sizes */
 875         unsigned n;
 876
 877         init_intel_cacheinfo(c);
 878         if (c->cpuid_level > 9) {
 879                 unsigned eax = cpuid_eax(10);
 880                 /* Check for version and the number of counters */
 881                 if ((eax & 0xff) && (((eax>>8) & 0xff) > 1))
 882                         set_cpu_cap(c, X86_FEATURE_ARCH_PERFMON);
 883         }
 884
 885         if (cpu_has_ds) {
 886                 unsigned int l1, l2;
 887                 rdmsr(MSR_IA32_MISC_ENABLE, l1, l2);
 888                 if (!(l1 & (1<<11)))
 889                         set_cpu_cap(c, X86_FEATURE_BTS);
 890                 if (!(l1 & (1<<12)))
 891                         set_cpu_cap(c, X86_FEATURE_PEBS);
 892         }
 893
 894
 895         if (cpu_has_bts)
 896                 ds_init_intel(c);
 897
 898         n = c->extended_cpuid_level;
 899         if (n >= 0x80000008) {
 900                 unsigned eax = cpuid_eax(0x80000008);
 901                 c->x86_virt_bits = (eax >> 8) & 0xff;
 902                 c->x86_phys_bits = eax & 0xff;
 903                 /* CPUID workaround for Intel 0F34 CPU */
 904                 if (c->x86_vendor == X86_VENDOR_INTEL &&
 905                     c->x86 == 0xF && c->x86_model == 0x3 &&
 906                     c->x86_mask == 0x4)
 907                         c->x86_phys_bits = 36;
 908         }
 909
 910         if (c->x86 == 15)
 911                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 912         if (c->x86 == 6)
 913                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 914         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 915         c->x86_max_cores = intel_num_cpu_cores(c);
 916
 917         srat_detect_node();
 918 }
 919
 920 static void __cpuinit early_init_centaur(struct cpuinfo_x86 *c)
 921 {
 922         if (c->x86 == 0x6 && c->x86_model >= 0xf)
 923                 set_bit(X86_FEATURE_CONSTANT_TSC, &c->x86_capability);
 924 }
 925
 926 static void __cpuinit init_centaur(struct cpuinfo_x86 *c)
 927 {
 928         /* Cache sizes */
 929         unsigned n;
 930
 931         n = c->extended_cpuid_level;
 932         if (n >= 0x80000008) {
 933                 unsigned eax = cpuid_eax(0x80000008);
 934                 c->x86_virt_bits = (eax >> 8) & 0xff;
 935                 c->x86_phys_bits = eax & 0xff;
 936         }
 937
 938         if (c->x86 == 0x6 && c->x86_model >= 0xf) {
 939                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 940                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 941                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 942         }
 943         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 944 }
 945
 946 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 947 {
 948         char *v = c->x86_vendor_id;
 949
 950         if (!strcmp(v, "AuthenticAMD"))
 951                 c->x86_vendor = X86_VENDOR_AMD;
 952         else if (!strcmp(v, "GenuineIntel"))
 953                 c->x86_vendor = X86_VENDOR_INTEL;
 954         else if (!strcmp(v, "CentaurHauls"))
 955                 c->x86_vendor = X86_VENDOR_CENTAUR;
 956         else
 957                 c->x86_vendor = X86_VENDOR_UNKNOWN;
 958 }
 959
 960 /* Do some early cpuid on the boot CPU to get some parameter that are
 961    needed before check_bugs. Everything advanced is in identify_cpu
 962    below. */
 963 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
 964 {
 965         u32 tfms, xlvl;
 966
 967         c->loops_per_jiffy = loops_per_jiffy;
 968         c->x86_cache_size = -1;
 969         c->x86_vendor = X86_VENDOR_UNKNOWN;
 970         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 971         c->x86_vendor_id[0] = '\0'; /* Unset */
 972         c->x86_model_id[0] = '\0';  /* Unset */
 973         c->x86_clflush_size = 64;
 974         c->x86_cache_alignment = c->x86_clflush_size;
 975         c->x86_max_cores = 1;
 976         c->x86_coreid_bits = 0;
 977         c->extended_cpuid_level = 0;
 978         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 979
 980         /* Get vendor name */
 981         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 982               (unsigned int *)&c->x86_vendor_id[0],
 983               (unsigned int *)&c->x86_vendor_id[8],
 984               (unsigned int *)&c->x86_vendor_id[4]);
 985
 986         get_cpu_vendor(c);
 987
 988         /* Initialize the standard set of capabilities */
 989         /* Note that the vendor-specific code below might override */
 990
 991         /* Intel-defined flags: level 0x00000001 */
 992         if (c->cpuid_level >= 0x00000001) {
 993                 __u32 misc;
 994                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
 995                       &c->x86_capability[0]);
 996                 c->x86 = (tfms >> 8) & 0xf;
 997                 c->x86_model = (tfms >> 4) & 0xf;
 998                 c->x86_mask = tfms & 0xf;
 999                 if (c->x86 == 0xf)
1000                         c->x86 += (tfms >> 20) & 0xff;
1001                 if (c->x86 >= 0x6)
1002                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
1003                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
1004                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
1005         } else {
1006                 /* Have CPUID level 0 only - unheard of */
1007                 c->x86 = 4;
1008         }
1009
1010         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
1011 #ifdef CONFIG_SMP
1012         c->phys_proc_id = c->initial_apicid;
1013 #endif
1014         /* AMD-defined flags: level 0x80000001 */
1015         xlvl = cpuid_eax(0x80000000);
1016         c->extended_cpuid_level = xlvl;
1017         if ((xlvl & 0xffff0000) == 0x80000000) {
1018                 if (xlvl >= 0x80000001) {
1019                         c->x86_capability[1] = cpuid_edx(0x80000001);
1020                         c->x86_capability[6] = cpuid_ecx(0x80000001);
1021                 }
1022                 if (xlvl >= 0x80000004)
1023                         get_model_name(c); /* Default name */
1024         }
1025
1026         /* Transmeta-defined flags: level 0x80860001 */
1027         xlvl = cpuid_eax(0x80860000);
1028         if ((xlvl & 0xffff0000) == 0x80860000) {
1029                 /* Don't set x86_cpuid_level here for now to not confuse. */
1030                 if (xlvl >= 0x80860001)
1031                         c->x86_capability[2] = cpuid_edx(0x80860001);
1032         }
1033
1034         c->extended_cpuid_level = cpuid_eax(0x80000000);
1035         if (c->extended_cpuid_level >= 0x80000007)
1036                 c->x86_power = cpuid_edx(0x80000007);
1037
1038
1039         clear_cpu_cap(c, X86_FEATURE_PAT);
1040
1041         switch (c->x86_vendor) {
1042         case X86_VENDOR_AMD:
1043                 early_init_amd(c);
1044                 if (c->x86 >= 0xf && c->x86 <= 0x11)
1045                         set_cpu_cap(c, X86_FEATURE_PAT);
1046                 break;
1047         case X86_VENDOR_INTEL:
1048                 early_init_intel(c);
1049                 if (c->x86 == 0xF || (c->x86 == 6 && c->x86_model >= 15))
1050                         set_cpu_cap(c, X86_FEATURE_PAT);
1051                 break;
1052         case X86_VENDOR_CENTAUR:
1053                 early_init_centaur(c);
1054                 break;
1055         }
1056
1057 }
1058
1059 /*
1060  * This does the hard work of actually picking apart the CPU stuff...
1061  */
1062 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
1063 {
1064         int i;
1065
1066         early_identify_cpu(c);
1067
1068         init_scattered_cpuid_features(c);
1069
1070         c->apicid = phys_pkg_id(0);
1071
1072         /*
1073          * Vendor-specific initialization.  In this section we
1074          * canonicalize the feature flags, meaning if there are
1075          * features a certain CPU supports which CPUID doesn't
1076          * tell us, CPUID claiming incorrect flags, or other bugs,
1077          * we handle them here.
1078          *
1079          * At the end of this section, c->x86_capability better
1080          * indicate the features this CPU genuinely supports!
1081          */
1082         switch (c->x86_vendor) {
1083         case X86_VENDOR_AMD:
1084                 init_amd(c);
1085                 break;
1086
1087         case X86_VENDOR_INTEL:
1088                 init_intel(c);
1089                 break;
1090
1091         case X86_VENDOR_CENTAUR:
1092                 init_centaur(c);
1093                 break;
1094
1095         case X86_VENDOR_UNKNOWN:
1096         default:
1097                 display_cacheinfo(c);
1098                 break;
1099         }
1100
1101         detect_ht(c);
1102
1103         /*
1104          * On SMP, boot_cpu_data holds the common feature set between
1105          * all CPUs; so make sure that we indicate which features are
1106          * common between the CPUs.  The first time this routine gets
1107          * executed, c == &boot_cpu_data.
1108          */
1109         if (c != &boot_cpu_data) {
1110                 /* AND the already accumulated flags with these */
1111                 for (i = 0; i < NCAPINTS; i++)
1112                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1113         }
1114
1115         /* Clear all flags overriden by options */
1116         for (i = 0; i < NCAPINTS; i++)
1117                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
1118
1119 #ifdef CONFIG_X86_MCE
1120         mcheck_init(c);
1121 #endif
1122         select_idle_routine(c);
1123
1124 #ifdef CONFIG_NUMA
1125         numa_add_cpu(smp_processor_id());
1126 #endif
1127
1128 }
1129
1130 void __cpuinit identify_boot_cpu(void)
1131 {
1132         identify_cpu(&boot_cpu_data);
1133 }
1134
1135 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1136 {
1137         BUG_ON(c == &boot_cpu_data);
1138         identify_cpu(c);
1139         mtrr_ap_init();
1140 }
1141
1142 static __init int setup_noclflush(char *arg)
1143 {
1144         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1145         return 1;
1146 }
1147 __setup("noclflush", setup_noclflush);
1148
1149 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1150 {
1151         if (c->x86_model_id[0])
1152                 printk(KERN_CONT "%s", c->x86_model_id);
1153
1154         if (c->x86_mask || c->cpuid_level >= 0)
1155                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1156         else
1157                 printk(KERN_CONT "\n");
1158 }
1159
1160 static __init int setup_disablecpuid(char *arg)
1161 {
1162         int bit;
1163         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1164                 setup_clear_cpu_cap(bit);
1165         else
1166                 return 0;
1167         return 1;
1168 }
1169 __setup("clearcpuid=", setup_disablecpuid);