arch/x86/kernel/pci-gart_64.c

   1 /*
   2  * Dynamic DMA mapping support for AMD Hammer.
   3  *
   4  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
   5  * This allows to use PCI devices that only support 32bit addresses on systems
   6  * with more than 4GB.
   7  *
   8  * See Documentation/DMA-mapping.txt for the interface specification.
   9  *
  10  * Copyright 2002 Andi Kleen, SuSE Labs.
  11  * Subject to the GNU General Public License v2 only.
  12  */
  13
  14 #include <linux/types.h>
  15 #include <linux/ctype.h>
  16 #include <linux/agp_backend.h>
  17 #include <linux/init.h>
  18 #include <linux/mm.h>
  19 #include <linux/string.h>
  20 #include <linux/spinlock.h>
  21 #include <linux/pci.h>
  22 #include <linux/module.h>
  23 #include <linux/topology.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/bitops.h>
  26 #include <linux/kdebug.h>
  27 #include <linux/scatterlist.h>
  28 #include <linux/iommu-helper.h>
  29 #include <linux/sysdev.h>
  30 #include <asm/atomic.h>
  31 #include <asm/io.h>
  32 #include <asm/mtrr.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/proto.h>
  35 #include <asm/iommu.h>
  36 #include <asm/gart.h>
  37 #include <asm/cacheflush.h>
  38 #include <asm/swiotlb.h>
  39 #include <asm/dma.h>
  40 #include <asm/k8.h>
  41
  42 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
  43 static unsigned long iommu_size;        /* size of remapping area bytes */
  44 static unsigned long iommu_pages;       /* .. and in pages */
  45
  46 static u32 *iommu_gatt_base;            /* Remapping table */
  47
  48 /*
  49  * If this is disabled the IOMMU will use an optimized flushing strategy
  50  * of only flushing when an mapping is reused. With it true the GART is
  51  * flushed for every mapping. Problem is that doing the lazy flush seems
  52  * to trigger bugs with some popular PCI cards, in particular 3ware (but
  53  * has been also also seen with Qlogic at least).
  54  */
  55 int iommu_fullflush = 1;
  56
  57 /* Allocation bitmap for the remapping area: */
  58 static DEFINE_SPINLOCK(iommu_bitmap_lock);
  59 /* Guarded by iommu_bitmap_lock: */
  60 static unsigned long *iommu_gart_bitmap;
  61
  62 static u32 gart_unmapped_entry;
  63
  64 #define GPTE_VALID    1
  65 #define GPTE_COHERENT 2
  66 #define GPTE_ENCODE(x) \
  67         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
  68 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
  69
  70 #define EMERGENCY_PAGES 32 /* = 128KB */
  71
  72 #ifdef CONFIG_AGP
  73 #define AGPEXTERN extern
  74 #else
  75 #define AGPEXTERN
  76 #endif
  77
  78 /* backdoor interface to AGP driver */
  79 AGPEXTERN int agp_memory_reserved;
  80 AGPEXTERN __u32 *agp_gatt_table;
  81
  82 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
  83 static int need_flush;          /* global flush state. set for each gart wrap */
  84
  85 static unsigned long alloc_iommu(struct device *dev, int size)
  86 {
  87         unsigned long offset, flags;
  88         unsigned long boundary_size;
  89         unsigned long base_index;
  90
  91         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
  92                            PAGE_SIZE) >> PAGE_SHIFT;
  93         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
  94                               PAGE_SIZE) >> PAGE_SHIFT;
  95
  96         spin_lock_irqsave(&iommu_bitmap_lock, flags);
  97         offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, next_bit,
  98                                   size, base_index, boundary_size, 0);
  99         if (offset == -1) {
 100                 need_flush = 1;
 101                 offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, 0,
 102                                           size, base_index, boundary_size, 0);
 103         }
 104         if (offset != -1) {
 105                 next_bit = offset+size;
 106                 if (next_bit >= iommu_pages) {
 107                         next_bit = 0;
 108                         need_flush = 1;
 109                 }
 110         }
 111         if (iommu_fullflush)
 112                 need_flush = 1;
 113         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 114
 115         return offset;
 116 }
 117
 118 static void free_iommu(unsigned long offset, int size)
 119 {
 120         unsigned long flags;
 121
 122         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 123         iommu_area_free(iommu_gart_bitmap, offset, size);
 124         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 125 }
 126
 127 /*
 128  * Use global flush state to avoid races with multiple flushers.
 129  */
 130 static void flush_gart(void)
 131 {
 132         unsigned long flags;
 133
 134         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 135         if (need_flush) {
 136                 k8_flush_garts();
 137                 need_flush = 0;
 138         }
 139         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 140 }
 141
 142 #ifdef CONFIG_IOMMU_LEAK
 143
 144 #define SET_LEAK(x)                                                     \
 145         do {                                                            \
 146                 if (iommu_leak_tab)                                     \
 147                         iommu_leak_tab[x] = __builtin_return_address(0);\
 148         } while (0)
 149
 150 #define CLEAR_LEAK(x)                                                   \
 151         do {                                                            \
 152                 if (iommu_leak_tab)                                     \
 153                         iommu_leak_tab[x] = NULL;                       \
 154         } while (0)
 155
 156 /* Debugging aid for drivers that don't free their IOMMU tables */
 157 static void **iommu_leak_tab;
 158 static int leak_trace;
 159 static int iommu_leak_pages = 20;
 160
 161 static void dump_leak(void)
 162 {
 163         int i;
 164         static int dump;
 165
 166         if (dump || !iommu_leak_tab)
 167                 return;
 168         dump = 1;
 169         show_stack(NULL, NULL);
 170
 171         /* Very crude. dump some from the end of the table too */
 172         printk(KERN_DEBUG "Dumping %d pages from end of IOMMU:\n",
 173                iommu_leak_pages);
 174         for (i = 0; i < iommu_leak_pages; i += 2) {
 175                 printk(KERN_DEBUG "%lu: ", iommu_pages-i);
 176                 printk_address((unsigned long) iommu_leak_tab[iommu_pages-i], 0);
 177                 printk(KERN_CONT "%c", (i+1)%2 == 0 ? '\n' : ' ');
 178         }
 179         printk(KERN_DEBUG "\n");
 180 }
 181 #else
 182 # define SET_LEAK(x)
 183 # define CLEAR_LEAK(x)
 184 #endif
 185
 186 static void iommu_full(struct device *dev, size_t size, int dir)
 187 {
 188         /*
 189          * Ran out of IOMMU space for this operation. This is very bad.
 190          * Unfortunately the drivers cannot handle this operation properly.
 191          * Return some non mapped prereserved space in the aperture and
 192          * let the Northbridge deal with it. This will result in garbage
 193          * in the IO operation. When the size exceeds the prereserved space
 194          * memory corruption will occur or random memory will be DMAed
 195          * out. Hopefully no network devices use single mappings that big.
 196          */
 197
 198         dev_err(dev, "PCI-DMA: Out of IOMMU space for %lu bytes\n", size);
 199
 200         if (size > PAGE_SIZE*EMERGENCY_PAGES) {
 201                 if (dir == PCI_DMA_FROMDEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 202                         panic("PCI-DMA: Memory would be corrupted\n");
 203                 if (dir == PCI_DMA_TODEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 204                         panic(KERN_ERR
 205                                 "PCI-DMA: Random memory would be DMAed\n");
 206         }
 207 #ifdef CONFIG_IOMMU_LEAK
 208         dump_leak();
 209 #endif
 210 }
 211
 212 static inline int
 213 need_iommu(struct device *dev, unsigned long addr, size_t size)
 214 {
 215         u64 mask = *dev->dma_mask;
 216         int high = addr + size > mask;
 217         int mmu = high;
 218
 219         if (force_iommu)
 220                 mmu = 1;
 221
 222         return mmu;
 223 }
 224
 225 static inline int
 226 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
 227 {
 228         u64 mask = *dev->dma_mask;
 229         int high = addr + size > mask;
 230         int mmu = high;
 231
 232         return mmu;
 233 }
 234
 235 /* Map a single continuous physical area into the IOMMU.
 236  * Caller needs to check if the iommu is needed and flush.
 237  */
 238 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
 239                                 size_t size, int dir)
 240 {
 241         unsigned long npages = iommu_num_pages(phys_mem, size);
 242         unsigned long iommu_page = alloc_iommu(dev, npages);
 243         int i;
 244
 245         if (iommu_page == -1) {
 246                 if (!nonforced_iommu(dev, phys_mem, size))
 247                         return phys_mem;
 248                 if (panic_on_overflow)
 249                         panic("dma_map_area overflow %lu bytes\n", size);
 250                 iommu_full(dev, size, dir);
 251                 return bad_dma_address;
 252         }
 253
 254         for (i = 0; i < npages; i++) {
 255                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
 256                 SET_LEAK(iommu_page + i);
 257                 phys_mem += PAGE_SIZE;
 258         }
 259         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
 260 }
 261
 262 static dma_addr_t
 263 gart_map_simple(struct device *dev, phys_addr_t paddr, size_t size, int dir)
 264 {
 265         dma_addr_t map = dma_map_area(dev, paddr, size, dir);
 266
 267         flush_gart();
 268
 269         return map;
 270 }
 271
 272 /* Map a single area into the IOMMU */
 273 static dma_addr_t
 274 gart_map_single(struct device *dev, phys_addr_t paddr, size_t size, int dir)
 275 {
 276         unsigned long bus;
 277
 278         if (!dev)
 279                 dev = &x86_dma_fallback_dev;
 280
 281         if (!need_iommu(dev, paddr, size))
 282                 return paddr;
 283
 284         bus = gart_map_simple(dev, paddr, size, dir);
 285
 286         return bus;
 287 }
 288
 289 /*
 290  * Free a DMA mapping.
 291  */
 292 static void gart_unmap_single(struct device *dev, dma_addr_t dma_addr,
 293                               size_t size, int direction)
 294 {
 295         unsigned long iommu_page;
 296         int npages;
 297         int i;
 298
 299         if (dma_addr < iommu_bus_base + EMERGENCY_PAGES*PAGE_SIZE ||
 300             dma_addr >= iommu_bus_base + iommu_size)
 301                 return;
 302
 303         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
 304         npages = iommu_num_pages(dma_addr, size);
 305         for (i = 0; i < npages; i++) {
 306                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
 307                 CLEAR_LEAK(iommu_page + i);
 308         }
 309         free_iommu(iommu_page, npages);
 310 }
 311
 312 /*
 313  * Wrapper for pci_unmap_single working with scatterlists.
 314  */
 315 static void
 316 gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 317 {
 318         struct scatterlist *s;
 319         int i;
 320
 321         for_each_sg(sg, s, nents, i) {
 322                 if (!s->dma_length || !s->length)
 323                         break;
 324                 gart_unmap_single(dev, s->dma_address, s->dma_length, dir);
 325         }
 326 }
 327
 328 /* Fallback for dma_map_sg in case of overflow */
 329 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
 330                                int nents, int dir)
 331 {
 332         struct scatterlist *s;
 333         int i;
 334
 335 #ifdef CONFIG_IOMMU_DEBUG
 336         printk(KERN_DEBUG "dma_map_sg overflow\n");
 337 #endif
 338
 339         for_each_sg(sg, s, nents, i) {
 340                 unsigned long addr = sg_phys(s);
 341
 342                 if (nonforced_iommu(dev, addr, s->length)) {
 343                         addr = dma_map_area(dev, addr, s->length, dir);
 344                         if (addr == bad_dma_address) {
 345                                 if (i > 0)
 346                                         gart_unmap_sg(dev, sg, i, dir);
 347                                 nents = 0;
 348                                 sg[0].dma_length = 0;
 349                                 break;
 350                         }
 351                 }
 352                 s->dma_address = addr;
 353                 s->dma_length = s->length;
 354         }
 355         flush_gart();
 356
 357         return nents;
 358 }
 359
 360 /* Map multiple scatterlist entries continuous into the first. */
 361 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
 362                           int nelems, struct scatterlist *sout,
 363                           unsigned long pages)
 364 {
 365         unsigned long iommu_start = alloc_iommu(dev, pages);
 366         unsigned long iommu_page = iommu_start;
 367         struct scatterlist *s;
 368         int i;
 369
 370         if (iommu_start == -1)
 371                 return -1;
 372
 373         for_each_sg(start, s, nelems, i) {
 374                 unsigned long pages, addr;
 375                 unsigned long phys_addr = s->dma_address;
 376
 377                 BUG_ON(s != start && s->offset);
 378                 if (s == start) {
 379                         sout->dma_address = iommu_bus_base;
 380                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
 381                         sout->dma_length = s->length;
 382                 } else {
 383                         sout->dma_length += s->length;
 384                 }
 385
 386                 addr = phys_addr;
 387                 pages = iommu_num_pages(s->offset, s->length);
 388                 while (pages--) {
 389                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
 390                         SET_LEAK(iommu_page);
 391                         addr += PAGE_SIZE;
 392                         iommu_page++;
 393                 }
 394         }
 395         BUG_ON(iommu_page - iommu_start != pages);
 396
 397         return 0;
 398 }
 399
 400 static inline int
 401 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
 402              struct scatterlist *sout, unsigned long pages, int need)
 403 {
 404         if (!need) {
 405                 BUG_ON(nelems != 1);
 406                 sout->dma_address = start->dma_address;
 407                 sout->dma_length = start->length;
 408                 return 0;
 409         }
 410         return __dma_map_cont(dev, start, nelems, sout, pages);
 411 }
 412
 413 /*
 414  * DMA map all entries in a scatterlist.
 415  * Merge chunks that have page aligned sizes into a continuous mapping.
 416  */
 417 static int
 418 gart_map_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 419 {
 420         struct scatterlist *s, *ps, *start_sg, *sgmap;
 421         int need = 0, nextneed, i, out, start;
 422         unsigned long pages = 0;
 423         unsigned int seg_size;
 424         unsigned int max_seg_size;
 425
 426         if (nents == 0)
 427                 return 0;
 428
 429         if (!dev)
 430                 dev = &x86_dma_fallback_dev;
 431
 432         out = 0;
 433         start = 0;
 434         start_sg = sgmap = sg;
 435         seg_size = 0;
 436         max_seg_size = dma_get_max_seg_size(dev);
 437         ps = NULL; /* shut up gcc */
 438         for_each_sg(sg, s, nents, i) {
 439                 dma_addr_t addr = sg_phys(s);
 440
 441                 s->dma_address = addr;
 442                 BUG_ON(s->length == 0);
 443
 444                 nextneed = need_iommu(dev, addr, s->length);
 445
 446                 /* Handle the previous not yet processed entries */
 447                 if (i > start) {
 448                         /*
 449                          * Can only merge when the last chunk ends on a
 450                          * page boundary and the new one doesn't have an
 451                          * offset.
 452                          */
 453                         if (!iommu_merge || !nextneed || !need || s->offset ||
 454                             (s->length + seg_size > max_seg_size) ||
 455                             (ps->offset + ps->length) % PAGE_SIZE) {
 456                                 if (dma_map_cont(dev, start_sg, i - start,
 457                                                  sgmap, pages, need) < 0)
 458                                         goto error;
 459                                 out++;
 460                                 seg_size = 0;
 461                                 sgmap = sg_next(sgmap);
 462                                 pages = 0;
 463                                 start = i;
 464                                 start_sg = s;
 465                         }
 466                 }
 467
 468                 seg_size += s->length;
 469                 need = nextneed;
 470                 pages += iommu_num_pages(s->offset, s->length);
 471                 ps = s;
 472         }
 473         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
 474                 goto error;
 475         out++;
 476         flush_gart();
 477         if (out < nents) {
 478                 sgmap = sg_next(sgmap);
 479                 sgmap->dma_length = 0;
 480         }
 481         return out;
 482
 483 error:
 484         flush_gart();
 485         gart_unmap_sg(dev, sg, out, dir);
 486
 487         /* When it was forced or merged try again in a dumb way */
 488         if (force_iommu || iommu_merge) {
 489                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
 490                 if (out > 0)
 491                         return out;
 492         }
 493         if (panic_on_overflow)
 494                 panic("dma_map_sg: overflow on %lu pages\n", pages);
 495
 496         iommu_full(dev, pages << PAGE_SHIFT, dir);
 497         for_each_sg(sg, s, nents, i)
 498                 s->dma_address = bad_dma_address;
 499         return 0;
 500 }
 501
 502 /* allocate and map a coherent mapping */
 503 static void *
 504 gart_alloc_coherent(struct device *dev, size_t size, dma_addr_t *dma_addr,
 505                     gfp_t flag)
 506 {
 507         void *vaddr;
 508
 509         vaddr = (void *)__get_free_pages(flag | __GFP_ZERO, get_order(size));
 510         if (!vaddr)
 511                 return NULL;
 512
 513         *dma_addr = gart_map_single(dev, __pa(vaddr), size, DMA_BIDIRECTIONAL);
 514         if (*dma_addr != bad_dma_address)
 515                 return vaddr;
 516
 517         free_pages((unsigned long)vaddr, get_order(size));
 518
 519         return NULL;
 520 }
 521
 522 /* free a coherent mapping */
 523 static void
 524 gart_free_coherent(struct device *dev, size_t size, void *vaddr,
 525                    dma_addr_t dma_addr)
 526 {
 527         gart_unmap_single(dev, dma_addr, size, DMA_BIDIRECTIONAL);
 528         free_pages((unsigned long)vaddr, get_order(size));
 529 }
 530
 531 static int no_agp;
 532
 533 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
 534 {
 535         unsigned long a;
 536
 537         if (!iommu_size) {
 538                 iommu_size = aper_size;
 539                 if (!no_agp)
 540                         iommu_size /= 2;
 541         }
 542
 543         a = aper + iommu_size;
 544         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
 545
 546         if (iommu_size < 64*1024*1024) {
 547                 printk(KERN_WARNING
 548                         "PCI-DMA: Warning: Small IOMMU %luMB."
 549                         " Consider increasing the AGP aperture in BIOS\n",
 550                                 iommu_size >> 20);
 551         }
 552
 553         return iommu_size;
 554 }
 555
 556 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
 557 {
 558         unsigned aper_size = 0, aper_base_32, aper_order;
 559         u64 aper_base;
 560
 561         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
 562         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
 563         aper_order = (aper_order >> 1) & 7;
 564
 565         aper_base = aper_base_32 & 0x7fff;
 566         aper_base <<= 25;
 567
 568         aper_size = (32 * 1024 * 1024) << aper_order;
 569         if (aper_base + aper_size > 0x100000000UL || !aper_size)
 570                 aper_base = 0;
 571
 572         *size = aper_size;
 573         return aper_base;
 574 }
 575
 576 static void enable_gart_translations(void)
 577 {
 578         int i;
 579
 580         for (i = 0; i < num_k8_northbridges; i++) {
 581                 struct pci_dev *dev = k8_northbridges[i];
 582
 583                 enable_gart_translation(dev, __pa(agp_gatt_table));
 584         }
 585 }
 586
 587 /*
 588  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
 589  * resume in the same way as they are handled in gart_iommu_hole_init().
 590  */
 591 static bool fix_up_north_bridges;
 592 static u32 aperture_order;
 593 static u32 aperture_alloc;
 594
 595 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
 596 {
 597         fix_up_north_bridges = true;
 598         aperture_order = aper_order;
 599         aperture_alloc = aper_alloc;
 600 }
 601
 602 static int gart_resume(struct sys_device *dev)
 603 {
 604         printk(KERN_INFO "PCI-DMA: Resuming GART IOMMU\n");
 605
 606         if (fix_up_north_bridges) {
 607                 int i;
 608
 609                 printk(KERN_INFO "PCI-DMA: Restoring GART aperture settings\n");
 610
 611                 for (i = 0; i < num_k8_northbridges; i++) {
 612                         struct pci_dev *dev = k8_northbridges[i];
 613
 614                         /*
 615                          * Don't enable translations just yet.  That is the next
 616                          * step.  Restore the pre-suspend aperture settings.
 617                          */
 618                         pci_write_config_dword(dev, AMD64_GARTAPERTURECTL,
 619                                                 aperture_order << 1);
 620                         pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE,
 621                                                 aperture_alloc >> 25);
 622                 }
 623         }
 624
 625         enable_gart_translations();
 626
 627         return 0;
 628 }
 629
 630 static int gart_suspend(struct sys_device *dev, pm_message_t state)
 631 {
 632         return 0;
 633 }
 634
 635 static struct sysdev_class gart_sysdev_class = {
 636         .name = "gart",
 637         .suspend = gart_suspend,
 638         .resume = gart_resume,
 639
 640 };
 641
 642 static struct sys_device device_gart = {
 643         .id     = 0,
 644         .cls    = &gart_sysdev_class,
 645 };
 646
 647 /*
 648  * Private Northbridge GATT initialization in case we cannot use the
 649  * AGP driver for some reason.
 650  */
 651 static __init int init_k8_gatt(struct agp_kern_info *info)
 652 {
 653         unsigned aper_size, gatt_size, new_aper_size;
 654         unsigned aper_base, new_aper_base;
 655         struct pci_dev *dev;
 656         void *gatt;
 657         int i, error;
 658         unsigned long start_pfn, end_pfn;
 659
 660         printk(KERN_INFO "PCI-DMA: Disabling AGP.\n");
 661         aper_size = aper_base = info->aper_size = 0;
 662         dev = NULL;
 663         for (i = 0; i < num_k8_northbridges; i++) {
 664                 dev = k8_northbridges[i];
 665                 new_aper_base = read_aperture(dev, &new_aper_size);
 666                 if (!new_aper_base)
 667                         goto nommu;
 668
 669                 if (!aper_base) {
 670                         aper_size = new_aper_size;
 671                         aper_base = new_aper_base;
 672                 }
 673                 if (aper_size != new_aper_size || aper_base != new_aper_base)
 674                         goto nommu;
 675         }
 676         if (!aper_base)
 677                 goto nommu;
 678         info->aper_base = aper_base;
 679         info->aper_size = aper_size >> 20;
 680
 681         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
 682         gatt = (void *)__get_free_pages(GFP_KERNEL, get_order(gatt_size));
 683         if (!gatt)
 684                 panic("Cannot allocate GATT table");
 685         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
 686                 panic("Could not set GART PTEs to uncacheable pages");
 687
 688         memset(gatt, 0, gatt_size);
 689         agp_gatt_table = gatt;
 690
 691         enable_gart_translations();
 692
 693         error = sysdev_class_register(&gart_sysdev_class);
 694         if (!error)
 695                 error = sysdev_register(&device_gart);
 696         if (error)
 697                 panic("Could not register gart_sysdev -- would corrupt data on next suspend");
 698
 699         flush_gart();
 700
 701         printk(KERN_INFO "PCI-DMA: aperture base @ %x size %u KB\n",
 702                aper_base, aper_size>>10);
 703
 704         /* need to map that range */
 705         end_pfn = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
 706         if (end_pfn > max_low_pfn_mapped) {
 707                 start_pfn = (aper_base>>PAGE_SHIFT);
 708                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT);
 709         }
 710         return 0;
 711
 712  nommu:
 713         /* Should not happen anymore */
 714         printk(KERN_WARNING "PCI-DMA: More than 4GB of RAM and no IOMMU\n"
 715                KERN_WARNING "falling back to iommu=soft.\n");
 716         return -1;
 717 }
 718
 719 extern int agp_amd64_init(void);
 720
 721 static struct dma_mapping_ops gart_dma_ops = {
 722         .map_single                     = gart_map_single,
 723         .map_simple                     = gart_map_simple,
 724         .unmap_single                   = gart_unmap_single,
 725         .sync_single_for_cpu            = NULL,
 726         .sync_single_for_device         = NULL,
 727         .sync_single_range_for_cpu      = NULL,
 728         .sync_single_range_for_device   = NULL,
 729         .sync_sg_for_cpu                = NULL,
 730         .sync_sg_for_device             = NULL,
 731         .map_sg                         = gart_map_sg,
 732         .unmap_sg                       = gart_unmap_sg,
 733         .alloc_coherent                 = gart_alloc_coherent,
 734         .free_coherent                  = gart_free_coherent,
 735 };
 736
 737 void gart_iommu_shutdown(void)
 738 {
 739         struct pci_dev *dev;
 740         int i;
 741
 742         if (no_agp && (dma_ops != &gart_dma_ops))
 743                 return;
 744
 745         for (i = 0; i < num_k8_northbridges; i++) {
 746                 u32 ctl;
 747
 748                 dev = k8_northbridges[i];
 749                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
 750
 751                 ctl &= ~GARTEN;
 752
 753                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
 754         }
 755 }
 756
 757 void __init gart_iommu_init(void)
 758 {
 759         struct agp_kern_info info;
 760         unsigned long iommu_start;
 761         unsigned long aper_size;
 762         unsigned long scratch;
 763         long i;
 764
 765         if (cache_k8_northbridges() < 0 || num_k8_northbridges == 0) {
 766                 printk(KERN_INFO "PCI-GART: No AMD northbridge found.\n");
 767                 return;
 768         }
 769
 770 #ifndef CONFIG_AGP_AMD64
 771         no_agp = 1;
 772 #else
 773         /* Makefile puts PCI initialization via subsys_initcall first. */
 774         /* Add other K8 AGP bridge drivers here */
 775         no_agp = no_agp ||
 776                 (agp_amd64_init() < 0) ||
 777                 (agp_copy_info(agp_bridge, &info) < 0);
 778 #endif
 779
 780         if (swiotlb)
 781                 return;
 782
 783         /* Did we detect a different HW IOMMU? */
 784         if (iommu_detected && !gart_iommu_aperture)
 785                 return;
 786
 787         if (no_iommu ||
 788             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
 789             !gart_iommu_aperture ||
 790             (no_agp && init_k8_gatt(&info) < 0)) {
 791                 if (max_pfn > MAX_DMA32_PFN) {
 792                         printk(KERN_WARNING "More than 4GB of memory "
 793                                           "but GART IOMMU not available.\n"
 794                                KERN_WARNING "falling back to iommu=soft.\n");
 795                 }
 796                 return;
 797         }
 798
 799         printk(KERN_INFO "PCI-DMA: using GART IOMMU.\n");
 800         aper_size = info.aper_size * 1024 * 1024;
 801         iommu_size = check_iommu_size(info.aper_base, aper_size);
 802         iommu_pages = iommu_size >> PAGE_SHIFT;
 803
 804         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL,
 805                                                       get_order(iommu_pages/8));
 806         if (!iommu_gart_bitmap)
 807                 panic("Cannot allocate iommu bitmap\n");
 808         memset(iommu_gart_bitmap, 0, iommu_pages/8);
 809
 810 #ifdef CONFIG_IOMMU_LEAK
 811         if (leak_trace) {
 812                 iommu_leak_tab = (void *)__get_free_pages(GFP_KERNEL,
 813                                   get_order(iommu_pages*sizeof(void *)));
 814                 if (iommu_leak_tab)
 815                         memset(iommu_leak_tab, 0, iommu_pages * 8);
 816                 else
 817                         printk(KERN_DEBUG
 818                                "PCI-DMA: Cannot allocate leak trace area\n");
 819         }
 820 #endif
 821
 822         /*
 823          * Out of IOMMU space handling.
 824          * Reserve some invalid pages at the beginning of the GART.
 825          */
 826         set_bit_string(iommu_gart_bitmap, 0, EMERGENCY_PAGES);
 827
 828         agp_memory_reserved = iommu_size;
 829         printk(KERN_INFO
 830                "PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
 831                iommu_size >> 20);
 832
 833         iommu_start = aper_size - iommu_size;
 834         iommu_bus_base = info.aper_base + iommu_start;
 835         bad_dma_address = iommu_bus_base;
 836         iommu_gatt_base = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
 837
 838         /*
 839          * Unmap the IOMMU part of the GART. The alias of the page is
 840          * always mapped with cache enabled and there is no full cache
 841          * coherency across the GART remapping. The unmapping avoids
 842          * automatic prefetches from the CPU allocating cache lines in
 843          * there. All CPU accesses are done via the direct mapping to
 844          * the backing memory. The GART address is only used by PCI
 845          * devices.
 846          */
 847         set_memory_np((unsigned long)__va(iommu_bus_base),
 848                                 iommu_size >> PAGE_SHIFT);
 849         /*
 850          * Tricky. The GART table remaps the physical memory range,
 851          * so the CPU wont notice potential aliases and if the memory
 852          * is remapped to UC later on, we might surprise the PCI devices
 853          * with a stray writeout of a cacheline. So play it sure and
 854          * do an explicit, full-scale wbinvd() _after_ having marked all
 855          * the pages as Not-Present:
 856          */
 857         wbinvd();
 858
 859         /*
 860          * Try to workaround a bug (thanks to BenH):
 861          * Set unmapped entries to a scratch page instead of 0.
 862          * Any prefetches that hit unmapped entries won't get an bus abort
 863          * then. (P2P bridge may be prefetching on DMA reads).
 864          */
 865         scratch = get_zeroed_page(GFP_KERNEL);
 866         if (!scratch)
 867                 panic("Cannot allocate iommu scratch page");
 868         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
 869         for (i = EMERGENCY_PAGES; i < iommu_pages; i++)
 870                 iommu_gatt_base[i] = gart_unmapped_entry;
 871
 872         flush_gart();
 873         dma_ops = &gart_dma_ops;
 874 }
 875
 876 void __init gart_parse_options(char *p)
 877 {
 878         int arg;
 879
 880 #ifdef CONFIG_IOMMU_LEAK
 881         if (!strncmp(p, "leak", 4)) {
 882                 leak_trace = 1;
 883                 p += 4;
 884                 if (*p == '=') ++p;
 885                 if (isdigit(*p) && get_option(&p, &arg))
 886                         iommu_leak_pages = arg;
 887         }
 888 #endif
 889         if (isdigit(*p) && get_option(&p, &arg))
 890                 iommu_size = arg;
 891         if (!strncmp(p, "fullflush", 8))
 892                 iommu_fullflush = 1;
 893         if (!strncmp(p, "nofullflush", 11))
 894                 iommu_fullflush = 0;
 895         if (!strncmp(p, "noagp", 5))
 896                 no_agp = 1;
 897         if (!strncmp(p, "noaperture", 10))
 898                 fix_aperture = 0;
 899         /* duplicated from pci-dma.c */
 900         if (!strncmp(p, "force", 5))
 901                 gart_iommu_aperture_allowed = 1;
 902         if (!strncmp(p, "allowed", 7))
 903                 gart_iommu_aperture_allowed = 1;
 904         if (!strncmp(p, "memaper", 7)) {
 905                 fallback_aper_force = 1;
 906                 p += 7;
 907                 if (*p == '=') {
 908                         ++p;
 909                         if (get_option(&p, &arg))
 910                                 fallback_aper_order = arg;
 911                 }
 912         }
 913 }