arch/x86/kernel/pci-gart_64.c

   1 /*
   2  * Dynamic DMA mapping support for AMD Hammer.
   3  *
   4  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
   5  * This allows to use PCI devices that only support 32bit addresses on systems
   6  * with more than 4GB.
   7  *
   8  * See Documentation/DMA-mapping.txt for the interface specification.
   9  *
  10  * Copyright 2002 Andi Kleen, SuSE Labs.
  11  * Subject to the GNU General Public License v2 only.
  12  */
  13
  14 #include <linux/types.h>
  15 #include <linux/ctype.h>
  16 #include <linux/agp_backend.h>
  17 #include <linux/init.h>
  18 #include <linux/mm.h>
  19 #include <linux/string.h>
  20 #include <linux/spinlock.h>
  21 #include <linux/pci.h>
  22 #include <linux/module.h>
  23 #include <linux/topology.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/bitops.h>
  26 #include <linux/kdebug.h>
  27 #include <linux/scatterlist.h>
  28 #include <linux/iommu-helper.h>
  29 #include <linux/sysdev.h>
  30 #include <asm/atomic.h>
  31 #include <asm/io.h>
  32 #include <asm/mtrr.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/proto.h>
  35 #include <asm/iommu.h>
  36 #include <asm/gart.h>
  37 #include <asm/cacheflush.h>
  38 #include <asm/swiotlb.h>
  39 #include <asm/dma.h>
  40 #include <asm/k8.h>
  41
  42 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
  43 static unsigned long iommu_size;        /* size of remapping area bytes */
  44 static unsigned long iommu_pages;       /* .. and in pages */
  45
  46 static u32 *iommu_gatt_base;            /* Remapping table */
  47
  48 /*
  49  * If this is disabled the IOMMU will use an optimized flushing strategy
  50  * of only flushing when an mapping is reused. With it true the GART is
  51  * flushed for every mapping. Problem is that doing the lazy flush seems
  52  * to trigger bugs with some popular PCI cards, in particular 3ware (but
  53  * has been also also seen with Qlogic at least).
  54  */
  55 int iommu_fullflush = 1;
  56
  57 /* Allocation bitmap for the remapping area: */
  58 static DEFINE_SPINLOCK(iommu_bitmap_lock);
  59 /* Guarded by iommu_bitmap_lock: */
  60 static unsigned long *iommu_gart_bitmap;
  61
  62 static u32 gart_unmapped_entry;
  63
  64 #define GPTE_VALID    1
  65 #define GPTE_COHERENT 2
  66 #define GPTE_ENCODE(x) \
  67         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
  68 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
  69
  70 #define EMERGENCY_PAGES 32 /* = 128KB */
  71
  72 #ifdef CONFIG_AGP
  73 #define AGPEXTERN extern
  74 #else
  75 #define AGPEXTERN
  76 #endif
  77
  78 /* backdoor interface to AGP driver */
  79 AGPEXTERN int agp_memory_reserved;
  80 AGPEXTERN __u32 *agp_gatt_table;
  81
  82 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
  83 static int need_flush;          /* global flush state. set for each gart wrap */
  84
  85 static unsigned long alloc_iommu(struct device *dev, int size,
  86                                  unsigned long align_mask)
  87 {
  88         unsigned long offset, flags;
  89         unsigned long boundary_size;
  90         unsigned long base_index;
  91
  92         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
  93                            PAGE_SIZE) >> PAGE_SHIFT;
  94         boundary_size = ALIGN((unsigned long long)dma_get_seg_boundary(dev) + 1,
  95                               PAGE_SIZE) >> PAGE_SHIFT;
  96
  97         spin_lock_irqsave(&iommu_bitmap_lock, flags);
  98         offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, next_bit,
  99                                   size, base_index, boundary_size, align_mask);
 100         if (offset == -1) {
 101                 need_flush = 1;
 102                 offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, 0,
 103                                           size, base_index, boundary_size,
 104                                           align_mask);
 105         }
 106         if (offset != -1) {
 107                 next_bit = offset+size;
 108                 if (next_bit >= iommu_pages) {
 109                         next_bit = 0;
 110                         need_flush = 1;
 111                 }
 112         }
 113         if (iommu_fullflush)
 114                 need_flush = 1;
 115         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 116
 117         return offset;
 118 }
 119
 120 static void free_iommu(unsigned long offset, int size)
 121 {
 122         unsigned long flags;
 123
 124         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 125         iommu_area_free(iommu_gart_bitmap, offset, size);
 126         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 127 }
 128
 129 /*
 130  * Use global flush state to avoid races with multiple flushers.
 131  */
 132 static void flush_gart(void)
 133 {
 134         unsigned long flags;
 135
 136         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 137         if (need_flush) {
 138                 k8_flush_garts();
 139                 need_flush = 0;
 140         }
 141         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 142 }
 143
 144 #ifdef CONFIG_IOMMU_LEAK
 145
 146 #define SET_LEAK(x)                                                     \
 147         do {                                                            \
 148                 if (iommu_leak_tab)                                     \
 149                         iommu_leak_tab[x] = __builtin_return_address(0);\
 150         } while (0)
 151
 152 #define CLEAR_LEAK(x)                                                   \
 153         do {                                                            \
 154                 if (iommu_leak_tab)                                     \
 155                         iommu_leak_tab[x] = NULL;                       \
 156         } while (0)
 157
 158 /* Debugging aid for drivers that don't free their IOMMU tables */
 159 static void **iommu_leak_tab;
 160 static int leak_trace;
 161 static int iommu_leak_pages = 20;
 162
 163 static void dump_leak(void)
 164 {
 165         int i;
 166         static int dump;
 167
 168         if (dump || !iommu_leak_tab)
 169                 return;
 170         dump = 1;
 171         show_stack(NULL, NULL);
 172
 173         /* Very crude. dump some from the end of the table too */
 174         printk(KERN_DEBUG "Dumping %d pages from end of IOMMU:\n",
 175                iommu_leak_pages);
 176         for (i = 0; i < iommu_leak_pages; i += 2) {
 177                 printk(KERN_DEBUG "%lu: ", iommu_pages-i);
 178                 printk_address((unsigned long) iommu_leak_tab[iommu_pages-i], 0);
 179                 printk(KERN_CONT "%c", (i+1)%2 == 0 ? '\n' : ' ');
 180         }
 181         printk(KERN_DEBUG "\n");
 182 }
 183 #else
 184 # define SET_LEAK(x)
 185 # define CLEAR_LEAK(x)
 186 #endif
 187
 188 static void iommu_full(struct device *dev, size_t size, int dir)
 189 {
 190         /*
 191          * Ran out of IOMMU space for this operation. This is very bad.
 192          * Unfortunately the drivers cannot handle this operation properly.
 193          * Return some non mapped prereserved space in the aperture and
 194          * let the Northbridge deal with it. This will result in garbage
 195          * in the IO operation. When the size exceeds the prereserved space
 196          * memory corruption will occur or random memory will be DMAed
 197          * out. Hopefully no network devices use single mappings that big.
 198          */
 199
 200         dev_err(dev, "PCI-DMA: Out of IOMMU space for %lu bytes\n", size);
 201
 202         if (size > PAGE_SIZE*EMERGENCY_PAGES) {
 203                 if (dir == PCI_DMA_FROMDEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 204                         panic("PCI-DMA: Memory would be corrupted\n");
 205                 if (dir == PCI_DMA_TODEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 206                         panic(KERN_ERR
 207                                 "PCI-DMA: Random memory would be DMAed\n");
 208         }
 209 #ifdef CONFIG_IOMMU_LEAK
 210         dump_leak();
 211 #endif
 212 }
 213
 214 static inline int
 215 need_iommu(struct device *dev, unsigned long addr, size_t size)
 216 {
 217         u64 mask = *dev->dma_mask;
 218         int high = addr + size > mask;
 219         int mmu = high;
 220
 221         if (force_iommu)
 222                 mmu = 1;
 223
 224         return mmu;
 225 }
 226
 227 static inline int
 228 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
 229 {
 230         u64 mask = *dev->dma_mask;
 231         int high = addr + size > mask;
 232         int mmu = high;
 233
 234         return mmu;
 235 }
 236
 237 /* Map a single continuous physical area into the IOMMU.
 238  * Caller needs to check if the iommu is needed and flush.
 239  */
 240 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
 241                                 size_t size, int dir, unsigned long align_mask)
 242 {
 243         unsigned long npages = iommu_num_pages(phys_mem, size);
 244         unsigned long iommu_page = alloc_iommu(dev, npages, align_mask);
 245         int i;
 246
 247         if (iommu_page == -1) {
 248                 if (!nonforced_iommu(dev, phys_mem, size))
 249                         return phys_mem;
 250                 if (panic_on_overflow)
 251                         panic("dma_map_area overflow %lu bytes\n", size);
 252                 iommu_full(dev, size, dir);
 253                 return bad_dma_address;
 254         }
 255
 256         for (i = 0; i < npages; i++) {
 257                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
 258                 SET_LEAK(iommu_page + i);
 259                 phys_mem += PAGE_SIZE;
 260         }
 261         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
 262 }
 263
 264 /* Map a single area into the IOMMU */
 265 static dma_addr_t
 266 gart_map_single(struct device *dev, phys_addr_t paddr, size_t size, int dir)
 267 {
 268         unsigned long bus;
 269
 270         if (!dev)
 271                 dev = &x86_dma_fallback_dev;
 272
 273         if (!need_iommu(dev, paddr, size))
 274                 return paddr;
 275
 276         bus = dma_map_area(dev, paddr, size, dir, 0);
 277         flush_gart();
 278
 279         return bus;
 280 }
 281
 282 /*
 283  * Free a DMA mapping.
 284  */
 285 static void gart_unmap_single(struct device *dev, dma_addr_t dma_addr,
 286                               size_t size, int direction)
 287 {
 288         unsigned long iommu_page;
 289         int npages;
 290         int i;
 291
 292         if (dma_addr < iommu_bus_base + EMERGENCY_PAGES*PAGE_SIZE ||
 293             dma_addr >= iommu_bus_base + iommu_size)
 294                 return;
 295
 296         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
 297         npages = iommu_num_pages(dma_addr, size);
 298         for (i = 0; i < npages; i++) {
 299                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
 300                 CLEAR_LEAK(iommu_page + i);
 301         }
 302         free_iommu(iommu_page, npages);
 303 }
 304
 305 /*
 306  * Wrapper for pci_unmap_single working with scatterlists.
 307  */
 308 static void
 309 gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 310 {
 311         struct scatterlist *s;
 312         int i;
 313
 314         for_each_sg(sg, s, nents, i) {
 315                 if (!s->dma_length || !s->length)
 316                         break;
 317                 gart_unmap_single(dev, s->dma_address, s->dma_length, dir);
 318         }
 319 }
 320
 321 /* Fallback for dma_map_sg in case of overflow */
 322 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
 323                                int nents, int dir)
 324 {
 325         struct scatterlist *s;
 326         int i;
 327
 328 #ifdef CONFIG_IOMMU_DEBUG
 329         printk(KERN_DEBUG "dma_map_sg overflow\n");
 330 #endif
 331
 332         for_each_sg(sg, s, nents, i) {
 333                 unsigned long addr = sg_phys(s);
 334
 335                 if (nonforced_iommu(dev, addr, s->length)) {
 336                         addr = dma_map_area(dev, addr, s->length, dir, 0);
 337                         if (addr == bad_dma_address) {
 338                                 if (i > 0)
 339                                         gart_unmap_sg(dev, sg, i, dir);
 340                                 nents = 0;
 341                                 sg[0].dma_length = 0;
 342                                 break;
 343                         }
 344                 }
 345                 s->dma_address = addr;
 346                 s->dma_length = s->length;
 347         }
 348         flush_gart();
 349
 350         return nents;
 351 }
 352
 353 /* Map multiple scatterlist entries continuous into the first. */
 354 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
 355                           int nelems, struct scatterlist *sout,
 356                           unsigned long pages)
 357 {
 358         unsigned long iommu_start = alloc_iommu(dev, pages, 0);
 359         unsigned long iommu_page = iommu_start;
 360         struct scatterlist *s;
 361         int i;
 362
 363         if (iommu_start == -1)
 364                 return -1;
 365
 366         for_each_sg(start, s, nelems, i) {
 367                 unsigned long pages, addr;
 368                 unsigned long phys_addr = s->dma_address;
 369
 370                 BUG_ON(s != start && s->offset);
 371                 if (s == start) {
 372                         sout->dma_address = iommu_bus_base;
 373                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
 374                         sout->dma_length = s->length;
 375                 } else {
 376                         sout->dma_length += s->length;
 377                 }
 378
 379                 addr = phys_addr;
 380                 pages = iommu_num_pages(s->offset, s->length);
 381                 while (pages--) {
 382                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
 383                         SET_LEAK(iommu_page);
 384                         addr += PAGE_SIZE;
 385                         iommu_page++;
 386                 }
 387         }
 388         BUG_ON(iommu_page - iommu_start != pages);
 389
 390         return 0;
 391 }
 392
 393 static inline int
 394 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
 395              struct scatterlist *sout, unsigned long pages, int need)
 396 {
 397         if (!need) {
 398                 BUG_ON(nelems != 1);
 399                 sout->dma_address = start->dma_address;
 400                 sout->dma_length = start->length;
 401                 return 0;
 402         }
 403         return __dma_map_cont(dev, start, nelems, sout, pages);
 404 }
 405
 406 /*
 407  * DMA map all entries in a scatterlist.
 408  * Merge chunks that have page aligned sizes into a continuous mapping.
 409  */
 410 static int
 411 gart_map_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 412 {
 413         struct scatterlist *s, *ps, *start_sg, *sgmap;
 414         int need = 0, nextneed, i, out, start;
 415         unsigned long pages = 0;
 416         unsigned int seg_size;
 417         unsigned int max_seg_size;
 418
 419         if (nents == 0)
 420                 return 0;
 421
 422         if (!dev)
 423                 dev = &x86_dma_fallback_dev;
 424
 425         out = 0;
 426         start = 0;
 427         start_sg = sgmap = sg;
 428         seg_size = 0;
 429         max_seg_size = dma_get_max_seg_size(dev);
 430         ps = NULL; /* shut up gcc */
 431         for_each_sg(sg, s, nents, i) {
 432                 dma_addr_t addr = sg_phys(s);
 433
 434                 s->dma_address = addr;
 435                 BUG_ON(s->length == 0);
 436
 437                 nextneed = need_iommu(dev, addr, s->length);
 438
 439                 /* Handle the previous not yet processed entries */
 440                 if (i > start) {
 441                         /*
 442                          * Can only merge when the last chunk ends on a
 443                          * page boundary and the new one doesn't have an
 444                          * offset.
 445                          */
 446                         if (!iommu_merge || !nextneed || !need || s->offset ||
 447                             (s->length + seg_size > max_seg_size) ||
 448                             (ps->offset + ps->length) % PAGE_SIZE) {
 449                                 if (dma_map_cont(dev, start_sg, i - start,
 450                                                  sgmap, pages, need) < 0)
 451                                         goto error;
 452                                 out++;
 453                                 seg_size = 0;
 454                                 sgmap = sg_next(sgmap);
 455                                 pages = 0;
 456                                 start = i;
 457                                 start_sg = s;
 458                         }
 459                 }
 460
 461                 seg_size += s->length;
 462                 need = nextneed;
 463                 pages += iommu_num_pages(s->offset, s->length);
 464                 ps = s;
 465         }
 466         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
 467                 goto error;
 468         out++;
 469         flush_gart();
 470         if (out < nents) {
 471                 sgmap = sg_next(sgmap);
 472                 sgmap->dma_length = 0;
 473         }
 474         return out;
 475
 476 error:
 477         flush_gart();
 478         gart_unmap_sg(dev, sg, out, dir);
 479
 480         /* When it was forced or merged try again in a dumb way */
 481         if (force_iommu || iommu_merge) {
 482                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
 483                 if (out > 0)
 484                         return out;
 485         }
 486         if (panic_on_overflow)
 487                 panic("dma_map_sg: overflow on %lu pages\n", pages);
 488
 489         iommu_full(dev, pages << PAGE_SHIFT, dir);
 490         for_each_sg(sg, s, nents, i)
 491                 s->dma_address = bad_dma_address;
 492         return 0;
 493 }
 494
 495 /* allocate and map a coherent mapping */
 496 static void *
 497 gart_alloc_coherent(struct device *dev, size_t size, dma_addr_t *dma_addr,
 498                     gfp_t flag)
 499 {
 500         void *vaddr;
 501         unsigned long align_mask;
 502
 503         vaddr = (void *)__get_free_pages(flag | __GFP_ZERO, get_order(size));
 504         if (!vaddr)
 505                 return NULL;
 506
 507         align_mask = (1UL << get_order(size)) - 1;
 508
 509         *dma_addr = dma_map_area(dev, __pa(vaddr), size, DMA_BIDIRECTIONAL,
 510                                  align_mask);
 511         flush_gart();
 512
 513         if (*dma_addr != bad_dma_address)
 514                 return vaddr;
 515
 516         free_pages((unsigned long)vaddr, get_order(size));
 517
 518         return NULL;
 519 }
 520
 521 /* free a coherent mapping */
 522 static void
 523 gart_free_coherent(struct device *dev, size_t size, void *vaddr,
 524                    dma_addr_t dma_addr)
 525 {
 526         gart_unmap_single(dev, dma_addr, size, DMA_BIDIRECTIONAL);
 527         free_pages((unsigned long)vaddr, get_order(size));
 528 }
 529
 530 static int no_agp;
 531
 532 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
 533 {
 534         unsigned long a;
 535
 536         if (!iommu_size) {
 537                 iommu_size = aper_size;
 538                 if (!no_agp)
 539                         iommu_size /= 2;
 540         }
 541
 542         a = aper + iommu_size;
 543         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
 544
 545         if (iommu_size < 64*1024*1024) {
 546                 printk(KERN_WARNING
 547                         "PCI-DMA: Warning: Small IOMMU %luMB."
 548                         " Consider increasing the AGP aperture in BIOS\n",
 549                                 iommu_size >> 20);
 550         }
 551
 552         return iommu_size;
 553 }
 554
 555 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
 556 {
 557         unsigned aper_size = 0, aper_base_32, aper_order;
 558         u64 aper_base;
 559
 560         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
 561         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
 562         aper_order = (aper_order >> 1) & 7;
 563
 564         aper_base = aper_base_32 & 0x7fff;
 565         aper_base <<= 25;
 566
 567         aper_size = (32 * 1024 * 1024) << aper_order;
 568         if (aper_base + aper_size > 0x100000000UL || !aper_size)
 569                 aper_base = 0;
 570
 571         *size = aper_size;
 572         return aper_base;
 573 }
 574
 575 static void enable_gart_translations(void)
 576 {
 577         int i;
 578
 579         for (i = 0; i < num_k8_northbridges; i++) {
 580                 struct pci_dev *dev = k8_northbridges[i];
 581
 582                 enable_gart_translation(dev, __pa(agp_gatt_table));
 583         }
 584 }
 585
 586 /*
 587  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
 588  * resume in the same way as they are handled in gart_iommu_hole_init().
 589  */
 590 static bool fix_up_north_bridges;
 591 static u32 aperture_order;
 592 static u32 aperture_alloc;
 593
 594 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
 595 {
 596         fix_up_north_bridges = true;
 597         aperture_order = aper_order;
 598         aperture_alloc = aper_alloc;
 599 }
 600
 601 static int gart_resume(struct sys_device *dev)
 602 {
 603         printk(KERN_INFO "PCI-DMA: Resuming GART IOMMU\n");
 604
 605         if (fix_up_north_bridges) {
 606                 int i;
 607
 608                 printk(KERN_INFO "PCI-DMA: Restoring GART aperture settings\n");
 609
 610                 for (i = 0; i < num_k8_northbridges; i++) {
 611                         struct pci_dev *dev = k8_northbridges[i];
 612
 613                         /*
 614                          * Don't enable translations just yet.  That is the next
 615                          * step.  Restore the pre-suspend aperture settings.
 616                          */
 617                         pci_write_config_dword(dev, AMD64_GARTAPERTURECTL,
 618                                                 aperture_order << 1);
 619                         pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE,
 620                                                 aperture_alloc >> 25);
 621                 }
 622         }
 623
 624         enable_gart_translations();
 625
 626         return 0;
 627 }
 628
 629 static int gart_suspend(struct sys_device *dev, pm_message_t state)
 630 {
 631         return 0;
 632 }
 633
 634 static struct sysdev_class gart_sysdev_class = {
 635         .name = "gart",
 636         .suspend = gart_suspend,
 637         .resume = gart_resume,
 638
 639 };
 640
 641 static struct sys_device device_gart = {
 642         .id     = 0,
 643         .cls    = &gart_sysdev_class,
 644 };
 645
 646 /*
 647  * Private Northbridge GATT initialization in case we cannot use the
 648  * AGP driver for some reason.
 649  */
 650 static __init int init_k8_gatt(struct agp_kern_info *info)
 651 {
 652         unsigned aper_size, gatt_size, new_aper_size;
 653         unsigned aper_base, new_aper_base;
 654         struct pci_dev *dev;
 655         void *gatt;
 656         int i, error;
 657         unsigned long start_pfn, end_pfn;
 658
 659         printk(KERN_INFO "PCI-DMA: Disabling AGP.\n");
 660         aper_size = aper_base = info->aper_size = 0;
 661         dev = NULL;
 662         for (i = 0; i < num_k8_northbridges; i++) {
 663                 dev = k8_northbridges[i];
 664                 new_aper_base = read_aperture(dev, &new_aper_size);
 665                 if (!new_aper_base)
 666                         goto nommu;
 667
 668                 if (!aper_base) {
 669                         aper_size = new_aper_size;
 670                         aper_base = new_aper_base;
 671                 }
 672                 if (aper_size != new_aper_size || aper_base != new_aper_base)
 673                         goto nommu;
 674         }
 675         if (!aper_base)
 676                 goto nommu;
 677         info->aper_base = aper_base;
 678         info->aper_size = aper_size >> 20;
 679
 680         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
 681         gatt = (void *)__get_free_pages(GFP_KERNEL, get_order(gatt_size));
 682         if (!gatt)
 683                 panic("Cannot allocate GATT table");
 684         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
 685                 panic("Could not set GART PTEs to uncacheable pages");
 686
 687         memset(gatt, 0, gatt_size);
 688         agp_gatt_table = gatt;
 689
 690         enable_gart_translations();
 691
 692         error = sysdev_class_register(&gart_sysdev_class);
 693         if (!error)
 694                 error = sysdev_register(&device_gart);
 695         if (error)
 696                 panic("Could not register gart_sysdev -- would corrupt data on next suspend");
 697
 698         flush_gart();
 699
 700         printk(KERN_INFO "PCI-DMA: aperture base @ %x size %u KB\n",
 701                aper_base, aper_size>>10);
 702
 703         /* need to map that range */
 704         end_pfn = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
 705         if (end_pfn > max_low_pfn_mapped) {
 706                 start_pfn = (aper_base>>PAGE_SHIFT);
 707                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT);
 708         }
 709         return 0;
 710
 711  nommu:
 712         /* Should not happen anymore */
 713         printk(KERN_WARNING "PCI-DMA: More than 4GB of RAM and no IOMMU\n"
 714                KERN_WARNING "falling back to iommu=soft.\n");
 715         return -1;
 716 }
 717
 718 extern int agp_amd64_init(void);
 719
 720 static struct dma_mapping_ops gart_dma_ops = {
 721         .map_single                     = gart_map_single,
 722         .unmap_single                   = gart_unmap_single,
 723         .sync_single_for_cpu            = NULL,
 724         .sync_single_for_device         = NULL,
 725         .sync_single_range_for_cpu      = NULL,
 726         .sync_single_range_for_device   = NULL,
 727         .sync_sg_for_cpu                = NULL,
 728         .sync_sg_for_device             = NULL,
 729         .map_sg                         = gart_map_sg,
 730         .unmap_sg                       = gart_unmap_sg,
 731         .alloc_coherent                 = gart_alloc_coherent,
 732         .free_coherent                  = gart_free_coherent,
 733 };
 734
 735 void gart_iommu_shutdown(void)
 736 {
 737         struct pci_dev *dev;
 738         int i;
 739
 740         if (no_agp && (dma_ops != &gart_dma_ops))
 741                 return;
 742
 743         for (i = 0; i < num_k8_northbridges; i++) {
 744                 u32 ctl;
 745
 746                 dev = k8_northbridges[i];
 747                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
 748
 749                 ctl &= ~GARTEN;
 750
 751                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
 752         }
 753 }
 754
 755 void __init gart_iommu_init(void)
 756 {
 757         struct agp_kern_info info;
 758         unsigned long iommu_start;
 759         unsigned long aper_size;
 760         unsigned long scratch;
 761         long i;
 762
 763         if (cache_k8_northbridges() < 0 || num_k8_northbridges == 0) {
 764                 printk(KERN_INFO "PCI-GART: No AMD northbridge found.\n");
 765                 return;
 766         }
 767
 768 #ifndef CONFIG_AGP_AMD64
 769         no_agp = 1;
 770 #else
 771         /* Makefile puts PCI initialization via subsys_initcall first. */
 772         /* Add other K8 AGP bridge drivers here */
 773         no_agp = no_agp ||
 774                 (agp_amd64_init() < 0) ||
 775                 (agp_copy_info(agp_bridge, &info) < 0);
 776 #endif
 777
 778         if (swiotlb)
 779                 return;
 780
 781         /* Did we detect a different HW IOMMU? */
 782         if (iommu_detected && !gart_iommu_aperture)
 783                 return;
 784
 785         if (no_iommu ||
 786             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
 787             !gart_iommu_aperture ||
 788             (no_agp && init_k8_gatt(&info) < 0)) {
 789                 if (max_pfn > MAX_DMA32_PFN) {
 790                         printk(KERN_WARNING "More than 4GB of memory "
 791                                           "but GART IOMMU not available.\n"
 792                                KERN_WARNING "falling back to iommu=soft.\n");
 793                 }
 794                 return;
 795         }
 796
 797         printk(KERN_INFO "PCI-DMA: using GART IOMMU.\n");
 798         aper_size = info.aper_size * 1024 * 1024;
 799         iommu_size = check_iommu_size(info.aper_base, aper_size);
 800         iommu_pages = iommu_size >> PAGE_SHIFT;
 801
 802         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL,
 803                                                       get_order(iommu_pages/8));
 804         if (!iommu_gart_bitmap)
 805                 panic("Cannot allocate iommu bitmap\n");
 806         memset(iommu_gart_bitmap, 0, iommu_pages/8);
 807
 808 #ifdef CONFIG_IOMMU_LEAK
 809         if (leak_trace) {
 810                 iommu_leak_tab = (void *)__get_free_pages(GFP_KERNEL,
 811                                   get_order(iommu_pages*sizeof(void *)));
 812                 if (iommu_leak_tab)
 813                         memset(iommu_leak_tab, 0, iommu_pages * 8);
 814                 else
 815                         printk(KERN_DEBUG
 816                                "PCI-DMA: Cannot allocate leak trace area\n");
 817         }
 818 #endif
 819
 820         /*
 821          * Out of IOMMU space handling.
 822          * Reserve some invalid pages at the beginning of the GART.
 823          */
 824         set_bit_string(iommu_gart_bitmap, 0, EMERGENCY_PAGES);
 825
 826         agp_memory_reserved = iommu_size;
 827         printk(KERN_INFO
 828                "PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
 829                iommu_size >> 20);
 830
 831         iommu_start = aper_size - iommu_size;
 832         iommu_bus_base = info.aper_base + iommu_start;
 833         bad_dma_address = iommu_bus_base;
 834         iommu_gatt_base = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
 835
 836         /*
 837          * Unmap the IOMMU part of the GART. The alias of the page is
 838          * always mapped with cache enabled and there is no full cache
 839          * coherency across the GART remapping. The unmapping avoids
 840          * automatic prefetches from the CPU allocating cache lines in
 841          * there. All CPU accesses are done via the direct mapping to
 842          * the backing memory. The GART address is only used by PCI
 843          * devices.
 844          */
 845         set_memory_np((unsigned long)__va(iommu_bus_base),
 846                                 iommu_size >> PAGE_SHIFT);
 847         /*
 848          * Tricky. The GART table remaps the physical memory range,
 849          * so the CPU wont notice potential aliases and if the memory
 850          * is remapped to UC later on, we might surprise the PCI devices
 851          * with a stray writeout of a cacheline. So play it sure and
 852          * do an explicit, full-scale wbinvd() _after_ having marked all
 853          * the pages as Not-Present:
 854          */
 855         wbinvd();
 856
 857         /*
 858          * Try to workaround a bug (thanks to BenH):
 859          * Set unmapped entries to a scratch page instead of 0.
 860          * Any prefetches that hit unmapped entries won't get an bus abort
 861          * then. (P2P bridge may be prefetching on DMA reads).
 862          */
 863         scratch = get_zeroed_page(GFP_KERNEL);
 864         if (!scratch)
 865                 panic("Cannot allocate iommu scratch page");
 866         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
 867         for (i = EMERGENCY_PAGES; i < iommu_pages; i++)
 868                 iommu_gatt_base[i] = gart_unmapped_entry;
 869
 870         flush_gart();
 871         dma_ops = &gart_dma_ops;
 872 }
 873
 874 void __init gart_parse_options(char *p)
 875 {
 876         int arg;
 877
 878 #ifdef CONFIG_IOMMU_LEAK
 879         if (!strncmp(p, "leak", 4)) {
 880                 leak_trace = 1;
 881                 p += 4;
 882                 if (*p == '=') ++p;
 883                 if (isdigit(*p) && get_option(&p, &arg))
 884                         iommu_leak_pages = arg;
 885         }
 886 #endif
 887         if (isdigit(*p) && get_option(&p, &arg))
 888                 iommu_size = arg;
 889         if (!strncmp(p, "fullflush", 8))
 890                 iommu_fullflush = 1;
 891         if (!strncmp(p, "nofullflush", 11))
 892                 iommu_fullflush = 0;
 893         if (!strncmp(p, "noagp", 5))
 894                 no_agp = 1;
 895         if (!strncmp(p, "noaperture", 10))
 896                 fix_aperture = 0;
 897         /* duplicated from pci-dma.c */
 898         if (!strncmp(p, "force", 5))
 899                 gart_iommu_aperture_allowed = 1;
 900         if (!strncmp(p, "allowed", 7))
 901                 gart_iommu_aperture_allowed = 1;
 902         if (!strncmp(p, "memaper", 7)) {
 903                 fallback_aper_force = 1;
 904                 p += 7;
 905                 if (*p == '=') {
 906                         ++p;
 907                         if (get_option(&p, &arg))
 908                                 fallback_aper_order = arg;
 909                 }
 910         }
 911 }