arch/x86/kernel/io_apic_32.c

   1 /*
   2  *      Intel IO-APIC support for multi-Pentium hosts.
   3  *
   4  *      Copyright (C) 1997, 1998, 1999, 2000 Ingo Molnar, Hajnalka Szabo
   5  *
   6  *      Many thanks to Stig Venaas for trying out countless experimental
   7  *      patches and reporting/debugging problems patiently!
   8  *
   9  *      (c) 1999, Multiple IO-APIC support, developed by
  10  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
  11  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
  12  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
  13  *      and Ingo Molnar <mingo@redhat.com>
  14  *
  15  *      Fixes
  16  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
  17  *                                      thanks to Eric Gilmore
  18  *                                      and Rolf G. Tews
  19  *                                      for testing these extensively
  20  *      Paul Diefenbaugh        :       Added full ACPI support
  21  */
  22
  23 #include <linux/mm.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/init.h>
  26 #include <linux/delay.h>
  27 #include <linux/sched.h>
  28 #include <linux/bootmem.h>
  29 #include <linux/mc146818rtc.h>
  30 #include <linux/compiler.h>
  31 #include <linux/acpi.h>
  32 #include <linux/module.h>
  33 #include <linux/sysdev.h>
  34 #include <linux/pci.h>
  35 #include <linux/msi.h>
  36 #include <linux/htirq.h>
  37 #include <linux/freezer.h>
  38 #include <linux/kthread.h>
  39 #include <linux/jiffies.h>      /* time_after() */
  40
  41 #include <asm/io.h>
  42 #include <asm/smp.h>
  43 #include <asm/desc.h>
  44 #include <asm/timer.h>
  45 #include <asm/i8259.h>
  46 #include <asm/nmi.h>
  47 #include <asm/msidef.h>
  48 #include <asm/hypertransport.h>
  49 #include <asm/setup.h>
  50
  51 #include <mach_apic.h>
  52 #include <mach_apicdef.h>
  53
  54 int (*ioapic_renumber_irq)(int ioapic, int irq);
  55 atomic_t irq_mis_count;
  56
  57 /* Where if anywhere is the i8259 connect in external int mode */
  58 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
  59
  60 static DEFINE_SPINLOCK(ioapic_lock);
  61 DEFINE_SPINLOCK(vector_lock);
  62
  63 int timer_through_8259 __initdata;
  64
  65 /*
  66  *      Is the SiS APIC rmw bug present ?
  67  *      -1 = don't know, 0 = no, 1 = yes
  68  */
  69 int sis_apic_bug = -1;
  70
  71 /*
  72  * # of IRQ routing registers
  73  */
  74 int nr_ioapic_registers[MAX_IO_APICS];
  75
  76 /* I/O APIC entries */
  77 struct mp_config_ioapic mp_ioapics[MAX_IO_APICS];
  78 int nr_ioapics;
  79
  80 /* MP IRQ source entries */
  81 struct mp_config_intsrc mp_irqs[MAX_IRQ_SOURCES];
  82
  83 /* # of MP IRQ source entries */
  84 int mp_irq_entries;
  85
  86 #if defined (CONFIG_MCA) || defined (CONFIG_EISA)
  87 int mp_bus_id_to_type[MAX_MP_BUSSES];
  88 #endif
  89
  90 DECLARE_BITMAP(mp_bus_not_pci, MAX_MP_BUSSES);
  91
  92 static int disable_timer_pin_1 __initdata;
  93
  94 /*
  95  * Rough estimation of how many shared IRQs there are, can
  96  * be changed anytime.
  97  */
  98 #define MAX_PLUS_SHARED_IRQS NR_IRQS
  99 #define PIN_MAP_SIZE (MAX_PLUS_SHARED_IRQS + NR_IRQS)
 100
 101 /*
 102  * This is performance-critical, we want to do it O(1)
 103  *
 104  * the indexing order of this array favors 1:1 mappings
 105  * between pins and IRQs.
 106  */
 107
 108 static struct irq_pin_list {
 109         int apic, pin, next;
 110 } irq_2_pin[PIN_MAP_SIZE];
 111
 112 struct io_apic {
 113         unsigned int index;
 114         unsigned int unused[3];
 115         unsigned int data;
 116 };
 117
 118 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
 119 {
 120         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
 121                 + (mp_ioapics[idx].mp_apicaddr & ~PAGE_MASK);
 122 }
 123
 124 static inline unsigned int io_apic_read(unsigned int apic, unsigned int reg)
 125 {
 126         struct io_apic __iomem *io_apic = io_apic_base(apic);
 127         writel(reg, &io_apic->index);
 128         return readl(&io_apic->data);
 129 }
 130
 131 static inline void io_apic_write(unsigned int apic, unsigned int reg, unsigned int value)
 132 {
 133         struct io_apic __iomem *io_apic = io_apic_base(apic);
 134         writel(reg, &io_apic->index);
 135         writel(value, &io_apic->data);
 136 }
 137
 138 /*
 139  * Re-write a value: to be used for read-modify-write
 140  * cycles where the read already set up the index register.
 141  *
 142  * Older SiS APIC requires we rewrite the index register
 143  */
 144 static inline void io_apic_modify(unsigned int apic, unsigned int reg, unsigned int value)
 145 {
 146         volatile struct io_apic __iomem *io_apic = io_apic_base(apic);
 147         if (sis_apic_bug)
 148                 writel(reg, &io_apic->index);
 149         writel(value, &io_apic->data);
 150 }
 151
 152 union entry_union {
 153         struct { u32 w1, w2; };
 154         struct IO_APIC_route_entry entry;
 155 };
 156
 157 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
 158 {
 159         union entry_union eu;
 160         unsigned long flags;
 161         spin_lock_irqsave(&ioapic_lock, flags);
 162         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
 163         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
 164         spin_unlock_irqrestore(&ioapic_lock, flags);
 165         return eu.entry;
 166 }
 167
 168 /*
 169  * When we write a new IO APIC routing entry, we need to write the high
 170  * word first! If the mask bit in the low word is clear, we will enable
 171  * the interrupt, and we need to make sure the entry is fully populated
 172  * before that happens.
 173  */
 174 static void
 175 __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 176 {
 177         union entry_union eu;
 178         eu.entry = e;
 179         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 180         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 181 }
 182
 183 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 184 {
 185         unsigned long flags;
 186         spin_lock_irqsave(&ioapic_lock, flags);
 187         __ioapic_write_entry(apic, pin, e);
 188         spin_unlock_irqrestore(&ioapic_lock, flags);
 189 }
 190
 191 /*
 192  * When we mask an IO APIC routing entry, we need to write the low
 193  * word first, in order to set the mask bit before we change the
 194  * high bits!
 195  */
 196 static void ioapic_mask_entry(int apic, int pin)
 197 {
 198         unsigned long flags;
 199         union entry_union eu = { .entry.mask = 1 };
 200
 201         spin_lock_irqsave(&ioapic_lock, flags);
 202         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 203         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 204         spin_unlock_irqrestore(&ioapic_lock, flags);
 205 }
 206
 207 /*
 208  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
 209  * shared ISA-space IRQs, so we have to support them. We are super
 210  * fast in the common case, and fast for shared ISA-space IRQs.
 211  */
 212 static void add_pin_to_irq(unsigned int irq, int apic, int pin)
 213 {
 214         static int first_free_entry = NR_IRQS;
 215         struct irq_pin_list *entry = irq_2_pin + irq;
 216
 217         while (entry->next)
 218                 entry = irq_2_pin + entry->next;
 219
 220         if (entry->pin != -1) {
 221                 entry->next = first_free_entry;
 222                 entry = irq_2_pin + entry->next;
 223                 if (++first_free_entry >= PIN_MAP_SIZE)
 224                         panic("io_apic.c: whoops");
 225         }
 226         entry->apic = apic;
 227         entry->pin = pin;
 228 }
 229
 230 /*
 231  * Reroute an IRQ to a different pin.
 232  */
 233 static void __init replace_pin_at_irq(unsigned int irq,
 234                                       int oldapic, int oldpin,
 235                                       int newapic, int newpin)
 236 {
 237         struct irq_pin_list *entry = irq_2_pin + irq;
 238
 239         while (1) {
 240                 if (entry->apic == oldapic && entry->pin == oldpin) {
 241                         entry->apic = newapic;
 242                         entry->pin = newpin;
 243                 }
 244                 if (!entry->next)
 245                         break;
 246                 entry = irq_2_pin + entry->next;
 247         }
 248 }
 249
 250 static void __modify_IO_APIC_irq(unsigned int irq, unsigned long enable, unsigned long disable)
 251 {
 252         struct irq_pin_list *entry = irq_2_pin + irq;
 253         unsigned int pin, reg;
 254
 255         for (;;) {
 256                 pin = entry->pin;
 257                 if (pin == -1)
 258                         break;
 259                 reg = io_apic_read(entry->apic, 0x10 + pin*2);
 260                 reg &= ~disable;
 261                 reg |= enable;
 262                 io_apic_modify(entry->apic, 0x10 + pin*2, reg);
 263                 if (!entry->next)
 264                         break;
 265                 entry = irq_2_pin + entry->next;
 266         }
 267 }
 268
 269 /* mask = 1 */
 270 static void __mask_IO_APIC_irq(unsigned int irq)
 271 {
 272         __modify_IO_APIC_irq(irq, IO_APIC_REDIR_MASKED, 0);
 273 }
 274
 275 /* mask = 0 */
 276 static void __unmask_IO_APIC_irq(unsigned int irq)
 277 {
 278         __modify_IO_APIC_irq(irq, 0, IO_APIC_REDIR_MASKED);
 279 }
 280
 281 /* mask = 1, trigger = 0 */
 282 static void __mask_and_edge_IO_APIC_irq(unsigned int irq)
 283 {
 284         __modify_IO_APIC_irq(irq, IO_APIC_REDIR_MASKED,
 285                                 IO_APIC_REDIR_LEVEL_TRIGGER);
 286 }
 287
 288 /* mask = 0, trigger = 1 */
 289 static void __unmask_and_level_IO_APIC_irq(unsigned int irq)
 290 {
 291         __modify_IO_APIC_irq(irq, IO_APIC_REDIR_LEVEL_TRIGGER,
 292                                 IO_APIC_REDIR_MASKED);
 293 }
 294
 295 static void mask_IO_APIC_irq(unsigned int irq)
 296 {
 297         unsigned long flags;
 298
 299         spin_lock_irqsave(&ioapic_lock, flags);
 300         __mask_IO_APIC_irq(irq);
 301         spin_unlock_irqrestore(&ioapic_lock, flags);
 302 }
 303
 304 static void unmask_IO_APIC_irq(unsigned int irq)
 305 {
 306         unsigned long flags;
 307
 308         spin_lock_irqsave(&ioapic_lock, flags);
 309         __unmask_IO_APIC_irq(irq);
 310         spin_unlock_irqrestore(&ioapic_lock, flags);
 311 }
 312
 313 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
 314 {
 315         struct IO_APIC_route_entry entry;
 316
 317         /* Check delivery_mode to be sure we're not clearing an SMI pin */
 318         entry = ioapic_read_entry(apic, pin);
 319         if (entry.delivery_mode == dest_SMI)
 320                 return;
 321
 322         /*
 323          * Disable it in the IO-APIC irq-routing table:
 324          */
 325         ioapic_mask_entry(apic, pin);
 326 }
 327
 328 static void clear_IO_APIC(void)
 329 {
 330         int apic, pin;
 331
 332         for (apic = 0; apic < nr_ioapics; apic++)
 333                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++)
 334                         clear_IO_APIC_pin(apic, pin);
 335 }
 336
 337 #ifdef CONFIG_SMP
 338 static void set_ioapic_affinity_irq(unsigned int irq, cpumask_t cpumask)
 339 {
 340         unsigned long flags;
 341         int pin;
 342         struct irq_pin_list *entry = irq_2_pin + irq;
 343         unsigned int apicid_value;
 344         cpumask_t tmp;
 345
 346         cpus_and(tmp, cpumask, cpu_online_map);
 347         if (cpus_empty(tmp))
 348                 tmp = TARGET_CPUS;
 349
 350         cpus_and(cpumask, tmp, CPU_MASK_ALL);
 351
 352         apicid_value = cpu_mask_to_apicid(cpumask);
 353         /* Prepare to do the io_apic_write */
 354         apicid_value = apicid_value << 24;
 355         spin_lock_irqsave(&ioapic_lock, flags);
 356         for (;;) {
 357                 pin = entry->pin;
 358                 if (pin == -1)
 359                         break;
 360                 io_apic_write(entry->apic, 0x10 + 1 + pin*2, apicid_value);
 361                 if (!entry->next)
 362                         break;
 363                 entry = irq_2_pin + entry->next;
 364         }
 365         irq_desc[irq].affinity = cpumask;
 366         spin_unlock_irqrestore(&ioapic_lock, flags);
 367 }
 368
 369 #if defined(CONFIG_IRQBALANCE)
 370 # include <asm/processor.h>     /* kernel_thread() */
 371 # include <linux/kernel_stat.h> /* kstat */
 372 # include <linux/slab.h>                /* kmalloc() */
 373 # include <linux/timer.h>
 374
 375 #define IRQBALANCE_CHECK_ARCH -999
 376 #define MAX_BALANCED_IRQ_INTERVAL       (5*HZ)
 377 #define MIN_BALANCED_IRQ_INTERVAL       (HZ/2)
 378 #define BALANCED_IRQ_MORE_DELTA         (HZ/10)
 379 #define BALANCED_IRQ_LESS_DELTA         (HZ)
 380
 381 static int irqbalance_disabled __read_mostly = IRQBALANCE_CHECK_ARCH;
 382 static int physical_balance __read_mostly;
 383 static long balanced_irq_interval __read_mostly = MAX_BALANCED_IRQ_INTERVAL;
 384
 385 static struct irq_cpu_info {
 386         unsigned long *last_irq;
 387         unsigned long *irq_delta;
 388         unsigned long irq;
 389 } irq_cpu_data[NR_CPUS];
 390
 391 #define CPU_IRQ(cpu)            (irq_cpu_data[cpu].irq)
 392 #define LAST_CPU_IRQ(cpu, irq)   (irq_cpu_data[cpu].last_irq[irq])
 393 #define IRQ_DELTA(cpu, irq)     (irq_cpu_data[cpu].irq_delta[irq])
 394
 395 #define IDLE_ENOUGH(cpu,now) \
 396         (idle_cpu(cpu) && ((now) - per_cpu(irq_stat, (cpu)).idle_timestamp > 1))
 397
 398 #define IRQ_ALLOWED(cpu, allowed_mask)  cpu_isset(cpu, allowed_mask)
 399
 400 #define CPU_TO_PACKAGEINDEX(i) (first_cpu(per_cpu(cpu_sibling_map, i)))
 401
 402 static cpumask_t balance_irq_affinity[NR_IRQS] = {
 403         [0 ... NR_IRQS-1] = CPU_MASK_ALL
 404 };
 405
 406 void set_balance_irq_affinity(unsigned int irq, cpumask_t mask)
 407 {
 408         balance_irq_affinity[irq] = mask;
 409 }
 410
 411 static unsigned long move(int curr_cpu, cpumask_t allowed_mask,
 412                         unsigned long now, int direction)
 413 {
 414         int search_idle = 1;
 415         int cpu = curr_cpu;
 416
 417         goto inside;
 418
 419         do {
 420                 if (unlikely(cpu == curr_cpu))
 421                         search_idle = 0;
 422 inside:
 423                 if (direction == 1) {
 424                         cpu++;
 425                         if (cpu >= NR_CPUS)
 426                                 cpu = 0;
 427                 } else {
 428                         cpu--;
 429                         if (cpu == -1)
 430                                 cpu = NR_CPUS-1;
 431                 }
 432         } while (!cpu_online(cpu) || !IRQ_ALLOWED(cpu, allowed_mask) ||
 433                         (search_idle && !IDLE_ENOUGH(cpu, now)));
 434
 435         return cpu;
 436 }
 437
 438 static inline void balance_irq(int cpu, int irq)
 439 {
 440         unsigned long now = jiffies;
 441         cpumask_t allowed_mask;
 442         unsigned int new_cpu;
 443
 444         if (irqbalance_disabled)
 445                 return;
 446
 447         cpus_and(allowed_mask, cpu_online_map, balance_irq_affinity[irq]);
 448         new_cpu = move(cpu, allowed_mask, now, 1);
 449         if (cpu != new_cpu)
 450                 set_pending_irq(irq, cpumask_of_cpu(new_cpu));
 451 }
 452
 453 static inline void rotate_irqs_among_cpus(unsigned long useful_load_threshold)
 454 {
 455         int i, j;
 456
 457         for_each_online_cpu(i) {
 458                 for (j = 0; j < NR_IRQS; j++) {
 459                         if (!irq_desc[j].action)
 460                                 continue;
 461                         /* Is it a significant load ?  */
 462                         if (IRQ_DELTA(CPU_TO_PACKAGEINDEX(i), j) <
 463                                                 useful_load_threshold)
 464                                 continue;
 465                         balance_irq(i, j);
 466                 }
 467         }
 468         balanced_irq_interval = max((long)MIN_BALANCED_IRQ_INTERVAL,
 469                 balanced_irq_interval - BALANCED_IRQ_LESS_DELTA);
 470         return;
 471 }
 472
 473 static void do_irq_balance(void)
 474 {
 475         int i, j;
 476         unsigned long max_cpu_irq = 0, min_cpu_irq = (~0);
 477         unsigned long move_this_load = 0;
 478         int max_loaded = 0, min_loaded = 0;
 479         int load;
 480         unsigned long useful_load_threshold = balanced_irq_interval + 10;
 481         int selected_irq;
 482         int tmp_loaded, first_attempt = 1;
 483         unsigned long tmp_cpu_irq;
 484         unsigned long imbalance = 0;
 485         cpumask_t allowed_mask, target_cpu_mask, tmp;
 486
 487         for_each_possible_cpu(i) {
 488                 int package_index;
 489                 CPU_IRQ(i) = 0;
 490                 if (!cpu_online(i))
 491                         continue;
 492                 package_index = CPU_TO_PACKAGEINDEX(i);
 493                 for (j = 0; j < NR_IRQS; j++) {
 494                         unsigned long value_now, delta;
 495                         /* Is this an active IRQ or balancing disabled ? */
 496                         if (!irq_desc[j].action || irq_balancing_disabled(j))
 497                                 continue;
 498                         if (package_index == i)
 499                                 IRQ_DELTA(package_index, j) = 0;
 500                         /* Determine the total count per processor per IRQ */
 501                         value_now = (unsigned long) kstat_cpu(i).irqs[j];
 502
 503                         /* Determine the activity per processor per IRQ */
 504                         delta = value_now - LAST_CPU_IRQ(i, j);
 505
 506                         /* Update last_cpu_irq[][] for the next time */
 507                         LAST_CPU_IRQ(i, j) = value_now;
 508
 509                         /* Ignore IRQs whose rate is less than the clock */
 510                         if (delta < useful_load_threshold)
 511                                 continue;
 512                         /* update the load for the processor or package total */
 513                         IRQ_DELTA(package_index, j) += delta;
 514
 515                         /* Keep track of the higher numbered sibling as well */
 516                         if (i != package_index)
 517                                 CPU_IRQ(i) += delta;
 518                         /*
 519                          * We have sibling A and sibling B in the package
 520                          *
 521                          * cpu_irq[A] = load for cpu A + load for cpu B
 522                          * cpu_irq[B] = load for cpu B
 523                          */
 524                         CPU_IRQ(package_index) += delta;
 525                 }
 526         }
 527         /* Find the least loaded processor package */
 528         for_each_online_cpu(i) {
 529                 if (i != CPU_TO_PACKAGEINDEX(i))
 530                         continue;
 531                 if (min_cpu_irq > CPU_IRQ(i)) {
 532                         min_cpu_irq = CPU_IRQ(i);
 533                         min_loaded = i;
 534                 }
 535         }
 536         max_cpu_irq = ULONG_MAX;
 537
 538 tryanothercpu:
 539         /*
 540          * Look for heaviest loaded processor.
 541          * We may come back to get the next heaviest loaded processor.
 542          * Skip processors with trivial loads.
 543          */
 544         tmp_cpu_irq = 0;
 545         tmp_loaded = -1;
 546         for_each_online_cpu(i) {
 547                 if (i != CPU_TO_PACKAGEINDEX(i))
 548                         continue;
 549                 if (max_cpu_irq <= CPU_IRQ(i))
 550                         continue;
 551                 if (tmp_cpu_irq < CPU_IRQ(i)) {
 552                         tmp_cpu_irq = CPU_IRQ(i);
 553                         tmp_loaded = i;
 554                 }
 555         }
 556
 557         if (tmp_loaded == -1) {
 558          /*
 559           * In the case of small number of heavy interrupt sources,
 560           * loading some of the cpus too much. We use Ingo's original
 561           * approach to rotate them around.
 562           */
 563                 if (!first_attempt && imbalance >= useful_load_threshold) {
 564                         rotate_irqs_among_cpus(useful_load_threshold);
 565                         return;
 566                 }
 567                 goto not_worth_the_effort;
 568         }
 569
 570         first_attempt = 0;              /* heaviest search */
 571         max_cpu_irq = tmp_cpu_irq;      /* load */
 572         max_loaded = tmp_loaded;        /* processor */
 573         imbalance = (max_cpu_irq - min_cpu_irq) / 2;
 574
 575         /*
 576          * if imbalance is less than approx 10% of max load, then
 577          * observe diminishing returns action. - quit
 578          */
 579         if (imbalance < (max_cpu_irq >> 3))
 580                 goto not_worth_the_effort;
 581
 582 tryanotherirq:
 583         /* if we select an IRQ to move that can't go where we want, then
 584          * see if there is another one to try.
 585          */
 586         move_this_load = 0;
 587         selected_irq = -1;
 588         for (j = 0; j < NR_IRQS; j++) {
 589                 /* Is this an active IRQ? */
 590                 if (!irq_desc[j].action)
 591                         continue;
 592                 if (imbalance <= IRQ_DELTA(max_loaded, j))
 593                         continue;
 594                 /* Try to find the IRQ that is closest to the imbalance
 595                  * without going over.
 596                  */
 597                 if (move_this_load < IRQ_DELTA(max_loaded, j)) {
 598                         move_this_load = IRQ_DELTA(max_loaded, j);
 599                         selected_irq = j;
 600                 }
 601         }
 602         if (selected_irq == -1)
 603                 goto tryanothercpu;
 604
 605         imbalance = move_this_load;
 606
 607         /* For physical_balance case, we accumulated both load
 608          * values in the one of the siblings cpu_irq[],
 609          * to use the same code for physical and logical processors
 610          * as much as possible.
 611          *
 612          * NOTE: the cpu_irq[] array holds the sum of the load for
 613          * sibling A and sibling B in the slot for the lowest numbered
 614          * sibling (A), _AND_ the load for sibling B in the slot for
 615          * the higher numbered sibling.
 616          *
 617          * We seek the least loaded sibling by making the comparison
 618          * (A+B)/2 vs B
 619          */
 620         load = CPU_IRQ(min_loaded) >> 1;
 621         for_each_cpu_mask(j, per_cpu(cpu_sibling_map, min_loaded)) {
 622                 if (load > CPU_IRQ(j)) {
 623                         /* This won't change cpu_sibling_map[min_loaded] */
 624                         load = CPU_IRQ(j);
 625                         min_loaded = j;
 626                 }
 627         }
 628
 629         cpus_and(allowed_mask,
 630                 cpu_online_map,
 631                 balance_irq_affinity[selected_irq]);
 632         target_cpu_mask = cpumask_of_cpu(min_loaded);
 633         cpus_and(tmp, target_cpu_mask, allowed_mask);
 634
 635         if (!cpus_empty(tmp)) {
 636                 /* mark for change destination */
 637                 set_pending_irq(selected_irq, cpumask_of_cpu(min_loaded));
 638
 639                 /* Since we made a change, come back sooner to
 640                  * check for more variation.
 641                  */
 642                 balanced_irq_interval = max((long)MIN_BALANCED_IRQ_INTERVAL,
 643                         balanced_irq_interval - BALANCED_IRQ_LESS_DELTA);
 644                 return;
 645         }
 646         goto tryanotherirq;
 647
 648 not_worth_the_effort:
 649         /*
 650          * if we did not find an IRQ to move, then adjust the time interval
 651          * upward
 652          */
 653         balanced_irq_interval = min((long)MAX_BALANCED_IRQ_INTERVAL,
 654                 balanced_irq_interval + BALANCED_IRQ_MORE_DELTA);
 655         return;
 656 }
 657
 658 static int balanced_irq(void *unused)
 659 {
 660         int i;
 661         unsigned long prev_balance_time = jiffies;
 662         long time_remaining = balanced_irq_interval;
 663
 664         /* push everything to CPU 0 to give us a starting point.  */
 665         for (i = 0 ; i < NR_IRQS ; i++) {
 666                 irq_desc[i].pending_mask = cpumask_of_cpu(0);
 667                 set_pending_irq(i, cpumask_of_cpu(0));
 668         }
 669
 670         set_freezable();
 671         for ( ; ; ) {
 672                 time_remaining = schedule_timeout_interruptible(time_remaining);
 673                 try_to_freeze();
 674                 if (time_after(jiffies,
 675                                 prev_balance_time+balanced_irq_interval)) {
 676                         preempt_disable();
 677                         do_irq_balance();
 678                         prev_balance_time = jiffies;
 679                         time_remaining = balanced_irq_interval;
 680                         preempt_enable();
 681                 }
 682         }
 683         return 0;
 684 }
 685
 686 static int __init balanced_irq_init(void)
 687 {
 688         int i;
 689         struct cpuinfo_x86 *c;
 690         cpumask_t tmp;
 691
 692         cpus_shift_right(tmp, cpu_online_map, 2);
 693         c = &boot_cpu_data;
 694         /* When not overwritten by the command line ask subarchitecture. */
 695         if (irqbalance_disabled == IRQBALANCE_CHECK_ARCH)
 696                 irqbalance_disabled = NO_BALANCE_IRQ;
 697         if (irqbalance_disabled)
 698                 return 0;
 699
 700          /* disable irqbalance completely if there is only one processor online */
 701         if (num_online_cpus() < 2) {
 702                 irqbalance_disabled = 1;
 703                 return 0;
 704         }
 705         /*
 706          * Enable physical balance only if more than 1 physical processor
 707          * is present
 708          */
 709         if (smp_num_siblings > 1 && !cpus_empty(tmp))
 710                 physical_balance = 1;
 711
 712         for_each_online_cpu(i) {
 713                 irq_cpu_data[i].irq_delta = kzalloc(sizeof(unsigned long) * NR_IRQS, GFP_KERNEL);
 714                 irq_cpu_data[i].last_irq = kzalloc(sizeof(unsigned long) * NR_IRQS, GFP_KERNEL);
 715                 if (irq_cpu_data[i].irq_delta == NULL || irq_cpu_data[i].last_irq == NULL) {
 716                         printk(KERN_ERR "balanced_irq_init: out of memory");
 717                         goto failed;
 718                 }
 719         }
 720
 721         printk(KERN_INFO "Starting balanced_irq\n");
 722         if (!IS_ERR(kthread_run(balanced_irq, NULL, "kirqd")))
 723                 return 0;
 724         printk(KERN_ERR "balanced_irq_init: failed to spawn balanced_irq");
 725 failed:
 726         for_each_possible_cpu(i) {
 727                 kfree(irq_cpu_data[i].irq_delta);
 728                 irq_cpu_data[i].irq_delta = NULL;
 729                 kfree(irq_cpu_data[i].last_irq);
 730                 irq_cpu_data[i].last_irq = NULL;
 731         }
 732         return 0;
 733 }
 734
 735 int __devinit irqbalance_disable(char *str)
 736 {
 737         irqbalance_disabled = 1;
 738         return 1;
 739 }
 740
 741 __setup("noirqbalance", irqbalance_disable);
 742
 743 late_initcall(balanced_irq_init);
 744 #endif /* CONFIG_IRQBALANCE */
 745 #endif /* CONFIG_SMP */
 746
 747 #ifndef CONFIG_SMP
 748 void send_IPI_self(int vector)
 749 {
 750         unsigned int cfg;
 751
 752         /*
 753          * Wait for idle.
 754          */
 755         apic_wait_icr_idle();
 756         cfg = APIC_DM_FIXED | APIC_DEST_SELF | vector | APIC_DEST_LOGICAL;
 757         /*
 758          * Send the IPI. The write to APIC_ICR fires this off.
 759          */
 760         apic_write(APIC_ICR, cfg);
 761 }
 762 #endif /* !CONFIG_SMP */
 763
 764
 765 /*
 766  * support for broken MP BIOSs, enables hand-redirection of PIRQ0-7 to
 767  * specific CPU-side IRQs.
 768  */
 769
 770 #define MAX_PIRQS 8
 771 static int pirq_entries [MAX_PIRQS];
 772 static int pirqs_enabled;
 773 int skip_ioapic_setup;
 774
 775 static int __init ioapic_pirq_setup(char *str)
 776 {
 777         int i, max;
 778         int ints[MAX_PIRQS+1];
 779
 780         get_options(str, ARRAY_SIZE(ints), ints);
 781
 782         for (i = 0; i < MAX_PIRQS; i++)
 783                 pirq_entries[i] = -1;
 784
 785         pirqs_enabled = 1;
 786         apic_printk(APIC_VERBOSE, KERN_INFO
 787                         "PIRQ redirection, working around broken MP-BIOS.\n");
 788         max = MAX_PIRQS;
 789         if (ints[0] < MAX_PIRQS)
 790                 max = ints[0];
 791
 792         for (i = 0; i < max; i++) {
 793                 apic_printk(APIC_VERBOSE, KERN_DEBUG
 794                                 "... PIRQ%d -> IRQ %d\n", i, ints[i+1]);
 795                 /*
 796                  * PIRQs are mapped upside down, usually.
 797                  */
 798                 pirq_entries[MAX_PIRQS-i-1] = ints[i+1];
 799         }
 800         return 1;
 801 }
 802
 803 __setup("pirq=", ioapic_pirq_setup);
 804
 805 /*
 806  * Find the IRQ entry number of a certain pin.
 807  */
 808 static int find_irq_entry(int apic, int pin, int type)
 809 {
 810         int i;
 811
 812         for (i = 0; i < mp_irq_entries; i++)
 813                 if (mp_irqs[i].mp_irqtype == type &&
 814                     (mp_irqs[i].mp_dstapic == mp_ioapics[apic].mp_apicid ||
 815                      mp_irqs[i].mp_dstapic == MP_APIC_ALL) &&
 816                     mp_irqs[i].mp_dstirq == pin)
 817                         return i;
 818
 819         return -1;
 820 }
 821
 822 /*
 823  * Find the pin to which IRQ[irq] (ISA) is connected
 824  */
 825 static int __init find_isa_irq_pin(int irq, int type)
 826 {
 827         int i;
 828
 829         for (i = 0; i < mp_irq_entries; i++) {
 830                 int lbus = mp_irqs[i].mp_srcbus;
 831
 832                 if (test_bit(lbus, mp_bus_not_pci) &&
 833                     (mp_irqs[i].mp_irqtype == type) &&
 834                     (mp_irqs[i].mp_srcbusirq == irq))
 835
 836                         return mp_irqs[i].mp_dstirq;
 837         }
 838         return -1;
 839 }
 840
 841 static int __init find_isa_irq_apic(int irq, int type)
 842 {
 843         int i;
 844
 845         for (i = 0; i < mp_irq_entries; i++) {
 846                 int lbus = mp_irqs[i].mp_srcbus;
 847
 848                 if (test_bit(lbus, mp_bus_not_pci) &&
 849                     (mp_irqs[i].mp_irqtype == type) &&
 850                     (mp_irqs[i].mp_srcbusirq == irq))
 851                         break;
 852         }
 853         if (i < mp_irq_entries) {
 854                 int apic;
 855                 for (apic = 0; apic < nr_ioapics; apic++) {
 856                         if (mp_ioapics[apic].mp_apicid == mp_irqs[i].mp_dstapic)
 857                                 return apic;
 858                 }
 859         }
 860
 861         return -1;
 862 }
 863
 864 /*
 865  * Find a specific PCI IRQ entry.
 866  * Not an __init, possibly needed by modules
 867  */
 868 static int pin_2_irq(int idx, int apic, int pin);
 869
 870 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
 871 {
 872         int apic, i, best_guess = -1;
 873
 874         apic_printk(APIC_DEBUG, "querying PCI -> IRQ mapping bus:%d, "
 875                 "slot:%d, pin:%d.\n", bus, slot, pin);
 876         if (test_bit(bus, mp_bus_not_pci)) {
 877                 printk(KERN_WARNING "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
 878                 return -1;
 879         }
 880         for (i = 0; i < mp_irq_entries; i++) {
 881                 int lbus = mp_irqs[i].mp_srcbus;
 882
 883                 for (apic = 0; apic < nr_ioapics; apic++)
 884                         if (mp_ioapics[apic].mp_apicid == mp_irqs[i].mp_dstapic ||
 885                             mp_irqs[i].mp_dstapic == MP_APIC_ALL)
 886                                 break;
 887
 888                 if (!test_bit(lbus, mp_bus_not_pci) &&
 889                     !mp_irqs[i].mp_irqtype &&
 890                     (bus == lbus) &&
 891                     (slot == ((mp_irqs[i].mp_srcbusirq >> 2) & 0x1f))) {
 892                         int irq = pin_2_irq(i, apic, mp_irqs[i].mp_dstirq);
 893
 894                         if (!(apic || IO_APIC_IRQ(irq)))
 895                                 continue;
 896
 897                         if (pin == (mp_irqs[i].mp_srcbusirq & 3))
 898                                 return irq;
 899                         /*
 900                          * Use the first all-but-pin matching entry as a
 901                          * best-guess fuzzy result for broken mptables.
 902                          */
 903                         if (best_guess < 0)
 904                                 best_guess = irq;
 905                 }
 906         }
 907         return best_guess;
 908 }
 909 EXPORT_SYMBOL(IO_APIC_get_PCI_irq_vector);
 910
 911 /*
 912  * This function currently is only a helper for the i386 smp boot process where
 913  * we need to reprogram the ioredtbls to cater for the cpus which have come online
 914  * so mask in all cases should simply be TARGET_CPUS
 915  */
 916 #ifdef CONFIG_SMP
 917 void __init setup_ioapic_dest(void)
 918 {
 919         int pin, ioapic, irq, irq_entry;
 920
 921         if (skip_ioapic_setup == 1)
 922                 return;
 923
 924         for (ioapic = 0; ioapic < nr_ioapics; ioapic++) {
 925                 for (pin = 0; pin < nr_ioapic_registers[ioapic]; pin++) {
 926                         irq_entry = find_irq_entry(ioapic, pin, mp_INT);
 927                         if (irq_entry == -1)
 928                                 continue;
 929                         irq = pin_2_irq(irq_entry, ioapic, pin);
 930                         set_ioapic_affinity_irq(irq, TARGET_CPUS);
 931                 }
 932
 933         }
 934 }
 935 #endif
 936
 937 #if defined(CONFIG_EISA) || defined(CONFIG_MCA)
 938 /*
 939  * EISA Edge/Level control register, ELCR
 940  */
 941 static int EISA_ELCR(unsigned int irq)
 942 {
 943         if (irq < 16) {
 944                 unsigned int port = 0x4d0 + (irq >> 3);
 945                 return (inb(port) >> (irq & 7)) & 1;
 946         }
 947         apic_printk(APIC_VERBOSE, KERN_INFO
 948                         "Broken MPtable reports ISA irq %d\n", irq);
 949         return 0;
 950 }
 951 #endif
 952
 953 /* ISA interrupts are always polarity zero edge triggered,
 954  * when listed as conforming in the MP table. */
 955
 956 #define default_ISA_trigger(idx)        (0)
 957 #define default_ISA_polarity(idx)       (0)
 958
 959 /* EISA interrupts are always polarity zero and can be edge or level
 960  * trigger depending on the ELCR value.  If an interrupt is listed as
 961  * EISA conforming in the MP table, that means its trigger type must
 962  * be read in from the ELCR */
 963
 964 #define default_EISA_trigger(idx)       (EISA_ELCR(mp_irqs[idx].mp_srcbusirq))
 965 #define default_EISA_polarity(idx)      default_ISA_polarity(idx)
 966
 967 /* PCI interrupts are always polarity one level triggered,
 968  * when listed as conforming in the MP table. */
 969
 970 #define default_PCI_trigger(idx)        (1)
 971 #define default_PCI_polarity(idx)       (1)
 972
 973 /* MCA interrupts are always polarity zero level triggered,
 974  * when listed as conforming in the MP table. */
 975
 976 #define default_MCA_trigger(idx)        (1)
 977 #define default_MCA_polarity(idx)       default_ISA_polarity(idx)
 978
 979 static int MPBIOS_polarity(int idx)
 980 {
 981         int bus = mp_irqs[idx].mp_srcbus;
 982         int polarity;
 983
 984         /*
 985          * Determine IRQ line polarity (high active or low active):
 986          */
 987         switch (mp_irqs[idx].mp_irqflag & 3) {
 988         case 0: /* conforms, ie. bus-type dependent polarity */
 989         {
 990                 polarity = test_bit(bus, mp_bus_not_pci)?
 991                         default_ISA_polarity(idx):
 992                         default_PCI_polarity(idx);
 993                 break;
 994         }
 995         case 1: /* high active */
 996         {
 997                 polarity = 0;
 998                 break;
 999         }
1000         case 2: /* reserved */
1001         {
1002                 printk(KERN_WARNING "broken BIOS!!\n");
1003                 polarity = 1;
1004                 break;
1005         }
1006         case 3: /* low active */
1007         {
1008                 polarity = 1;
1009                 break;
1010         }
1011         default: /* invalid */
1012         {
1013                 printk(KERN_WARNING "broken BIOS!!\n");
1014                 polarity = 1;
1015                 break;
1016         }
1017         }
1018         return polarity;
1019 }
1020
1021 static int MPBIOS_trigger(int idx)
1022 {
1023         int bus = mp_irqs[idx].mp_srcbus;
1024         int trigger;
1025
1026         /*
1027          * Determine IRQ trigger mode (edge or level sensitive):
1028          */
1029         switch ((mp_irqs[idx].mp_irqflag>>2) & 3) {
1030         case 0: /* conforms, ie. bus-type dependent */
1031         {
1032                 trigger = test_bit(bus, mp_bus_not_pci)?
1033                                 default_ISA_trigger(idx):
1034                                 default_PCI_trigger(idx);
1035 #if defined(CONFIG_EISA) || defined(CONFIG_MCA)
1036                 switch (mp_bus_id_to_type[bus]) {
1037                 case MP_BUS_ISA: /* ISA pin */
1038                 {
1039                         /* set before the switch */
1040                         break;
1041                 }
1042                 case MP_BUS_EISA: /* EISA pin */
1043                 {
1044                         trigger = default_EISA_trigger(idx);
1045                         break;
1046                 }
1047                 case MP_BUS_PCI: /* PCI pin */
1048                 {
1049                         /* set before the switch */
1050                         break;
1051                 }
1052                 case MP_BUS_MCA: /* MCA pin */
1053                 {
1054                         trigger = default_MCA_trigger(idx);
1055                         break;
1056                 }
1057                 default:
1058                 {
1059                         printk(KERN_WARNING "broken BIOS!!\n");
1060                         trigger = 1;
1061                         break;
1062                 }
1063         }
1064 #endif
1065                 break;
1066         }
1067         case 1: /* edge */
1068         {
1069                 trigger = 0;
1070                 break;
1071         }
1072         case 2: /* reserved */
1073         {
1074                 printk(KERN_WARNING "broken BIOS!!\n");
1075                 trigger = 1;
1076                 break;
1077         }
1078         case 3: /* level */
1079         {
1080                 trigger = 1;
1081                 break;
1082         }
1083         default: /* invalid */
1084         {
1085                 printk(KERN_WARNING "broken BIOS!!\n");
1086                 trigger = 0;
1087                 break;
1088         }
1089         }
1090         return trigger;
1091 }
1092
1093 static inline int irq_polarity(int idx)
1094 {
1095         return MPBIOS_polarity(idx);
1096 }
1097
1098 static inline int irq_trigger(int idx)
1099 {
1100         return MPBIOS_trigger(idx);
1101 }
1102
1103 static int pin_2_irq(int idx, int apic, int pin)
1104 {
1105         int irq, i;
1106         int bus = mp_irqs[idx].mp_srcbus;
1107
1108         /*
1109          * Debugging check, we are in big trouble if this message pops up!
1110          */
1111         if (mp_irqs[idx].mp_dstirq != pin)
1112                 printk(KERN_ERR "broken BIOS or MPTABLE parser, ayiee!!\n");
1113
1114         if (test_bit(bus, mp_bus_not_pci))
1115                 irq = mp_irqs[idx].mp_srcbusirq;
1116         else {
1117                 /*
1118                  * PCI IRQs are mapped in order
1119                  */
1120                 i = irq = 0;
1121                 while (i < apic)
1122                         irq += nr_ioapic_registers[i++];
1123                 irq += pin;
1124
1125                 /*
1126                  * For MPS mode, so far only needed by ES7000 platform
1127                  */
1128                 if (ioapic_renumber_irq)
1129                         irq = ioapic_renumber_irq(apic, irq);
1130         }
1131
1132         /*
1133          * PCI IRQ command line redirection. Yes, limits are hardcoded.
1134          */
1135         if ((pin >= 16) && (pin <= 23)) {
1136                 if (pirq_entries[pin-16] != -1) {
1137                         if (!pirq_entries[pin-16]) {
1138                                 apic_printk(APIC_VERBOSE, KERN_DEBUG
1139                                                 "disabling PIRQ%d\n", pin-16);
1140                         } else {
1141                                 irq = pirq_entries[pin-16];
1142                                 apic_printk(APIC_VERBOSE, KERN_DEBUG
1143                                                 "using PIRQ%d -> IRQ %d\n",
1144                                                 pin-16, irq);
1145                         }
1146                 }
1147         }
1148         return irq;
1149 }
1150
1151 static inline int IO_APIC_irq_trigger(int irq)
1152 {
1153         int apic, idx, pin;
1154
1155         for (apic = 0; apic < nr_ioapics; apic++) {
1156                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1157                         idx = find_irq_entry(apic, pin, mp_INT);
1158                         if ((idx != -1) && (irq == pin_2_irq(idx, apic, pin)))
1159                                 return irq_trigger(idx);
1160                 }
1161         }
1162         /*
1163          * nonexistent IRQs are edge default
1164          */
1165         return 0;
1166 }
1167
1168 /* irq_vectors is indexed by the sum of all RTEs in all I/O APICs. */
1169 static u8 irq_vector[NR_IRQ_VECTORS] __read_mostly = { FIRST_DEVICE_VECTOR , 0 };
1170
1171 static int __assign_irq_vector(int irq)
1172 {
1173         static int current_vector = FIRST_DEVICE_VECTOR, current_offset;
1174         int vector, offset;
1175
1176         BUG_ON((unsigned)irq >= NR_IRQ_VECTORS);
1177
1178         if (irq_vector[irq] > 0)
1179                 return irq_vector[irq];
1180
1181         vector = current_vector;
1182         offset = current_offset;
1183 next:
1184         vector += 8;
1185         if (vector >= first_system_vector) {
1186                 offset = (offset + 1) % 8;
1187                 vector = FIRST_DEVICE_VECTOR + offset;
1188         }
1189         if (vector == current_vector)
1190                 return -ENOSPC;
1191         if (test_and_set_bit(vector, used_vectors))
1192                 goto next;
1193
1194         current_vector = vector;
1195         current_offset = offset;
1196         irq_vector[irq] = vector;
1197
1198         return vector;
1199 }
1200
1201 static int assign_irq_vector(int irq)
1202 {
1203         unsigned long flags;
1204         int vector;
1205
1206         spin_lock_irqsave(&vector_lock, flags);
1207         vector = __assign_irq_vector(irq);
1208         spin_unlock_irqrestore(&vector_lock, flags);
1209
1210         return vector;
1211 }
1212
1213 static struct irq_chip ioapic_chip;
1214
1215 #define IOAPIC_AUTO     -1
1216 #define IOAPIC_EDGE     0
1217 #define IOAPIC_LEVEL    1
1218
1219 static void ioapic_register_intr(int irq, int vector, unsigned long trigger)
1220 {
1221         if ((trigger == IOAPIC_AUTO && IO_APIC_irq_trigger(irq)) ||
1222             trigger == IOAPIC_LEVEL) {
1223                 irq_desc[irq].status |= IRQ_LEVEL;
1224                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
1225                                          handle_fasteoi_irq, "fasteoi");
1226         } else {
1227                 irq_desc[irq].status &= ~IRQ_LEVEL;
1228                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
1229                                          handle_edge_irq, "edge");
1230         }
1231         set_intr_gate(vector, interrupt[irq]);
1232 }
1233
1234 static void __init setup_IO_APIC_irqs(void)
1235 {
1236         struct IO_APIC_route_entry entry;
1237         int apic, pin, idx, irq, first_notcon = 1, vector;
1238
1239         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
1240
1241         for (apic = 0; apic < nr_ioapics; apic++) {
1242         for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1243
1244                 /*
1245                  * add it to the IO-APIC irq-routing table:
1246                  */
1247                 memset(&entry, 0, sizeof(entry));
1248
1249                 entry.delivery_mode = INT_DELIVERY_MODE;
1250                 entry.dest_mode = INT_DEST_MODE;
1251                 entry.mask = 0;                         /* enable IRQ */
1252                 entry.dest.logical.logical_dest =
1253                                         cpu_mask_to_apicid(TARGET_CPUS);
1254
1255                 idx = find_irq_entry(apic, pin, mp_INT);
1256                 if (idx == -1) {
1257                         if (first_notcon) {
1258                                 apic_printk(APIC_VERBOSE, KERN_DEBUG
1259                                                 " IO-APIC (apicid-pin) %d-%d",
1260                                                 mp_ioapics[apic].mp_apicid,
1261                                                 pin);
1262                                 first_notcon = 0;
1263                         } else
1264                                 apic_printk(APIC_VERBOSE, ", %d-%d",
1265                                         mp_ioapics[apic].mp_apicid, pin);
1266                         continue;
1267                 }
1268
1269                 if (!first_notcon) {
1270                         apic_printk(APIC_VERBOSE, " not connected.\n");
1271                         first_notcon = 1;
1272                 }
1273
1274                 entry.trigger = irq_trigger(idx);
1275                 entry.polarity = irq_polarity(idx);
1276
1277                 if (irq_trigger(idx)) {
1278                         entry.trigger = 1;
1279                         entry.mask = 1;
1280                 }
1281
1282                 irq = pin_2_irq(idx, apic, pin);
1283                 /*
1284                  * skip adding the timer int on secondary nodes, which causes
1285                  * a small but painful rift in the time-space continuum
1286                  */
1287                 if (multi_timer_check(apic, irq))
1288                         continue;
1289                 else
1290                         add_pin_to_irq(irq, apic, pin);
1291
1292                 if (!apic && !IO_APIC_IRQ(irq))
1293                         continue;
1294
1295                 if (IO_APIC_IRQ(irq)) {
1296                         vector = assign_irq_vector(irq);
1297                         entry.vector = vector;
1298                         ioapic_register_intr(irq, vector, IOAPIC_AUTO);
1299
1300                         if (!apic && (irq < 16))
1301                                 disable_8259A_irq(irq);
1302                 }
1303                 ioapic_write_entry(apic, pin, entry);
1304         }
1305         }
1306
1307         if (!first_notcon)
1308                 apic_printk(APIC_VERBOSE, " not connected.\n");
1309 }
1310
1311 /*
1312  * Set up the timer pin, possibly with the 8259A-master behind.
1313  */
1314 static void __init setup_timer_IRQ0_pin(unsigned int apic, unsigned int pin,
1315                                         int vector)
1316 {
1317         struct IO_APIC_route_entry entry;
1318
1319         memset(&entry, 0, sizeof(entry));
1320
1321         /*
1322          * We use logical delivery to get the timer IRQ
1323          * to the first CPU.
1324          */
1325         entry.dest_mode = INT_DEST_MODE;
1326         entry.mask = 1;                                 /* mask IRQ now */
1327         entry.dest.logical.logical_dest = cpu_mask_to_apicid(TARGET_CPUS);
1328         entry.delivery_mode = INT_DELIVERY_MODE;
1329         entry.polarity = 0;
1330         entry.trigger = 0;
1331         entry.vector = vector;
1332
1333         /*
1334          * The timer IRQ doesn't have to know that behind the
1335          * scene we may have a 8259A-master in AEOI mode ...
1336          */
1337         ioapic_register_intr(0, vector, IOAPIC_EDGE);
1338
1339         /*
1340          * Add it to the IO-APIC irq-routing table:
1341          */
1342         ioapic_write_entry(apic, pin, entry);
1343 }
1344
1345 void __init print_IO_APIC(void)
1346 {
1347         int apic, i;
1348         union IO_APIC_reg_00 reg_00;
1349         union IO_APIC_reg_01 reg_01;
1350         union IO_APIC_reg_02 reg_02;
1351         union IO_APIC_reg_03 reg_03;
1352         unsigned long flags;
1353
1354         if (apic_verbosity == APIC_QUIET)
1355                 return;
1356
1357         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
1358         for (i = 0; i < nr_ioapics; i++)
1359                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
1360                        mp_ioapics[i].mp_apicid, nr_ioapic_registers[i]);
1361
1362         /*
1363          * We are a bit conservative about what we expect.  We have to
1364          * know about every hardware change ASAP.
1365          */
1366         printk(KERN_INFO "testing the IO APIC.......................\n");
1367
1368         for (apic = 0; apic < nr_ioapics; apic++) {
1369
1370         spin_lock_irqsave(&ioapic_lock, flags);
1371         reg_00.raw = io_apic_read(apic, 0);
1372         reg_01.raw = io_apic_read(apic, 1);
1373         if (reg_01.bits.version >= 0x10)
1374                 reg_02.raw = io_apic_read(apic, 2);
1375         if (reg_01.bits.version >= 0x20)
1376                 reg_03.raw = io_apic_read(apic, 3);
1377         spin_unlock_irqrestore(&ioapic_lock, flags);
1378
1379         printk(KERN_DEBUG "IO APIC #%d......\n", mp_ioapics[apic].mp_apicid);
1380         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
1381         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
1382         printk(KERN_DEBUG ".......    : Delivery Type: %X\n", reg_00.bits.delivery_type);
1383         printk(KERN_DEBUG ".......    : LTS          : %X\n", reg_00.bits.LTS);
1384
1385         printk(KERN_DEBUG ".... register #01: %08X\n", reg_01.raw);
1386         printk(KERN_DEBUG ".......     : max redirection entries: %04X\n", reg_01.bits.entries);
1387
1388         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
1389         printk(KERN_DEBUG ".......     : IO APIC version: %04X\n", reg_01.bits.version);
1390
1391         /*
1392          * Some Intel chipsets with IO APIC VERSION of 0x1? don't have reg_02,
1393          * but the value of reg_02 is read as the previous read register
1394          * value, so ignore it if reg_02 == reg_01.
1395          */
1396         if (reg_01.bits.version >= 0x10 && reg_02.raw != reg_01.raw) {
1397                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
1398                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
1399         }
1400
1401         /*
1402          * Some Intel chipsets with IO APIC VERSION of 0x2? don't have reg_02
1403          * or reg_03, but the value of reg_0[23] is read as the previous read
1404          * register value, so ignore it if reg_03 == reg_0[12].
1405          */
1406         if (reg_01.bits.version >= 0x20 && reg_03.raw != reg_02.raw &&
1407             reg_03.raw != reg_01.raw) {
1408                 printk(KERN_DEBUG ".... register #03: %08X\n", reg_03.raw);
1409                 printk(KERN_DEBUG ".......     : Boot DT    : %X\n", reg_03.bits.boot_DT);
1410         }
1411
1412         printk(KERN_DEBUG ".... IRQ redirection table:\n");
1413
1414         printk(KERN_DEBUG " NR Log Phy Mask Trig IRR Pol"
1415                           " Stat Dest Deli Vect:   \n");
1416
1417         for (i = 0; i <= reg_01.bits.entries; i++) {
1418                 struct IO_APIC_route_entry entry;
1419
1420                 entry = ioapic_read_entry(apic, i);
1421
1422                 printk(KERN_DEBUG " %02x %03X %02X  ",
1423                         i,
1424                         entry.dest.logical.logical_dest,
1425                         entry.dest.physical.physical_dest
1426                 );
1427
1428                 printk("%1d    %1d    %1d   %1d   %1d    %1d    %1d    %02X\n",
1429                         entry.mask,
1430                         entry.trigger,
1431                         entry.irr,
1432                         entry.polarity,
1433                         entry.delivery_status,
1434                         entry.dest_mode,
1435                         entry.delivery_mode,
1436                         entry.vector
1437                 );
1438         }
1439         }
1440         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1441         for (i = 0; i < NR_IRQS; i++) {
1442                 struct irq_pin_list *entry = irq_2_pin + i;
1443                 if (entry->pin < 0)
1444                         continue;
1445                 printk(KERN_DEBUG "IRQ%d ", i);
1446                 for (;;) {
1447                         printk("-> %d:%d", entry->apic, entry->pin);
1448                         if (!entry->next)
1449                                 break;
1450                         entry = irq_2_pin + entry->next;
1451                 }
1452                 printk("\n");
1453         }
1454
1455         printk(KERN_INFO ".................................... done.\n");
1456
1457         return;
1458 }
1459
1460 #if 0
1461
1462 static void print_APIC_bitfield(int base)
1463 {
1464         unsigned int v;
1465         int i, j;
1466
1467         if (apic_verbosity == APIC_QUIET)
1468                 return;
1469
1470         printk(KERN_DEBUG "0123456789abcdef0123456789abcdef\n" KERN_DEBUG);
1471         for (i = 0; i < 8; i++) {
1472                 v = apic_read(base + i*0x10);
1473                 for (j = 0; j < 32; j++) {
1474                         if (v & (1<<j))
1475                                 printk("1");
1476                         else
1477                                 printk("0");
1478                 }
1479                 printk("\n");
1480         }
1481 }
1482
1483 void /*__init*/ print_local_APIC(void *dummy)
1484 {
1485         unsigned int v, ver, maxlvt;
1486
1487         if (apic_verbosity == APIC_QUIET)
1488                 return;
1489
1490         printk("\n" KERN_DEBUG "printing local APIC contents on CPU#%d/%d:\n",
1491                 smp_processor_id(), hard_smp_processor_id());
1492         v = apic_read(APIC_ID);
1493         printk(KERN_INFO "... APIC ID:      %08x (%01x)\n", v,
1494                         GET_APIC_ID(v));
1495         v = apic_read(APIC_LVR);
1496         printk(KERN_INFO "... APIC VERSION: %08x\n", v);
1497         ver = GET_APIC_VERSION(v);
1498         maxlvt = lapic_get_maxlvt();
1499
1500         v = apic_read(APIC_TASKPRI);
1501         printk(KERN_DEBUG "... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
1502
1503         if (APIC_INTEGRATED(ver)) {                     /* !82489DX */
1504                 v = apic_read(APIC_ARBPRI);
1505                 printk(KERN_DEBUG "... APIC ARBPRI: %08x (%02x)\n", v,
1506                         v & APIC_ARBPRI_MASK);
1507                 v = apic_read(APIC_PROCPRI);
1508                 printk(KERN_DEBUG "... APIC PROCPRI: %08x\n", v);
1509         }
1510
1511         v = apic_read(APIC_EOI);
1512         printk(KERN_DEBUG "... APIC EOI: %08x\n", v);
1513         v = apic_read(APIC_RRR);
1514         printk(KERN_DEBUG "... APIC RRR: %08x\n", v);
1515         v = apic_read(APIC_LDR);
1516         printk(KERN_DEBUG "... APIC LDR: %08x\n", v);
1517         v = apic_read(APIC_DFR);
1518         printk(KERN_DEBUG "... APIC DFR: %08x\n", v);
1519         v = apic_read(APIC_SPIV);
1520         printk(KERN_DEBUG "... APIC SPIV: %08x\n", v);
1521
1522         printk(KERN_DEBUG "... APIC ISR field:\n");
1523         print_APIC_bitfield(APIC_ISR);
1524         printk(KERN_DEBUG "... APIC TMR field:\n");
1525         print_APIC_bitfield(APIC_TMR);
1526         printk(KERN_DEBUG "... APIC IRR field:\n");
1527         print_APIC_bitfield(APIC_IRR);
1528
1529         if (APIC_INTEGRATED(ver)) {             /* !82489DX */
1530                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP. */
1531                         apic_write(APIC_ESR, 0);
1532                 v = apic_read(APIC_ESR);
1533                 printk(KERN_DEBUG "... APIC ESR: %08x\n", v);
1534         }
1535
1536         v = apic_read(APIC_ICR);
1537         printk(KERN_DEBUG "... APIC ICR: %08x\n", v);
1538         v = apic_read(APIC_ICR2);
1539         printk(KERN_DEBUG "... APIC ICR2: %08x\n", v);
1540
1541         v = apic_read(APIC_LVTT);
1542         printk(KERN_DEBUG "... APIC LVTT: %08x\n", v);
1543
1544         if (maxlvt > 3) {                       /* PC is LVT#4. */
1545                 v = apic_read(APIC_LVTPC);
1546                 printk(KERN_DEBUG "... APIC LVTPC: %08x\n", v);
1547         }
1548         v = apic_read(APIC_LVT0);
1549         printk(KERN_DEBUG "... APIC LVT0: %08x\n", v);
1550         v = apic_read(APIC_LVT1);
1551         printk(KERN_DEBUG "... APIC LVT1: %08x\n", v);
1552
1553         if (maxlvt > 2) {                       /* ERR is LVT#3. */
1554                 v = apic_read(APIC_LVTERR);
1555                 printk(KERN_DEBUG "... APIC LVTERR: %08x\n", v);
1556         }
1557
1558         v = apic_read(APIC_TMICT);
1559         printk(KERN_DEBUG "... APIC TMICT: %08x\n", v);
1560         v = apic_read(APIC_TMCCT);
1561         printk(KERN_DEBUG "... APIC TMCCT: %08x\n", v);
1562         v = apic_read(APIC_TDCR);
1563         printk(KERN_DEBUG "... APIC TDCR: %08x\n", v);
1564         printk("\n");
1565 }
1566
1567 void print_all_local_APICs(void)
1568 {
1569         on_each_cpu(print_local_APIC, NULL, 1);
1570 }
1571
1572 void /*__init*/ print_PIC(void)
1573 {
1574         unsigned int v;
1575         unsigned long flags;
1576
1577         if (apic_verbosity == APIC_QUIET)
1578                 return;
1579
1580         printk(KERN_DEBUG "\nprinting PIC contents\n");
1581
1582         spin_lock_irqsave(&i8259A_lock, flags);
1583
1584         v = inb(0xa1) << 8 | inb(0x21);
1585         printk(KERN_DEBUG "... PIC  IMR: %04x\n", v);
1586
1587         v = inb(0xa0) << 8 | inb(0x20);
1588         printk(KERN_DEBUG "... PIC  IRR: %04x\n", v);
1589
1590         outb(0x0b, 0xa0);
1591         outb(0x0b, 0x20);
1592         v = inb(0xa0) << 8 | inb(0x20);
1593         outb(0x0a, 0xa0);
1594         outb(0x0a, 0x20);
1595
1596         spin_unlock_irqrestore(&i8259A_lock, flags);
1597
1598         printk(KERN_DEBUG "... PIC  ISR: %04x\n", v);
1599
1600         v = inb(0x4d1) << 8 | inb(0x4d0);
1601         printk(KERN_DEBUG "... PIC ELCR: %04x\n", v);
1602 }
1603
1604 #endif  /*  0  */
1605
1606 static void __init enable_IO_APIC(void)
1607 {
1608         union IO_APIC_reg_01 reg_01;
1609         int i8259_apic, i8259_pin;
1610         int i, apic;
1611         unsigned long flags;
1612
1613         for (i = 0; i < PIN_MAP_SIZE; i++) {
1614                 irq_2_pin[i].pin = -1;
1615                 irq_2_pin[i].next = 0;
1616         }
1617         if (!pirqs_enabled)
1618                 for (i = 0; i < MAX_PIRQS; i++)
1619                         pirq_entries[i] = -1;
1620
1621         /*
1622          * The number of IO-APIC IRQ registers (== #pins):
1623          */
1624         for (apic = 0; apic < nr_ioapics; apic++) {
1625                 spin_lock_irqsave(&ioapic_lock, flags);
1626                 reg_01.raw = io_apic_read(apic, 1);
1627                 spin_unlock_irqrestore(&ioapic_lock, flags);
1628                 nr_ioapic_registers[apic] = reg_01.bits.entries+1;
1629         }
1630         for (apic = 0; apic < nr_ioapics; apic++) {
1631                 int pin;
1632                 /* See if any of the pins is in ExtINT mode */
1633                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1634                         struct IO_APIC_route_entry entry;
1635                         entry = ioapic_read_entry(apic, pin);
1636
1637
1638                         /* If the interrupt line is enabled and in ExtInt mode
1639                          * I have found the pin where the i8259 is connected.
1640                          */
1641                         if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1642                                 ioapic_i8259.apic = apic;
1643                                 ioapic_i8259.pin  = pin;
1644                                 goto found_i8259;
1645                         }
1646                 }
1647         }
1648  found_i8259:
1649         /* Look to see what if the MP table has reported the ExtINT */
1650         /* If we could not find the appropriate pin by looking at the ioapic
1651          * the i8259 probably is not connected the ioapic but give the
1652          * mptable a chance anyway.
1653          */
1654         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1655         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1656         /* Trust the MP table if nothing is setup in the hardware */
1657         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1658                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1659                 ioapic_i8259.pin  = i8259_pin;
1660                 ioapic_i8259.apic = i8259_apic;
1661         }
1662         /* Complain if the MP table and the hardware disagree */
1663         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1664                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1665         {
1666                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1667         }
1668
1669         /*
1670          * Do not trust the IO-APIC being empty at bootup
1671          */
1672         clear_IO_APIC();
1673 }
1674
1675 /*
1676  * Not an __init, needed by the reboot code
1677  */
1678 void disable_IO_APIC(void)
1679 {
1680         /*
1681          * Clear the IO-APIC before rebooting:
1682          */
1683         clear_IO_APIC();
1684
1685         /*
1686          * If the i8259 is routed through an IOAPIC
1687          * Put that IOAPIC in virtual wire mode
1688          * so legacy interrupts can be delivered.
1689          */
1690         if (ioapic_i8259.pin != -1) {
1691                 struct IO_APIC_route_entry entry;
1692
1693                 memset(&entry, 0, sizeof(entry));
1694                 entry.mask            = 0; /* Enabled */
1695                 entry.trigger         = 0; /* Edge */
1696                 entry.irr             = 0;
1697                 entry.polarity        = 0; /* High */
1698                 entry.delivery_status = 0;
1699                 entry.dest_mode       = 0; /* Physical */
1700                 entry.delivery_mode   = dest_ExtINT; /* ExtInt */
1701                 entry.vector          = 0;
1702                 entry.dest.physical.physical_dest = read_apic_id();
1703
1704                 /*
1705                  * Add it to the IO-APIC irq-routing table:
1706                  */
1707                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1708         }
1709         disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1710 }
1711
1712 /*
1713  * function to set the IO-APIC physical IDs based on the
1714  * values stored in the MPC table.
1715  *
1716  * by Matt Domsch <Matt_Domsch@dell.com>  Tue Dec 21 12:25:05 CST 1999
1717  */
1718
1719 static void __init setup_ioapic_ids_from_mpc(void)
1720 {
1721         union IO_APIC_reg_00 reg_00;
1722         physid_mask_t phys_id_present_map;
1723         int apic;
1724         int i;
1725         unsigned char old_id;
1726         unsigned long flags;
1727
1728         if (x86_quirks->setup_ioapic_ids && x86_quirks->setup_ioapic_ids())
1729                 return;
1730
1731         /*
1732          * Don't check I/O APIC IDs for xAPIC systems.  They have
1733          * no meaning without the serial APIC bus.
1734          */
1735         if (!(boot_cpu_data.x86_vendor == X86_VENDOR_INTEL)
1736                 || APIC_XAPIC(apic_version[boot_cpu_physical_apicid]))
1737                 return;
1738         /*
1739          * This is broken; anything with a real cpu count has to
1740          * circumvent this idiocy regardless.
1741          */
1742         phys_id_present_map = ioapic_phys_id_map(phys_cpu_present_map);
1743
1744         /*
1745          * Set the IOAPIC ID to the value stored in the MPC table.
1746          */
1747         for (apic = 0; apic < nr_ioapics; apic++) {
1748
1749                 /* Read the register 0 value */
1750                 spin_lock_irqsave(&ioapic_lock, flags);
1751                 reg_00.raw = io_apic_read(apic, 0);
1752                 spin_unlock_irqrestore(&ioapic_lock, flags);
1753
1754                 old_id = mp_ioapics[apic].mp_apicid;
1755
1756                 if (mp_ioapics[apic].mp_apicid >= get_physical_broadcast()) {
1757                         printk(KERN_ERR "BIOS bug, IO-APIC#%d ID is %d in the MPC table!...\n",
1758                                 apic, mp_ioapics[apic].mp_apicid);
1759                         printk(KERN_ERR "... fixing up to %d. (tell your hw vendor)\n",
1760                                 reg_00.bits.ID);
1761                         mp_ioapics[apic].mp_apicid = reg_00.bits.ID;
1762                 }
1763
1764                 /*
1765                  * Sanity check, is the ID really free? Every APIC in a
1766                  * system must have a unique ID or we get lots of nice
1767                  * 'stuck on smp_invalidate_needed IPI wait' messages.
1768                  */
1769                 if (check_apicid_used(phys_id_present_map,
1770                                         mp_ioapics[apic].mp_apicid)) {
1771                         printk(KERN_ERR "BIOS bug, IO-APIC#%d ID %d is already used!...\n",
1772                                 apic, mp_ioapics[apic].mp_apicid);
1773                         for (i = 0; i < get_physical_broadcast(); i++)
1774                                 if (!physid_isset(i, phys_id_present_map))
1775                                         break;
1776                         if (i >= get_physical_broadcast())
1777                                 panic("Max APIC ID exceeded!\n");
1778                         printk(KERN_ERR "... fixing up to %d. (tell your hw vendor)\n",
1779                                 i);
1780                         physid_set(i, phys_id_present_map);
1781                         mp_ioapics[apic].mp_apicid = i;
1782                 } else {
1783                         physid_mask_t tmp;
1784                         tmp = apicid_to_cpu_present(mp_ioapics[apic].mp_apicid);
1785                         apic_printk(APIC_VERBOSE, "Setting %d in the "
1786                                         "phys_id_present_map\n",
1787                                         mp_ioapics[apic].mp_apicid);
1788                         physids_or(phys_id_present_map, phys_id_present_map, tmp);
1789                 }
1790
1791
1792                 /*
1793                  * We need to adjust the IRQ routing table
1794                  * if the ID changed.
1795                  */
1796                 if (old_id != mp_ioapics[apic].mp_apicid)
1797                         for (i = 0; i < mp_irq_entries; i++)
1798                                 if (mp_irqs[i].mp_dstapic == old_id)
1799                                         mp_irqs[i].mp_dstapic
1800                                                 = mp_ioapics[apic].mp_apicid;
1801
1802                 /*
1803                  * Read the right value from the MPC table and
1804                  * write it into the ID register.
1805                  */
1806                 apic_printk(APIC_VERBOSE, KERN_INFO
1807                         "...changing IO-APIC physical APIC ID to %d ...",
1808                         mp_ioapics[apic].mp_apicid);
1809
1810                 reg_00.bits.ID = mp_ioapics[apic].mp_apicid;
1811                 spin_lock_irqsave(&ioapic_lock, flags);
1812                 io_apic_write(apic, 0, reg_00.raw);
1813                 spin_unlock_irqrestore(&ioapic_lock, flags);
1814
1815                 /*
1816                  * Sanity check
1817                  */
1818                 spin_lock_irqsave(&ioapic_lock, flags);
1819                 reg_00.raw = io_apic_read(apic, 0);
1820                 spin_unlock_irqrestore(&ioapic_lock, flags);
1821                 if (reg_00.bits.ID != mp_ioapics[apic].mp_apicid)
1822                         printk("could not set ID!\n");
1823                 else
1824                         apic_printk(APIC_VERBOSE, " ok.\n");
1825         }
1826 }
1827
1828 int no_timer_check __initdata;
1829
1830 static int __init notimercheck(char *s)
1831 {
1832         no_timer_check = 1;
1833         return 1;
1834 }
1835 __setup("no_timer_check", notimercheck);
1836
1837 /*
1838  * There is a nasty bug in some older SMP boards, their mptable lies
1839  * about the timer IRQ. We do the following to work around the situation:
1840  *
1841  *      - timer IRQ defaults to IO-APIC IRQ
1842  *      - if this function detects that timer IRQs are defunct, then we fall
1843  *        back to ISA timer IRQs
1844  */
1845 static int __init timer_irq_works(void)
1846 {
1847         unsigned long t1 = jiffies;
1848         unsigned long flags;
1849
1850         if (no_timer_check)
1851                 return 1;
1852
1853         local_save_flags(flags);
1854         local_irq_enable();
1855         /* Let ten ticks pass... */
1856         mdelay((10 * 1000) / HZ);
1857         local_irq_restore(flags);
1858
1859         /*
1860          * Expect a few ticks at least, to be sure some possible
1861          * glue logic does not lock up after one or two first
1862          * ticks in a non-ExtINT mode.  Also the local APIC
1863          * might have cached one ExtINT interrupt.  Finally, at
1864          * least one tick may be lost due to delays.
1865          */
1866         if (time_after(jiffies, t1 + 4))
1867                 return 1;
1868
1869         return 0;
1870 }
1871
1872 /*
1873  * In the SMP+IOAPIC case it might happen that there are an unspecified
1874  * number of pending IRQ events unhandled. These cases are very rare,
1875  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1876  * better to do it this way as thus we do not have to be aware of
1877  * 'pending' interrupts in the IRQ path, except at this point.
1878  */
1879 /*
1880  * Edge triggered needs to resend any interrupt
1881  * that was delayed but this is now handled in the device
1882  * independent code.
1883  */
1884
1885 /*
1886  * Startup quirk:
1887  *
1888  * Starting up a edge-triggered IO-APIC interrupt is
1889  * nasty - we need to make sure that we get the edge.
1890  * If it is already asserted for some reason, we need
1891  * return 1 to indicate that is was pending.
1892  *
1893  * This is not complete - we should be able to fake
1894  * an edge even if it isn't on the 8259A...
1895  *
1896  * (We do this for level-triggered IRQs too - it cannot hurt.)
1897  */
1898 static unsigned int startup_ioapic_irq(unsigned int irq)
1899 {
1900         int was_pending = 0;
1901         unsigned long flags;
1902
1903         spin_lock_irqsave(&ioapic_lock, flags);
1904         if (irq < 16) {
1905                 disable_8259A_irq(irq);
1906                 if (i8259A_irq_pending(irq))
1907                         was_pending = 1;
1908         }
1909         __unmask_IO_APIC_irq(irq);
1910         spin_unlock_irqrestore(&ioapic_lock, flags);
1911
1912         return was_pending;
1913 }
1914
1915 static void ack_ioapic_irq(unsigned int irq)
1916 {
1917         move_native_irq(irq);
1918         ack_APIC_irq();
1919 }
1920
1921 static void ack_ioapic_quirk_irq(unsigned int irq)
1922 {
1923         unsigned long v;
1924         int i;
1925
1926         move_native_irq(irq);
1927 /*
1928  * It appears there is an erratum which affects at least version 0x11
1929  * of I/O APIC (that's the 82093AA and cores integrated into various
1930  * chipsets).  Under certain conditions a level-triggered interrupt is
1931  * erroneously delivered as edge-triggered one but the respective IRR
1932  * bit gets set nevertheless.  As a result the I/O unit expects an EOI
1933  * message but it will never arrive and further interrupts are blocked
1934  * from the source.  The exact reason is so far unknown, but the
1935  * phenomenon was observed when two consecutive interrupt requests
1936  * from a given source get delivered to the same CPU and the source is
1937  * temporarily disabled in between.
1938  *
1939  * A workaround is to simulate an EOI message manually.  We achieve it
1940  * by setting the trigger mode to edge and then to level when the edge
1941  * trigger mode gets detected in the TMR of a local APIC for a
1942  * level-triggered interrupt.  We mask the source for the time of the
1943  * operation to prevent an edge-triggered interrupt escaping meanwhile.
1944  * The idea is from Manfred Spraul.  --macro
1945  */
1946         i = irq_vector[irq];
1947
1948         v = apic_read(APIC_TMR + ((i & ~0x1f) >> 1));
1949
1950         ack_APIC_irq();
1951
1952         if (!(v & (1 << (i & 0x1f)))) {
1953                 atomic_inc(&irq_mis_count);
1954                 spin_lock(&ioapic_lock);
1955                 __mask_and_edge_IO_APIC_irq(irq);
1956                 __unmask_and_level_IO_APIC_irq(irq);
1957                 spin_unlock(&ioapic_lock);
1958         }
1959 }
1960
1961 static int ioapic_retrigger_irq(unsigned int irq)
1962 {
1963         send_IPI_self(irq_vector[irq]);
1964
1965         return 1;
1966 }
1967
1968 static struct irq_chip ioapic_chip __read_mostly = {
1969         .name           = "IO-APIC",
1970         .startup        = startup_ioapic_irq,
1971         .mask           = mask_IO_APIC_irq,
1972         .unmask         = unmask_IO_APIC_irq,
1973         .ack            = ack_ioapic_irq,
1974         .eoi            = ack_ioapic_quirk_irq,
1975 #ifdef CONFIG_SMP
1976         .set_affinity   = set_ioapic_affinity_irq,
1977 #endif
1978         .retrigger      = ioapic_retrigger_irq,
1979 };
1980
1981
1982 static inline void init_IO_APIC_traps(void)
1983 {
1984         int irq;
1985
1986         /*
1987          * NOTE! The local APIC isn't very good at handling
1988          * multiple interrupts at the same interrupt level.
1989          * As the interrupt level is determined by taking the
1990          * vector number and shifting that right by 4, we
1991          * want to spread these out a bit so that they don't
1992          * all fall in the same interrupt level.
1993          *
1994          * Also, we've got to be careful not to trash gate
1995          * 0x80, because int 0x80 is hm, kind of importantish. ;)
1996          */
1997         for (irq = 0; irq < NR_IRQS ; irq++) {
1998                 if (IO_APIC_IRQ(irq) && !irq_vector[irq]) {
1999                         /*
2000                          * Hmm.. We don't have an entry for this,
2001                          * so default to an old-fashioned 8259
2002                          * interrupt if we can..
2003                          */
2004                         if (irq < 16)
2005                                 make_8259A_irq(irq);
2006                         else
2007                                 /* Strange. Oh, well.. */
2008                                 irq_desc[irq].chip = &no_irq_chip;
2009                 }
2010         }
2011 }
2012
2013 /*
2014  * The local APIC irq-chip implementation:
2015  */
2016
2017 static void ack_lapic_irq(unsigned int irq)
2018 {
2019         ack_APIC_irq();
2020 }
2021
2022 static void mask_lapic_irq(unsigned int irq)
2023 {
2024         unsigned long v;
2025
2026         v = apic_read(APIC_LVT0);
2027         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
2028 }
2029
2030 static void unmask_lapic_irq(unsigned int irq)
2031 {
2032         unsigned long v;
2033
2034         v = apic_read(APIC_LVT0);
2035         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
2036 }
2037
2038 static struct irq_chip lapic_chip __read_mostly = {
2039         .name           = "local-APIC",
2040         .mask           = mask_lapic_irq,
2041         .unmask         = unmask_lapic_irq,
2042         .ack            = ack_lapic_irq,
2043 };
2044
2045 static void lapic_register_intr(int irq, int vector)
2046 {
2047         irq_desc[irq].status &= ~IRQ_LEVEL;
2048         set_irq_chip_and_handler_name(irq, &lapic_chip, handle_edge_irq,
2049                                       "edge");
2050         set_intr_gate(vector, interrupt[irq]);
2051 }
2052
2053 static void __init setup_nmi(void)
2054 {
2055         /*
2056          * Dirty trick to enable the NMI watchdog ...
2057          * We put the 8259A master into AEOI mode and
2058          * unmask on all local APICs LVT0 as NMI.
2059          *
2060          * The idea to use the 8259A in AEOI mode ('8259A Virtual Wire')
2061          * is from Maciej W. Rozycki - so we do not have to EOI from
2062          * the NMI handler or the timer interrupt.
2063          */
2064         apic_printk(APIC_VERBOSE, KERN_INFO "activating NMI Watchdog ...");
2065
2066         enable_NMI_through_LVT0();
2067
2068         apic_printk(APIC_VERBOSE, " done.\n");
2069 }
2070
2071 /*
2072  * This looks a bit hackish but it's about the only one way of sending
2073  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
2074  * not support the ExtINT mode, unfortunately.  We need to send these
2075  * cycles as some i82489DX-based boards have glue logic that keeps the
2076  * 8259A interrupt line asserted until INTA.  --macro
2077  */
2078 static inline void __init unlock_ExtINT_logic(void)
2079 {
2080         int apic, pin, i;
2081         struct IO_APIC_route_entry entry0, entry1;
2082         unsigned char save_control, save_freq_select;
2083
2084         pin  = find_isa_irq_pin(8, mp_INT);
2085         if (pin == -1) {
2086                 WARN_ON_ONCE(1);
2087                 return;
2088         }
2089         apic = find_isa_irq_apic(8, mp_INT);
2090         if (apic == -1) {
2091                 WARN_ON_ONCE(1);
2092                 return;
2093         }
2094
2095         entry0 = ioapic_read_entry(apic, pin);
2096         clear_IO_APIC_pin(apic, pin);
2097
2098         memset(&entry1, 0, sizeof(entry1));
2099
2100         entry1.dest_mode = 0;                   /* physical delivery */
2101         entry1.mask = 0;                        /* unmask IRQ now */
2102         entry1.dest.physical.physical_dest = hard_smp_processor_id();
2103         entry1.delivery_mode = dest_ExtINT;
2104         entry1.polarity = entry0.polarity;
2105         entry1.trigger = 0;
2106         entry1.vector = 0;
2107
2108         ioapic_write_entry(apic, pin, entry1);
2109
2110         save_control = CMOS_READ(RTC_CONTROL);
2111         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
2112         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
2113                    RTC_FREQ_SELECT);
2114         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
2115
2116         i = 100;
2117         while (i-- > 0) {
2118                 mdelay(10);
2119                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
2120                         i -= 10;
2121         }
2122
2123         CMOS_WRITE(save_control, RTC_CONTROL);
2124         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
2125         clear_IO_APIC_pin(apic, pin);
2126
2127         ioapic_write_entry(apic, pin, entry0);
2128 }
2129
2130 /*
2131  * This code may look a bit paranoid, but it's supposed to cooperate with
2132  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
2133  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
2134  * fanatically on his truly buggy board.
2135  */
2136 static inline void __init check_timer(void)
2137 {
2138         int apic1, pin1, apic2, pin2;
2139         int no_pin1 = 0;
2140         int vector;
2141         unsigned int ver;
2142         unsigned long flags;
2143
2144         local_irq_save(flags);
2145
2146         ver = apic_read(APIC_LVR);
2147         ver = GET_APIC_VERSION(ver);
2148
2149         /*
2150          * get/set the timer IRQ vector:
2151          */
2152         disable_8259A_irq(0);
2153         vector = assign_irq_vector(0);
2154         set_intr_gate(vector, interrupt[0]);
2155
2156         /*
2157          * As IRQ0 is to be enabled in the 8259A, the virtual
2158          * wire has to be disabled in the local APIC.  Also
2159          * timer interrupts need to be acknowledged manually in
2160          * the 8259A for the i82489DX when using the NMI
2161          * watchdog as that APIC treats NMIs as level-triggered.
2162          * The AEOI mode will finish them in the 8259A
2163          * automatically.
2164          */
2165         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
2166         init_8259A(1);
2167         timer_ack = (nmi_watchdog == NMI_IO_APIC && !APIC_INTEGRATED(ver));
2168
2169         pin1  = find_isa_irq_pin(0, mp_INT);
2170         apic1 = find_isa_irq_apic(0, mp_INT);
2171         pin2  = ioapic_i8259.pin;
2172         apic2 = ioapic_i8259.apic;
2173
2174         apic_printk(APIC_QUIET, KERN_INFO "..TIMER: vector=0x%02X "
2175                     "apic1=%d pin1=%d apic2=%d pin2=%d\n",
2176                     vector, apic1, pin1, apic2, pin2);
2177
2178         /*
2179          * Some BIOS writers are clueless and report the ExtINTA
2180          * I/O APIC input from the cascaded 8259A as the timer
2181          * interrupt input.  So just in case, if only one pin
2182          * was found above, try it both directly and through the
2183          * 8259A.
2184          */
2185         if (pin1 == -1) {
2186                 pin1 = pin2;
2187                 apic1 = apic2;
2188                 no_pin1 = 1;
2189         } else if (pin2 == -1) {
2190                 pin2 = pin1;
2191                 apic2 = apic1;
2192         }
2193
2194         if (pin1 != -1) {
2195                 /*
2196                  * Ok, does IRQ0 through the IOAPIC work?
2197                  */
2198                 if (no_pin1) {
2199                         add_pin_to_irq(0, apic1, pin1);
2200                         setup_timer_IRQ0_pin(apic1, pin1, vector);
2201                 }
2202                 unmask_IO_APIC_irq(0);
2203                 if (timer_irq_works()) {
2204                         if (nmi_watchdog == NMI_IO_APIC) {
2205                                 setup_nmi();
2206                                 enable_8259A_irq(0);
2207                         }
2208                         if (disable_timer_pin_1 > 0)
2209                                 clear_IO_APIC_pin(0, pin1);
2210                         goto out;
2211                 }
2212                 clear_IO_APIC_pin(apic1, pin1);
2213                 if (!no_pin1)
2214                         apic_printk(APIC_QUIET, KERN_ERR "..MP-BIOS bug: "
2215                                     "8254 timer not connected to IO-APIC\n");
2216
2217                 apic_printk(APIC_QUIET, KERN_INFO "...trying to set up timer "
2218                             "(IRQ0) through the 8259A ...\n");
2219                 apic_printk(APIC_QUIET, KERN_INFO
2220                             "..... (found apic %d pin %d) ...\n", apic2, pin2);
2221                 /*
2222                  * legacy devices should be connected to IO APIC #0
2223                  */
2224                 replace_pin_at_irq(0, apic1, pin1, apic2, pin2);
2225                 setup_timer_IRQ0_pin(apic2, pin2, vector);
2226                 unmask_IO_APIC_irq(0);
2227                 enable_8259A_irq(0);
2228                 if (timer_irq_works()) {
2229                         apic_printk(APIC_QUIET, KERN_INFO "....... works.\n");
2230                         timer_through_8259 = 1;
2231                         if (nmi_watchdog == NMI_IO_APIC) {
2232                                 disable_8259A_irq(0);
2233                                 setup_nmi();
2234                                 enable_8259A_irq(0);
2235                         }
2236                         goto out;
2237                 }
2238                 /*
2239                  * Cleanup, just in case ...
2240                  */
2241                 disable_8259A_irq(0);
2242                 clear_IO_APIC_pin(apic2, pin2);
2243                 apic_printk(APIC_QUIET, KERN_INFO "....... failed.\n");
2244         }
2245
2246         if (nmi_watchdog == NMI_IO_APIC) {
2247                 apic_printk(APIC_QUIET, KERN_WARNING "timer doesn't work "
2248                             "through the IO-APIC - disabling NMI Watchdog!\n");
2249                 nmi_watchdog = NMI_NONE;
2250         }
2251         timer_ack = 0;
2252
2253         apic_printk(APIC_QUIET, KERN_INFO
2254                     "...trying to set up timer as Virtual Wire IRQ...\n");
2255
2256         lapic_register_intr(0, vector);
2257         apic_write(APIC_LVT0, APIC_DM_FIXED | vector);  /* Fixed mode */
2258         enable_8259A_irq(0);
2259
2260         if (timer_irq_works()) {
2261                 apic_printk(APIC_QUIET, KERN_INFO "..... works.\n");
2262                 goto out;
2263         }
2264         disable_8259A_irq(0);
2265         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | vector);
2266         apic_printk(APIC_QUIET, KERN_INFO "..... failed.\n");
2267
2268         apic_printk(APIC_QUIET, KERN_INFO
2269                     "...trying to set up timer as ExtINT IRQ...\n");
2270
2271         init_8259A(0);
2272         make_8259A_irq(0);
2273         apic_write(APIC_LVT0, APIC_DM_EXTINT);
2274
2275         unlock_ExtINT_logic();
2276
2277         if (timer_irq_works()) {
2278                 apic_printk(APIC_QUIET, KERN_INFO "..... works.\n");
2279                 goto out;
2280         }
2281         apic_printk(APIC_QUIET, KERN_INFO "..... failed :(.\n");
2282         panic("IO-APIC + timer doesn't work!  Boot with apic=debug and send a "
2283                 "report.  Then try booting with the 'noapic' option.\n");
2284 out:
2285         local_irq_restore(flags);
2286 }
2287
2288 /*
2289  * Traditionally ISA IRQ2 is the cascade IRQ, and is not available
2290  * to devices.  However there may be an I/O APIC pin available for
2291  * this interrupt regardless.  The pin may be left unconnected, but
2292  * typically it will be reused as an ExtINT cascade interrupt for
2293  * the master 8259A.  In the MPS case such a pin will normally be
2294  * reported as an ExtINT interrupt in the MP table.  With ACPI
2295  * there is no provision for ExtINT interrupts, and in the absence
2296  * of an override it would be treated as an ordinary ISA I/O APIC
2297  * interrupt, that is edge-triggered and unmasked by default.  We
2298  * used to do this, but it caused problems on some systems because
2299  * of the NMI watchdog and sometimes IRQ0 of the 8254 timer using
2300  * the same ExtINT cascade interrupt to drive the local APIC of the
2301  * bootstrap processor.  Therefore we refrain from routing IRQ2 to
2302  * the I/O APIC in all cases now.  No actual device should request
2303  * it anyway.  --macro
2304  */
2305 #define PIC_IRQS        (1 << PIC_CASCADE_IR)
2306
2307 void __init setup_IO_APIC(void)
2308 {
2309         int i;
2310
2311         /* Reserve all the system vectors. */
2312         for (i = first_system_vector; i < NR_VECTORS; i++)
2313                 set_bit(i, used_vectors);
2314
2315         enable_IO_APIC();
2316
2317         io_apic_irqs = ~PIC_IRQS;
2318
2319         printk("ENABLING IO-APIC IRQs\n");
2320
2321         /*
2322          * Set up IO-APIC IRQ routing.
2323          */
2324         if (!acpi_ioapic)
2325                 setup_ioapic_ids_from_mpc();
2326         sync_Arb_IDs();
2327         setup_IO_APIC_irqs();
2328         init_IO_APIC_traps();
2329         check_timer();
2330         if (!acpi_ioapic)
2331                 print_IO_APIC();
2332 }
2333
2334 /*
2335  *      Called after all the initialization is done. If we didnt find any
2336  *      APIC bugs then we can allow the modify fast path
2337  */
2338
2339 static int __init io_apic_bug_finalize(void)
2340 {
2341         if (sis_apic_bug == -1)
2342                 sis_apic_bug = 0;
2343         return 0;
2344 }
2345
2346 late_initcall(io_apic_bug_finalize);
2347
2348 struct sysfs_ioapic_data {
2349         struct sys_device dev;
2350         struct IO_APIC_route_entry entry[0];
2351 };
2352 static struct sysfs_ioapic_data *mp_ioapic_data[MAX_IO_APICS];
2353
2354 static int ioapic_suspend(struct sys_device *dev, pm_message_t state)
2355 {
2356         struct IO_APIC_route_entry *entry;
2357         struct sysfs_ioapic_data *data;
2358         int i;
2359
2360         data = container_of(dev, struct sysfs_ioapic_data, dev);
2361         entry = data->entry;
2362         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
2363                 entry[i] = ioapic_read_entry(dev->id, i);
2364
2365         return 0;
2366 }
2367
2368 static int ioapic_resume(struct sys_device *dev)
2369 {
2370         struct IO_APIC_route_entry *entry;
2371         struct sysfs_ioapic_data *data;
2372         unsigned long flags;
2373         union IO_APIC_reg_00 reg_00;
2374         int i;
2375
2376         data = container_of(dev, struct sysfs_ioapic_data, dev);
2377         entry = data->entry;
2378
2379         spin_lock_irqsave(&ioapic_lock, flags);
2380         reg_00.raw = io_apic_read(dev->id, 0);
2381         if (reg_00.bits.ID != mp_ioapics[dev->id].mp_apicid) {
2382                 reg_00.bits.ID = mp_ioapics[dev->id].mp_apicid;
2383                 io_apic_write(dev->id, 0, reg_00.raw);
2384         }
2385         spin_unlock_irqrestore(&ioapic_lock, flags);
2386         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
2387                 ioapic_write_entry(dev->id, i, entry[i]);
2388
2389         return 0;
2390 }
2391
2392 static struct sysdev_class ioapic_sysdev_class = {
2393         .name = "ioapic",
2394         .suspend = ioapic_suspend,
2395         .resume = ioapic_resume,
2396 };
2397
2398 static int __init ioapic_init_sysfs(void)
2399 {
2400         struct sys_device *dev;
2401         int i, size, error = 0;
2402
2403         error = sysdev_class_register(&ioapic_sysdev_class);
2404         if (error)
2405                 return error;
2406
2407         for (i = 0; i < nr_ioapics; i++) {
2408                 size = sizeof(struct sys_device) + nr_ioapic_registers[i]
2409                         * sizeof(struct IO_APIC_route_entry);
2410                 mp_ioapic_data[i] = kzalloc(size, GFP_KERNEL);
2411                 if (!mp_ioapic_data[i]) {
2412                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
2413                         continue;
2414                 }
2415                 dev = &mp_ioapic_data[i]->dev;
2416                 dev->id = i;
2417                 dev->cls = &ioapic_sysdev_class;
2418                 error = sysdev_register(dev);
2419                 if (error) {
2420                         kfree(mp_ioapic_data[i]);
2421                         mp_ioapic_data[i] = NULL;
2422                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
2423                         continue;
2424                 }
2425         }
2426
2427         return 0;
2428 }
2429
2430 device_initcall(ioapic_init_sysfs);
2431
2432 /*
2433  * Dynamic irq allocate and deallocation
2434  */
2435 int create_irq(void)
2436 {
2437         /* Allocate an unused irq */
2438         int irq, new, vector = 0;
2439         unsigned long flags;
2440
2441         irq = -ENOSPC;
2442         spin_lock_irqsave(&vector_lock, flags);
2443         for (new = (NR_IRQS - 1); new >= 0; new--) {
2444                 if (platform_legacy_irq(new))
2445                         continue;
2446                 if (irq_vector[new] != 0)
2447                         continue;
2448                 vector = __assign_irq_vector(new);
2449                 if (likely(vector > 0))
2450                         irq = new;
2451                 break;
2452         }
2453         spin_unlock_irqrestore(&vector_lock, flags);
2454
2455         if (irq >= 0) {
2456                 set_intr_gate(vector, interrupt[irq]);
2457                 dynamic_irq_init(irq);
2458         }
2459         return irq;
2460 }
2461
2462 void destroy_irq(unsigned int irq)
2463 {
2464         unsigned long flags;
2465
2466         dynamic_irq_cleanup(irq);
2467
2468         spin_lock_irqsave(&vector_lock, flags);
2469         clear_bit(irq_vector[irq], used_vectors);
2470         irq_vector[irq] = 0;
2471         spin_unlock_irqrestore(&vector_lock, flags);
2472 }
2473
2474 /*
2475  * MSI message composition
2476  */
2477 #ifdef CONFIG_PCI_MSI
2478 static int msi_compose_msg(struct pci_dev *pdev, unsigned int irq, struct msi_msg *msg)
2479 {
2480         int vector;
2481         unsigned dest;
2482
2483         vector = assign_irq_vector(irq);
2484         if (vector >= 0) {
2485                 dest = cpu_mask_to_apicid(TARGET_CPUS);
2486
2487                 msg->address_hi = MSI_ADDR_BASE_HI;
2488                 msg->address_lo =
2489                         MSI_ADDR_BASE_LO |
2490                         ((INT_DEST_MODE == 0) ?
2491 MSI_ADDR_DEST_MODE_PHYSICAL:
2492                                 MSI_ADDR_DEST_MODE_LOGICAL) |
2493                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2494                                 MSI_ADDR_REDIRECTION_CPU:
2495                                 MSI_ADDR_REDIRECTION_LOWPRI) |
2496                         MSI_ADDR_DEST_ID(dest);
2497
2498                 msg->data =
2499                         MSI_DATA_TRIGGER_EDGE |
2500                         MSI_DATA_LEVEL_ASSERT |
2501                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2502 MSI_DATA_DELIVERY_FIXED:
2503                                 MSI_DATA_DELIVERY_LOWPRI) |
2504                         MSI_DATA_VECTOR(vector);
2505         }
2506         return vector;
2507 }
2508
2509 #ifdef CONFIG_SMP
2510 static void set_msi_irq_affinity(unsigned int irq, cpumask_t mask)
2511 {
2512         struct msi_msg msg;
2513         unsigned int dest;
2514         cpumask_t tmp;
2515         int vector;
2516
2517         cpus_and(tmp, mask, cpu_online_map);
2518         if (cpus_empty(tmp))
2519                 tmp = TARGET_CPUS;
2520
2521         vector = assign_irq_vector(irq);
2522         if (vector < 0)
2523                 return;
2524
2525         dest = cpu_mask_to_apicid(mask);
2526
2527         read_msi_msg(irq, &msg);
2528
2529         msg.data &= ~MSI_DATA_VECTOR_MASK;
2530         msg.data |= MSI_DATA_VECTOR(vector);
2531         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2532         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2533
2534         write_msi_msg(irq, &msg);
2535         irq_desc[irq].affinity = mask;
2536 }
2537 #endif /* CONFIG_SMP */
2538
2539 /*
2540  * IRQ Chip for MSI PCI/PCI-X/PCI-Express Devices,
2541  * which implement the MSI or MSI-X Capability Structure.
2542  */
2543 static struct irq_chip msi_chip = {
2544         .name           = "PCI-MSI",
2545         .unmask         = unmask_msi_irq,
2546         .mask           = mask_msi_irq,
2547         .ack            = ack_ioapic_irq,
2548 #ifdef CONFIG_SMP
2549         .set_affinity   = set_msi_irq_affinity,
2550 #endif
2551         .retrigger      = ioapic_retrigger_irq,
2552 };
2553
2554 int arch_setup_msi_irq(struct pci_dev *dev, struct msi_desc *desc)
2555 {
2556         struct msi_msg msg;
2557         int irq, ret;
2558         irq = create_irq();
2559         if (irq < 0)
2560                 return irq;
2561
2562         ret = msi_compose_msg(dev, irq, &msg);
2563         if (ret < 0) {
2564                 destroy_irq(irq);
2565                 return ret;
2566         }
2567
2568         set_irq_msi(irq, desc);
2569         write_msi_msg(irq, &msg);
2570
2571         set_irq_chip_and_handler_name(irq, &msi_chip, handle_edge_irq,
2572                                       "edge");
2573
2574         return 0;
2575 }
2576
2577 void arch_teardown_msi_irq(unsigned int irq)
2578 {
2579         destroy_irq(irq);
2580 }
2581
2582 #endif /* CONFIG_PCI_MSI */
2583
2584 /*
2585  * Hypertransport interrupt support
2586  */
2587 #ifdef CONFIG_HT_IRQ
2588
2589 #ifdef CONFIG_SMP
2590
2591 static void target_ht_irq(unsigned int irq, unsigned int dest)
2592 {
2593         struct ht_irq_msg msg;
2594         fetch_ht_irq_msg(irq, &msg);
2595
2596         msg.address_lo &= ~(HT_IRQ_LOW_DEST_ID_MASK);
2597         msg.address_hi &= ~(HT_IRQ_HIGH_DEST_ID_MASK);
2598
2599         msg.address_lo |= HT_IRQ_LOW_DEST_ID(dest);
2600         msg.address_hi |= HT_IRQ_HIGH_DEST_ID(dest);
2601
2602         write_ht_irq_msg(irq, &msg);
2603 }
2604
2605 static void set_ht_irq_affinity(unsigned int irq, cpumask_t mask)
2606 {
2607         unsigned int dest;
2608         cpumask_t tmp;
2609
2610         cpus_and(tmp, mask, cpu_online_map);
2611         if (cpus_empty(tmp))
2612                 tmp = TARGET_CPUS;
2613
2614         cpus_and(mask, tmp, CPU_MASK_ALL);
2615
2616         dest = cpu_mask_to_apicid(mask);
2617
2618         target_ht_irq(irq, dest);
2619         irq_desc[irq].affinity = mask;
2620 }
2621 #endif
2622
2623 static struct irq_chip ht_irq_chip = {
2624         .name           = "PCI-HT",
2625         .mask           = mask_ht_irq,
2626         .unmask         = unmask_ht_irq,
2627         .ack            = ack_ioapic_irq,
2628 #ifdef CONFIG_SMP
2629         .set_affinity   = set_ht_irq_affinity,
2630 #endif
2631         .retrigger      = ioapic_retrigger_irq,
2632 };
2633
2634 int arch_setup_ht_irq(unsigned int irq, struct pci_dev *dev)
2635 {
2636         int vector;
2637
2638         vector = assign_irq_vector(irq);
2639         if (vector >= 0) {
2640                 struct ht_irq_msg msg;
2641                 unsigned dest;
2642                 cpumask_t tmp;
2643
2644                 cpus_clear(tmp);
2645                 cpu_set(vector >> 8, tmp);
2646                 dest = cpu_mask_to_apicid(tmp);
2647
2648                 msg.address_hi = HT_IRQ_HIGH_DEST_ID(dest);
2649
2650                 msg.address_lo =
2651                         HT_IRQ_LOW_BASE |
2652                         HT_IRQ_LOW_DEST_ID(dest) |
2653                         HT_IRQ_LOW_VECTOR(vector) |
2654                         ((INT_DEST_MODE == 0) ?
2655                                 HT_IRQ_LOW_DM_PHYSICAL :
2656                                 HT_IRQ_LOW_DM_LOGICAL) |
2657                         HT_IRQ_LOW_RQEOI_EDGE |
2658                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2659                                 HT_IRQ_LOW_MT_FIXED :
2660                                 HT_IRQ_LOW_MT_ARBITRATED) |
2661                         HT_IRQ_LOW_IRQ_MASKED;
2662
2663                 write_ht_irq_msg(irq, &msg);
2664
2665                 set_irq_chip_and_handler_name(irq, &ht_irq_chip,
2666                                               handle_edge_irq, "edge");
2667         }
2668         return vector;
2669 }
2670 #endif /* CONFIG_HT_IRQ */
2671
2672 /* --------------------------------------------------------------------------
2673                         ACPI-based IOAPIC Configuration
2674    -------------------------------------------------------------------------- */
2675
2676 #ifdef CONFIG_ACPI
2677
2678 int __init io_apic_get_unique_id(int ioapic, int apic_id)
2679 {
2680         union IO_APIC_reg_00 reg_00;
2681         static physid_mask_t apic_id_map = PHYSID_MASK_NONE;
2682         physid_mask_t tmp;
2683         unsigned long flags;
2684         int i = 0;
2685
2686         /*
2687          * The P4 platform supports up to 256 APIC IDs on two separate APIC
2688          * buses (one for LAPICs, one for IOAPICs), where predecessors only
2689          * supports up to 16 on one shared APIC bus.
2690          *
2691          * TBD: Expand LAPIC/IOAPIC support on P4-class systems to take full
2692          *      advantage of new APIC bus architecture.
2693          */
2694
2695         if (physids_empty(apic_id_map))
2696                 apic_id_map = ioapic_phys_id_map(phys_cpu_present_map);
2697
2698         spin_lock_irqsave(&ioapic_lock, flags);
2699         reg_00.raw = io_apic_read(ioapic, 0);
2700         spin_unlock_irqrestore(&ioapic_lock, flags);
2701
2702         if (apic_id >= get_physical_broadcast()) {
2703                 printk(KERN_WARNING "IOAPIC[%d]: Invalid apic_id %d, trying "
2704                         "%d\n", ioapic, apic_id, reg_00.bits.ID);
2705                 apic_id = reg_00.bits.ID;
2706         }
2707
2708         /*
2709          * Every APIC in a system must have a unique ID or we get lots of nice
2710          * 'stuck on smp_invalidate_needed IPI wait' messages.
2711          */
2712         if (check_apicid_used(apic_id_map, apic_id)) {
2713
2714                 for (i = 0; i < get_physical_broadcast(); i++) {
2715                         if (!check_apicid_used(apic_id_map, i))
2716                                 break;
2717                 }
2718
2719                 if (i == get_physical_broadcast())
2720                         panic("Max apic_id exceeded!\n");
2721
2722                 printk(KERN_WARNING "IOAPIC[%d]: apic_id %d already used, "
2723                         "trying %d\n", ioapic, apic_id, i);
2724
2725                 apic_id = i;
2726         }
2727
2728         tmp = apicid_to_cpu_present(apic_id);
2729         physids_or(apic_id_map, apic_id_map, tmp);
2730
2731         if (reg_00.bits.ID != apic_id) {
2732                 reg_00.bits.ID = apic_id;
2733
2734                 spin_lock_irqsave(&ioapic_lock, flags);
2735                 io_apic_write(ioapic, 0, reg_00.raw);
2736                 reg_00.raw = io_apic_read(ioapic, 0);
2737                 spin_unlock_irqrestore(&ioapic_lock, flags);
2738
2739                 /* Sanity check */
2740                 if (reg_00.bits.ID != apic_id) {
2741                         printk("IOAPIC[%d]: Unable to change apic_id!\n", ioapic);
2742                         return -1;
2743                 }
2744         }
2745
2746         apic_printk(APIC_VERBOSE, KERN_INFO
2747                         "IOAPIC[%d]: Assigned apic_id %d\n", ioapic, apic_id);
2748
2749         return apic_id;
2750 }
2751
2752
2753 int __init io_apic_get_version(int ioapic)
2754 {
2755         union IO_APIC_reg_01    reg_01;
2756         unsigned long flags;
2757
2758         spin_lock_irqsave(&ioapic_lock, flags);
2759         reg_01.raw = io_apic_read(ioapic, 1);
2760         spin_unlock_irqrestore(&ioapic_lock, flags);
2761
2762         return reg_01.bits.version;
2763 }
2764
2765
2766 int __init io_apic_get_redir_entries(int ioapic)
2767 {
2768         union IO_APIC_reg_01    reg_01;
2769         unsigned long flags;
2770
2771         spin_lock_irqsave(&ioapic_lock, flags);
2772         reg_01.raw = io_apic_read(ioapic, 1);
2773         spin_unlock_irqrestore(&ioapic_lock, flags);
2774
2775         return reg_01.bits.entries;
2776 }
2777
2778
2779 int io_apic_set_pci_routing(int ioapic, int pin, int irq, int edge_level, int active_high_low)
2780 {
2781         struct IO_APIC_route_entry entry;
2782
2783         if (!IO_APIC_IRQ(irq)) {
2784                 printk(KERN_ERR "IOAPIC[%d]: Invalid reference to IRQ 0\n",
2785                         ioapic);
2786                 return -EINVAL;
2787         }
2788
2789         /*
2790          * Generate a PCI IRQ routing entry and program the IOAPIC accordingly.
2791          * Note that we mask (disable) IRQs now -- these get enabled when the
2792          * corresponding device driver registers for this IRQ.
2793          */
2794
2795         memset(&entry, 0, sizeof(entry));
2796
2797         entry.delivery_mode = INT_DELIVERY_MODE;
2798         entry.dest_mode = INT_DEST_MODE;
2799         entry.dest.logical.logical_dest = cpu_mask_to_apicid(TARGET_CPUS);
2800         entry.trigger = edge_level;
2801         entry.polarity = active_high_low;
2802         entry.mask  = 1;
2803
2804         /*
2805          * IRQs < 16 are already in the irq_2_pin[] map
2806          */
2807         if (irq >= 16)
2808                 add_pin_to_irq(irq, ioapic, pin);
2809
2810         entry.vector = assign_irq_vector(irq);
2811
2812         apic_printk(APIC_DEBUG, KERN_DEBUG "IOAPIC[%d]: Set PCI routing entry "
2813                 "(%d-%d -> 0x%x -> IRQ %d Mode:%i Active:%i)\n", ioapic,
2814                 mp_ioapics[ioapic].mp_apicid, pin, entry.vector, irq,
2815                 edge_level, active_high_low);
2816
2817         ioapic_register_intr(irq, entry.vector, edge_level);
2818
2819         if (!ioapic && (irq < 16))
2820                 disable_8259A_irq(irq);
2821
2822         ioapic_write_entry(ioapic, pin, entry);
2823
2824         return 0;
2825 }
2826
2827 int acpi_get_override_irq(int bus_irq, int *trigger, int *polarity)
2828 {
2829         int i;
2830
2831         if (skip_ioapic_setup)
2832                 return -1;
2833
2834         for (i = 0; i < mp_irq_entries; i++)
2835                 if (mp_irqs[i].mp_irqtype == mp_INT &&
2836                     mp_irqs[i].mp_srcbusirq == bus_irq)
2837                         break;
2838         if (i >= mp_irq_entries)
2839                 return -1;
2840
2841         *trigger = irq_trigger(i);
2842         *polarity = irq_polarity(i);
2843         return 0;
2844 }
2845
2846 #endif /* CONFIG_ACPI */
2847
2848 static int __init parse_disable_timer_pin_1(char *arg)
2849 {
2850         disable_timer_pin_1 = 1;
2851         return 0;
2852 }
2853 early_param("disable_timer_pin_1", parse_disable_timer_pin_1);
2854
2855 static int __init parse_enable_timer_pin_1(char *arg)
2856 {
2857         disable_timer_pin_1 = -1;
2858         return 0;
2859 }
2860 early_param("enable_timer_pin_1", parse_enable_timer_pin_1);
2861
2862 static int __init parse_noapic(char *arg)
2863 {
2864         /* disable IO-APIC */
2865         disable_ioapic_setup();
2866         return 0;
2867 }
2868 early_param("noapic", parse_noapic);
2869
2870 void __init ioapic_init_mappings(void)
2871 {
2872         unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
2873         int i;
2874
2875         for (i = 0; i < nr_ioapics; i++) {
2876                 if (smp_found_config) {
2877                         ioapic_phys = mp_ioapics[i].mp_apicaddr;
2878                         if (!ioapic_phys) {
2879                                 printk(KERN_ERR
2880                                        "WARNING: bogus zero IO-APIC "
2881                                        "address found in MPTABLE, "
2882                                        "disabling IO/APIC support!\n");
2883                                 smp_found_config = 0;
2884                                 skip_ioapic_setup = 1;
2885                                 goto fake_ioapic_page;
2886                         }
2887                 } else {
2888 fake_ioapic_page:
2889                         ioapic_phys = (unsigned long)
2890                                       alloc_bootmem_pages(PAGE_SIZE);
2891                         ioapic_phys = __pa(ioapic_phys);
2892                 }
2893                 set_fixmap_nocache(idx, ioapic_phys);
2894                 printk(KERN_DEBUG "mapped IOAPIC to %08lx (%08lx)\n",
2895                        __fix_to_virt(idx), ioapic_phys);
2896                 idx++;
2897         }
2898 }
2899