arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/delay.h>
  11 #include <linux/smp.h>
  12 #include <linux/percpu.h>
  13 #include <asm/i387.h>
  14 #include <asm/msr.h>
  15 #include <asm/io.h>
  16 #include <asm/linkage.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/mtrr.h>
  19 #include <asm/mce.h>
  20 #include <asm/pat.h>
  21 #include <asm/asm.h>
  22 #include <asm/numa.h>
  23 #ifdef CONFIG_X86_LOCAL_APIC
  24 #include <asm/mpspec.h>
  25 #include <asm/apic.h>
  26 #include <mach_apic.h>
  27 #include <asm/genapic.h>
  28 #endif
  29
  30 #include <asm/pda.h>
  31 #include <asm/pgtable.h>
  32 #include <asm/processor.h>
  33 #include <asm/desc.h>
  34 #include <asm/atomic.h>
  35 #include <asm/proto.h>
  36 #include <asm/sections.h>
  37 #include <asm/setup.h>
  38
  39 #include "cpu.h"
  40
  41 static struct cpu_dev *this_cpu __cpuinitdata;
  42
  43 #ifdef CONFIG_X86_64
  44 /* We need valid kernel segments for data and code in long mode too
  45  * IRET will check the segment types  kkeil 2000/10/28
  46  * Also sysret mandates a special GDT layout
  47  */
  48 /* The TLS descriptors are currently at a different place compared to i386.
  49    Hopefully nobody expects them at a fixed place (Wine?) */
  50 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  51         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  52         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  53         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  54         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  55         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  56         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  57 } };
  58 #else
  59 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  60         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  61         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  62         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  63         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  64         /*
  65          * Segments used for calling PnP BIOS have byte granularity.
  66          * They code segments and data segments have fixed 64k limits,
  67          * the transfer segment sizes are set at run time.
  68          */
  69         /* 32-bit code */
  70         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  71         /* 16-bit code */
  72         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  73         /* 16-bit data */
  74         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  75         /* 16-bit data */
  76         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
  77         /* 16-bit data */
  78         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
  79         /*
  80          * The APM segments have byte granularity and their bases
  81          * are set at run time.  All have 64k limits.
  82          */
  83         /* 32-bit code */
  84         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
  85         /* 16-bit code */
  86         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
  87         /* data */
  88         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
  89
  90         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
  91         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
  92 } };
  93 #endif
  94 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  95
  96 #ifdef CONFIG_X86_32
  97 static int cachesize_override __cpuinitdata = -1;
  98 static int disable_x86_serial_nr __cpuinitdata = 1;
  99
 100 static int __init cachesize_setup(char *str)
 101 {
 102         get_option(&str, &cachesize_override);
 103         return 1;
 104 }
 105 __setup("cachesize=", cachesize_setup);
 106
 107 /*
 108  * Naming convention should be: <Name> [(<Codename>)]
 109  * This table only is used unless init_<vendor>() below doesn't set it;
 110  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 111  *
 112  */
 113
 114 /* Look up CPU names by table lookup. */
 115 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 116 {
 117         struct cpu_model_info *info;
 118
 119         if (c->x86_model >= 16)
 120                 return NULL;    /* Range check */
 121
 122         if (!this_cpu)
 123                 return NULL;
 124
 125         info = this_cpu->c_models;
 126
 127         while (info && info->family) {
 128                 if (info->family == c->x86)
 129                         return info->model_names[c->x86_model];
 130                 info++;
 131         }
 132         return NULL;            /* Not found */
 133 }
 134
 135 static int __init x86_fxsr_setup(char *s)
 136 {
 137         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 138         setup_clear_cpu_cap(X86_FEATURE_XMM);
 139         return 1;
 140 }
 141 __setup("nofxsr", x86_fxsr_setup);
 142
 143 static int __init x86_sep_setup(char *s)
 144 {
 145         setup_clear_cpu_cap(X86_FEATURE_SEP);
 146         return 1;
 147 }
 148 __setup("nosep", x86_sep_setup);
 149
 150 /* Standard macro to see if a specific flag is changeable */
 151 static inline int flag_is_changeable_p(u32 flag)
 152 {
 153         u32 f1, f2;
 154
 155         asm("pushfl\n\t"
 156             "pushfl\n\t"
 157             "popl %0\n\t"
 158             "movl %0,%1\n\t"
 159             "xorl %2,%0\n\t"
 160             "pushl %0\n\t"
 161             "popfl\n\t"
 162             "pushfl\n\t"
 163             "popl %0\n\t"
 164             "popfl\n\t"
 165             : "=&r" (f1), "=&r" (f2)
 166             : "ir" (flag));
 167
 168         return ((f1^f2) & flag) != 0;
 169 }
 170
 171 /* Probe for the CPUID instruction */
 172 static int __cpuinit have_cpuid_p(void)
 173 {
 174         return flag_is_changeable_p(X86_EFLAGS_ID);
 175 }
 176
 177 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 178 {
 179         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 180                 /* Disable processor serial number */
 181                 unsigned long lo, hi;
 182                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 183                 lo |= 0x200000;
 184                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 185                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 186                 clear_cpu_cap(c, X86_FEATURE_PN);
 187
 188                 /* Disabling the serial number may affect the cpuid level */
 189                 c->cpuid_level = cpuid_eax(0);
 190         }
 191 }
 192
 193 static int __init x86_serial_nr_setup(char *s)
 194 {
 195         disable_x86_serial_nr = 0;
 196         return 1;
 197 }
 198 __setup("serialnumber", x86_serial_nr_setup);
 199 #else
 200 /* Probe for the CPUID instruction */
 201 static inline int have_cpuid_p(void)
 202 {
 203         return 1;
 204 }
 205 #endif
 206
 207 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
 208
 209 /* Current gdt points %fs at the "master" per-cpu area: after this,
 210  * it's on the real one. */
 211 void switch_to_new_gdt(void)
 212 {
 213         struct desc_ptr gdt_descr;
 214
 215         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
 216         gdt_descr.size = GDT_SIZE - 1;
 217         load_gdt(&gdt_descr);
 218 #ifdef CONFIG_X86_32
 219         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
 220 #endif
 221 }
 222
 223 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 224
 225 static void __cpuinit default_init(struct cpuinfo_x86 *c)
 226 {
 227         /* Not much we can do here... */
 228         /* Check if at least it has cpuid */
 229         if (c->cpuid_level == -1) {
 230                 /* No cpuid. It must be an ancient CPU */
 231                 if (c->x86 == 4)
 232                         strcpy(c->x86_model_id, "486");
 233                 else if (c->x86 == 3)
 234                         strcpy(c->x86_model_id, "386");
 235         }
 236 }
 237
 238 static struct cpu_dev __cpuinitdata default_cpu = {
 239         .c_init = default_init,
 240         .c_vendor = "Unknown",
 241         .c_x86_vendor = X86_VENDOR_UNKNOWN,
 242 };
 243
 244 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 245 {
 246         unsigned int *v;
 247         char *p, *q;
 248
 249         if (c->extended_cpuid_level < 0x80000004)
 250                 return 0;
 251
 252         v = (unsigned int *) c->x86_model_id;
 253         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 254         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 255         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 256         c->x86_model_id[48] = 0;
 257
 258         /* Intel chips right-justify this string for some dumb reason;
 259            undo that brain damage */
 260         p = q = &c->x86_model_id[0];
 261         while (*p == ' ')
 262              p++;
 263         if (p != q) {
 264              while (*p)
 265                   *q++ = *p++;
 266              while (q <= &c->x86_model_id[48])
 267                   *q++ = '\0';  /* Zero-pad the rest */
 268         }
 269
 270         return 1;
 271 }
 272
 273 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 274 {
 275         unsigned int n, dummy, ebx, ecx, edx, l2size;
 276
 277         n = c->extended_cpuid_level;
 278
 279         if (n >= 0x80000005) {
 280                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 281                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 282                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 283                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 284         }
 285
 286         if (n < 0x80000006)     /* Some chips just has a large L1. */
 287                 return;
 288
 289         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 290         l2size = ecx >> 16;
 291
 292         /* do processor-specific cache resizing */
 293         if (this_cpu->c_size_cache)
 294                 l2size = this_cpu->c_size_cache(c, l2size);
 295
 296         /* Allow user to override all this if necessary. */
 297         if (cachesize_override != -1)
 298                 l2size = cachesize_override;
 299
 300         if (l2size == 0)
 301                 return;         /* Again, no L2 cache is possible */
 302
 303         c->x86_cache_size = l2size;
 304
 305         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 306                         l2size, ecx & 0xFF);
 307 }
 308
 309 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 310 {
 311 #ifdef CONFIG_X86_HT
 312         u32 eax, ebx, ecx, edx;
 313         int index_msb, core_bits;
 314
 315         if (!cpu_has(c, X86_FEATURE_HT))
 316                 return;
 317
 318         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 319                 goto out;
 320
 321         cpuid(1, &eax, &ebx, &ecx, &edx);
 322
 323         smp_num_siblings = (ebx & 0xff0000) >> 16;
 324
 325         if (smp_num_siblings == 1) {
 326                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 327         } else if (smp_num_siblings > 1) {
 328
 329                 if (smp_num_siblings > NR_CPUS) {
 330                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 331                                         smp_num_siblings);
 332                         smp_num_siblings = 1;
 333                         return;
 334                 }
 335
 336                 index_msb = get_count_order(smp_num_siblings);
 337                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 338
 339
 340                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 341
 342                 index_msb = get_count_order(smp_num_siblings);
 343
 344                 core_bits = get_count_order(c->x86_max_cores);
 345
 346                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 347                                                ((1 << core_bits) - 1);
 348         }
 349
 350 out:
 351         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 352                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 353                        c->phys_proc_id);
 354                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 355                        c->cpu_core_id);
 356         }
 357 #endif
 358 }
 359
 360 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 361 {
 362         char *v = c->x86_vendor_id;
 363         int i;
 364         static int printed;
 365
 366         for (i = 0; i < X86_VENDOR_NUM; i++) {
 367                 if (!cpu_devs[i])
 368                         break;
 369
 370                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 371                     (cpu_devs[i]->c_ident[1] &&
 372                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 373                         this_cpu = cpu_devs[i];
 374                         c->x86_vendor = this_cpu->c_x86_vendor;
 375                         return;
 376                 }
 377         }
 378
 379         if (!printed) {
 380                 printed++;
 381                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
 382                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 383         }
 384
 385         c->x86_vendor = X86_VENDOR_UNKNOWN;
 386         this_cpu = &default_cpu;
 387 }
 388
 389 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 390 {
 391         /* Get vendor name */
 392         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 393               (unsigned int *)&c->x86_vendor_id[0],
 394               (unsigned int *)&c->x86_vendor_id[8],
 395               (unsigned int *)&c->x86_vendor_id[4]);
 396
 397         c->x86 = 4;
 398         /* Intel-defined flags: level 0x00000001 */
 399         if (c->cpuid_level >= 0x00000001) {
 400                 u32 junk, tfms, cap0, misc;
 401                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 402                 c->x86 = (tfms >> 8) & 0xf;
 403                 c->x86_model = (tfms >> 4) & 0xf;
 404                 c->x86_mask = tfms & 0xf;
 405                 if (c->x86 == 0xf)
 406                         c->x86 += (tfms >> 20) & 0xff;
 407                 if (c->x86 >= 0x6)
 408                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 409                 if (cap0 & (1<<19)) {
 410                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 411                         c->x86_cache_alignment = c->x86_clflush_size;
 412                 }
 413         }
 414 }
 415
 416 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 417 {
 418         u32 tfms, xlvl;
 419         u32 ebx;
 420
 421         /* Intel-defined flags: level 0x00000001 */
 422         if (c->cpuid_level >= 0x00000001) {
 423                 u32 capability, excap;
 424                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 425                 c->x86_capability[0] = capability;
 426                 c->x86_capability[4] = excap;
 427         }
 428
 429         /* AMD-defined flags: level 0x80000001 */
 430         xlvl = cpuid_eax(0x80000000);
 431         c->extended_cpuid_level = xlvl;
 432         if ((xlvl & 0xffff0000) == 0x80000000) {
 433                 if (xlvl >= 0x80000001) {
 434                         c->x86_capability[1] = cpuid_edx(0x80000001);
 435                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 436                 }
 437         }
 438 }
 439 /*
 440  * Do minimum CPU detection early.
 441  * Fields really needed: vendor, cpuid_level, family, model, mask,
 442  * cache alignment.
 443  * The others are not touched to avoid unwanted side effects.
 444  *
 445  * WARNING: this function is only called on the BP.  Don't add code here
 446  * that is supposed to run on all CPUs.
 447  */
 448 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 449 {
 450         c->x86_clflush_size = 32;
 451         c->x86_cache_alignment = c->x86_clflush_size;
 452
 453         if (!have_cpuid_p())
 454                 return;
 455
 456         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 457
 458         c->extended_cpuid_level = 0;
 459
 460         cpu_detect(c);
 461
 462         get_cpu_vendor(c);
 463
 464         get_cpu_cap(c);
 465
 466         if (this_cpu->c_early_init)
 467                 this_cpu->c_early_init(c);
 468
 469         validate_pat_support(c);
 470 }
 471
 472 void __init early_cpu_init(void)
 473 {
 474         struct cpu_dev **cdev;
 475         int count = 0;
 476
 477         printk("KERNEL supported cpus:\n");
 478         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 479                 struct cpu_dev *cpudev = *cdev;
 480                 unsigned int j;
 481
 482                 if (count >= X86_VENDOR_NUM)
 483                         break;
 484                 cpu_devs[count] = cpudev;
 485                 count++;
 486
 487                 for (j = 0; j < 2; j++) {
 488                         if (!cpudev->c_ident[j])
 489                                 continue;
 490                         printk("  %s %s\n", cpudev->c_vendor,
 491                                 cpudev->c_ident[j]);
 492                 }
 493         }
 494
 495         early_identify_cpu(&boot_cpu_data);
 496 }
 497
 498 /*
 499  * The NOPL instruction is supposed to exist on all CPUs with
 500  * family >= 6, unfortunately, that's not true in practice because
 501  * of early VIA chips and (more importantly) broken virtualizers that
 502  * are not easy to detect.  Hence, probe for it based on first
 503  * principles.
 504  */
 505 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 506 {
 507         const u32 nopl_signature = 0x888c53b1; /* Random number */
 508         u32 has_nopl = nopl_signature;
 509
 510         clear_cpu_cap(c, X86_FEATURE_NOPL);
 511         if (c->x86 >= 6) {
 512                 asm volatile("\n"
 513                              "1:      .byte 0x0f,0x1f,0xc0\n" /* nopl %eax */
 514                              "2:\n"
 515                              "        .section .fixup,\"ax\"\n"
 516                              "3:      xor %0,%0\n"
 517                              "        jmp 2b\n"
 518                              "        .previous\n"
 519                              _ASM_EXTABLE(1b,3b)
 520                              : "+a" (has_nopl));
 521
 522                 if (has_nopl == nopl_signature)
 523                         set_cpu_cap(c, X86_FEATURE_NOPL);
 524         }
 525 }
 526
 527 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 528 {
 529         if (!have_cpuid_p())
 530                 return;
 531
 532         c->extended_cpuid_level = 0;
 533
 534         cpu_detect(c);
 535
 536         get_cpu_vendor(c);
 537
 538         get_cpu_cap(c);
 539
 540         if (c->cpuid_level >= 0x00000001) {
 541                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 542 #ifdef CONFIG_X86_HT
 543                 c->apicid = phys_pkg_id(c->initial_apicid, 0);
 544                 c->phys_proc_id = c->initial_apicid;
 545 #else
 546                 c->apicid = c->initial_apicid;
 547 #endif
 548         }
 549
 550         if (c->extended_cpuid_level >= 0x80000004)
 551                 get_model_name(c); /* Default name */
 552
 553         init_scattered_cpuid_features(c);
 554         detect_nopl(c);
 555 }
 556
 557 /*
 558  * This does the hard work of actually picking apart the CPU stuff...
 559  */
 560 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 561 {
 562         int i;
 563
 564         c->loops_per_jiffy = loops_per_jiffy;
 565         c->x86_cache_size = -1;
 566         c->x86_vendor = X86_VENDOR_UNKNOWN;
 567         c->cpuid_level = -1;    /* CPUID not detected */
 568         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 569         c->x86_vendor_id[0] = '\0'; /* Unset */
 570         c->x86_model_id[0] = '\0';  /* Unset */
 571         c->x86_max_cores = 1;
 572         c->x86_clflush_size = 32;
 573         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 574
 575         if (!have_cpuid_p()) {
 576                 /*
 577                  * First of all, decide if this is a 486 or higher
 578                  * It's a 486 if we can modify the AC flag
 579                  */
 580                 if (flag_is_changeable_p(X86_EFLAGS_AC))
 581                         c->x86 = 4;
 582                 else
 583                         c->x86 = 3;
 584         }
 585
 586         generic_identify(c);
 587
 588         if (this_cpu->c_identify)
 589                 this_cpu->c_identify(c);
 590
 591         /*
 592          * Vendor-specific initialization.  In this section we
 593          * canonicalize the feature flags, meaning if there are
 594          * features a certain CPU supports which CPUID doesn't
 595          * tell us, CPUID claiming incorrect flags, or other bugs,
 596          * we handle them here.
 597          *
 598          * At the end of this section, c->x86_capability better
 599          * indicate the features this CPU genuinely supports!
 600          */
 601         if (this_cpu->c_init)
 602                 this_cpu->c_init(c);
 603
 604         /* Disable the PN if appropriate */
 605         squash_the_stupid_serial_number(c);
 606
 607         /*
 608          * The vendor-specific functions might have changed features.  Now
 609          * we do "generic changes."
 610          */
 611
 612         /* If the model name is still unset, do table lookup. */
 613         if (!c->x86_model_id[0]) {
 614                 char *p;
 615                 p = table_lookup_model(c);
 616                 if (p)
 617                         strcpy(c->x86_model_id, p);
 618                 else
 619                         /* Last resort... */
 620                         sprintf(c->x86_model_id, "%02x/%02x",
 621                                 c->x86, c->x86_model);
 622         }
 623
 624         /*
 625          * On SMP, boot_cpu_data holds the common feature set between
 626          * all CPUs; so make sure that we indicate which features are
 627          * common between the CPUs.  The first time this routine gets
 628          * executed, c == &boot_cpu_data.
 629          */
 630         if (c != &boot_cpu_data) {
 631                 /* AND the already accumulated flags with these */
 632                 for (i = 0; i < NCAPINTS; i++)
 633                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 634         }
 635
 636         /* Clear all flags overriden by options */
 637         for (i = 0; i < NCAPINTS; i++)
 638                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 639
 640         /* Init Machine Check Exception if available. */
 641         mcheck_init(c);
 642
 643         select_idle_routine(c);
 644 }
 645
 646 void __init identify_boot_cpu(void)
 647 {
 648         identify_cpu(&boot_cpu_data);
 649         sysenter_setup();
 650         enable_sep_cpu();
 651 }
 652
 653 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 654 {
 655         BUG_ON(c == &boot_cpu_data);
 656         identify_cpu(c);
 657         enable_sep_cpu();
 658         mtrr_ap_init();
 659 }
 660
 661 struct msr_range {
 662         unsigned min;
 663         unsigned max;
 664 };
 665
 666 static struct msr_range msr_range_array[] __cpuinitdata = {
 667         { 0x00000000, 0x00000418},
 668         { 0xc0000000, 0xc000040b},
 669         { 0xc0010000, 0xc0010142},
 670         { 0xc0011000, 0xc001103b},
 671 };
 672
 673 static void __cpuinit print_cpu_msr(void)
 674 {
 675         unsigned index;
 676         u64 val;
 677         int i;
 678         unsigned index_min, index_max;
 679
 680         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 681                 index_min = msr_range_array[i].min;
 682                 index_max = msr_range_array[i].max;
 683                 for (index = index_min; index < index_max; index++) {
 684                         if (rdmsrl_amd_safe(index, &val))
 685                                 continue;
 686                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 687                 }
 688         }
 689 }
 690
 691 static int show_msr __cpuinitdata;
 692 static __init int setup_show_msr(char *arg)
 693 {
 694         int num;
 695
 696         get_option(&arg, &num);
 697
 698         if (num > 0)
 699                 show_msr = num;
 700         return 1;
 701 }
 702 __setup("show_msr=", setup_show_msr);
 703
 704 static __init int setup_noclflush(char *arg)
 705 {
 706         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 707         return 1;
 708 }
 709 __setup("noclflush", setup_noclflush);
 710
 711 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 712 {
 713         char *vendor = NULL;
 714
 715         if (c->x86_vendor < X86_VENDOR_NUM)
 716                 vendor = this_cpu->c_vendor;
 717         else if (c->cpuid_level >= 0)
 718                 vendor = c->x86_vendor_id;
 719
 720         if (vendor && strncmp(c->x86_model_id, vendor, strlen(vendor)))
 721                 printk(KERN_CONT "%s ", vendor);
 722
 723         if (c->x86_model_id[0])
 724                 printk(KERN_CONT "%s", c->x86_model_id);
 725         else
 726                 printk(KERN_CONT "%d86", c->x86);
 727
 728         if (c->x86_mask || c->cpuid_level >= 0)
 729                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 730         else
 731                 printk(KERN_CONT "\n");
 732
 733 #ifdef CONFIG_SMP
 734         if (c->cpu_index < show_msr)
 735                 print_cpu_msr();
 736 #else
 737         if (show_msr)
 738                 print_cpu_msr();
 739 #endif
 740 }
 741
 742 static __init int setup_disablecpuid(char *arg)
 743 {
 744         int bit;
 745         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 746                 setup_clear_cpu_cap(bit);
 747         else
 748                 return 0;
 749         return 1;
 750 }
 751 __setup("clearcpuid=", setup_disablecpuid);
 752
 753 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 754
 755 #ifdef CONFIG_X86_64
 756 struct x8664_pda **_cpu_pda __read_mostly;
 757 EXPORT_SYMBOL(_cpu_pda);
 758
 759 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 760
 761 char boot_cpu_stack[IRQSTACKSIZE] __page_aligned_bss;
 762
 763 unsigned long __supported_pte_mask __read_mostly = ~0UL;
 764 EXPORT_SYMBOL_GPL(__supported_pte_mask);
 765
 766 static int do_not_nx __cpuinitdata;
 767
 768 /* noexec=on|off
 769 Control non executable mappings for 64bit processes.
 770
 771 on      Enable(default)
 772 off     Disable
 773 */
 774 static int __init nonx_setup(char *str)
 775 {
 776         if (!str)
 777                 return -EINVAL;
 778         if (!strncmp(str, "on", 2)) {
 779                 __supported_pte_mask |= _PAGE_NX;
 780                 do_not_nx = 0;
 781         } else if (!strncmp(str, "off", 3)) {
 782                 do_not_nx = 1;
 783                 __supported_pte_mask &= ~_PAGE_NX;
 784         }
 785         return 0;
 786 }
 787 early_param("noexec", nonx_setup);
 788
 789 int force_personality32;
 790
 791 /* noexec32=on|off
 792 Control non executable heap for 32bit processes.
 793 To control the stack too use noexec=off
 794
 795 on      PROT_READ does not imply PROT_EXEC for 32bit processes (default)
 796 off     PROT_READ implies PROT_EXEC
 797 */
 798 static int __init nonx32_setup(char *str)
 799 {
 800         if (!strcmp(str, "on"))
 801                 force_personality32 &= ~READ_IMPLIES_EXEC;
 802         else if (!strcmp(str, "off"))
 803                 force_personality32 |= READ_IMPLIES_EXEC;
 804         return 1;
 805 }
 806 __setup("noexec32=", nonx32_setup);
 807
 808 void pda_init(int cpu)
 809 {
 810         struct x8664_pda *pda = cpu_pda(cpu);
 811
 812         /* Setup up data that may be needed in __get_free_pages early */
 813         loadsegment(fs, 0);
 814         loadsegment(gs, 0);
 815         /* Memory clobbers used to order PDA accessed */
 816         mb();
 817         wrmsrl(MSR_GS_BASE, pda);
 818         mb();
 819
 820         pda->cpunumber = cpu;
 821         pda->irqcount = -1;
 822         pda->kernelstack = (unsigned long)stack_thread_info() -
 823                                  PDA_STACKOFFSET + THREAD_SIZE;
 824         pda->active_mm = &init_mm;
 825         pda->mmu_state = 0;
 826
 827         if (cpu == 0) {
 828                 /* others are initialized in smpboot.c */
 829                 pda->pcurrent = &init_task;
 830                 pda->irqstackptr = boot_cpu_stack;
 831                 pda->irqstackptr += IRQSTACKSIZE - 64;
 832         } else {
 833                 if (!pda->irqstackptr) {
 834                         pda->irqstackptr = (char *)
 835                                 __get_free_pages(GFP_ATOMIC, IRQSTACK_ORDER);
 836                         if (!pda->irqstackptr)
 837                                 panic("cannot allocate irqstack for cpu %d",
 838                                       cpu);
 839                         pda->irqstackptr += IRQSTACKSIZE - 64;
 840                 }
 841
 842                 if (pda->nodenumber == 0 && cpu_to_node(cpu) != NUMA_NO_NODE)
 843                         pda->nodenumber = cpu_to_node(cpu);
 844         }
 845 }
 846
 847 char boot_exception_stacks[(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ +
 848                            DEBUG_STKSZ] __page_aligned_bss;
 849
 850 extern asmlinkage void ignore_sysret(void);
 851
 852 /* May not be marked __init: used by software suspend */
 853 void syscall_init(void)
 854 {
 855         /*
 856          * LSTAR and STAR live in a bit strange symbiosis.
 857          * They both write to the same internal register. STAR allows to
 858          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 859          */
 860         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 861         wrmsrl(MSR_LSTAR, system_call);
 862         wrmsrl(MSR_CSTAR, ignore_sysret);
 863
 864 #ifdef CONFIG_IA32_EMULATION
 865         syscall32_cpu_init();
 866 #endif
 867
 868         /* Flags to clear on syscall */
 869         wrmsrl(MSR_SYSCALL_MASK,
 870                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 871 }
 872
 873 void __cpuinit check_efer(void)
 874 {
 875         unsigned long efer;
 876
 877         rdmsrl(MSR_EFER, efer);
 878         if (!(efer & EFER_NX) || do_not_nx)
 879                 __supported_pte_mask &= ~_PAGE_NX;
 880 }
 881
 882 unsigned long kernel_eflags;
 883
 884 /*
 885  * Copies of the original ist values from the tss are only accessed during
 886  * debugging, no special alignment required.
 887  */
 888 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 889
 890 #else
 891
 892 /* Make sure %fs is initialized properly in idle threads */
 893 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 894 {
 895         memset(regs, 0, sizeof(struct pt_regs));
 896         regs->fs = __KERNEL_PERCPU;
 897         return regs;
 898 }
 899 #endif
 900
 901 /*
 902  * cpu_init() initializes state that is per-CPU. Some data is already
 903  * initialized (naturally) in the bootstrap process, such as the GDT
 904  * and IDT. We reload them nevertheless, this function acts as a
 905  * 'CPU state barrier', nothing should get across.
 906  * A lot of state is already set up in PDA init for 64 bit
 907  */
 908 #ifdef CONFIG_X86_64
 909 void __cpuinit cpu_init(void)
 910 {
 911         int cpu = stack_smp_processor_id();
 912         struct tss_struct *t = &per_cpu(init_tss, cpu);
 913         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
 914         unsigned long v;
 915         char *estacks = NULL;
 916         struct task_struct *me;
 917         int i;
 918
 919         /* CPU 0 is initialised in head64.c */
 920         if (cpu != 0)
 921                 pda_init(cpu);
 922         else
 923                 estacks = boot_exception_stacks;
 924
 925         me = current;
 926
 927         if (cpu_test_and_set(cpu, cpu_initialized))
 928                 panic("CPU#%d already initialized!\n", cpu);
 929
 930         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 931
 932         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 933
 934         /*
 935          * Initialize the per-CPU GDT with the boot GDT,
 936          * and set up the GDT descriptor:
 937          */
 938
 939         switch_to_new_gdt();
 940         load_idt((const struct desc_ptr *)&idt_descr);
 941
 942         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
 943         syscall_init();
 944
 945         wrmsrl(MSR_FS_BASE, 0);
 946         wrmsrl(MSR_KERNEL_GS_BASE, 0);
 947         barrier();
 948
 949         check_efer();
 950         if (cpu != 0 && x2apic)
 951                 enable_x2apic();
 952
 953         /*
 954          * set up and load the per-CPU TSS
 955          */
 956         if (!orig_ist->ist[0]) {
 957                 static const unsigned int order[N_EXCEPTION_STACKS] = {
 958                   [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STACK_ORDER,
 959                   [DEBUG_STACK - 1] = DEBUG_STACK_ORDER
 960                 };
 961                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
 962                         if (cpu) {
 963                                 estacks = (char *)__get_free_pages(GFP_ATOMIC, order[v]);
 964                                 if (!estacks)
 965                                         panic("Cannot allocate exception "
 966                                               "stack %ld %d\n", v, cpu);
 967                         }
 968                         estacks += PAGE_SIZE << order[v];
 969                         orig_ist->ist[v] = t->x86_tss.ist[v] =
 970                                         (unsigned long)estacks;
 971                 }
 972         }
 973
 974         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
 975         /*
 976          * <= is required because the CPU will access up to
 977          * 8 bits beyond the end of the IO permission bitmap.
 978          */
 979         for (i = 0; i <= IO_BITMAP_LONGS; i++)
 980                 t->io_bitmap[i] = ~0UL;
 981
 982         atomic_inc(&init_mm.mm_count);
 983         me->active_mm = &init_mm;
 984         if (me->mm)
 985                 BUG();
 986         enter_lazy_tlb(&init_mm, me);
 987
 988         load_sp0(t, &current->thread);
 989         set_tss_desc(cpu, t);
 990         load_TR_desc();
 991         load_LDT(&init_mm.context);
 992
 993 #ifdef CONFIG_KGDB
 994         /*
 995          * If the kgdb is connected no debug regs should be altered.  This
 996          * is only applicable when KGDB and a KGDB I/O module are built
 997          * into the kernel and you are using early debugging with
 998          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
 999          */
1000         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1001                 arch_kgdb_ops.correct_hw_break();
1002         else {
1003 #endif
1004         /*
1005          * Clear all 6 debug registers:
1006          */
1007
1008         set_debugreg(0UL, 0);
1009         set_debugreg(0UL, 1);
1010         set_debugreg(0UL, 2);
1011         set_debugreg(0UL, 3);
1012         set_debugreg(0UL, 6);
1013         set_debugreg(0UL, 7);
1014 #ifdef CONFIG_KGDB
1015         /* If the kgdb is connected no debug regs should be altered. */
1016         }
1017 #endif
1018
1019         fpu_init();
1020
1021         raw_local_save_flags(kernel_eflags);
1022
1023         if (is_uv_system())
1024                 uv_cpu_init();
1025 }
1026
1027 #else
1028
1029 void __cpuinit cpu_init(void)
1030 {
1031         int cpu = smp_processor_id();
1032         struct task_struct *curr = current;
1033         struct tss_struct *t = &per_cpu(init_tss, cpu);
1034         struct thread_struct *thread = &curr->thread;
1035
1036         if (cpu_test_and_set(cpu, cpu_initialized)) {
1037                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1038                 for (;;) local_irq_enable();
1039         }
1040
1041         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1042
1043         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1044                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1045
1046         load_idt(&idt_descr);
1047         switch_to_new_gdt();
1048
1049         /*
1050          * Set up and load the per-CPU TSS and LDT
1051          */
1052         atomic_inc(&init_mm.mm_count);
1053         curr->active_mm = &init_mm;
1054         if (curr->mm)
1055                 BUG();
1056         enter_lazy_tlb(&init_mm, curr);
1057
1058         load_sp0(t, thread);
1059         set_tss_desc(cpu, t);
1060         load_TR_desc();
1061         load_LDT(&init_mm.context);
1062
1063 #ifdef CONFIG_DOUBLEFAULT
1064         /* Set up doublefault TSS pointer in the GDT */
1065         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1066 #endif
1067
1068         /* Clear %gs. */
1069         asm volatile ("mov %0, %%gs" : : "r" (0));
1070
1071         /* Clear all 6 debug registers: */
1072         set_debugreg(0, 0);
1073         set_debugreg(0, 1);
1074         set_debugreg(0, 2);
1075         set_debugreg(0, 3);
1076         set_debugreg(0, 6);
1077         set_debugreg(0, 7);
1078
1079         /*
1080          * Force FPU initialization:
1081          */
1082         if (cpu_has_xsave)
1083                 current_thread_info()->status = TS_XSAVE;
1084         else
1085                 current_thread_info()->status = 0;
1086         clear_used_math();
1087         mxcsr_feature_mask_init();
1088
1089         /*
1090          * Boot processor to setup the FP and extended state context info.
1091          */
1092         if (!smp_processor_id())
1093                 init_thread_xstate();
1094
1095         xsave_init();
1096 }
1097
1098 #ifdef CONFIG_HOTPLUG_CPU
1099 void __cpuinit cpu_uninit(void)
1100 {
1101         int cpu = raw_smp_processor_id();
1102         cpu_clear(cpu, cpu_initialized);
1103
1104         /* lazy TLB state */
1105         per_cpu(cpu_tlbstate, cpu).state = 0;
1106         per_cpu(cpu_tlbstate, cpu).active_mm = &init_mm;
1107 }
1108 #endif
1109
1110 #endif