arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/delay.h>
  11 #include <linux/smp.h>
  12 #include <linux/percpu.h>
  13 #include <asm/i387.h>
  14 #include <asm/msr.h>
  15 #include <asm/io.h>
  16 #include <asm/linkage.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/mtrr.h>
  19 #include <asm/mce.h>
  20 #include <asm/pat.h>
  21 #include <asm/asm.h>
  22 #include <asm/numa.h>
  23 #ifdef CONFIG_X86_LOCAL_APIC
  24 #include <asm/mpspec.h>
  25 #include <asm/apic.h>
  26 #include <mach_apic.h>
  27 #include <asm/genapic.h>
  28 #endif
  29
  30 #include <asm/pda.h>
  31 #include <asm/pgtable.h>
  32 #include <asm/processor.h>
  33 #include <asm/desc.h>
  34 #include <asm/atomic.h>
  35 #include <asm/proto.h>
  36 #include <asm/sections.h>
  37 #include <asm/setup.h>
  38
  39 #include "cpu.h"
  40
  41 static struct cpu_dev *this_cpu __cpuinitdata;
  42
  43 #ifdef CONFIG_X86_64
  44 /* We need valid kernel segments for data and code in long mode too
  45  * IRET will check the segment types  kkeil 2000/10/28
  46  * Also sysret mandates a special GDT layout
  47  */
  48 /* The TLS descriptors are currently at a different place compared to i386.
  49    Hopefully nobody expects them at a fixed place (Wine?) */
  50 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  51         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  52         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  53         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  54         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  55         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  56         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  57 } };
  58 #else
  59 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  60         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  61         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  62         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  63         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  64         /*
  65          * Segments used for calling PnP BIOS have byte granularity.
  66          * They code segments and data segments have fixed 64k limits,
  67          * the transfer segment sizes are set at run time.
  68          */
  69         /* 32-bit code */
  70         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  71         /* 16-bit code */
  72         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  73         /* 16-bit data */
  74         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  75         /* 16-bit data */
  76         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
  77         /* 16-bit data */
  78         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
  79         /*
  80          * The APM segments have byte granularity and their bases
  81          * are set at run time.  All have 64k limits.
  82          */
  83         /* 32-bit code */
  84         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
  85         /* 16-bit code */
  86         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
  87         /* data */
  88         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
  89
  90         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
  91         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
  92 } };
  93 #endif
  94 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  95
  96 #ifdef CONFIG_X86_32
  97 static int cachesize_override __cpuinitdata = -1;
  98 static int disable_x86_serial_nr __cpuinitdata = 1;
  99
 100 static int __init cachesize_setup(char *str)
 101 {
 102         get_option(&str, &cachesize_override);
 103         return 1;
 104 }
 105 __setup("cachesize=", cachesize_setup);
 106
 107 /*
 108  * Naming convention should be: <Name> [(<Codename>)]
 109  * This table only is used unless init_<vendor>() below doesn't set it;
 110  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 111  *
 112  */
 113
 114 /* Look up CPU names by table lookup. */
 115 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 116 {
 117         struct cpu_model_info *info;
 118
 119         if (c->x86_model >= 16)
 120                 return NULL;    /* Range check */
 121
 122         if (!this_cpu)
 123                 return NULL;
 124
 125         info = this_cpu->c_models;
 126
 127         while (info && info->family) {
 128                 if (info->family == c->x86)
 129                         return info->model_names[c->x86_model];
 130                 info++;
 131         }
 132         return NULL;            /* Not found */
 133 }
 134
 135 static int __init x86_fxsr_setup(char *s)
 136 {
 137         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 138         setup_clear_cpu_cap(X86_FEATURE_XMM);
 139         return 1;
 140 }
 141 __setup("nofxsr", x86_fxsr_setup);
 142
 143 static int __init x86_sep_setup(char *s)
 144 {
 145         setup_clear_cpu_cap(X86_FEATURE_SEP);
 146         return 1;
 147 }
 148 __setup("nosep", x86_sep_setup);
 149
 150 /* Standard macro to see if a specific flag is changeable */
 151 static inline int flag_is_changeable_p(u32 flag)
 152 {
 153         u32 f1, f2;
 154
 155         asm("pushfl\n\t"
 156             "pushfl\n\t"
 157             "popl %0\n\t"
 158             "movl %0,%1\n\t"
 159             "xorl %2,%0\n\t"
 160             "pushl %0\n\t"
 161             "popfl\n\t"
 162             "pushfl\n\t"
 163             "popl %0\n\t"
 164             "popfl\n\t"
 165             : "=&r" (f1), "=&r" (f2)
 166             : "ir" (flag));
 167
 168         return ((f1^f2) & flag) != 0;
 169 }
 170
 171 /* Probe for the CPUID instruction */
 172 static int __cpuinit have_cpuid_p(void)
 173 {
 174         return flag_is_changeable_p(X86_EFLAGS_ID);
 175 }
 176
 177 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 178 {
 179         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 180                 /* Disable processor serial number */
 181                 unsigned long lo, hi;
 182                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 183                 lo |= 0x200000;
 184                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 185                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 186                 clear_cpu_cap(c, X86_FEATURE_PN);
 187
 188                 /* Disabling the serial number may affect the cpuid level */
 189                 c->cpuid_level = cpuid_eax(0);
 190         }
 191 }
 192
 193 static int __init x86_serial_nr_setup(char *s)
 194 {
 195         disable_x86_serial_nr = 0;
 196         return 1;
 197 }
 198 __setup("serialnumber", x86_serial_nr_setup);
 199 #else
 200 /* Probe for the CPUID instruction */
 201 static inline int have_cpuid_p(void)
 202 {
 203         return 1;
 204 }
 205 #endif
 206
 207 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
 208
 209 /* Current gdt points %fs at the "master" per-cpu area: after this,
 210  * it's on the real one. */
 211 void switch_to_new_gdt(void)
 212 {
 213         struct desc_ptr gdt_descr;
 214
 215         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
 216         gdt_descr.size = GDT_SIZE - 1;
 217         load_gdt(&gdt_descr);
 218 #ifdef CONFIG_X86_32
 219         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
 220 #endif
 221 }
 222
 223 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 224
 225 static void __cpuinit default_init(struct cpuinfo_x86 *c)
 226 {
 227 #ifdef CONFIG_X86_64
 228         display_cacheinfo(c);
 229 #else
 230         /* Not much we can do here... */
 231         /* Check if at least it has cpuid */
 232         if (c->cpuid_level == -1) {
 233                 /* No cpuid. It must be an ancient CPU */
 234                 if (c->x86 == 4)
 235                         strcpy(c->x86_model_id, "486");
 236                 else if (c->x86 == 3)
 237                         strcpy(c->x86_model_id, "386");
 238         }
 239 #endif
 240 }
 241
 242 static struct cpu_dev __cpuinitdata default_cpu = {
 243         .c_init = default_init,
 244         .c_vendor = "Unknown",
 245         .c_x86_vendor = X86_VENDOR_UNKNOWN,
 246 };
 247
 248 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 249 {
 250         unsigned int *v;
 251         char *p, *q;
 252
 253         if (c->extended_cpuid_level < 0x80000004)
 254                 return 0;
 255
 256         v = (unsigned int *) c->x86_model_id;
 257         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 258         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 259         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 260         c->x86_model_id[48] = 0;
 261
 262         /* Intel chips right-justify this string for some dumb reason;
 263            undo that brain damage */
 264         p = q = &c->x86_model_id[0];
 265         while (*p == ' ')
 266              p++;
 267         if (p != q) {
 268              while (*p)
 269                   *q++ = *p++;
 270              while (q <= &c->x86_model_id[48])
 271                   *q++ = '\0';  /* Zero-pad the rest */
 272         }
 273
 274         return 1;
 275 }
 276
 277 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 278 {
 279         unsigned int n, dummy, ebx, ecx, edx, l2size;
 280
 281         n = c->extended_cpuid_level;
 282
 283         if (n >= 0x80000005) {
 284                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 285                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 286                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 287                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 288 #ifdef CONFIG_X86_64
 289                 /* On K8 L1 TLB is inclusive, so don't count it */
 290                 c->x86_tlbsize = 0;
 291 #endif
 292         }
 293
 294         if (n < 0x80000006)     /* Some chips just has a large L1. */
 295                 return;
 296
 297         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 298         l2size = ecx >> 16;
 299
 300 #ifdef CONFIG_X86_64
 301         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 302 #else
 303         /* do processor-specific cache resizing */
 304         if (this_cpu->c_size_cache)
 305                 l2size = this_cpu->c_size_cache(c, l2size);
 306
 307         /* Allow user to override all this if necessary. */
 308         if (cachesize_override != -1)
 309                 l2size = cachesize_override;
 310
 311         if (l2size == 0)
 312                 return;         /* Again, no L2 cache is possible */
 313 #endif
 314
 315         c->x86_cache_size = l2size;
 316
 317         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 318                         l2size, ecx & 0xFF);
 319 }
 320
 321 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 322 {
 323 #ifdef CONFIG_X86_HT
 324         u32 eax, ebx, ecx, edx;
 325         int index_msb, core_bits;
 326
 327         if (!cpu_has(c, X86_FEATURE_HT))
 328                 return;
 329
 330         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 331                 goto out;
 332
 333         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 334                 return;
 335
 336         cpuid(1, &eax, &ebx, &ecx, &edx);
 337
 338         smp_num_siblings = (ebx & 0xff0000) >> 16;
 339
 340         if (smp_num_siblings == 1) {
 341                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 342         } else if (smp_num_siblings > 1) {
 343
 344                 if (smp_num_siblings > NR_CPUS) {
 345                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 346                                         smp_num_siblings);
 347                         smp_num_siblings = 1;
 348                         return;
 349                 }
 350
 351                 index_msb = get_count_order(smp_num_siblings);
 352 #ifdef CONFIG_X86_64
 353                 c->phys_proc_id = phys_pkg_id(index_msb);
 354 #else
 355                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 356 #endif
 357
 358                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 359
 360                 index_msb = get_count_order(smp_num_siblings);
 361
 362                 core_bits = get_count_order(c->x86_max_cores);
 363
 364 #ifdef CONFIG_X86_64
 365                 c->cpu_core_id = phys_pkg_id(index_msb) &
 366                                                ((1 << core_bits) - 1);
 367 #else
 368                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 369                                                ((1 << core_bits) - 1);
 370 #endif
 371         }
 372
 373 out:
 374         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 375                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 376                        c->phys_proc_id);
 377                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 378                        c->cpu_core_id);
 379         }
 380 #endif
 381 }
 382
 383 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 384 {
 385         char *v = c->x86_vendor_id;
 386         int i;
 387         static int printed;
 388
 389         for (i = 0; i < X86_VENDOR_NUM; i++) {
 390                 if (!cpu_devs[i])
 391                         break;
 392
 393                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 394                     (cpu_devs[i]->c_ident[1] &&
 395                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 396                         this_cpu = cpu_devs[i];
 397                         c->x86_vendor = this_cpu->c_x86_vendor;
 398                         return;
 399                 }
 400         }
 401
 402         if (!printed) {
 403                 printed++;
 404                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
 405                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 406         }
 407
 408         c->x86_vendor = X86_VENDOR_UNKNOWN;
 409         this_cpu = &default_cpu;
 410 }
 411
 412 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 413 {
 414         /* Get vendor name */
 415         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 416               (unsigned int *)&c->x86_vendor_id[0],
 417               (unsigned int *)&c->x86_vendor_id[8],
 418               (unsigned int *)&c->x86_vendor_id[4]);
 419
 420         c->x86 = 4;
 421         /* Intel-defined flags: level 0x00000001 */
 422         if (c->cpuid_level >= 0x00000001) {
 423                 u32 junk, tfms, cap0, misc;
 424                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 425                 c->x86 = (tfms >> 8) & 0xf;
 426                 c->x86_model = (tfms >> 4) & 0xf;
 427                 c->x86_mask = tfms & 0xf;
 428                 if (c->x86 == 0xf)
 429                         c->x86 += (tfms >> 20) & 0xff;
 430                 if (c->x86 >= 0x6)
 431                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 432                 if (cap0 & (1<<19)) {
 433                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 434                         c->x86_cache_alignment = c->x86_clflush_size;
 435                 }
 436         }
 437 }
 438
 439 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 440 {
 441         u32 tfms, xlvl;
 442         u32 ebx;
 443
 444         /* Intel-defined flags: level 0x00000001 */
 445         if (c->cpuid_level >= 0x00000001) {
 446                 u32 capability, excap;
 447                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 448                 c->x86_capability[0] = capability;
 449                 c->x86_capability[4] = excap;
 450         }
 451
 452         /* AMD-defined flags: level 0x80000001 */
 453         xlvl = cpuid_eax(0x80000000);
 454         c->extended_cpuid_level = xlvl;
 455         if ((xlvl & 0xffff0000) == 0x80000000) {
 456                 if (xlvl >= 0x80000001) {
 457                         c->x86_capability[1] = cpuid_edx(0x80000001);
 458                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 459                 }
 460         }
 461
 462 #ifdef CONFIG_X86_64
 463         /* Transmeta-defined flags: level 0x80860001 */
 464         xlvl = cpuid_eax(0x80860000);
 465         if ((xlvl & 0xffff0000) == 0x80860000) {
 466                 /* Don't set x86_cpuid_level here for now to not confuse. */
 467                 if (xlvl >= 0x80860001)
 468                         c->x86_capability[2] = cpuid_edx(0x80860001);
 469         }
 470
 471         if (c->extended_cpuid_level >= 0x80000007)
 472                 c->x86_power = cpuid_edx(0x80000007);
 473
 474         if (c->extended_cpuid_level >= 0x80000008) {
 475                 u32 eax = cpuid_eax(0x80000008);
 476
 477                 c->x86_virt_bits = (eax >> 8) & 0xff;
 478                 c->x86_phys_bits = eax & 0xff;
 479         }
 480 #endif
 481 }
 482 /*
 483  * Do minimum CPU detection early.
 484  * Fields really needed: vendor, cpuid_level, family, model, mask,
 485  * cache alignment.
 486  * The others are not touched to avoid unwanted side effects.
 487  *
 488  * WARNING: this function is only called on the BP.  Don't add code here
 489  * that is supposed to run on all CPUs.
 490  */
 491 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 492 {
 493 #ifdef CONFIG_X86_64
 494         c->x86_clflush_size = 64;
 495 #else
 496         c->x86_clflush_size = 32;
 497 #endif
 498         c->x86_cache_alignment = c->x86_clflush_size;
 499
 500         if (!have_cpuid_p())
 501                 return;
 502
 503         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 504
 505         c->extended_cpuid_level = 0;
 506
 507         cpu_detect(c);
 508
 509         get_cpu_vendor(c);
 510
 511         get_cpu_cap(c);
 512
 513         if (this_cpu->c_early_init)
 514                 this_cpu->c_early_init(c);
 515
 516         validate_pat_support(c);
 517 }
 518
 519 void __init early_cpu_init(void)
 520 {
 521         struct cpu_dev **cdev;
 522         int count = 0;
 523
 524         printk("KERNEL supported cpus:\n");
 525         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 526                 struct cpu_dev *cpudev = *cdev;
 527                 unsigned int j;
 528
 529                 if (count >= X86_VENDOR_NUM)
 530                         break;
 531                 cpu_devs[count] = cpudev;
 532                 count++;
 533
 534                 for (j = 0; j < 2; j++) {
 535                         if (!cpudev->c_ident[j])
 536                                 continue;
 537                         printk("  %s %s\n", cpudev->c_vendor,
 538                                 cpudev->c_ident[j]);
 539                 }
 540         }
 541
 542         early_identify_cpu(&boot_cpu_data);
 543 }
 544
 545 /*
 546  * The NOPL instruction is supposed to exist on all CPUs with
 547  * family >= 6, unfortunately, that's not true in practice because
 548  * of early VIA chips and (more importantly) broken virtualizers that
 549  * are not easy to detect.  Hence, probe for it based on first
 550  * principles.
 551  *
 552  * Note: no 64-bit chip is known to lack these, but put the code here
 553  * for consistency with 32 bits, and to make it utterly trivial to
 554  * diagnose the problem should it ever surface.
 555  */
 556 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 557 {
 558         const u32 nopl_signature = 0x888c53b1; /* Random number */
 559         u32 has_nopl = nopl_signature;
 560
 561         clear_cpu_cap(c, X86_FEATURE_NOPL);
 562         if (c->x86 >= 6) {
 563                 asm volatile("\n"
 564                              "1:      .byte 0x0f,0x1f,0xc0\n" /* nopl %eax */
 565                              "2:\n"
 566                              "        .section .fixup,\"ax\"\n"
 567                              "3:      xor %0,%0\n"
 568                              "        jmp 2b\n"
 569                              "        .previous\n"
 570                              _ASM_EXTABLE(1b,3b)
 571                              : "+a" (has_nopl));
 572
 573                 if (has_nopl == nopl_signature)
 574                         set_cpu_cap(c, X86_FEATURE_NOPL);
 575         }
 576 }
 577
 578 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 579 {
 580         if (!have_cpuid_p())
 581                 return;
 582
 583         c->extended_cpuid_level = 0;
 584
 585         cpu_detect(c);
 586
 587         get_cpu_vendor(c);
 588
 589         get_cpu_cap(c);
 590
 591         if (c->cpuid_level >= 0x00000001) {
 592                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 593 #ifdef CONFIG_X86_32
 594 # ifdef CONFIG_X86_HT
 595                 c->apicid = phys_pkg_id(c->initial_apicid, 0);
 596 # else
 597                 c->apicid = c->initial_apicid;
 598 # endif
 599 #endif
 600
 601 #ifdef CONFIG_X86_HT
 602                 c->phys_proc_id = c->initial_apicid;
 603 #endif
 604         }
 605
 606         if (c->extended_cpuid_level >= 0x80000004)
 607                 get_model_name(c); /* Default name */
 608
 609         init_scattered_cpuid_features(c);
 610         detect_nopl(c);
 611 }
 612
 613 /*
 614  * This does the hard work of actually picking apart the CPU stuff...
 615  */
 616 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 617 {
 618         int i;
 619
 620         c->loops_per_jiffy = loops_per_jiffy;
 621         c->x86_cache_size = -1;
 622         c->x86_vendor = X86_VENDOR_UNKNOWN;
 623         c->cpuid_level = -1;    /* CPUID not detected */
 624         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 625         c->x86_vendor_id[0] = '\0'; /* Unset */
 626         c->x86_model_id[0] = '\0';  /* Unset */
 627         c->x86_max_cores = 1;
 628         c->x86_clflush_size = 32;
 629         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 630
 631         if (!have_cpuid_p()) {
 632                 /*
 633                  * First of all, decide if this is a 486 or higher
 634                  * It's a 486 if we can modify the AC flag
 635                  */
 636                 if (flag_is_changeable_p(X86_EFLAGS_AC))
 637                         c->x86 = 4;
 638                 else
 639                         c->x86 = 3;
 640         }
 641
 642         generic_identify(c);
 643
 644         if (this_cpu->c_identify)
 645                 this_cpu->c_identify(c);
 646
 647         /*
 648          * Vendor-specific initialization.  In this section we
 649          * canonicalize the feature flags, meaning if there are
 650          * features a certain CPU supports which CPUID doesn't
 651          * tell us, CPUID claiming incorrect flags, or other bugs,
 652          * we handle them here.
 653          *
 654          * At the end of this section, c->x86_capability better
 655          * indicate the features this CPU genuinely supports!
 656          */
 657         if (this_cpu->c_init)
 658                 this_cpu->c_init(c);
 659
 660         /* Disable the PN if appropriate */
 661         squash_the_stupid_serial_number(c);
 662
 663         /*
 664          * The vendor-specific functions might have changed features.  Now
 665          * we do "generic changes."
 666          */
 667
 668         /* If the model name is still unset, do table lookup. */
 669         if (!c->x86_model_id[0]) {
 670                 char *p;
 671                 p = table_lookup_model(c);
 672                 if (p)
 673                         strcpy(c->x86_model_id, p);
 674                 else
 675                         /* Last resort... */
 676                         sprintf(c->x86_model_id, "%02x/%02x",
 677                                 c->x86, c->x86_model);
 678         }
 679
 680         /*
 681          * On SMP, boot_cpu_data holds the common feature set between
 682          * all CPUs; so make sure that we indicate which features are
 683          * common between the CPUs.  The first time this routine gets
 684          * executed, c == &boot_cpu_data.
 685          */
 686         if (c != &boot_cpu_data) {
 687                 /* AND the already accumulated flags with these */
 688                 for (i = 0; i < NCAPINTS; i++)
 689                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 690         }
 691
 692         /* Clear all flags overriden by options */
 693         for (i = 0; i < NCAPINTS; i++)
 694                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 695
 696         /* Init Machine Check Exception if available. */
 697         mcheck_init(c);
 698
 699         select_idle_routine(c);
 700 }
 701
 702 void __init identify_boot_cpu(void)
 703 {
 704         identify_cpu(&boot_cpu_data);
 705         sysenter_setup();
 706         enable_sep_cpu();
 707 }
 708
 709 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 710 {
 711         BUG_ON(c == &boot_cpu_data);
 712         identify_cpu(c);
 713         enable_sep_cpu();
 714         mtrr_ap_init();
 715 }
 716
 717 struct msr_range {
 718         unsigned min;
 719         unsigned max;
 720 };
 721
 722 static struct msr_range msr_range_array[] __cpuinitdata = {
 723         { 0x00000000, 0x00000418},
 724         { 0xc0000000, 0xc000040b},
 725         { 0xc0010000, 0xc0010142},
 726         { 0xc0011000, 0xc001103b},
 727 };
 728
 729 static void __cpuinit print_cpu_msr(void)
 730 {
 731         unsigned index;
 732         u64 val;
 733         int i;
 734         unsigned index_min, index_max;
 735
 736         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 737                 index_min = msr_range_array[i].min;
 738                 index_max = msr_range_array[i].max;
 739                 for (index = index_min; index < index_max; index++) {
 740                         if (rdmsrl_amd_safe(index, &val))
 741                                 continue;
 742                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 743                 }
 744         }
 745 }
 746
 747 static int show_msr __cpuinitdata;
 748 static __init int setup_show_msr(char *arg)
 749 {
 750         int num;
 751
 752         get_option(&arg, &num);
 753
 754         if (num > 0)
 755                 show_msr = num;
 756         return 1;
 757 }
 758 __setup("show_msr=", setup_show_msr);
 759
 760 static __init int setup_noclflush(char *arg)
 761 {
 762         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 763         return 1;
 764 }
 765 __setup("noclflush", setup_noclflush);
 766
 767 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 768 {
 769         char *vendor = NULL;
 770
 771         if (c->x86_vendor < X86_VENDOR_NUM)
 772                 vendor = this_cpu->c_vendor;
 773         else if (c->cpuid_level >= 0)
 774                 vendor = c->x86_vendor_id;
 775
 776         if (vendor && strncmp(c->x86_model_id, vendor, strlen(vendor)))
 777                 printk(KERN_CONT "%s ", vendor);
 778
 779         if (c->x86_model_id[0])
 780                 printk(KERN_CONT "%s", c->x86_model_id);
 781         else
 782                 printk(KERN_CONT "%d86", c->x86);
 783
 784         if (c->x86_mask || c->cpuid_level >= 0)
 785                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 786         else
 787                 printk(KERN_CONT "\n");
 788
 789 #ifdef CONFIG_SMP
 790         if (c->cpu_index < show_msr)
 791                 print_cpu_msr();
 792 #else
 793         if (show_msr)
 794                 print_cpu_msr();
 795 #endif
 796 }
 797
 798 static __init int setup_disablecpuid(char *arg)
 799 {
 800         int bit;
 801         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 802                 setup_clear_cpu_cap(bit);
 803         else
 804                 return 0;
 805         return 1;
 806 }
 807 __setup("clearcpuid=", setup_disablecpuid);
 808
 809 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 810
 811 #ifdef CONFIG_X86_64
 812 struct x8664_pda **_cpu_pda __read_mostly;
 813 EXPORT_SYMBOL(_cpu_pda);
 814
 815 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 816
 817 char boot_cpu_stack[IRQSTACKSIZE] __page_aligned_bss;
 818
 819 unsigned long __supported_pte_mask __read_mostly = ~0UL;
 820 EXPORT_SYMBOL_GPL(__supported_pte_mask);
 821
 822 static int do_not_nx __cpuinitdata;
 823
 824 /* noexec=on|off
 825 Control non executable mappings for 64bit processes.
 826
 827 on      Enable(default)
 828 off     Disable
 829 */
 830 static int __init nonx_setup(char *str)
 831 {
 832         if (!str)
 833                 return -EINVAL;
 834         if (!strncmp(str, "on", 2)) {
 835                 __supported_pte_mask |= _PAGE_NX;
 836                 do_not_nx = 0;
 837         } else if (!strncmp(str, "off", 3)) {
 838                 do_not_nx = 1;
 839                 __supported_pte_mask &= ~_PAGE_NX;
 840         }
 841         return 0;
 842 }
 843 early_param("noexec", nonx_setup);
 844
 845 int force_personality32;
 846
 847 /* noexec32=on|off
 848 Control non executable heap for 32bit processes.
 849 To control the stack too use noexec=off
 850
 851 on      PROT_READ does not imply PROT_EXEC for 32bit processes (default)
 852 off     PROT_READ implies PROT_EXEC
 853 */
 854 static int __init nonx32_setup(char *str)
 855 {
 856         if (!strcmp(str, "on"))
 857                 force_personality32 &= ~READ_IMPLIES_EXEC;
 858         else if (!strcmp(str, "off"))
 859                 force_personality32 |= READ_IMPLIES_EXEC;
 860         return 1;
 861 }
 862 __setup("noexec32=", nonx32_setup);
 863
 864 void pda_init(int cpu)
 865 {
 866         struct x8664_pda *pda = cpu_pda(cpu);
 867
 868         /* Setup up data that may be needed in __get_free_pages early */
 869         loadsegment(fs, 0);
 870         loadsegment(gs, 0);
 871         /* Memory clobbers used to order PDA accessed */
 872         mb();
 873         wrmsrl(MSR_GS_BASE, pda);
 874         mb();
 875
 876         pda->cpunumber = cpu;
 877         pda->irqcount = -1;
 878         pda->kernelstack = (unsigned long)stack_thread_info() -
 879                                  PDA_STACKOFFSET + THREAD_SIZE;
 880         pda->active_mm = &init_mm;
 881         pda->mmu_state = 0;
 882
 883         if (cpu == 0) {
 884                 /* others are initialized in smpboot.c */
 885                 pda->pcurrent = &init_task;
 886                 pda->irqstackptr = boot_cpu_stack;
 887                 pda->irqstackptr += IRQSTACKSIZE - 64;
 888         } else {
 889                 if (!pda->irqstackptr) {
 890                         pda->irqstackptr = (char *)
 891                                 __get_free_pages(GFP_ATOMIC, IRQSTACK_ORDER);
 892                         if (!pda->irqstackptr)
 893                                 panic("cannot allocate irqstack for cpu %d",
 894                                       cpu);
 895                         pda->irqstackptr += IRQSTACKSIZE - 64;
 896                 }
 897
 898                 if (pda->nodenumber == 0 && cpu_to_node(cpu) != NUMA_NO_NODE)
 899                         pda->nodenumber = cpu_to_node(cpu);
 900         }
 901 }
 902
 903 char boot_exception_stacks[(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ +
 904                            DEBUG_STKSZ] __page_aligned_bss;
 905
 906 extern asmlinkage void ignore_sysret(void);
 907
 908 /* May not be marked __init: used by software suspend */
 909 void syscall_init(void)
 910 {
 911         /*
 912          * LSTAR and STAR live in a bit strange symbiosis.
 913          * They both write to the same internal register. STAR allows to
 914          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 915          */
 916         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 917         wrmsrl(MSR_LSTAR, system_call);
 918         wrmsrl(MSR_CSTAR, ignore_sysret);
 919
 920 #ifdef CONFIG_IA32_EMULATION
 921         syscall32_cpu_init();
 922 #endif
 923
 924         /* Flags to clear on syscall */
 925         wrmsrl(MSR_SYSCALL_MASK,
 926                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 927 }
 928
 929 void __cpuinit check_efer(void)
 930 {
 931         unsigned long efer;
 932
 933         rdmsrl(MSR_EFER, efer);
 934         if (!(efer & EFER_NX) || do_not_nx)
 935                 __supported_pte_mask &= ~_PAGE_NX;
 936 }
 937
 938 unsigned long kernel_eflags;
 939
 940 /*
 941  * Copies of the original ist values from the tss are only accessed during
 942  * debugging, no special alignment required.
 943  */
 944 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 945
 946 #else
 947
 948 /* Make sure %fs is initialized properly in idle threads */
 949 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 950 {
 951         memset(regs, 0, sizeof(struct pt_regs));
 952         regs->fs = __KERNEL_PERCPU;
 953         return regs;
 954 }
 955 #endif
 956
 957 /*
 958  * cpu_init() initializes state that is per-CPU. Some data is already
 959  * initialized (naturally) in the bootstrap process, such as the GDT
 960  * and IDT. We reload them nevertheless, this function acts as a
 961  * 'CPU state barrier', nothing should get across.
 962  * A lot of state is already set up in PDA init for 64 bit
 963  */
 964 #ifdef CONFIG_X86_64
 965 void __cpuinit cpu_init(void)
 966 {
 967         int cpu = stack_smp_processor_id();
 968         struct tss_struct *t = &per_cpu(init_tss, cpu);
 969         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
 970         unsigned long v;
 971         char *estacks = NULL;
 972         struct task_struct *me;
 973         int i;
 974
 975         /* CPU 0 is initialised in head64.c */
 976         if (cpu != 0)
 977                 pda_init(cpu);
 978         else
 979                 estacks = boot_exception_stacks;
 980
 981         me = current;
 982
 983         if (cpu_test_and_set(cpu, cpu_initialized))
 984                 panic("CPU#%d already initialized!\n", cpu);
 985
 986         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 987
 988         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 989
 990         /*
 991          * Initialize the per-CPU GDT with the boot GDT,
 992          * and set up the GDT descriptor:
 993          */
 994
 995         switch_to_new_gdt();
 996         load_idt((const struct desc_ptr *)&idt_descr);
 997
 998         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
 999         syscall_init();
1000
1001         wrmsrl(MSR_FS_BASE, 0);
1002         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1003         barrier();
1004
1005         check_efer();
1006         if (cpu != 0 && x2apic)
1007                 enable_x2apic();
1008
1009         /*
1010          * set up and load the per-CPU TSS
1011          */
1012         if (!orig_ist->ist[0]) {
1013                 static const unsigned int order[N_EXCEPTION_STACKS] = {
1014                   [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STACK_ORDER,
1015                   [DEBUG_STACK - 1] = DEBUG_STACK_ORDER
1016                 };
1017                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1018                         if (cpu) {
1019                                 estacks = (char *)__get_free_pages(GFP_ATOMIC, order[v]);
1020                                 if (!estacks)
1021                                         panic("Cannot allocate exception "
1022                                               "stack %ld %d\n", v, cpu);
1023                         }
1024                         estacks += PAGE_SIZE << order[v];
1025                         orig_ist->ist[v] = t->x86_tss.ist[v] =
1026                                         (unsigned long)estacks;
1027                 }
1028         }
1029
1030         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1031         /*
1032          * <= is required because the CPU will access up to
1033          * 8 bits beyond the end of the IO permission bitmap.
1034          */
1035         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1036                 t->io_bitmap[i] = ~0UL;
1037
1038         atomic_inc(&init_mm.mm_count);
1039         me->active_mm = &init_mm;
1040         if (me->mm)
1041                 BUG();
1042         enter_lazy_tlb(&init_mm, me);
1043
1044         load_sp0(t, &current->thread);
1045         set_tss_desc(cpu, t);
1046         load_TR_desc();
1047         load_LDT(&init_mm.context);
1048
1049 #ifdef CONFIG_KGDB
1050         /*
1051          * If the kgdb is connected no debug regs should be altered.  This
1052          * is only applicable when KGDB and a KGDB I/O module are built
1053          * into the kernel and you are using early debugging with
1054          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
1055          */
1056         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1057                 arch_kgdb_ops.correct_hw_break();
1058         else {
1059 #endif
1060         /*
1061          * Clear all 6 debug registers:
1062          */
1063
1064         set_debugreg(0UL, 0);
1065         set_debugreg(0UL, 1);
1066         set_debugreg(0UL, 2);
1067         set_debugreg(0UL, 3);
1068         set_debugreg(0UL, 6);
1069         set_debugreg(0UL, 7);
1070 #ifdef CONFIG_KGDB
1071         /* If the kgdb is connected no debug regs should be altered. */
1072         }
1073 #endif
1074
1075         fpu_init();
1076
1077         raw_local_save_flags(kernel_eflags);
1078
1079         if (is_uv_system())
1080                 uv_cpu_init();
1081 }
1082
1083 #else
1084
1085 void __cpuinit cpu_init(void)
1086 {
1087         int cpu = smp_processor_id();
1088         struct task_struct *curr = current;
1089         struct tss_struct *t = &per_cpu(init_tss, cpu);
1090         struct thread_struct *thread = &curr->thread;
1091
1092         if (cpu_test_and_set(cpu, cpu_initialized)) {
1093                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1094                 for (;;) local_irq_enable();
1095         }
1096
1097         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1098
1099         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1100                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1101
1102         load_idt(&idt_descr);
1103         switch_to_new_gdt();
1104
1105         /*
1106          * Set up and load the per-CPU TSS and LDT
1107          */
1108         atomic_inc(&init_mm.mm_count);
1109         curr->active_mm = &init_mm;
1110         if (curr->mm)
1111                 BUG();
1112         enter_lazy_tlb(&init_mm, curr);
1113
1114         load_sp0(t, thread);
1115         set_tss_desc(cpu, t);
1116         load_TR_desc();
1117         load_LDT(&init_mm.context);
1118
1119 #ifdef CONFIG_DOUBLEFAULT
1120         /* Set up doublefault TSS pointer in the GDT */
1121         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1122 #endif
1123
1124         /* Clear %gs. */
1125         asm volatile ("mov %0, %%gs" : : "r" (0));
1126
1127         /* Clear all 6 debug registers: */
1128         set_debugreg(0, 0);
1129         set_debugreg(0, 1);
1130         set_debugreg(0, 2);
1131         set_debugreg(0, 3);
1132         set_debugreg(0, 6);
1133         set_debugreg(0, 7);
1134
1135         /*
1136          * Force FPU initialization:
1137          */
1138         if (cpu_has_xsave)
1139                 current_thread_info()->status = TS_XSAVE;
1140         else
1141                 current_thread_info()->status = 0;
1142         clear_used_math();
1143         mxcsr_feature_mask_init();
1144
1145         /*
1146          * Boot processor to setup the FP and extended state context info.
1147          */
1148         if (!smp_processor_id())
1149                 init_thread_xstate();
1150
1151         xsave_init();
1152 }
1153
1154 #ifdef CONFIG_HOTPLUG_CPU
1155 void __cpuinit cpu_uninit(void)
1156 {
1157         int cpu = raw_smp_processor_id();
1158         cpu_clear(cpu, cpu_initialized);
1159
1160         /* lazy TLB state */
1161         per_cpu(cpu_tlbstate, cpu).state = 0;
1162         per_cpu(cpu_tlbstate, cpu).active_mm = &init_mm;
1163 }
1164 #endif
1165
1166 #endif