arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/string.h>
   3 #include <linux/delay.h>
   4 #include <linux/smp.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/bootmem.h>
   8 #include <asm/processor.h>
   9 #include <asm/i387.h>
  10 #include <asm/msr.h>
  11 #include <asm/io.h>
  12 #include <asm/mmu_context.h>
  13 #include <asm/mtrr.h>
  14 #include <asm/mce.h>
  15 #include <asm/pat.h>
  16 #include <asm/asm.h>
  17 #ifdef CONFIG_X86_LOCAL_APIC
  18 #include <asm/mpspec.h>
  19 #include <asm/apic.h>
  20 #include <mach_apic.h>
  21 #endif
  22
  23 #include "cpu.h"
  24
  25 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  26         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  27         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  28         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  29         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  30         /*
  31          * Segments used for calling PnP BIOS have byte granularity.
  32          * They code segments and data segments have fixed 64k limits,
  33          * the transfer segment sizes are set at run time.
  34          */
  35         /* 32-bit code */
  36         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  37         /* 16-bit code */
  38         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  39         /* 16-bit data */
  40         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  41         /* 16-bit data */
  42         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
  43         /* 16-bit data */
  44         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
  45         /*
  46          * The APM segments have byte granularity and their bases
  47          * are set at run time.  All have 64k limits.
  48          */
  49         /* 32-bit code */
  50         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
  51         /* 16-bit code */
  52         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
  53         /* data */
  54         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
  55
  56         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
  57         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
  58 } };
  59 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  60
  61 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  62
  63 static int cachesize_override __cpuinitdata = -1;
  64 static int disable_x86_serial_nr __cpuinitdata = 1;
  65
  66 struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
  67
  68 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  69 {
  70         /* Not much we can do here... */
  71         /* Check if at least it has cpuid */
  72         if (c->cpuid_level == -1) {
  73                 /* No cpuid. It must be an ancient CPU */
  74                 if (c->x86 == 4)
  75                         strcpy(c->x86_model_id, "486");
  76                 else if (c->x86 == 3)
  77                         strcpy(c->x86_model_id, "386");
  78         }
  79 }
  80
  81 static struct cpu_dev __cpuinitdata default_cpu = {
  82         .c_init = default_init,
  83         .c_vendor = "Unknown",
  84 };
  85 static struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  86
  87 static int __init cachesize_setup(char *str)
  88 {
  89         get_option(&str, &cachesize_override);
  90         return 1;
  91 }
  92 __setup("cachesize=", cachesize_setup);
  93
  94 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
  95 {
  96         unsigned int *v;
  97         char *p, *q;
  98
  99         if (c->extended_cpuid_level < 0x80000004)
 100                 return 0;
 101
 102         v = (unsigned int *) c->x86_model_id;
 103         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 104         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 105         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 106         c->x86_model_id[48] = 0;
 107
 108         /* Intel chips right-justify this string for some dumb reason;
 109            undo that brain damage */
 110         p = q = &c->x86_model_id[0];
 111         while (*p == ' ')
 112              p++;
 113         if (p != q) {
 114              while (*p)
 115                   *q++ = *p++;
 116              while (q <= &c->x86_model_id[48])
 117                   *q++ = '\0';  /* Zero-pad the rest */
 118         }
 119
 120         return 1;
 121 }
 122
 123
 124 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 125 {
 126         unsigned int n, dummy, ecx, edx, l2size;
 127
 128         n = c->extended_cpuid_level;
 129
 130         if (n >= 0x80000005) {
 131                 cpuid(0x80000005, &dummy, &dummy, &ecx, &edx);
 132                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 133                         edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 134                 c->x86_cache_size = (ecx>>24)+(edx>>24);
 135         }
 136
 137         if (n < 0x80000006)     /* Some chips just has a large L1. */
 138                 return;
 139
 140         ecx = cpuid_ecx(0x80000006);
 141         l2size = ecx >> 16;
 142
 143         /* do processor-specific cache resizing */
 144         if (this_cpu->c_size_cache)
 145                 l2size = this_cpu->c_size_cache(c, l2size);
 146
 147         /* Allow user to override all this if necessary. */
 148         if (cachesize_override != -1)
 149                 l2size = cachesize_override;
 150
 151         if (l2size == 0)
 152                 return;         /* Again, no L2 cache is possible */
 153
 154         c->x86_cache_size = l2size;
 155
 156         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 157                l2size, ecx & 0xFF);
 158 }
 159
 160 /*
 161  * Naming convention should be: <Name> [(<Codename>)]
 162  * This table only is used unless init_<vendor>() below doesn't set it;
 163  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 164  *
 165  */
 166
 167 /* Look up CPU names by table lookup. */
 168 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 169 {
 170         struct cpu_model_info *info;
 171
 172         if (c->x86_model >= 16)
 173                 return NULL;    /* Range check */
 174
 175         if (!this_cpu)
 176                 return NULL;
 177
 178         info = this_cpu->c_models;
 179
 180         while (info && info->family) {
 181                 if (info->family == c->x86)
 182                         return info->model_names[c->x86_model];
 183                 info++;
 184         }
 185         return NULL;            /* Not found */
 186 }
 187
 188
 189 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 190 {
 191         char *v = c->x86_vendor_id;
 192         int i;
 193         static int printed;
 194
 195         for (i = 0; i < X86_VENDOR_NUM; i++) {
 196                 if (cpu_devs[i]) {
 197                         if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 198                             (cpu_devs[i]->c_ident[1] &&
 199                              !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 200                                 c->x86_vendor = i;
 201                                 this_cpu = cpu_devs[i];
 202                                 return;
 203                         }
 204                 }
 205         }
 206         if (!printed) {
 207                 printed++;
 208                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
 209                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 210         }
 211         c->x86_vendor = X86_VENDOR_UNKNOWN;
 212         this_cpu = &default_cpu;
 213 }
 214
 215
 216 static int __init x86_fxsr_setup(char *s)
 217 {
 218         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 219         setup_clear_cpu_cap(X86_FEATURE_XMM);
 220         return 1;
 221 }
 222 __setup("nofxsr", x86_fxsr_setup);
 223
 224
 225 static int __init x86_sep_setup(char *s)
 226 {
 227         setup_clear_cpu_cap(X86_FEATURE_SEP);
 228         return 1;
 229 }
 230 __setup("nosep", x86_sep_setup);
 231
 232
 233 /* Standard macro to see if a specific flag is changeable */
 234 static inline int flag_is_changeable_p(u32 flag)
 235 {
 236         u32 f1, f2;
 237
 238         asm("pushfl\n\t"
 239             "pushfl\n\t"
 240             "popl %0\n\t"
 241             "movl %0,%1\n\t"
 242             "xorl %2,%0\n\t"
 243             "pushl %0\n\t"
 244             "popfl\n\t"
 245             "pushfl\n\t"
 246             "popl %0\n\t"
 247             "popfl\n\t"
 248             : "=&r" (f1), "=&r" (f2)
 249             : "ir" (flag));
 250
 251         return ((f1^f2) & flag) != 0;
 252 }
 253
 254
 255 /* Probe for the CPUID instruction */
 256 static int __cpuinit have_cpuid_p(void)
 257 {
 258         return flag_is_changeable_p(X86_EFLAGS_ID);
 259 }
 260
 261 void __init cpu_detect(struct cpuinfo_x86 *c)
 262 {
 263         /* Get vendor name */
 264         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 265               (unsigned int *)&c->x86_vendor_id[0],
 266               (unsigned int *)&c->x86_vendor_id[8],
 267               (unsigned int *)&c->x86_vendor_id[4]);
 268
 269         c->x86 = 4;
 270         if (c->cpuid_level >= 0x00000001) {
 271                 u32 junk, tfms, cap0, misc;
 272                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 273                 c->x86 = (tfms >> 8) & 15;
 274                 c->x86_model = (tfms >> 4) & 15;
 275                 if (c->x86 == 0xf)
 276                         c->x86 += (tfms >> 20) & 0xff;
 277                 if (c->x86 >= 0x6)
 278                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
 279                 c->x86_mask = tfms & 15;
 280                 if (cap0 & (1<<19)) {
 281                         c->x86_cache_alignment = ((misc >> 8) & 0xff) * 8;
 282                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 283                 }
 284         }
 285 }
 286
 287 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 288 {
 289         u32 tfms, xlvl;
 290         u32 ebx;
 291
 292         /* Intel-defined flags: level 0x00000001 */
 293         if (c->cpuid_level >= 0x00000001) {
 294                 u32 capability, excap;
 295                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 296                 c->x86_capability[0] = capability;
 297                 c->x86_capability[4] = excap;
 298         }
 299
 300         /* AMD-defined flags: level 0x80000001 */
 301         xlvl = cpuid_eax(0x80000000);
 302         c->extended_cpuid_level = xlvl;
 303         if ((xlvl & 0xffff0000) == 0x80000000) {
 304                 if (xlvl >= 0x80000001) {
 305                         c->x86_capability[1] = cpuid_edx(0x80000001);
 306                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 307                 }
 308         }
 309 }
 310 /*
 311  * Do minimum CPU detection early.
 312  * Fields really needed: vendor, cpuid_level, family, model, mask,
 313  * cache alignment.
 314  * The others are not touched to avoid unwanted side effects.
 315  *
 316  * WARNING: this function is only called on the BP.  Don't add code here
 317  * that is supposed to run on all CPUs.
 318  */
 319 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 320 {
 321         c->x86_cache_alignment = 32;
 322         c->x86_clflush_size = 32;
 323
 324         if (!have_cpuid_p())
 325                 return;
 326
 327         c->extended_cpuid_level = 0;
 328
 329         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 330
 331         cpu_detect(c);
 332
 333         get_cpu_vendor(c);
 334
 335         get_cpu_cap(c);
 336
 337         if (c->x86_vendor != X86_VENDOR_UNKNOWN &&
 338             cpu_devs[c->x86_vendor]->c_early_init)
 339                 cpu_devs[c->x86_vendor]->c_early_init(c);
 340
 341         validate_pat_support(c);
 342 }
 343
 344 /*
 345  * The NOPL instruction is supposed to exist on all CPUs with
 346  * family >= 6, unfortunately, that's not true in practice because
 347  * of early VIA chips and (more importantly) broken virtualizers that
 348  * are not easy to detect.  Hence, probe for it based on first
 349  * principles.
 350  */
 351 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 352 {
 353         const u32 nopl_signature = 0x888c53b1; /* Random number */
 354         u32 has_nopl = nopl_signature;
 355
 356         clear_cpu_cap(c, X86_FEATURE_NOPL);
 357         if (c->x86 >= 6) {
 358                 asm volatile("\n"
 359                              "1:      .byte 0x0f,0x1f,0xc0\n" /* nopl %eax */
 360                              "2:\n"
 361                              "        .section .fixup,\"ax\"\n"
 362                              "3:      xor %0,%0\n"
 363                              "        jmp 2b\n"
 364                              "        .previous\n"
 365                              _ASM_EXTABLE(1b,3b)
 366                              : "+a" (has_nopl));
 367
 368                 if (has_nopl == nopl_signature)
 369                         set_cpu_cap(c, X86_FEATURE_NOPL);
 370         }
 371 }
 372
 373 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 374 {
 375         if (!have_cpuid_p())
 376                 return;
 377
 378         c->extended_cpuid_level = 0;
 379
 380         cpu_detect(c);
 381
 382         get_cpu_vendor(c);
 383
 384         get_cpu_cap(c);
 385
 386         if (c->cpuid_level >= 0x00000001) {
 387                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 388 #ifdef CONFIG_X86_HT
 389                 c->apicid = phys_pkg_id(c->initial_apicid, 0);
 390                 c->phys_proc_id = c->initial_apicid;
 391 #else
 392                 c->apicid = c->initial_apicid;
 393 #endif
 394         }
 395
 396         if (c->extended_cpuid_level >= 0x80000004)
 397                 get_model_name(c); /* Default name */
 398
 399         init_scattered_cpuid_features(c);
 400         detect_nopl(c);
 401 }
 402
 403 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 404 {
 405         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 406                 /* Disable processor serial number */
 407                 unsigned long lo, hi;
 408                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 409                 lo |= 0x200000;
 410                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 411                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 412                 clear_cpu_cap(c, X86_FEATURE_PN);
 413
 414                 /* Disabling the serial number may affect the cpuid level */
 415                 c->cpuid_level = cpuid_eax(0);
 416         }
 417 }
 418
 419 static int __init x86_serial_nr_setup(char *s)
 420 {
 421         disable_x86_serial_nr = 0;
 422         return 1;
 423 }
 424 __setup("serialnumber", x86_serial_nr_setup);
 425
 426
 427
 428 /*
 429  * This does the hard work of actually picking apart the CPU stuff...
 430  */
 431 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 432 {
 433         int i;
 434
 435         c->loops_per_jiffy = loops_per_jiffy;
 436         c->x86_cache_size = -1;
 437         c->x86_vendor = X86_VENDOR_UNKNOWN;
 438         c->cpuid_level = -1;    /* CPUID not detected */
 439         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 440         c->x86_vendor_id[0] = '\0'; /* Unset */
 441         c->x86_model_id[0] = '\0';  /* Unset */
 442         c->x86_max_cores = 1;
 443         c->x86_clflush_size = 32;
 444         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 445
 446         if (!have_cpuid_p()) {
 447                 /*
 448                  * First of all, decide if this is a 486 or higher
 449                  * It's a 486 if we can modify the AC flag
 450                  */
 451                 if (flag_is_changeable_p(X86_EFLAGS_AC))
 452                         c->x86 = 4;
 453                 else
 454                         c->x86 = 3;
 455         }
 456
 457         generic_identify(c);
 458
 459         if (this_cpu->c_identify)
 460                 this_cpu->c_identify(c);
 461
 462         /*
 463          * Vendor-specific initialization.  In this section we
 464          * canonicalize the feature flags, meaning if there are
 465          * features a certain CPU supports which CPUID doesn't
 466          * tell us, CPUID claiming incorrect flags, or other bugs,
 467          * we handle them here.
 468          *
 469          * At the end of this section, c->x86_capability better
 470          * indicate the features this CPU genuinely supports!
 471          */
 472         if (this_cpu->c_init)
 473                 this_cpu->c_init(c);
 474
 475         /* Disable the PN if appropriate */
 476         squash_the_stupid_serial_number(c);
 477
 478         /*
 479          * The vendor-specific functions might have changed features.  Now
 480          * we do "generic changes."
 481          */
 482
 483         /* If the model name is still unset, do table lookup. */
 484         if (!c->x86_model_id[0]) {
 485                 char *p;
 486                 p = table_lookup_model(c);
 487                 if (p)
 488                         strcpy(c->x86_model_id, p);
 489                 else
 490                         /* Last resort... */
 491                         sprintf(c->x86_model_id, "%02x/%02x",
 492                                 c->x86, c->x86_model);
 493         }
 494
 495         /*
 496          * On SMP, boot_cpu_data holds the common feature set between
 497          * all CPUs; so make sure that we indicate which features are
 498          * common between the CPUs.  The first time this routine gets
 499          * executed, c == &boot_cpu_data.
 500          */
 501         if (c != &boot_cpu_data) {
 502                 /* AND the already accumulated flags with these */
 503                 for (i = 0 ; i < NCAPINTS ; i++)
 504                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 505         }
 506
 507         /* Clear all flags overriden by options */
 508         for (i = 0; i < NCAPINTS; i++)
 509                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 510
 511         /* Init Machine Check Exception if available. */
 512         mcheck_init(c);
 513
 514         select_idle_routine(c);
 515 }
 516
 517 void __init identify_boot_cpu(void)
 518 {
 519         identify_cpu(&boot_cpu_data);
 520         sysenter_setup();
 521         enable_sep_cpu();
 522 }
 523
 524 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 525 {
 526         BUG_ON(c == &boot_cpu_data);
 527         identify_cpu(c);
 528         enable_sep_cpu();
 529         mtrr_ap_init();
 530 }
 531
 532 #ifdef CONFIG_X86_HT
 533 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 534 {
 535         u32     eax, ebx, ecx, edx;
 536         int     index_msb, core_bits;
 537
 538         cpuid(1, &eax, &ebx, &ecx, &edx);
 539
 540         if (!cpu_has(c, X86_FEATURE_HT) || cpu_has(c, X86_FEATURE_CMP_LEGACY))
 541                 return;
 542
 543         smp_num_siblings = (ebx & 0xff0000) >> 16;
 544
 545         if (smp_num_siblings == 1) {
 546                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 547         } else if (smp_num_siblings > 1) {
 548
 549                 if (smp_num_siblings > NR_CPUS) {
 550                         printk(KERN_WARNING "CPU: Unsupported number of the "
 551                                         "siblings %d", smp_num_siblings);
 552                         smp_num_siblings = 1;
 553                         return;
 554                 }
 555
 556                 index_msb = get_count_order(smp_num_siblings);
 557                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 558
 559                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 560                        c->phys_proc_id);
 561
 562                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 563
 564                 index_msb = get_count_order(smp_num_siblings) ;
 565
 566                 core_bits = get_count_order(c->x86_max_cores);
 567
 568                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 569                                                ((1 << core_bits) - 1);
 570
 571                 if (c->x86_max_cores > 1)
 572                         printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 573                                c->cpu_core_id);
 574         }
 575 }
 576 #endif
 577
 578 static __init int setup_noclflush(char *arg)
 579 {
 580         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 581         return 1;
 582 }
 583 __setup("noclflush", setup_noclflush);
 584
 585 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 586 {
 587         char *vendor = NULL;
 588
 589         if (c->x86_vendor < X86_VENDOR_NUM)
 590                 vendor = this_cpu->c_vendor;
 591         else if (c->cpuid_level >= 0)
 592                 vendor = c->x86_vendor_id;
 593
 594         if (vendor && strncmp(c->x86_model_id, vendor, strlen(vendor)))
 595                 printk("%s ", vendor);
 596
 597         if (!c->x86_model_id[0])
 598                 printk("%d86", c->x86);
 599         else
 600                 printk("%s", c->x86_model_id);
 601
 602         if (c->x86_mask || c->cpuid_level >= 0)
 603                 printk(" stepping %02x\n", c->x86_mask);
 604         else
 605                 printk("\n");
 606 }
 607
 608 static __init int setup_disablecpuid(char *arg)
 609 {
 610         int bit;
 611         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 612                 setup_clear_cpu_cap(bit);
 613         else
 614                 return 0;
 615         return 1;
 616 }
 617 __setup("clearcpuid=", setup_disablecpuid);
 618
 619 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 620
 621 void __init early_cpu_init(void)
 622 {
 623         struct cpu_vendor_dev *cvdev;
 624
 625         for (cvdev = __x86cpuvendor_start; cvdev < __x86cpuvendor_end; cvdev++)
 626                 cpu_devs[cvdev->vendor] = cvdev->cpu_dev;
 627
 628         early_identify_cpu(&boot_cpu_data);
 629 }
 630
 631 /* Make sure %fs is initialized properly in idle threads */
 632 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 633 {
 634         memset(regs, 0, sizeof(struct pt_regs));
 635         regs->fs = __KERNEL_PERCPU;
 636         return regs;
 637 }
 638
 639 /* Current gdt points %fs at the "master" per-cpu area: after this,
 640  * it's on the real one. */
 641 void switch_to_new_gdt(void)
 642 {
 643         struct desc_ptr gdt_descr;
 644
 645         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
 646         gdt_descr.size = GDT_SIZE - 1;
 647         load_gdt(&gdt_descr);
 648         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
 649 }
 650
 651 /*
 652  * cpu_init() initializes state that is per-CPU. Some data is already
 653  * initialized (naturally) in the bootstrap process, such as the GDT
 654  * and IDT. We reload them nevertheless, this function acts as a
 655  * 'CPU state barrier', nothing should get across.
 656  */
 657 void __cpuinit cpu_init(void)
 658 {
 659         int cpu = smp_processor_id();
 660         struct task_struct *curr = current;
 661         struct tss_struct *t = &per_cpu(init_tss, cpu);
 662         struct thread_struct *thread = &curr->thread;
 663
 664         if (cpu_test_and_set(cpu, cpu_initialized)) {
 665                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
 666                 for (;;) local_irq_enable();
 667         }
 668
 669         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 670
 671         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
 672                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 673
 674         load_idt(&idt_descr);
 675         switch_to_new_gdt();
 676
 677         /*
 678          * Set up and load the per-CPU TSS and LDT
 679          */
 680         atomic_inc(&init_mm.mm_count);
 681         curr->active_mm = &init_mm;
 682         if (curr->mm)
 683                 BUG();
 684         enter_lazy_tlb(&init_mm, curr);
 685
 686         load_sp0(t, thread);
 687         set_tss_desc(cpu, t);
 688         load_TR_desc();
 689         load_LDT(&init_mm.context);
 690
 691 #ifdef CONFIG_DOUBLEFAULT
 692         /* Set up doublefault TSS pointer in the GDT */
 693         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
 694 #endif
 695
 696         /* Clear %gs. */
 697         asm volatile ("mov %0, %%gs" : : "r" (0));
 698
 699         /* Clear all 6 debug registers: */
 700         set_debugreg(0, 0);
 701         set_debugreg(0, 1);
 702         set_debugreg(0, 2);
 703         set_debugreg(0, 3);
 704         set_debugreg(0, 6);
 705         set_debugreg(0, 7);
 706
 707         /*
 708          * Force FPU initialization:
 709          */
 710         current_thread_info()->status = 0;
 711         clear_used_math();
 712         mxcsr_feature_mask_init();
 713 }
 714
 715 #ifdef CONFIG_HOTPLUG_CPU
 716 void __cpuinit cpu_uninit(void)
 717 {
 718         int cpu = raw_smp_processor_id();
 719         cpu_clear(cpu, cpu_initialized);
 720
 721         /* lazy TLB state */
 722         per_cpu(cpu_tlbstate, cpu).state = 0;
 723         per_cpu(cpu_tlbstate, cpu).active_mm = &init_mm;
 724 }
 725 #endif