arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/string.h>
   3 #include <linux/delay.h>
   4 #include <linux/smp.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/bootmem.h>
   8 #include <asm/processor.h>
   9 #include <asm/i387.h>
  10 #include <asm/msr.h>
  11 #include <asm/io.h>
  12 #include <asm/mmu_context.h>
  13 #include <asm/mtrr.h>
  14 #include <asm/mce.h>
  15 #include <asm/pat.h>
  16 #include <asm/asm.h>
  17 #ifdef CONFIG_X86_LOCAL_APIC
  18 #include <asm/mpspec.h>
  19 #include <asm/apic.h>
  20 #include <mach_apic.h>
  21 #endif
  22
  23 #include "cpu.h"
  24
  25 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  26         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  27         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  28         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  29         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  30         /*
  31          * Segments used for calling PnP BIOS have byte granularity.
  32          * They code segments and data segments have fixed 64k limits,
  33          * the transfer segment sizes are set at run time.
  34          */
  35         /* 32-bit code */
  36         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  37         /* 16-bit code */
  38         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  39         /* 16-bit data */
  40         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  41         /* 16-bit data */
  42         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
  43         /* 16-bit data */
  44         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
  45         /*
  46          * The APM segments have byte granularity and their bases
  47          * are set at run time.  All have 64k limits.
  48          */
  49         /* 32-bit code */
  50         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
  51         /* 16-bit code */
  52         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
  53         /* data */
  54         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
  55
  56         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
  57         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
  58 } };
  59 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
  60
  61 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  62
  63 /* Current gdt points %fs at the "master" per-cpu area: after this,
  64  * it's on the real one. */
  65 void switch_to_new_gdt(void)
  66 {
  67         struct desc_ptr gdt_descr;
  68
  69         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
  70         gdt_descr.size = GDT_SIZE - 1;
  71         load_gdt(&gdt_descr);
  72         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
  73 }
  74
  75 static int cachesize_override __cpuinitdata = -1;
  76 static int disable_x86_serial_nr __cpuinitdata = 1;
  77
  78 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
  79
  80 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  81 {
  82         /* Not much we can do here... */
  83         /* Check if at least it has cpuid */
  84         if (c->cpuid_level == -1) {
  85                 /* No cpuid. It must be an ancient CPU */
  86                 if (c->x86 == 4)
  87                         strcpy(c->x86_model_id, "486");
  88                 else if (c->x86 == 3)
  89                         strcpy(c->x86_model_id, "386");
  90         }
  91 }
  92
  93 static struct cpu_dev __cpuinitdata default_cpu = {
  94         .c_init = default_init,
  95         .c_vendor = "Unknown",
  96         .c_x86_vendor = X86_VENDOR_UNKNOWN,
  97 };
  98 static struct cpu_dev *this_cpu __cpuinitdata;
  99
 100 static int __init cachesize_setup(char *str)
 101 {
 102         get_option(&str, &cachesize_override);
 103         return 1;
 104 }
 105 __setup("cachesize=", cachesize_setup);
 106
 107 int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 108 {
 109         unsigned int *v;
 110         char *p, *q;
 111
 112         if (c->extended_cpuid_level < 0x80000004)
 113                 return 0;
 114
 115         v = (unsigned int *) c->x86_model_id;
 116         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 117         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 118         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 119         c->x86_model_id[48] = 0;
 120
 121         /* Intel chips right-justify this string for some dumb reason;
 122            undo that brain damage */
 123         p = q = &c->x86_model_id[0];
 124         while (*p == ' ')
 125              p++;
 126         if (p != q) {
 127              while (*p)
 128                   *q++ = *p++;
 129              while (q <= &c->x86_model_id[48])
 130                   *q++ = '\0';  /* Zero-pad the rest */
 131         }
 132
 133         return 1;
 134 }
 135
 136
 137 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 138 {
 139         unsigned int n, dummy, ebx, ecx, edx, l2size;
 140
 141         n = c->extended_cpuid_level;
 142
 143         if (n >= 0x80000005) {
 144                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 145                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 146                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 147                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 148         }
 149
 150         if (n < 0x80000006)     /* Some chips just has a large L1. */
 151                 return;
 152
 153         ecx = cpuid_ecx(0x80000006);
 154         l2size = ecx >> 16;
 155
 156         /* do processor-specific cache resizing */
 157         if (this_cpu->c_size_cache)
 158                 l2size = this_cpu->c_size_cache(c, l2size);
 159
 160         /* Allow user to override all this if necessary. */
 161         if (cachesize_override != -1)
 162                 l2size = cachesize_override;
 163
 164         if (l2size == 0)
 165                 return;         /* Again, no L2 cache is possible */
 166
 167         c->x86_cache_size = l2size;
 168
 169         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 170                l2size, ecx & 0xFF);
 171 }
 172
 173 /*
 174  * Naming convention should be: <Name> [(<Codename>)]
 175  * This table only is used unless init_<vendor>() below doesn't set it;
 176  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 177  *
 178  */
 179
 180 /* Look up CPU names by table lookup. */
 181 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 182 {
 183         struct cpu_model_info *info;
 184
 185         if (c->x86_model >= 16)
 186                 return NULL;    /* Range check */
 187
 188         if (!this_cpu)
 189                 return NULL;
 190
 191         info = this_cpu->c_models;
 192
 193         while (info && info->family) {
 194                 if (info->family == c->x86)
 195                         return info->model_names[c->x86_model];
 196                 info++;
 197         }
 198         return NULL;            /* Not found */
 199 }
 200
 201 #ifdef CONFIG_X86_HT
 202 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 203 {
 204         u32     eax, ebx, ecx, edx;
 205         int     index_msb, core_bits;
 206
 207         cpuid(1, &eax, &ebx, &ecx, &edx);
 208
 209         if (!cpu_has(c, X86_FEATURE_HT) || cpu_has(c, X86_FEATURE_CMP_LEGACY))
 210                 return;
 211
 212         smp_num_siblings = (ebx & 0xff0000) >> 16;
 213
 214         if (smp_num_siblings == 1) {
 215                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 216         } else if (smp_num_siblings > 1) {
 217
 218                 if (smp_num_siblings > NR_CPUS) {
 219                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 220                                         smp_num_siblings);
 221                         smp_num_siblings = 1;
 222                         return;
 223                 }
 224
 225                 index_msb = get_count_order(smp_num_siblings);
 226                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 227
 228                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 229                        c->phys_proc_id);
 230
 231                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 232
 233                 index_msb = get_count_order(smp_num_siblings);
 234
 235                 core_bits = get_count_order(c->x86_max_cores);
 236
 237                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 238                                                ((1 << core_bits) - 1);
 239
 240                 if (c->x86_max_cores > 1)
 241                         printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 242                                c->cpu_core_id);
 243         }
 244 }
 245 #endif
 246
 247 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 248 {
 249         char *v = c->x86_vendor_id;
 250         int i;
 251         static int printed;
 252
 253         for (i = 0; i < X86_VENDOR_NUM; i++) {
 254                 if (!cpu_devs[i])
 255                         break;
 256
 257                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 258                     (cpu_devs[i]->c_ident[1] &&
 259                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 260                         this_cpu = cpu_devs[i];
 261                         c->x86_vendor = this_cpu->c_x86_vendor;
 262                         return;
 263                 }
 264         }
 265
 266         if (!printed) {
 267                 printed++;
 268                 printk(KERN_ERR "CPU: Vendor unknown, using generic init.\n");
 269                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 270         }
 271
 272         c->x86_vendor = X86_VENDOR_UNKNOWN;
 273         this_cpu = &default_cpu;
 274 }
 275
 276
 277 static int __init x86_fxsr_setup(char *s)
 278 {
 279         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 280         setup_clear_cpu_cap(X86_FEATURE_XMM);
 281         return 1;
 282 }
 283 __setup("nofxsr", x86_fxsr_setup);
 284
 285
 286 static int __init x86_sep_setup(char *s)
 287 {
 288         setup_clear_cpu_cap(X86_FEATURE_SEP);
 289         return 1;
 290 }
 291 __setup("nosep", x86_sep_setup);
 292
 293
 294 /* Standard macro to see if a specific flag is changeable */
 295 static inline int flag_is_changeable_p(u32 flag)
 296 {
 297         u32 f1, f2;
 298
 299         asm("pushfl\n\t"
 300             "pushfl\n\t"
 301             "popl %0\n\t"
 302             "movl %0,%1\n\t"
 303             "xorl %2,%0\n\t"
 304             "pushl %0\n\t"
 305             "popfl\n\t"
 306             "pushfl\n\t"
 307             "popl %0\n\t"
 308             "popfl\n\t"
 309             : "=&r" (f1), "=&r" (f2)
 310             : "ir" (flag));
 311
 312         return ((f1^f2) & flag) != 0;
 313 }
 314
 315
 316 /* Probe for the CPUID instruction */
 317 static int __cpuinit have_cpuid_p(void)
 318 {
 319         return flag_is_changeable_p(X86_EFLAGS_ID);
 320 }
 321
 322 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 323 {
 324         /* Get vendor name */
 325         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 326               (unsigned int *)&c->x86_vendor_id[0],
 327               (unsigned int *)&c->x86_vendor_id[8],
 328               (unsigned int *)&c->x86_vendor_id[4]);
 329
 330         c->x86 = 4;
 331         /* Intel-defined flags: level 0x00000001 */
 332         if (c->cpuid_level >= 0x00000001) {
 333                 u32 junk, tfms, cap0, misc;
 334                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 335                 c->x86 = (tfms >> 8) & 0xf;
 336                 c->x86_model = (tfms >> 4) & 0xf;
 337                 c->x86_mask = tfms & 0xf;
 338                 if (c->x86 == 0xf)
 339                         c->x86 += (tfms >> 20) & 0xff;
 340                 if (c->x86 >= 0x6)
 341                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 342                 if (cap0 & (1<<19)) {
 343                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 344                         c->x86_cache_alignment = c->x86_clflush_size;
 345                 }
 346         }
 347 }
 348
 349 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 350 {
 351         u32 tfms, xlvl;
 352         u32 ebx;
 353
 354         /* Intel-defined flags: level 0x00000001 */
 355         if (c->cpuid_level >= 0x00000001) {
 356                 u32 capability, excap;
 357                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 358                 c->x86_capability[0] = capability;
 359                 c->x86_capability[4] = excap;
 360         }
 361
 362         /* AMD-defined flags: level 0x80000001 */
 363         xlvl = cpuid_eax(0x80000000);
 364         c->extended_cpuid_level = xlvl;
 365         if ((xlvl & 0xffff0000) == 0x80000000) {
 366                 if (xlvl >= 0x80000001) {
 367                         c->x86_capability[1] = cpuid_edx(0x80000001);
 368                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 369                 }
 370         }
 371 }
 372 /*
 373  * Do minimum CPU detection early.
 374  * Fields really needed: vendor, cpuid_level, family, model, mask,
 375  * cache alignment.
 376  * The others are not touched to avoid unwanted side effects.
 377  *
 378  * WARNING: this function is only called on the BP.  Don't add code here
 379  * that is supposed to run on all CPUs.
 380  */
 381 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 382 {
 383         c->x86_cache_alignment = 32;
 384         c->x86_clflush_size = 32;
 385
 386         if (!have_cpuid_p())
 387                 return;
 388
 389         c->extended_cpuid_level = 0;
 390
 391         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 392
 393         cpu_detect(c);
 394
 395         get_cpu_vendor(c);
 396
 397         get_cpu_cap(c);
 398
 399         if (this_cpu->c_early_init)
 400                 this_cpu->c_early_init(c);
 401
 402         validate_pat_support(c);
 403 }
 404
 405 void __init early_cpu_init(void)
 406 {
 407         struct cpu_dev **cdev;
 408         int count = 0;
 409
 410         printk("KERNEL supported cpus:\n");
 411         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 412                 struct cpu_dev *cpudev = *cdev;
 413                 unsigned int j;
 414
 415                 if (count >= X86_VENDOR_NUM)
 416                         break;
 417                 cpu_devs[count] = cpudev;
 418                 count++;
 419
 420                 for (j = 0; j < 2; j++) {
 421                         if (!cpudev->c_ident[j])
 422                                 continue;
 423                         printk("  %s %s\n", cpudev->c_vendor,
 424                                 cpudev->c_ident[j]);
 425                 }
 426         }
 427
 428         early_identify_cpu(&boot_cpu_data);
 429 }
 430
 431 /*
 432  * The NOPL instruction is supposed to exist on all CPUs with
 433  * family >= 6, unfortunately, that's not true in practice because
 434  * of early VIA chips and (more importantly) broken virtualizers that
 435  * are not easy to detect.  Hence, probe for it based on first
 436  * principles.
 437  */
 438 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 439 {
 440         const u32 nopl_signature = 0x888c53b1; /* Random number */
 441         u32 has_nopl = nopl_signature;
 442
 443         clear_cpu_cap(c, X86_FEATURE_NOPL);
 444         if (c->x86 >= 6) {
 445                 asm volatile("\n"
 446                              "1:      .byte 0x0f,0x1f,0xc0\n" /* nopl %eax */
 447                              "2:\n"
 448                              "        .section .fixup,\"ax\"\n"
 449                              "3:      xor %0,%0\n"
 450                              "        jmp 2b\n"
 451                              "        .previous\n"
 452                              _ASM_EXTABLE(1b,3b)
 453                              : "+a" (has_nopl));
 454
 455                 if (has_nopl == nopl_signature)
 456                         set_cpu_cap(c, X86_FEATURE_NOPL);
 457         }
 458 }
 459
 460 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 461 {
 462         if (!have_cpuid_p())
 463                 return;
 464
 465         c->extended_cpuid_level = 0;
 466
 467         cpu_detect(c);
 468
 469         get_cpu_vendor(c);
 470
 471         get_cpu_cap(c);
 472
 473         if (c->cpuid_level >= 0x00000001) {
 474                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 475 #ifdef CONFIG_X86_HT
 476                 c->apicid = phys_pkg_id(c->initial_apicid, 0);
 477                 c->phys_proc_id = c->initial_apicid;
 478 #else
 479                 c->apicid = c->initial_apicid;
 480 #endif
 481         }
 482
 483         if (c->extended_cpuid_level >= 0x80000004)
 484                 get_model_name(c); /* Default name */
 485
 486         init_scattered_cpuid_features(c);
 487         detect_nopl(c);
 488 }
 489
 490 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 491 {
 492         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 493                 /* Disable processor serial number */
 494                 unsigned long lo, hi;
 495                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 496                 lo |= 0x200000;
 497                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 498                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 499                 clear_cpu_cap(c, X86_FEATURE_PN);
 500
 501                 /* Disabling the serial number may affect the cpuid level */
 502                 c->cpuid_level = cpuid_eax(0);
 503         }
 504 }
 505
 506 static int __init x86_serial_nr_setup(char *s)
 507 {
 508         disable_x86_serial_nr = 0;
 509         return 1;
 510 }
 511 __setup("serialnumber", x86_serial_nr_setup);
 512
 513
 514
 515 /*
 516  * This does the hard work of actually picking apart the CPU stuff...
 517  */
 518 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 519 {
 520         int i;
 521
 522         c->loops_per_jiffy = loops_per_jiffy;
 523         c->x86_cache_size = -1;
 524         c->x86_vendor = X86_VENDOR_UNKNOWN;
 525         c->cpuid_level = -1;    /* CPUID not detected */
 526         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 527         c->x86_vendor_id[0] = '\0'; /* Unset */
 528         c->x86_model_id[0] = '\0';  /* Unset */
 529         c->x86_max_cores = 1;
 530         c->x86_clflush_size = 32;
 531         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 532
 533         if (!have_cpuid_p()) {
 534                 /*
 535                  * First of all, decide if this is a 486 or higher
 536                  * It's a 486 if we can modify the AC flag
 537                  */
 538                 if (flag_is_changeable_p(X86_EFLAGS_AC))
 539                         c->x86 = 4;
 540                 else
 541                         c->x86 = 3;
 542         }
 543
 544         generic_identify(c);
 545
 546         if (this_cpu->c_identify)
 547                 this_cpu->c_identify(c);
 548
 549         /*
 550          * Vendor-specific initialization.  In this section we
 551          * canonicalize the feature flags, meaning if there are
 552          * features a certain CPU supports which CPUID doesn't
 553          * tell us, CPUID claiming incorrect flags, or other bugs,
 554          * we handle them here.
 555          *
 556          * At the end of this section, c->x86_capability better
 557          * indicate the features this CPU genuinely supports!
 558          */
 559         if (this_cpu->c_init)
 560                 this_cpu->c_init(c);
 561
 562         /* Disable the PN if appropriate */
 563         squash_the_stupid_serial_number(c);
 564
 565         /*
 566          * The vendor-specific functions might have changed features.  Now
 567          * we do "generic changes."
 568          */
 569
 570         /* If the model name is still unset, do table lookup. */
 571         if (!c->x86_model_id[0]) {
 572                 char *p;
 573                 p = table_lookup_model(c);
 574                 if (p)
 575                         strcpy(c->x86_model_id, p);
 576                 else
 577                         /* Last resort... */
 578                         sprintf(c->x86_model_id, "%02x/%02x",
 579                                 c->x86, c->x86_model);
 580         }
 581
 582         /*
 583          * On SMP, boot_cpu_data holds the common feature set between
 584          * all CPUs; so make sure that we indicate which features are
 585          * common between the CPUs.  The first time this routine gets
 586          * executed, c == &boot_cpu_data.
 587          */
 588         if (c != &boot_cpu_data) {
 589                 /* AND the already accumulated flags with these */
 590                 for (i = 0; i < NCAPINTS; i++)
 591                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 592         }
 593
 594         /* Clear all flags overriden by options */
 595         for (i = 0; i < NCAPINTS; i++)
 596                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 597
 598         /* Init Machine Check Exception if available. */
 599         mcheck_init(c);
 600
 601         select_idle_routine(c);
 602 }
 603
 604 void __init identify_boot_cpu(void)
 605 {
 606         identify_cpu(&boot_cpu_data);
 607         sysenter_setup();
 608         enable_sep_cpu();
 609 }
 610
 611 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 612 {
 613         BUG_ON(c == &boot_cpu_data);
 614         identify_cpu(c);
 615         enable_sep_cpu();
 616         mtrr_ap_init();
 617 }
 618
 619 static __init int setup_noclflush(char *arg)
 620 {
 621         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 622         return 1;
 623 }
 624 __setup("noclflush", setup_noclflush);
 625
 626 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 627 {
 628         char *vendor = NULL;
 629
 630         if (c->x86_vendor < X86_VENDOR_NUM)
 631                 vendor = this_cpu->c_vendor;
 632         else if (c->cpuid_level >= 0)
 633                 vendor = c->x86_vendor_id;
 634
 635         if (vendor && strncmp(c->x86_model_id, vendor, strlen(vendor)))
 636                 printk(KERN_CONT "%s ", vendor);
 637
 638         if (c->x86_model_id[0])
 639                 printk(KERN_CONT "%s", c->x86_model_id);
 640         else
 641                 printk(KERN_CONT "%d86", c->x86);
 642
 643         if (c->x86_mask || c->cpuid_level >= 0)
 644                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 645         else
 646                 printk(KERN_CONT "\n");
 647 }
 648
 649 static __init int setup_disablecpuid(char *arg)
 650 {
 651         int bit;
 652         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 653                 setup_clear_cpu_cap(bit);
 654         else
 655                 return 0;
 656         return 1;
 657 }
 658 __setup("clearcpuid=", setup_disablecpuid);
 659
 660 cpumask_t cpu_initialized __cpuinitdata = CPU_MASK_NONE;
 661
 662 /* Make sure %fs is initialized properly in idle threads */
 663 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 664 {
 665         memset(regs, 0, sizeof(struct pt_regs));
 666         regs->fs = __KERNEL_PERCPU;
 667         return regs;
 668 }
 669
 670 /*
 671  * cpu_init() initializes state that is per-CPU. Some data is already
 672  * initialized (naturally) in the bootstrap process, such as the GDT
 673  * and IDT. We reload them nevertheless, this function acts as a
 674  * 'CPU state barrier', nothing should get across.
 675  */
 676 void __cpuinit cpu_init(void)
 677 {
 678         int cpu = smp_processor_id();
 679         struct task_struct *curr = current;
 680         struct tss_struct *t = &per_cpu(init_tss, cpu);
 681         struct thread_struct *thread = &curr->thread;
 682
 683         if (cpu_test_and_set(cpu, cpu_initialized)) {
 684                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
 685                 for (;;) local_irq_enable();
 686         }
 687
 688         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
 689
 690         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
 691                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
 692
 693         load_idt(&idt_descr);
 694         switch_to_new_gdt();
 695
 696         /*
 697          * Set up and load the per-CPU TSS and LDT
 698          */
 699         atomic_inc(&init_mm.mm_count);
 700         curr->active_mm = &init_mm;
 701         if (curr->mm)
 702                 BUG();
 703         enter_lazy_tlb(&init_mm, curr);
 704
 705         load_sp0(t, thread);
 706         set_tss_desc(cpu, t);
 707         load_TR_desc();
 708         load_LDT(&init_mm.context);
 709
 710 #ifdef CONFIG_DOUBLEFAULT
 711         /* Set up doublefault TSS pointer in the GDT */
 712         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
 713 #endif
 714
 715         /* Clear %gs. */
 716         asm volatile ("mov %0, %%gs" : : "r" (0));
 717
 718         /* Clear all 6 debug registers: */
 719         set_debugreg(0, 0);
 720         set_debugreg(0, 1);
 721         set_debugreg(0, 2);
 722         set_debugreg(0, 3);
 723         set_debugreg(0, 6);
 724         set_debugreg(0, 7);
 725
 726         /*
 727          * Force FPU initialization:
 728          */
 729         current_thread_info()->status = 0;
 730         clear_used_math();
 731         mxcsr_feature_mask_init();
 732 }
 733
 734 #ifdef CONFIG_HOTPLUG_CPU
 735 void __cpuinit cpu_uninit(void)
 736 {
 737         int cpu = raw_smp_processor_id();
 738         cpu_clear(cpu, cpu_initialized);
 739
 740         /* lazy TLB state */
 741         per_cpu(cpu_tlbstate, cpu).state = 0;
 742         per_cpu(cpu_tlbstate, cpu).active_mm = &init_mm;
 743 }
 744 #endif