arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/delay.h>
  11 #include <linux/smp.h>
  12 #include <linux/percpu.h>
  13 #include <asm/i387.h>
  14 #include <asm/msr.h>
  15 #include <asm/io.h>
  16 #include <asm/linkage.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/mtrr.h>
  19 #include <asm/mce.h>
  20 #include <asm/pat.h>
  21 #include <asm/asm.h>
  22 #include <asm/numa.h>
  23 #include <asm/smp.h>
  24 #include <asm/cpu.h>
  25 #include <asm/cpumask.h>
  26 #include <asm/apic.h>
  27
  28 #ifdef CONFIG_X86_LOCAL_APIC
  29 #include <asm/uv/uv.h>
  30 #endif
  31
  32 #include <asm/pgtable.h>
  33 #include <asm/processor.h>
  34 #include <asm/desc.h>
  35 #include <asm/atomic.h>
  36 #include <asm/proto.h>
  37 #include <asm/sections.h>
  38 #include <asm/setup.h>
  39 #include <asm/hypervisor.h>
  40 #include <asm/stackprotector.h>
  41
  42 #include "cpu.h"
  43
  44 #ifdef CONFIG_X86_64
  45
  46 /* all of these masks are initialized in setup_cpu_local_masks() */
  47 cpumask_var_t cpu_callin_mask;
  48 cpumask_var_t cpu_callout_mask;
  49 cpumask_var_t cpu_initialized_mask;
  50
  51 /* representing cpus for which sibling maps can be computed */
  52 cpumask_var_t cpu_sibling_setup_mask;
  53
  54 /* correctly size the local cpu masks */
  55 void __init setup_cpu_local_masks(void)
  56 {
  57         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  58         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  59         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  60         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  61 }
  62
  63 #else /* CONFIG_X86_32 */
  64
  65 cpumask_t cpu_callin_map;
  66 cpumask_t cpu_callout_map;
  67 cpumask_t cpu_initialized;
  68 cpumask_t cpu_sibling_setup_map;
  69
  70 #endif /* CONFIG_X86_32 */
  71
  72
  73 static struct cpu_dev *this_cpu __cpuinitdata;
  74
  75 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  76 #ifdef CONFIG_X86_64
  77         /*
  78          * We need valid kernel segments for data and code in long mode too
  79          * IRET will check the segment types  kkeil 2000/10/28
  80          * Also sysret mandates a special GDT layout
  81          *
  82          * The TLS descriptors are currently at a different place compared to i386.
  83          * Hopefully nobody expects them at a fixed place (Wine?)
  84          */
  85         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  86         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  87         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  88         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  89         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  90         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  91 #else
  92         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  93         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  94         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  95         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  96         /*
  97          * Segments used for calling PnP BIOS have byte granularity.
  98          * They code segments and data segments have fixed 64k limits,
  99          * the transfer segment sizes are set at run time.
 100          */
 101         /* 32-bit code */
 102         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
 103         /* 16-bit code */
 104         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
 105         /* 16-bit data */
 106         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
 107         /* 16-bit data */
 108         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
 109         /* 16-bit data */
 110         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
 111         /*
 112          * The APM segments have byte granularity and their bases
 113          * are set at run time.  All have 64k limits.
 114          */
 115         /* 32-bit code */
 116         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
 117         /* 16-bit code */
 118         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
 119         /* data */
 120         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
 121
 122         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
 123         [GDT_ENTRY_PERCPU] = { { { 0x0000ffff, 0x00cf9200 } } },
 124         GDT_STACK_CANARY_INIT
 125 #endif
 126 } };
 127 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 128
 129 #ifdef CONFIG_X86_32
 130 static int cachesize_override __cpuinitdata = -1;
 131 static int disable_x86_serial_nr __cpuinitdata = 1;
 132
 133 static int __init cachesize_setup(char *str)
 134 {
 135         get_option(&str, &cachesize_override);
 136         return 1;
 137 }
 138 __setup("cachesize=", cachesize_setup);
 139
 140 static int __init x86_fxsr_setup(char *s)
 141 {
 142         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 143         setup_clear_cpu_cap(X86_FEATURE_XMM);
 144         return 1;
 145 }
 146 __setup("nofxsr", x86_fxsr_setup);
 147
 148 static int __init x86_sep_setup(char *s)
 149 {
 150         setup_clear_cpu_cap(X86_FEATURE_SEP);
 151         return 1;
 152 }
 153 __setup("nosep", x86_sep_setup);
 154
 155 /* Standard macro to see if a specific flag is changeable */
 156 static inline int flag_is_changeable_p(u32 flag)
 157 {
 158         u32 f1, f2;
 159
 160         /*
 161          * Cyrix and IDT cpus allow disabling of CPUID
 162          * so the code below may return different results
 163          * when it is executed before and after enabling
 164          * the CPUID. Add "volatile" to not allow gcc to
 165          * optimize the subsequent calls to this function.
 166          */
 167         asm volatile ("pushfl\n\t"
 168                       "pushfl\n\t"
 169                       "popl %0\n\t"
 170                       "movl %0,%1\n\t"
 171                       "xorl %2,%0\n\t"
 172                       "pushl %0\n\t"
 173                       "popfl\n\t"
 174                       "pushfl\n\t"
 175                       "popl %0\n\t"
 176                       "popfl\n\t"
 177                       : "=&r" (f1), "=&r" (f2)
 178                       : "ir" (flag));
 179
 180         return ((f1^f2) & flag) != 0;
 181 }
 182
 183 /* Probe for the CPUID instruction */
 184 static int __cpuinit have_cpuid_p(void)
 185 {
 186         return flag_is_changeable_p(X86_EFLAGS_ID);
 187 }
 188
 189 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 190 {
 191         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 192                 /* Disable processor serial number */
 193                 unsigned long lo, hi;
 194                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 195                 lo |= 0x200000;
 196                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 197                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 198                 clear_cpu_cap(c, X86_FEATURE_PN);
 199
 200                 /* Disabling the serial number may affect the cpuid level */
 201                 c->cpuid_level = cpuid_eax(0);
 202         }
 203 }
 204
 205 static int __init x86_serial_nr_setup(char *s)
 206 {
 207         disable_x86_serial_nr = 0;
 208         return 1;
 209 }
 210 __setup("serialnumber", x86_serial_nr_setup);
 211 #else
 212 static inline int flag_is_changeable_p(u32 flag)
 213 {
 214         return 1;
 215 }
 216 /* Probe for the CPUID instruction */
 217 static inline int have_cpuid_p(void)
 218 {
 219         return 1;
 220 }
 221 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 222 {
 223 }
 224 #endif
 225
 226 /*
 227  * Some CPU features depend on higher CPUID levels, which may not always
 228  * be available due to CPUID level capping or broken virtualization
 229  * software.  Add those features to this table to auto-disable them.
 230  */
 231 struct cpuid_dependent_feature {
 232         u32 feature;
 233         u32 level;
 234 };
 235 static const struct cpuid_dependent_feature __cpuinitconst
 236 cpuid_dependent_features[] = {
 237         { X86_FEATURE_MWAIT,            0x00000005 },
 238         { X86_FEATURE_DCA,              0x00000009 },
 239         { X86_FEATURE_XSAVE,            0x0000000d },
 240         { 0, 0 }
 241 };
 242
 243 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 244 {
 245         const struct cpuid_dependent_feature *df;
 246         for (df = cpuid_dependent_features; df->feature; df++) {
 247                 /*
 248                  * Note: cpuid_level is set to -1 if unavailable, but
 249                  * extended_extended_level is set to 0 if unavailable
 250                  * and the legitimate extended levels are all negative
 251                  * when signed; hence the weird messing around with
 252                  * signs here...
 253                  */
 254                 if (cpu_has(c, df->feature) &&
 255                     ((s32)df->level < 0 ?
 256                      (u32)df->level > (u32)c->extended_cpuid_level :
 257                      (s32)df->level > (s32)c->cpuid_level)) {
 258                         clear_cpu_cap(c, df->feature);
 259                         if (warn)
 260                                 printk(KERN_WARNING
 261                                        "CPU: CPU feature %s disabled "
 262                                        "due to lack of CPUID level 0x%x\n",
 263                                        x86_cap_flags[df->feature],
 264                                        df->level);
 265                 }
 266         }
 267 }
 268
 269 /*
 270  * Naming convention should be: <Name> [(<Codename>)]
 271  * This table only is used unless init_<vendor>() below doesn't set it;
 272  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 273  *
 274  */
 275
 276 /* Look up CPU names by table lookup. */
 277 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 278 {
 279         struct cpu_model_info *info;
 280
 281         if (c->x86_model >= 16)
 282                 return NULL;    /* Range check */
 283
 284         if (!this_cpu)
 285                 return NULL;
 286
 287         info = this_cpu->c_models;
 288
 289         while (info && info->family) {
 290                 if (info->family == c->x86)
 291                         return info->model_names[c->x86_model];
 292                 info++;
 293         }
 294         return NULL;            /* Not found */
 295 }
 296
 297 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
 298
 299 void load_percpu_segment(int cpu)
 300 {
 301 #ifdef CONFIG_X86_32
 302         loadsegment(fs, __KERNEL_PERCPU);
 303 #else
 304         loadsegment(gs, 0);
 305         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 306 #endif
 307         load_stack_canary_segment();
 308 }
 309
 310 /* Current gdt points %fs at the "master" per-cpu area: after this,
 311  * it's on the real one. */
 312 void switch_to_new_gdt(int cpu)
 313 {
 314         struct desc_ptr gdt_descr;
 315
 316         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 317         gdt_descr.size = GDT_SIZE - 1;
 318         load_gdt(&gdt_descr);
 319         /* Reload the per-cpu base */
 320
 321         load_percpu_segment(cpu);
 322 }
 323
 324 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 325
 326 static void __cpuinit default_init(struct cpuinfo_x86 *c)
 327 {
 328 #ifdef CONFIG_X86_64
 329         display_cacheinfo(c);
 330 #else
 331         /* Not much we can do here... */
 332         /* Check if at least it has cpuid */
 333         if (c->cpuid_level == -1) {
 334                 /* No cpuid. It must be an ancient CPU */
 335                 if (c->x86 == 4)
 336                         strcpy(c->x86_model_id, "486");
 337                 else if (c->x86 == 3)
 338                         strcpy(c->x86_model_id, "386");
 339         }
 340 #endif
 341 }
 342
 343 static struct cpu_dev __cpuinitdata default_cpu = {
 344         .c_init = default_init,
 345         .c_vendor = "Unknown",
 346         .c_x86_vendor = X86_VENDOR_UNKNOWN,
 347 };
 348
 349 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 350 {
 351         unsigned int *v;
 352         char *p, *q;
 353
 354         if (c->extended_cpuid_level < 0x80000004)
 355                 return;
 356
 357         v = (unsigned int *) c->x86_model_id;
 358         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 359         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 360         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 361         c->x86_model_id[48] = 0;
 362
 363         /* Intel chips right-justify this string for some dumb reason;
 364            undo that brain damage */
 365         p = q = &c->x86_model_id[0];
 366         while (*p == ' ')
 367              p++;
 368         if (p != q) {
 369              while (*p)
 370                   *q++ = *p++;
 371              while (q <= &c->x86_model_id[48])
 372                   *q++ = '\0';  /* Zero-pad the rest */
 373         }
 374 }
 375
 376 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 377 {
 378         unsigned int n, dummy, ebx, ecx, edx, l2size;
 379
 380         n = c->extended_cpuid_level;
 381
 382         if (n >= 0x80000005) {
 383                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 384                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 385                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 386                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 387 #ifdef CONFIG_X86_64
 388                 /* On K8 L1 TLB is inclusive, so don't count it */
 389                 c->x86_tlbsize = 0;
 390 #endif
 391         }
 392
 393         if (n < 0x80000006)     /* Some chips just has a large L1. */
 394                 return;
 395
 396         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 397         l2size = ecx >> 16;
 398
 399 #ifdef CONFIG_X86_64
 400         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 401 #else
 402         /* do processor-specific cache resizing */
 403         if (this_cpu->c_size_cache)
 404                 l2size = this_cpu->c_size_cache(c, l2size);
 405
 406         /* Allow user to override all this if necessary. */
 407         if (cachesize_override != -1)
 408                 l2size = cachesize_override;
 409
 410         if (l2size == 0)
 411                 return;         /* Again, no L2 cache is possible */
 412 #endif
 413
 414         c->x86_cache_size = l2size;
 415
 416         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 417                         l2size, ecx & 0xFF);
 418 }
 419
 420 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 421 {
 422 #ifdef CONFIG_X86_HT
 423         u32 eax, ebx, ecx, edx;
 424         int index_msb, core_bits;
 425
 426         if (!cpu_has(c, X86_FEATURE_HT))
 427                 return;
 428
 429         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 430                 goto out;
 431
 432         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 433                 return;
 434
 435         cpuid(1, &eax, &ebx, &ecx, &edx);
 436
 437         smp_num_siblings = (ebx & 0xff0000) >> 16;
 438
 439         if (smp_num_siblings == 1) {
 440                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 441         } else if (smp_num_siblings > 1) {
 442
 443                 if (smp_num_siblings > nr_cpu_ids) {
 444                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 445                                         smp_num_siblings);
 446                         smp_num_siblings = 1;
 447                         return;
 448                 }
 449
 450                 index_msb = get_count_order(smp_num_siblings);
 451                 c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 452
 453                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 454
 455                 index_msb = get_count_order(smp_num_siblings);
 456
 457                 core_bits = get_count_order(c->x86_max_cores);
 458
 459                 c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 460                                                ((1 << core_bits) - 1);
 461         }
 462
 463 out:
 464         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 465                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 466                        c->phys_proc_id);
 467                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 468                        c->cpu_core_id);
 469         }
 470 #endif
 471 }
 472
 473 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 474 {
 475         char *v = c->x86_vendor_id;
 476         int i;
 477         static int printed;
 478
 479         for (i = 0; i < X86_VENDOR_NUM; i++) {
 480                 if (!cpu_devs[i])
 481                         break;
 482
 483                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 484                     (cpu_devs[i]->c_ident[1] &&
 485                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 486                         this_cpu = cpu_devs[i];
 487                         c->x86_vendor = this_cpu->c_x86_vendor;
 488                         return;
 489                 }
 490         }
 491
 492         if (!printed) {
 493                 printed++;
 494                 printk(KERN_ERR "CPU: vendor_id '%s' unknown, using generic init.\n", v);
 495                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 496         }
 497
 498         c->x86_vendor = X86_VENDOR_UNKNOWN;
 499         this_cpu = &default_cpu;
 500 }
 501
 502 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 503 {
 504         /* Get vendor name */
 505         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 506               (unsigned int *)&c->x86_vendor_id[0],
 507               (unsigned int *)&c->x86_vendor_id[8],
 508               (unsigned int *)&c->x86_vendor_id[4]);
 509
 510         c->x86 = 4;
 511         /* Intel-defined flags: level 0x00000001 */
 512         if (c->cpuid_level >= 0x00000001) {
 513                 u32 junk, tfms, cap0, misc;
 514                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 515                 c->x86 = (tfms >> 8) & 0xf;
 516                 c->x86_model = (tfms >> 4) & 0xf;
 517                 c->x86_mask = tfms & 0xf;
 518                 if (c->x86 == 0xf)
 519                         c->x86 += (tfms >> 20) & 0xff;
 520                 if (c->x86 >= 0x6)
 521                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 522                 if (cap0 & (1<<19)) {
 523                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 524                         c->x86_cache_alignment = c->x86_clflush_size;
 525                 }
 526         }
 527 }
 528
 529 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 530 {
 531         u32 tfms, xlvl;
 532         u32 ebx;
 533
 534         /* Intel-defined flags: level 0x00000001 */
 535         if (c->cpuid_level >= 0x00000001) {
 536                 u32 capability, excap;
 537                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 538                 c->x86_capability[0] = capability;
 539                 c->x86_capability[4] = excap;
 540         }
 541
 542         /* AMD-defined flags: level 0x80000001 */
 543         xlvl = cpuid_eax(0x80000000);
 544         c->extended_cpuid_level = xlvl;
 545         if ((xlvl & 0xffff0000) == 0x80000000) {
 546                 if (xlvl >= 0x80000001) {
 547                         c->x86_capability[1] = cpuid_edx(0x80000001);
 548                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 549                 }
 550         }
 551
 552         if (c->extended_cpuid_level >= 0x80000008) {
 553                 u32 eax = cpuid_eax(0x80000008);
 554
 555                 c->x86_virt_bits = (eax >> 8) & 0xff;
 556                 c->x86_phys_bits = eax & 0xff;
 557         }
 558 #ifdef CONFIG_X86_32
 559         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 560                 c->x86_phys_bits = 36;
 561 #endif
 562
 563         if (c->extended_cpuid_level >= 0x80000007)
 564                 c->x86_power = cpuid_edx(0x80000007);
 565
 566 }
 567
 568 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 569 {
 570 #ifdef CONFIG_X86_32
 571         int i;
 572
 573         /*
 574          * First of all, decide if this is a 486 or higher
 575          * It's a 486 if we can modify the AC flag
 576          */
 577         if (flag_is_changeable_p(X86_EFLAGS_AC))
 578                 c->x86 = 4;
 579         else
 580                 c->x86 = 3;
 581
 582         for (i = 0; i < X86_VENDOR_NUM; i++)
 583                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 584                         c->x86_vendor_id[0] = 0;
 585                         cpu_devs[i]->c_identify(c);
 586                         if (c->x86_vendor_id[0]) {
 587                                 get_cpu_vendor(c);
 588                                 break;
 589                         }
 590                 }
 591 #endif
 592 }
 593
 594 /*
 595  * Do minimum CPU detection early.
 596  * Fields really needed: vendor, cpuid_level, family, model, mask,
 597  * cache alignment.
 598  * The others are not touched to avoid unwanted side effects.
 599  *
 600  * WARNING: this function is only called on the BP.  Don't add code here
 601  * that is supposed to run on all CPUs.
 602  */
 603 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 604 {
 605 #ifdef CONFIG_X86_64
 606         c->x86_clflush_size = 64;
 607         c->x86_phys_bits = 36;
 608         c->x86_virt_bits = 48;
 609 #else
 610         c->x86_clflush_size = 32;
 611         c->x86_phys_bits = 32;
 612         c->x86_virt_bits = 32;
 613 #endif
 614         c->x86_cache_alignment = c->x86_clflush_size;
 615
 616         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 617         c->extended_cpuid_level = 0;
 618
 619         if (!have_cpuid_p())
 620                 identify_cpu_without_cpuid(c);
 621
 622         /* cyrix could have cpuid enabled via c_identify()*/
 623         if (!have_cpuid_p())
 624                 return;
 625
 626         cpu_detect(c);
 627
 628         get_cpu_vendor(c);
 629
 630         get_cpu_cap(c);
 631
 632         if (this_cpu->c_early_init)
 633                 this_cpu->c_early_init(c);
 634
 635 #ifdef CONFIG_SMP
 636         c->cpu_index = boot_cpu_id;
 637 #endif
 638         filter_cpuid_features(c, false);
 639 }
 640
 641 void __init early_cpu_init(void)
 642 {
 643         struct cpu_dev **cdev;
 644         int count = 0;
 645
 646         printk("KERNEL supported cpus:\n");
 647         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 648                 struct cpu_dev *cpudev = *cdev;
 649                 unsigned int j;
 650
 651                 if (count >= X86_VENDOR_NUM)
 652                         break;
 653                 cpu_devs[count] = cpudev;
 654                 count++;
 655
 656                 for (j = 0; j < 2; j++) {
 657                         if (!cpudev->c_ident[j])
 658                                 continue;
 659                         printk("  %s %s\n", cpudev->c_vendor,
 660                                 cpudev->c_ident[j]);
 661                 }
 662         }
 663
 664         early_identify_cpu(&boot_cpu_data);
 665 }
 666
 667 /*
 668  * The NOPL instruction is supposed to exist on all CPUs with
 669  * family >= 6; unfortunately, that's not true in practice because
 670  * of early VIA chips and (more importantly) broken virtualizers that
 671  * are not easy to detect.  In the latter case it doesn't even *fail*
 672  * reliably, so probing for it doesn't even work.  Disable it completely
 673  * unless we can find a reliable way to detect all the broken cases.
 674  */
 675 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 676 {
 677         clear_cpu_cap(c, X86_FEATURE_NOPL);
 678 }
 679
 680 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 681 {
 682         c->extended_cpuid_level = 0;
 683
 684         if (!have_cpuid_p())
 685                 identify_cpu_without_cpuid(c);
 686
 687         /* cyrix could have cpuid enabled via c_identify()*/
 688         if (!have_cpuid_p())
 689                 return;
 690
 691         cpu_detect(c);
 692
 693         get_cpu_vendor(c);
 694
 695         get_cpu_cap(c);
 696
 697         if (c->cpuid_level >= 0x00000001) {
 698                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 699 #ifdef CONFIG_X86_32
 700 # ifdef CONFIG_X86_HT
 701                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 702 # else
 703                 c->apicid = c->initial_apicid;
 704 # endif
 705 #endif
 706
 707 #ifdef CONFIG_X86_HT
 708                 c->phys_proc_id = c->initial_apicid;
 709 #endif
 710         }
 711
 712         get_model_name(c); /* Default name */
 713
 714         init_scattered_cpuid_features(c);
 715         detect_nopl(c);
 716 }
 717
 718 /*
 719  * This does the hard work of actually picking apart the CPU stuff...
 720  */
 721 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 722 {
 723         int i;
 724
 725         c->loops_per_jiffy = loops_per_jiffy;
 726         c->x86_cache_size = -1;
 727         c->x86_vendor = X86_VENDOR_UNKNOWN;
 728         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 729         c->x86_vendor_id[0] = '\0'; /* Unset */
 730         c->x86_model_id[0] = '\0';  /* Unset */
 731         c->x86_max_cores = 1;
 732         c->x86_coreid_bits = 0;
 733 #ifdef CONFIG_X86_64
 734         c->x86_clflush_size = 64;
 735         c->x86_phys_bits = 36;
 736         c->x86_virt_bits = 48;
 737 #else
 738         c->cpuid_level = -1;    /* CPUID not detected */
 739         c->x86_clflush_size = 32;
 740         c->x86_phys_bits = 32;
 741         c->x86_virt_bits = 32;
 742 #endif
 743         c->x86_cache_alignment = c->x86_clflush_size;
 744         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 745
 746         generic_identify(c);
 747
 748         if (this_cpu->c_identify)
 749                 this_cpu->c_identify(c);
 750
 751 #ifdef CONFIG_X86_64
 752         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 753 #endif
 754
 755         /*
 756          * Vendor-specific initialization.  In this section we
 757          * canonicalize the feature flags, meaning if there are
 758          * features a certain CPU supports which CPUID doesn't
 759          * tell us, CPUID claiming incorrect flags, or other bugs,
 760          * we handle them here.
 761          *
 762          * At the end of this section, c->x86_capability better
 763          * indicate the features this CPU genuinely supports!
 764          */
 765         if (this_cpu->c_init)
 766                 this_cpu->c_init(c);
 767
 768         /* Disable the PN if appropriate */
 769         squash_the_stupid_serial_number(c);
 770
 771         /*
 772          * The vendor-specific functions might have changed features.  Now
 773          * we do "generic changes."
 774          */
 775
 776         /* Filter out anything that depends on CPUID levels we don't have */
 777         filter_cpuid_features(c, true);
 778
 779         /* If the model name is still unset, do table lookup. */
 780         if (!c->x86_model_id[0]) {
 781                 char *p;
 782                 p = table_lookup_model(c);
 783                 if (p)
 784                         strcpy(c->x86_model_id, p);
 785                 else
 786                         /* Last resort... */
 787                         sprintf(c->x86_model_id, "%02x/%02x",
 788                                 c->x86, c->x86_model);
 789         }
 790
 791 #ifdef CONFIG_X86_64
 792         detect_ht(c);
 793 #endif
 794
 795         init_hypervisor(c);
 796         /*
 797          * On SMP, boot_cpu_data holds the common feature set between
 798          * all CPUs; so make sure that we indicate which features are
 799          * common between the CPUs.  The first time this routine gets
 800          * executed, c == &boot_cpu_data.
 801          */
 802         if (c != &boot_cpu_data) {
 803                 /* AND the already accumulated flags with these */
 804                 for (i = 0; i < NCAPINTS; i++)
 805                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 806         }
 807
 808         /* Clear all flags overriden by options */
 809         for (i = 0; i < NCAPINTS; i++)
 810                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 811
 812 #ifdef CONFIG_X86_MCE
 813         /* Init Machine Check Exception if available. */
 814         mcheck_init(c);
 815 #endif
 816
 817         select_idle_routine(c);
 818
 819 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_64)
 820         numa_add_cpu(smp_processor_id());
 821 #endif
 822 }
 823
 824 #ifdef CONFIG_X86_64
 825 static void vgetcpu_set_mode(void)
 826 {
 827         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 828                 vgetcpu_mode = VGETCPU_RDTSCP;
 829         else
 830                 vgetcpu_mode = VGETCPU_LSL;
 831 }
 832 #endif
 833
 834 void __init identify_boot_cpu(void)
 835 {
 836         identify_cpu(&boot_cpu_data);
 837 #ifdef CONFIG_X86_32
 838         sysenter_setup();
 839         enable_sep_cpu();
 840 #else
 841         vgetcpu_set_mode();
 842 #endif
 843 }
 844
 845 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 846 {
 847         BUG_ON(c == &boot_cpu_data);
 848         identify_cpu(c);
 849 #ifdef CONFIG_X86_32
 850         enable_sep_cpu();
 851 #endif
 852         mtrr_ap_init();
 853 }
 854
 855 struct msr_range {
 856         unsigned min;
 857         unsigned max;
 858 };
 859
 860 static struct msr_range msr_range_array[] __cpuinitdata = {
 861         { 0x00000000, 0x00000418},
 862         { 0xc0000000, 0xc000040b},
 863         { 0xc0010000, 0xc0010142},
 864         { 0xc0011000, 0xc001103b},
 865 };
 866
 867 static void __cpuinit print_cpu_msr(void)
 868 {
 869         unsigned index;
 870         u64 val;
 871         int i;
 872         unsigned index_min, index_max;
 873
 874         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 875                 index_min = msr_range_array[i].min;
 876                 index_max = msr_range_array[i].max;
 877                 for (index = index_min; index < index_max; index++) {
 878                         if (rdmsrl_amd_safe(index, &val))
 879                                 continue;
 880                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 881                 }
 882         }
 883 }
 884
 885 static int show_msr __cpuinitdata;
 886 static __init int setup_show_msr(char *arg)
 887 {
 888         int num;
 889
 890         get_option(&arg, &num);
 891
 892         if (num > 0)
 893                 show_msr = num;
 894         return 1;
 895 }
 896 __setup("show_msr=", setup_show_msr);
 897
 898 static __init int setup_noclflush(char *arg)
 899 {
 900         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 901         return 1;
 902 }
 903 __setup("noclflush", setup_noclflush);
 904
 905 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 906 {
 907         char *vendor = NULL;
 908
 909         if (c->x86_vendor < X86_VENDOR_NUM)
 910                 vendor = this_cpu->c_vendor;
 911         else if (c->cpuid_level >= 0)
 912                 vendor = c->x86_vendor_id;
 913
 914         if (vendor && !strstr(c->x86_model_id, vendor))
 915                 printk(KERN_CONT "%s ", vendor);
 916
 917         if (c->x86_model_id[0])
 918                 printk(KERN_CONT "%s", c->x86_model_id);
 919         else
 920                 printk(KERN_CONT "%d86", c->x86);
 921
 922         if (c->x86_mask || c->cpuid_level >= 0)
 923                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 924         else
 925                 printk(KERN_CONT "\n");
 926
 927 #ifdef CONFIG_SMP
 928         if (c->cpu_index < show_msr)
 929                 print_cpu_msr();
 930 #else
 931         if (show_msr)
 932                 print_cpu_msr();
 933 #endif
 934 }
 935
 936 static __init int setup_disablecpuid(char *arg)
 937 {
 938         int bit;
 939         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 940                 setup_clear_cpu_cap(bit);
 941         else
 942                 return 0;
 943         return 1;
 944 }
 945 __setup("clearcpuid=", setup_disablecpuid);
 946
 947 #ifdef CONFIG_X86_64
 948 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 949
 950 DEFINE_PER_CPU_FIRST(union irq_stack_union,
 951                      irq_stack_union) __aligned(PAGE_SIZE);
 952 DEFINE_PER_CPU(char *, irq_stack_ptr) =
 953         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
 954
 955 DEFINE_PER_CPU(unsigned long, kernel_stack) =
 956         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
 957 EXPORT_PER_CPU_SYMBOL(kernel_stack);
 958
 959 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
 960
 961 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
 962         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ])
 963         __aligned(PAGE_SIZE);
 964
 965 extern asmlinkage void ignore_sysret(void);
 966
 967 /* May not be marked __init: used by software suspend */
 968 void syscall_init(void)
 969 {
 970         /*
 971          * LSTAR and STAR live in a bit strange symbiosis.
 972          * They both write to the same internal register. STAR allows to
 973          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 974          */
 975         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 976         wrmsrl(MSR_LSTAR, system_call);
 977         wrmsrl(MSR_CSTAR, ignore_sysret);
 978
 979 #ifdef CONFIG_IA32_EMULATION
 980         syscall32_cpu_init();
 981 #endif
 982
 983         /* Flags to clear on syscall */
 984         wrmsrl(MSR_SYSCALL_MASK,
 985                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 986 }
 987
 988 unsigned long kernel_eflags;
 989
 990 /*
 991  * Copies of the original ist values from the tss are only accessed during
 992  * debugging, no special alignment required.
 993  */
 994 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 995
 996 #else   /* x86_64 */
 997
 998 #ifdef CONFIG_CC_STACKPROTECTOR
 999 DEFINE_PER_CPU(unsigned long, stack_canary);
1000 #endif
1001
1002 /* Make sure %fs and %gs are initialized properly in idle threads */
1003 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1004 {
1005         memset(regs, 0, sizeof(struct pt_regs));
1006         regs->fs = __KERNEL_PERCPU;
1007         regs->gs = __KERNEL_STACK_CANARY;
1008         return regs;
1009 }
1010 #endif  /* x86_64 */
1011
1012 /*
1013  * cpu_init() initializes state that is per-CPU. Some data is already
1014  * initialized (naturally) in the bootstrap process, such as the GDT
1015  * and IDT. We reload them nevertheless, this function acts as a
1016  * 'CPU state barrier', nothing should get across.
1017  * A lot of state is already set up in PDA init for 64 bit
1018  */
1019 #ifdef CONFIG_X86_64
1020 void __cpuinit cpu_init(void)
1021 {
1022         int cpu = stack_smp_processor_id();
1023         struct tss_struct *t = &per_cpu(init_tss, cpu);
1024         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
1025         unsigned long v;
1026         struct task_struct *me;
1027         int i;
1028
1029 #ifdef CONFIG_NUMA
1030         if (cpu != 0 && percpu_read(node_number) == 0 &&
1031             cpu_to_node(cpu) != NUMA_NO_NODE)
1032                 percpu_write(node_number, cpu_to_node(cpu));
1033 #endif
1034
1035         me = current;
1036
1037         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1038                 panic("CPU#%d already initialized!\n", cpu);
1039
1040         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1041
1042         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1043
1044         /*
1045          * Initialize the per-CPU GDT with the boot GDT,
1046          * and set up the GDT descriptor:
1047          */
1048
1049         switch_to_new_gdt(cpu);
1050         loadsegment(fs, 0);
1051
1052         load_idt((const struct desc_ptr *)&idt_descr);
1053
1054         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1055         syscall_init();
1056
1057         wrmsrl(MSR_FS_BASE, 0);
1058         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1059         barrier();
1060
1061         check_efer();
1062         if (cpu != 0)
1063                 enable_x2apic();
1064
1065         /*
1066          * set up and load the per-CPU TSS
1067          */
1068         if (!orig_ist->ist[0]) {
1069                 static const unsigned int sizes[N_EXCEPTION_STACKS] = {
1070                   [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STKSZ,
1071                   [DEBUG_STACK - 1] = DEBUG_STKSZ
1072                 };
1073                 char *estacks = per_cpu(exception_stacks, cpu);
1074                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1075                         estacks += sizes[v];
1076                         orig_ist->ist[v] = t->x86_tss.ist[v] =
1077                                         (unsigned long)estacks;
1078                 }
1079         }
1080
1081         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1082         /*
1083          * <= is required because the CPU will access up to
1084          * 8 bits beyond the end of the IO permission bitmap.
1085          */
1086         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1087                 t->io_bitmap[i] = ~0UL;
1088
1089         atomic_inc(&init_mm.mm_count);
1090         me->active_mm = &init_mm;
1091         if (me->mm)
1092                 BUG();
1093         enter_lazy_tlb(&init_mm, me);
1094
1095         load_sp0(t, &current->thread);
1096         set_tss_desc(cpu, t);
1097         load_TR_desc();
1098         load_LDT(&init_mm.context);
1099
1100 #ifdef CONFIG_KGDB
1101         /*
1102          * If the kgdb is connected no debug regs should be altered.  This
1103          * is only applicable when KGDB and a KGDB I/O module are built
1104          * into the kernel and you are using early debugging with
1105          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
1106          */
1107         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1108                 arch_kgdb_ops.correct_hw_break();
1109         else
1110 #endif
1111         {
1112                 /*
1113                  * Clear all 6 debug registers:
1114                  */
1115                 set_debugreg(0UL, 0);
1116                 set_debugreg(0UL, 1);
1117                 set_debugreg(0UL, 2);
1118                 set_debugreg(0UL, 3);
1119                 set_debugreg(0UL, 6);
1120                 set_debugreg(0UL, 7);
1121         }
1122
1123         fpu_init();
1124
1125         raw_local_save_flags(kernel_eflags);
1126
1127         if (is_uv_system())
1128                 uv_cpu_init();
1129 }
1130
1131 #else
1132
1133 void __cpuinit cpu_init(void)
1134 {
1135         int cpu = smp_processor_id();
1136         struct task_struct *curr = current;
1137         struct tss_struct *t = &per_cpu(init_tss, cpu);
1138         struct thread_struct *thread = &curr->thread;
1139
1140         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1141                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1142                 for (;;) local_irq_enable();
1143         }
1144
1145         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1146
1147         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1148                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1149
1150         load_idt(&idt_descr);
1151         switch_to_new_gdt(cpu);
1152
1153         /*
1154          * Set up and load the per-CPU TSS and LDT
1155          */
1156         atomic_inc(&init_mm.mm_count);
1157         curr->active_mm = &init_mm;
1158         if (curr->mm)
1159                 BUG();
1160         enter_lazy_tlb(&init_mm, curr);
1161
1162         load_sp0(t, thread);
1163         set_tss_desc(cpu, t);
1164         load_TR_desc();
1165         load_LDT(&init_mm.context);
1166
1167 #ifdef CONFIG_DOUBLEFAULT
1168         /* Set up doublefault TSS pointer in the GDT */
1169         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1170 #endif
1171
1172         /* Clear all 6 debug registers: */
1173         set_debugreg(0, 0);
1174         set_debugreg(0, 1);
1175         set_debugreg(0, 2);
1176         set_debugreg(0, 3);
1177         set_debugreg(0, 6);
1178         set_debugreg(0, 7);
1179
1180         /*
1181          * Force FPU initialization:
1182          */
1183         if (cpu_has_xsave)
1184                 current_thread_info()->status = TS_XSAVE;
1185         else
1186                 current_thread_info()->status = 0;
1187         clear_used_math();
1188         mxcsr_feature_mask_init();
1189
1190         /*
1191          * Boot processor to setup the FP and extended state context info.
1192          */
1193         if (smp_processor_id() == boot_cpu_id)
1194                 init_thread_xstate();
1195
1196         xsave_init();
1197 }
1198
1199
1200 #endif