arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <asm/pci-direct.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30 #include <asm/iommu.h>
  31
  32 /*
  33  * definitions for the ACPI scanning code
  34  */
  35 #define IVRS_HEADER_LENGTH 48
  36
  37 #define ACPI_IVHD_TYPE                  0x10
  38 #define ACPI_IVMD_TYPE_ALL              0x20
  39 #define ACPI_IVMD_TYPE                  0x21
  40 #define ACPI_IVMD_TYPE_RANGE            0x22
  41
  42 #define IVHD_DEV_ALL                    0x01
  43 #define IVHD_DEV_SELECT                 0x02
  44 #define IVHD_DEV_SELECT_RANGE_START     0x03
  45 #define IVHD_DEV_RANGE_END              0x04
  46 #define IVHD_DEV_ALIAS                  0x42
  47 #define IVHD_DEV_ALIAS_RANGE            0x43
  48 #define IVHD_DEV_EXT_SELECT             0x46
  49 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  50
  51 #define IVHD_FLAG_HT_TUN_EN             0x00
  52 #define IVHD_FLAG_PASSPW_EN             0x01
  53 #define IVHD_FLAG_RESPASSPW_EN          0x02
  54 #define IVHD_FLAG_ISOC_EN               0x03
  55
  56 #define IVMD_FLAG_EXCL_RANGE            0x08
  57 #define IVMD_FLAG_UNITY_MAP             0x01
  58
  59 #define ACPI_DEVFLAG_INITPASS           0x01
  60 #define ACPI_DEVFLAG_EXTINT             0x02
  61 #define ACPI_DEVFLAG_NMI                0x04
  62 #define ACPI_DEVFLAG_SYSMGT1            0x10
  63 #define ACPI_DEVFLAG_SYSMGT2            0x20
  64 #define ACPI_DEVFLAG_LINT0              0x40
  65 #define ACPI_DEVFLAG_LINT1              0x80
  66 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  67
  68 /*
  69  * ACPI table definitions
  70  *
  71  * These data structures are laid over the table to parse the important values
  72  * out of it.
  73  */
  74
  75 /*
  76  * structure describing one IOMMU in the ACPI table. Typically followed by one
  77  * or more ivhd_entrys.
  78  */
  79 struct ivhd_header {
  80         u8 type;
  81         u8 flags;
  82         u16 length;
  83         u16 devid;
  84         u16 cap_ptr;
  85         u64 mmio_phys;
  86         u16 pci_seg;
  87         u16 info;
  88         u32 reserved;
  89 } __attribute__((packed));
  90
  91 /*
  92  * A device entry describing which devices a specific IOMMU translates and
  93  * which requestor ids they use.
  94  */
  95 struct ivhd_entry {
  96         u8 type;
  97         u16 devid;
  98         u8 flags;
  99         u32 ext;
 100 } __attribute__((packed));
 101
 102 /*
 103  * An AMD IOMMU memory definition structure. It defines things like exclusion
 104  * ranges for devices and regions that should be unity mapped.
 105  */
 106 struct ivmd_header {
 107         u8 type;
 108         u8 flags;
 109         u16 length;
 110         u16 devid;
 111         u16 aux;
 112         u64 resv;
 113         u64 range_start;
 114         u64 range_length;
 115 } __attribute__((packed));
 116
 117 static int __initdata amd_iommu_detected;
 118
 119 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 120                                            to handle */
 121 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 122                                            we find in ACPI */
 123 unsigned amd_iommu_aperture_order = 26; /* size of aperture in power of 2 */
 124 int amd_iommu_isolate;                  /* if 1, device isolation is enabled */
 125
 126 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 127                                            system */
 128
 129 /*
 130  * Pointer to the device table which is shared by all AMD IOMMUs
 131  * it is indexed by the PCI device id or the HT unit id and contains
 132  * information about the domain the device belongs to as well as the
 133  * page table root pointer.
 134  */
 135 struct dev_table_entry *amd_iommu_dev_table;
 136
 137 /*
 138  * The alias table is a driver specific data structure which contains the
 139  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 140  * More than one device can share the same requestor id.
 141  */
 142 u16 *amd_iommu_alias_table;
 143
 144 /*
 145  * The rlookup table is used to find the IOMMU which is responsible
 146  * for a specific device. It is also indexed by the PCI device id.
 147  */
 148 struct amd_iommu **amd_iommu_rlookup_table;
 149
 150 /*
 151  * The pd table (protection domain table) is used to find the protection domain
 152  * data structure a device belongs to. Indexed with the PCI device id too.
 153  */
 154 struct protection_domain **amd_iommu_pd_table;
 155
 156 /*
 157  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 158  * to know which ones are already in use.
 159  */
 160 unsigned long *amd_iommu_pd_alloc_bitmap;
 161
 162 static u32 dev_table_size;      /* size of the device table */
 163 static u32 alias_table_size;    /* size of the alias table */
 164 static u32 rlookup_table_size;  /* size if the rlookup table */
 165
 166 static inline void update_last_devid(u16 devid)
 167 {
 168         if (devid > amd_iommu_last_bdf)
 169                 amd_iommu_last_bdf = devid;
 170 }
 171
 172 static inline unsigned long tbl_size(int entry_size)
 173 {
 174         unsigned shift = PAGE_SHIFT +
 175                          get_order(amd_iommu_last_bdf * entry_size);
 176
 177         return 1UL << shift;
 178 }
 179
 180 /****************************************************************************
 181  *
 182  * AMD IOMMU MMIO register space handling functions
 183  *
 184  * These functions are used to program the IOMMU device registers in
 185  * MMIO space required for that driver.
 186  *
 187  ****************************************************************************/
 188
 189 /*
 190  * This function set the exclusion range in the IOMMU. DMA accesses to the
 191  * exclusion range are passed through untranslated
 192  */
 193 static void __init iommu_set_exclusion_range(struct amd_iommu *iommu)
 194 {
 195         u64 start = iommu->exclusion_start & PAGE_MASK;
 196         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 197         u64 entry;
 198
 199         if (!iommu->exclusion_start)
 200                 return;
 201
 202         entry = start | MMIO_EXCL_ENABLE_MASK;
 203         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 204                         &entry, sizeof(entry));
 205
 206         entry = limit;
 207         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 208                         &entry, sizeof(entry));
 209 }
 210
 211 /* Programs the physical address of the device table into the IOMMU hardware */
 212 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 213 {
 214         u32 entry;
 215
 216         BUG_ON(iommu->mmio_base == NULL);
 217
 218         entry = virt_to_phys(amd_iommu_dev_table);
 219         entry |= (dev_table_size >> 12) - 1;
 220         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 221                         &entry, sizeof(entry));
 222 }
 223
 224 /* Generic functions to enable/disable certain features of the IOMMU. */
 225 static void __init iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 226 {
 227         u32 ctrl;
 228
 229         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 230         ctrl |= (1 << bit);
 231         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 232 }
 233
 234 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 235 {
 236         u32 ctrl;
 237
 238         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 239         ctrl &= ~(1 << bit);
 240         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 241 }
 242
 243 /* Function to enable the hardware */
 244 void __init iommu_enable(struct amd_iommu *iommu)
 245 {
 246         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU "
 247                "at %02x:%02x.%x cap 0x%hx\n",
 248                iommu->dev->bus->number,
 249                PCI_SLOT(iommu->dev->devfn),
 250                PCI_FUNC(iommu->dev->devfn),
 251                iommu->cap_ptr);
 252
 253         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 254 }
 255
 256 /* Function to enable IOMMU event logging and event interrupts */
 257 void __init iommu_enable_event_logging(struct amd_iommu *iommu)
 258 {
 259         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 260         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
 261 }
 262
 263 /*
 264  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 265  * the system has one.
 266  */
 267 static u8 * __init iommu_map_mmio_space(u64 address)
 268 {
 269         u8 *ret;
 270
 271         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 272                 return NULL;
 273
 274         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 275         if (ret != NULL)
 276                 return ret;
 277
 278         release_mem_region(address, MMIO_REGION_LENGTH);
 279
 280         return NULL;
 281 }
 282
 283 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 284 {
 285         if (iommu->mmio_base)
 286                 iounmap(iommu->mmio_base);
 287         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 288 }
 289
 290 /****************************************************************************
 291  *
 292  * The functions below belong to the first pass of AMD IOMMU ACPI table
 293  * parsing. In this pass we try to find out the highest device id this
 294  * code has to handle. Upon this information the size of the shared data
 295  * structures is determined later.
 296  *
 297  ****************************************************************************/
 298
 299 /*
 300  * This function calculates the length of a given IVHD entry
 301  */
 302 static inline int ivhd_entry_length(u8 *ivhd)
 303 {
 304         return 0x04 << (*ivhd >> 6);
 305 }
 306
 307 /*
 308  * This function reads the last device id the IOMMU has to handle from the PCI
 309  * capability header for this IOMMU
 310  */
 311 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 312 {
 313         u32 cap;
 314
 315         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 316         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 317
 318         return 0;
 319 }
 320
 321 /*
 322  * After reading the highest device id from the IOMMU PCI capability header
 323  * this function looks if there is a higher device id defined in the ACPI table
 324  */
 325 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 326 {
 327         u8 *p = (void *)h, *end = (void *)h;
 328         struct ivhd_entry *dev;
 329
 330         p += sizeof(*h);
 331         end += h->length;
 332
 333         find_last_devid_on_pci(PCI_BUS(h->devid),
 334                         PCI_SLOT(h->devid),
 335                         PCI_FUNC(h->devid),
 336                         h->cap_ptr);
 337
 338         while (p < end) {
 339                 dev = (struct ivhd_entry *)p;
 340                 switch (dev->type) {
 341                 case IVHD_DEV_SELECT:
 342                 case IVHD_DEV_RANGE_END:
 343                 case IVHD_DEV_ALIAS:
 344                 case IVHD_DEV_EXT_SELECT:
 345                         /* all the above subfield types refer to device ids */
 346                         update_last_devid(dev->devid);
 347                         break;
 348                 default:
 349                         break;
 350                 }
 351                 p += ivhd_entry_length(p);
 352         }
 353
 354         WARN_ON(p != end);
 355
 356         return 0;
 357 }
 358
 359 /*
 360  * Iterate over all IVHD entries in the ACPI table and find the highest device
 361  * id which we need to handle. This is the first of three functions which parse
 362  * the ACPI table. So we check the checksum here.
 363  */
 364 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 365 {
 366         int i;
 367         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 368         struct ivhd_header *h;
 369
 370         /*
 371          * Validate checksum here so we don't need to do it when
 372          * we actually parse the table
 373          */
 374         for (i = 0; i < table->length; ++i)
 375                 checksum += p[i];
 376         if (checksum != 0)
 377                 /* ACPI table corrupt */
 378                 return -ENODEV;
 379
 380         p += IVRS_HEADER_LENGTH;
 381
 382         end += table->length;
 383         while (p < end) {
 384                 h = (struct ivhd_header *)p;
 385                 switch (h->type) {
 386                 case ACPI_IVHD_TYPE:
 387                         find_last_devid_from_ivhd(h);
 388                         break;
 389                 default:
 390                         break;
 391                 }
 392                 p += h->length;
 393         }
 394         WARN_ON(p != end);
 395
 396         return 0;
 397 }
 398
 399 /****************************************************************************
 400  *
 401  * The following functions belong the the code path which parses the ACPI table
 402  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 403  * data structures, initialize the device/alias/rlookup table and also
 404  * basically initialize the hardware.
 405  *
 406  ****************************************************************************/
 407
 408 /*
 409  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 410  * write commands to that buffer later and the IOMMU will execute them
 411  * asynchronously
 412  */
 413 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 414 {
 415         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 416                         get_order(CMD_BUFFER_SIZE));
 417         u64 entry;
 418
 419         if (cmd_buf == NULL)
 420                 return NULL;
 421
 422         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 423
 424         entry = (u64)virt_to_phys(cmd_buf);
 425         entry |= MMIO_CMD_SIZE_512;
 426         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 427                         &entry, sizeof(entry));
 428
 429         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 430
 431         return cmd_buf;
 432 }
 433
 434 static void __init free_command_buffer(struct amd_iommu *iommu)
 435 {
 436         free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE));
 437 }
 438
 439 /* allocates the memory where the IOMMU will log its events to */
 440 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 441 {
 442         u64 entry;
 443         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 444                                                 get_order(EVT_BUFFER_SIZE));
 445
 446         if (iommu->evt_buf == NULL)
 447                 return NULL;
 448
 449         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 450         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 451                     &entry, sizeof(entry));
 452
 453         iommu->evt_buf_size = EVT_BUFFER_SIZE;
 454
 455         return iommu->evt_buf;
 456 }
 457
 458 static void __init free_event_buffer(struct amd_iommu *iommu)
 459 {
 460         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 461 }
 462
 463 /* sets a specific bit in the device table entry. */
 464 static void set_dev_entry_bit(u16 devid, u8 bit)
 465 {
 466         int i = (bit >> 5) & 0x07;
 467         int _bit = bit & 0x1f;
 468
 469         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 470 }
 471
 472 /* Writes the specific IOMMU for a device into the rlookup table */
 473 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 474 {
 475         amd_iommu_rlookup_table[devid] = iommu;
 476 }
 477
 478 /*
 479  * This function takes the device specific flags read from the ACPI
 480  * table and sets up the device table entry with that information
 481  */
 482 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 483                                            u16 devid, u32 flags, u32 ext_flags)
 484 {
 485         if (flags & ACPI_DEVFLAG_INITPASS)
 486                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 487         if (flags & ACPI_DEVFLAG_EXTINT)
 488                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 489         if (flags & ACPI_DEVFLAG_NMI)
 490                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 491         if (flags & ACPI_DEVFLAG_SYSMGT1)
 492                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 493         if (flags & ACPI_DEVFLAG_SYSMGT2)
 494                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 495         if (flags & ACPI_DEVFLAG_LINT0)
 496                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 497         if (flags & ACPI_DEVFLAG_LINT1)
 498                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 499
 500         set_iommu_for_device(iommu, devid);
 501 }
 502
 503 /*
 504  * Reads the device exclusion range from ACPI and initialize IOMMU with
 505  * it
 506  */
 507 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 508 {
 509         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 510
 511         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 512                 return;
 513
 514         if (iommu) {
 515                 /*
 516                  * We only can configure exclusion ranges per IOMMU, not
 517                  * per device. But we can enable the exclusion range per
 518                  * device. This is done here
 519                  */
 520                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 521                 iommu->exclusion_start = m->range_start;
 522                 iommu->exclusion_length = m->range_length;
 523         }
 524 }
 525
 526 /*
 527  * This function reads some important data from the IOMMU PCI space and
 528  * initializes the driver data structure with it. It reads the hardware
 529  * capabilities and the first/last device entries
 530  */
 531 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 532 {
 533         int cap_ptr = iommu->cap_ptr;
 534         u32 range, misc;
 535
 536         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 537                               &iommu->cap);
 538         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 539                               &range);
 540         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 541                               &misc);
 542
 543         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 544                                          MMIO_GET_FD(range));
 545         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 546                                         MMIO_GET_LD(range));
 547         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 548 }
 549
 550 /*
 551  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 552  * initializes the hardware and our data structures with it.
 553  */
 554 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 555                                         struct ivhd_header *h)
 556 {
 557         u8 *p = (u8 *)h;
 558         u8 *end = p, flags = 0;
 559         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 560         u32 ext_flags = 0;
 561         bool alias = false;
 562         struct ivhd_entry *e;
 563
 564         /*
 565          * First set the recommended feature enable bits from ACPI
 566          * into the IOMMU control registers
 567          */
 568         h->flags & IVHD_FLAG_HT_TUN_EN ?
 569                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 570                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 571
 572         h->flags & IVHD_FLAG_PASSPW_EN ?
 573                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 574                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 575
 576         h->flags & IVHD_FLAG_RESPASSPW_EN ?
 577                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 578                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 579
 580         h->flags & IVHD_FLAG_ISOC_EN ?
 581                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 582                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 583
 584         /*
 585          * make IOMMU memory accesses cache coherent
 586          */
 587         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 588
 589         /*
 590          * Done. Now parse the device entries
 591          */
 592         p += sizeof(struct ivhd_header);
 593         end += h->length;
 594
 595         while (p < end) {
 596                 e = (struct ivhd_entry *)p;
 597                 switch (e->type) {
 598                 case IVHD_DEV_ALL:
 599                         for (dev_i = iommu->first_device;
 600                                         dev_i <= iommu->last_device; ++dev_i)
 601                                 set_dev_entry_from_acpi(iommu, dev_i,
 602                                                         e->flags, 0);
 603                         break;
 604                 case IVHD_DEV_SELECT:
 605                         devid = e->devid;
 606                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 607                         break;
 608                 case IVHD_DEV_SELECT_RANGE_START:
 609                         devid_start = e->devid;
 610                         flags = e->flags;
 611                         ext_flags = 0;
 612                         alias = false;
 613                         break;
 614                 case IVHD_DEV_ALIAS:
 615                         devid = e->devid;
 616                         devid_to = e->ext >> 8;
 617                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 618                         amd_iommu_alias_table[devid] = devid_to;
 619                         break;
 620                 case IVHD_DEV_ALIAS_RANGE:
 621                         devid_start = e->devid;
 622                         flags = e->flags;
 623                         devid_to = e->ext >> 8;
 624                         ext_flags = 0;
 625                         alias = true;
 626                         break;
 627                 case IVHD_DEV_EXT_SELECT:
 628                         devid = e->devid;
 629                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 630                                                 e->ext);
 631                         break;
 632                 case IVHD_DEV_EXT_SELECT_RANGE:
 633                         devid_start = e->devid;
 634                         flags = e->flags;
 635                         ext_flags = e->ext;
 636                         alias = false;
 637                         break;
 638                 case IVHD_DEV_RANGE_END:
 639                         devid = e->devid;
 640                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 641                                 if (alias)
 642                                         amd_iommu_alias_table[dev_i] = devid_to;
 643                                 set_dev_entry_from_acpi(iommu,
 644                                                 amd_iommu_alias_table[dev_i],
 645                                                 flags, ext_flags);
 646                         }
 647                         break;
 648                 default:
 649                         break;
 650                 }
 651
 652                 p += ivhd_entry_length(p);
 653         }
 654 }
 655
 656 /* Initializes the device->iommu mapping for the driver */
 657 static int __init init_iommu_devices(struct amd_iommu *iommu)
 658 {
 659         u16 i;
 660
 661         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 662                 set_iommu_for_device(iommu, i);
 663
 664         return 0;
 665 }
 666
 667 static void __init free_iommu_one(struct amd_iommu *iommu)
 668 {
 669         free_command_buffer(iommu);
 670         free_event_buffer(iommu);
 671         iommu_unmap_mmio_space(iommu);
 672 }
 673
 674 static void __init free_iommu_all(void)
 675 {
 676         struct amd_iommu *iommu, *next;
 677
 678         list_for_each_entry_safe(iommu, next, &amd_iommu_list, list) {
 679                 list_del(&iommu->list);
 680                 free_iommu_one(iommu);
 681                 kfree(iommu);
 682         }
 683 }
 684
 685 /*
 686  * This function clues the initialization function for one IOMMU
 687  * together and also allocates the command buffer and programs the
 688  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 689  */
 690 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 691 {
 692         spin_lock_init(&iommu->lock);
 693         list_add_tail(&iommu->list, &amd_iommu_list);
 694
 695         /*
 696          * Copy data from ACPI table entry to the iommu struct
 697          */
 698         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 699         if (!iommu->dev)
 700                 return 1;
 701
 702         iommu->cap_ptr = h->cap_ptr;
 703         iommu->pci_seg = h->pci_seg;
 704         iommu->mmio_phys = h->mmio_phys;
 705         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 706         if (!iommu->mmio_base)
 707                 return -ENOMEM;
 708
 709         iommu_set_device_table(iommu);
 710         iommu->cmd_buf = alloc_command_buffer(iommu);
 711         if (!iommu->cmd_buf)
 712                 return -ENOMEM;
 713
 714         iommu->evt_buf = alloc_event_buffer(iommu);
 715         if (!iommu->evt_buf)
 716                 return -ENOMEM;
 717
 718         iommu->int_enabled = false;
 719
 720         init_iommu_from_pci(iommu);
 721         init_iommu_from_acpi(iommu, h);
 722         init_iommu_devices(iommu);
 723
 724         pci_enable_device(iommu->dev);
 725
 726         return 0;
 727 }
 728
 729 /*
 730  * Iterates over all IOMMU entries in the ACPI table, allocates the
 731  * IOMMU structure and initializes it with init_iommu_one()
 732  */
 733 static int __init init_iommu_all(struct acpi_table_header *table)
 734 {
 735         u8 *p = (u8 *)table, *end = (u8 *)table;
 736         struct ivhd_header *h;
 737         struct amd_iommu *iommu;
 738         int ret;
 739
 740         end += table->length;
 741         p += IVRS_HEADER_LENGTH;
 742
 743         while (p < end) {
 744                 h = (struct ivhd_header *)p;
 745                 switch (*p) {
 746                 case ACPI_IVHD_TYPE:
 747                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 748                         if (iommu == NULL)
 749                                 return -ENOMEM;
 750                         ret = init_iommu_one(iommu, h);
 751                         if (ret)
 752                                 return ret;
 753                         break;
 754                 default:
 755                         break;
 756                 }
 757                 p += h->length;
 758
 759         }
 760         WARN_ON(p != end);
 761
 762         return 0;
 763 }
 764
 765 /****************************************************************************
 766  *
 767  * The following functions initialize the MSI interrupts for all IOMMUs
 768  * in the system. Its a bit challenging because there could be multiple
 769  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
 770  * pci_dev.
 771  *
 772  ****************************************************************************/
 773
 774 static int __init iommu_setup_msix(struct amd_iommu *iommu)
 775 {
 776         struct amd_iommu *curr;
 777         struct msix_entry entries[32]; /* only 32 supported by AMD IOMMU */
 778         int nvec = 0, i;
 779
 780         list_for_each_entry(curr, &amd_iommu_list, list) {
 781                 if (curr->dev == iommu->dev) {
 782                         entries[nvec].entry = curr->evt_msi_num;
 783                         entries[nvec].vector = 0;
 784                         curr->int_enabled = true;
 785                         nvec++;
 786                 }
 787         }
 788
 789         if (pci_enable_msix(iommu->dev, entries, nvec)) {
 790                 pci_disable_msix(iommu->dev);
 791                 return 1;
 792         }
 793
 794         for (i = 0; i < nvec; ++i) {
 795                 int r = request_irq(entries->vector, amd_iommu_int_handler,
 796                                     IRQF_SAMPLE_RANDOM,
 797                                     "AMD IOMMU",
 798                                     NULL);
 799                 if (r)
 800                         goto out_free;
 801         }
 802
 803         return 0;
 804
 805 out_free:
 806         for (i -= 1; i >= 0; --i)
 807                 free_irq(entries->vector, NULL);
 808
 809         pci_disable_msix(iommu->dev);
 810
 811         return 1;
 812 }
 813
 814 static int __init iommu_setup_msi(struct amd_iommu *iommu)
 815 {
 816         int r;
 817         struct amd_iommu *curr;
 818
 819         list_for_each_entry(curr, &amd_iommu_list, list) {
 820                 if (curr->dev == iommu->dev)
 821                         curr->int_enabled = true;
 822         }
 823
 824
 825         if (pci_enable_msi(iommu->dev))
 826                 return 1;
 827
 828         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
 829                         IRQF_SAMPLE_RANDOM,
 830                         "AMD IOMMU",
 831                         NULL);
 832
 833         if (r) {
 834                 pci_disable_msi(iommu->dev);
 835                 return 1;
 836         }
 837
 838         return 0;
 839 }
 840
 841 static int __init iommu_init_msi(struct amd_iommu *iommu)
 842 {
 843         if (iommu->int_enabled)
 844                 return 0;
 845
 846         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSIX))
 847                 return iommu_setup_msix(iommu);
 848         else if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
 849                 return iommu_setup_msi(iommu);
 850
 851         return 1;
 852 }
 853
 854 /****************************************************************************
 855  *
 856  * The next functions belong to the third pass of parsing the ACPI
 857  * table. In this last pass the memory mapping requirements are
 858  * gathered (like exclusion and unity mapping reanges).
 859  *
 860  ****************************************************************************/
 861
 862 static void __init free_unity_maps(void)
 863 {
 864         struct unity_map_entry *entry, *next;
 865
 866         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 867                 list_del(&entry->list);
 868                 kfree(entry);
 869         }
 870 }
 871
 872 /* called when we find an exclusion range definition in ACPI */
 873 static int __init init_exclusion_range(struct ivmd_header *m)
 874 {
 875         int i;
 876
 877         switch (m->type) {
 878         case ACPI_IVMD_TYPE:
 879                 set_device_exclusion_range(m->devid, m);
 880                 break;
 881         case ACPI_IVMD_TYPE_ALL:
 882                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 883                         set_device_exclusion_range(i, m);
 884                 break;
 885         case ACPI_IVMD_TYPE_RANGE:
 886                 for (i = m->devid; i <= m->aux; ++i)
 887                         set_device_exclusion_range(i, m);
 888                 break;
 889         default:
 890                 break;
 891         }
 892
 893         return 0;
 894 }
 895
 896 /* called for unity map ACPI definition */
 897 static int __init init_unity_map_range(struct ivmd_header *m)
 898 {
 899         struct unity_map_entry *e = 0;
 900
 901         e = kzalloc(sizeof(*e), GFP_KERNEL);
 902         if (e == NULL)
 903                 return -ENOMEM;
 904
 905         switch (m->type) {
 906         default:
 907         case ACPI_IVMD_TYPE:
 908                 e->devid_start = e->devid_end = m->devid;
 909                 break;
 910         case ACPI_IVMD_TYPE_ALL:
 911                 e->devid_start = 0;
 912                 e->devid_end = amd_iommu_last_bdf;
 913                 break;
 914         case ACPI_IVMD_TYPE_RANGE:
 915                 e->devid_start = m->devid;
 916                 e->devid_end = m->aux;
 917                 break;
 918         }
 919         e->address_start = PAGE_ALIGN(m->range_start);
 920         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 921         e->prot = m->flags >> 1;
 922
 923         list_add_tail(&e->list, &amd_iommu_unity_map);
 924
 925         return 0;
 926 }
 927
 928 /* iterates over all memory definitions we find in the ACPI table */
 929 static int __init init_memory_definitions(struct acpi_table_header *table)
 930 {
 931         u8 *p = (u8 *)table, *end = (u8 *)table;
 932         struct ivmd_header *m;
 933
 934         end += table->length;
 935         p += IVRS_HEADER_LENGTH;
 936
 937         while (p < end) {
 938                 m = (struct ivmd_header *)p;
 939                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
 940                         init_exclusion_range(m);
 941                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
 942                         init_unity_map_range(m);
 943
 944                 p += m->length;
 945         }
 946
 947         return 0;
 948 }
 949
 950 /*
 951  * Init the device table to not allow DMA access for devices and
 952  * suppress all page faults
 953  */
 954 static void init_device_table(void)
 955 {
 956         u16 devid;
 957
 958         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
 959                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
 960                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
 961         }
 962 }
 963
 964 /*
 965  * This function finally enables all IOMMUs found in the system after
 966  * they have been initialized
 967  */
 968 static void __init enable_iommus(void)
 969 {
 970         struct amd_iommu *iommu;
 971
 972         list_for_each_entry(iommu, &amd_iommu_list, list) {
 973                 iommu_set_exclusion_range(iommu);
 974                 iommu_init_msi(iommu);
 975                 iommu_enable_event_logging(iommu);
 976                 iommu_enable(iommu);
 977         }
 978 }
 979
 980 /*
 981  * Suspend/Resume support
 982  * disable suspend until real resume implemented
 983  */
 984
 985 static int amd_iommu_resume(struct sys_device *dev)
 986 {
 987         return 0;
 988 }
 989
 990 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
 991 {
 992         return -EINVAL;
 993 }
 994
 995 static struct sysdev_class amd_iommu_sysdev_class = {
 996         .name = "amd_iommu",
 997         .suspend = amd_iommu_suspend,
 998         .resume = amd_iommu_resume,
 999 };
1000
1001 static struct sys_device device_amd_iommu = {
1002         .id = 0,
1003         .cls = &amd_iommu_sysdev_class,
1004 };
1005
1006 /*
1007  * This is the core init function for AMD IOMMU hardware in the system.
1008  * This function is called from the generic x86 DMA layer initialization
1009  * code.
1010  *
1011  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1012  * three times:
1013  *
1014  *      1 pass) Find the highest PCI device id the driver has to handle.
1015  *              Upon this information the size of the data structures is
1016  *              determined that needs to be allocated.
1017  *
1018  *      2 pass) Initialize the data structures just allocated with the
1019  *              information in the ACPI table about available AMD IOMMUs
1020  *              in the system. It also maps the PCI devices in the
1021  *              system to specific IOMMUs
1022  *
1023  *      3 pass) After the basic data structures are allocated and
1024  *              initialized we update them with information about memory
1025  *              remapping requirements parsed out of the ACPI table in
1026  *              this last pass.
1027  *
1028  * After that the hardware is initialized and ready to go. In the last
1029  * step we do some Linux specific things like registering the driver in
1030  * the dma_ops interface and initializing the suspend/resume support
1031  * functions. Finally it prints some information about AMD IOMMUs and
1032  * the driver state and enables the hardware.
1033  */
1034 int __init amd_iommu_init(void)
1035 {
1036         int i, ret = 0;
1037
1038
1039         if (no_iommu) {
1040                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
1041                 return 0;
1042         }
1043
1044         if (!amd_iommu_detected)
1045                 return -ENODEV;
1046
1047         /*
1048          * First parse ACPI tables to find the largest Bus/Dev/Func
1049          * we need to handle. Upon this information the shared data
1050          * structures for the IOMMUs in the system will be allocated
1051          */
1052         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1053                 return -ENODEV;
1054
1055         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1056         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1057         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1058
1059         ret = -ENOMEM;
1060
1061         /* Device table - directly used by all IOMMUs */
1062         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1063                                       get_order(dev_table_size));
1064         if (amd_iommu_dev_table == NULL)
1065                 goto out;
1066
1067         /*
1068          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1069          * IOMMU see for that device
1070          */
1071         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1072                         get_order(alias_table_size));
1073         if (amd_iommu_alias_table == NULL)
1074                 goto free;
1075
1076         /* IOMMU rlookup table - find the IOMMU for a specific device */
1077         amd_iommu_rlookup_table = (void *)__get_free_pages(GFP_KERNEL,
1078                         get_order(rlookup_table_size));
1079         if (amd_iommu_rlookup_table == NULL)
1080                 goto free;
1081
1082         /*
1083          * Protection Domain table - maps devices to protection domains
1084          * This table has the same size as the rlookup_table
1085          */
1086         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1087                                      get_order(rlookup_table_size));
1088         if (amd_iommu_pd_table == NULL)
1089                 goto free;
1090
1091         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1092                                             GFP_KERNEL | __GFP_ZERO,
1093                                             get_order(MAX_DOMAIN_ID/8));
1094         if (amd_iommu_pd_alloc_bitmap == NULL)
1095                 goto free;
1096
1097         /* init the device table */
1098         init_device_table();
1099
1100         /*
1101          * let all alias entries point to itself
1102          */
1103         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1104                 amd_iommu_alias_table[i] = i;
1105
1106         /*
1107          * never allocate domain 0 because its used as the non-allocated and
1108          * error value placeholder
1109          */
1110         amd_iommu_pd_alloc_bitmap[0] = 1;
1111
1112         /*
1113          * now the data structures are allocated and basically initialized
1114          * start the real acpi table scan
1115          */
1116         ret = -ENODEV;
1117         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1118                 goto free;
1119
1120         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1121                 goto free;
1122
1123         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1124         if (ret)
1125                 goto free;
1126
1127         ret = sysdev_register(&device_amd_iommu);
1128         if (ret)
1129                 goto free;
1130
1131         ret = amd_iommu_init_dma_ops();
1132         if (ret)
1133                 goto free;
1134
1135         enable_iommus();
1136
1137         printk(KERN_INFO "AMD IOMMU: aperture size is %d MB\n",
1138                         (1 << (amd_iommu_aperture_order-20)));
1139
1140         printk(KERN_INFO "AMD IOMMU: device isolation ");
1141         if (amd_iommu_isolate)
1142                 printk("enabled\n");
1143         else
1144                 printk("disabled\n");
1145
1146         if (iommu_fullflush)
1147                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1148         else
1149                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1150
1151 out:
1152         return ret;
1153
1154 free:
1155         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1156                    get_order(MAX_DOMAIN_ID/8));
1157
1158         free_pages((unsigned long)amd_iommu_pd_table,
1159                    get_order(rlookup_table_size));
1160
1161         free_pages((unsigned long)amd_iommu_rlookup_table,
1162                    get_order(rlookup_table_size));
1163
1164         free_pages((unsigned long)amd_iommu_alias_table,
1165                    get_order(alias_table_size));
1166
1167         free_pages((unsigned long)amd_iommu_dev_table,
1168                    get_order(dev_table_size));
1169
1170         free_iommu_all();
1171
1172         free_unity_maps();
1173
1174         goto out;
1175 }
1176
1177 /****************************************************************************
1178  *
1179  * Early detect code. This code runs at IOMMU detection time in the DMA
1180  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1181  * IOMMUs
1182  *
1183  ****************************************************************************/
1184 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1185 {
1186         return 0;
1187 }
1188
1189 void __init amd_iommu_detect(void)
1190 {
1191         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1192                 return;
1193
1194         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1195                 iommu_detected = 1;
1196                 amd_iommu_detected = 1;
1197 #ifdef CONFIG_GART_IOMMU
1198                 gart_iommu_aperture_disabled = 1;
1199                 gart_iommu_aperture = 0;
1200 #endif
1201         }
1202 }
1203
1204 /****************************************************************************
1205  *
1206  * Parsing functions for the AMD IOMMU specific kernel command line
1207  * options.
1208  *
1209  ****************************************************************************/
1210
1211 static int __init parse_amd_iommu_options(char *str)
1212 {
1213         for (; *str; ++str) {
1214                 if (strncmp(str, "isolate", 7) == 0)
1215                         amd_iommu_isolate = 1;
1216         }
1217
1218         return 1;
1219 }
1220
1221 static int __init parse_amd_iommu_size_options(char *str)
1222 {
1223         unsigned order = PAGE_SHIFT + get_order(memparse(str, &str));
1224
1225         if ((order > 24) && (order < 31))
1226                 amd_iommu_aperture_order = order;
1227
1228         return 1;
1229 }
1230
1231 __setup("amd_iommu=", parse_amd_iommu_options);
1232 __setup("amd_iommu_size=", parse_amd_iommu_size_options);