arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/scatterlist.h>
  24 #include <linux/iommu-helper.h>
  25 #include <asm/proto.h>
  26 #include <asm/iommu.h>
  27 #include <asm/amd_iommu_types.h>
  28 #include <asm/amd_iommu.h>
  29
  30 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  31
  32 #define EXIT_LOOP_COUNT 10000000
  33
  34 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  35
  36 /*
  37  * general struct to manage commands send to an IOMMU
  38  */
  39 struct iommu_cmd {
  40         u32 data[4];
  41 };
  42
  43 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  44                              struct unity_map_entry *e);
  45
  46 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
  47 static int iommu_has_npcache(struct amd_iommu *iommu)
  48 {
  49         return iommu->cap & IOMMU_CAP_NPCACHE;
  50 }
  51
  52 /****************************************************************************
  53  *
  54  * IOMMU command queuing functions
  55  *
  56  ****************************************************************************/
  57
  58 /*
  59  * Writes the command to the IOMMUs command buffer and informs the
  60  * hardware about the new command. Must be called with iommu->lock held.
  61  */
  62 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
  63 {
  64         u32 tail, head;
  65         u8 *target;
  66
  67         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
  68         target = iommu->cmd_buf + tail;
  69         memcpy_toio(target, cmd, sizeof(*cmd));
  70         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
  71         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
  72         if (tail == head)
  73                 return -ENOMEM;
  74         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
  75
  76         return 0;
  77 }
  78
  79 /*
  80  * General queuing function for commands. Takes iommu->lock and calls
  81  * __iommu_queue_command().
  82  */
  83 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
  84 {
  85         unsigned long flags;
  86         int ret;
  87
  88         spin_lock_irqsave(&iommu->lock, flags);
  89         ret = __iommu_queue_command(iommu, cmd);
  90         spin_unlock_irqrestore(&iommu->lock, flags);
  91
  92         return ret;
  93 }
  94
  95 /*
  96  * This function is called whenever we need to ensure that the IOMMU has
  97  * completed execution of all commands we sent. It sends a
  98  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
  99  * us about that by writing a value to a physical address we pass with
 100  * the command.
 101  */
 102 static int iommu_completion_wait(struct amd_iommu *iommu)
 103 {
 104         int ret, ready = 0;
 105         unsigned status = 0;
 106         struct iommu_cmd cmd;
 107         unsigned long i = 0;
 108
 109         memset(&cmd, 0, sizeof(cmd));
 110         cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 111         CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 112
 113         iommu->need_sync = 0;
 114
 115         ret = iommu_queue_command(iommu, &cmd);
 116
 117         if (ret)
 118                 return ret;
 119
 120         while (!ready && (i < EXIT_LOOP_COUNT)) {
 121                 ++i;
 122                 /* wait for the bit to become one */
 123                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 124                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 125         }
 126
 127         /* set bit back to zero */
 128         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 129         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 130
 131         if (unlikely((i == EXIT_LOOP_COUNT) && printk_ratelimit()))
 132                 printk(KERN_WARNING "AMD IOMMU: Completion wait loop failed\n");
 133
 134         return 0;
 135 }
 136
 137 /*
 138  * Command send function for invalidating a device table entry
 139  */
 140 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 141 {
 142         struct iommu_cmd cmd;
 143         int ret;
 144
 145         BUG_ON(iommu == NULL);
 146
 147         memset(&cmd, 0, sizeof(cmd));
 148         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 149         cmd.data[0] = devid;
 150
 151         ret = iommu_queue_command(iommu, &cmd);
 152
 153         iommu->need_sync = 1;
 154
 155         return ret;
 156 }
 157
 158 /*
 159  * Generic command send function for invalidaing TLB entries
 160  */
 161 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 162                 u64 address, u16 domid, int pde, int s)
 163 {
 164         struct iommu_cmd cmd;
 165         int ret;
 166
 167         memset(&cmd, 0, sizeof(cmd));
 168         address &= PAGE_MASK;
 169         CMD_SET_TYPE(&cmd, CMD_INV_IOMMU_PAGES);
 170         cmd.data[1] |= domid;
 171         cmd.data[2] = lower_32_bits(address);
 172         cmd.data[3] = upper_32_bits(address);
 173         if (s) /* size bit - we flush more than one 4kb page */
 174                 cmd.data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 175         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 176                 cmd.data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 177
 178         ret = iommu_queue_command(iommu, &cmd);
 179
 180         iommu->need_sync = 1;
 181
 182         return ret;
 183 }
 184
 185 /*
 186  * TLB invalidation function which is called from the mapping functions.
 187  * It invalidates a single PTE if the range to flush is within a single
 188  * page. Otherwise it flushes the whole TLB of the IOMMU.
 189  */
 190 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 191                 u64 address, size_t size)
 192 {
 193         int s = 0;
 194         unsigned pages = iommu_num_pages(address, size);
 195
 196         address &= PAGE_MASK;
 197
 198         if (pages > 1) {
 199                 /*
 200                  * If we have to flush more than one page, flush all
 201                  * TLB entries for this domain
 202                  */
 203                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 204                 s = 1;
 205         }
 206
 207         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 208
 209         return 0;
 210 }
 211
 212 /****************************************************************************
 213  *
 214  * The functions below are used the create the page table mappings for
 215  * unity mapped regions.
 216  *
 217  ****************************************************************************/
 218
 219 /*
 220  * Generic mapping functions. It maps a physical address into a DMA
 221  * address space. It allocates the page table pages if necessary.
 222  * In the future it can be extended to a generic mapping function
 223  * supporting all features of AMD IOMMU page tables like level skipping
 224  * and full 64 bit address spaces.
 225  */
 226 static int iommu_map(struct protection_domain *dom,
 227                      unsigned long bus_addr,
 228                      unsigned long phys_addr,
 229                      int prot)
 230 {
 231         u64 __pte, *pte, *page;
 232
 233         bus_addr  = PAGE_ALIGN(bus_addr);
 234         phys_addr = PAGE_ALIGN(bus_addr);
 235
 236         /* only support 512GB address spaces for now */
 237         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 238                 return -EINVAL;
 239
 240         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 241
 242         if (!IOMMU_PTE_PRESENT(*pte)) {
 243                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 244                 if (!page)
 245                         return -ENOMEM;
 246                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
 247         }
 248
 249         pte = IOMMU_PTE_PAGE(*pte);
 250         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 251
 252         if (!IOMMU_PTE_PRESENT(*pte)) {
 253                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 254                 if (!page)
 255                         return -ENOMEM;
 256                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
 257         }
 258
 259         pte = IOMMU_PTE_PAGE(*pte);
 260         pte = &pte[IOMMU_PTE_L0_INDEX(bus_addr)];
 261
 262         if (IOMMU_PTE_PRESENT(*pte))
 263                 return -EBUSY;
 264
 265         __pte = phys_addr | IOMMU_PTE_P;
 266         if (prot & IOMMU_PROT_IR)
 267                 __pte |= IOMMU_PTE_IR;
 268         if (prot & IOMMU_PROT_IW)
 269                 __pte |= IOMMU_PTE_IW;
 270
 271         *pte = __pte;
 272
 273         return 0;
 274 }
 275
 276 /*
 277  * This function checks if a specific unity mapping entry is needed for
 278  * this specific IOMMU.
 279  */
 280 static int iommu_for_unity_map(struct amd_iommu *iommu,
 281                                struct unity_map_entry *entry)
 282 {
 283         u16 bdf, i;
 284
 285         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 286                 bdf = amd_iommu_alias_table[i];
 287                 if (amd_iommu_rlookup_table[bdf] == iommu)
 288                         return 1;
 289         }
 290
 291         return 0;
 292 }
 293
 294 /*
 295  * Init the unity mappings for a specific IOMMU in the system
 296  *
 297  * Basically iterates over all unity mapping entries and applies them to
 298  * the default domain DMA of that IOMMU if necessary.
 299  */
 300 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 301 {
 302         struct unity_map_entry *entry;
 303         int ret;
 304
 305         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 306                 if (!iommu_for_unity_map(iommu, entry))
 307                         continue;
 308                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 309                 if (ret)
 310                         return ret;
 311         }
 312
 313         return 0;
 314 }
 315
 316 /*
 317  * This function actually applies the mapping to the page table of the
 318  * dma_ops domain.
 319  */
 320 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 321                              struct unity_map_entry *e)
 322 {
 323         u64 addr;
 324         int ret;
 325
 326         for (addr = e->address_start; addr < e->address_end;
 327              addr += PAGE_SIZE) {
 328                 ret = iommu_map(&dma_dom->domain, addr, addr, e->prot);
 329                 if (ret)
 330                         return ret;
 331                 /*
 332                  * if unity mapping is in aperture range mark the page
 333                  * as allocated in the aperture
 334                  */
 335                 if (addr < dma_dom->aperture_size)
 336                         __set_bit(addr >> PAGE_SHIFT, dma_dom->bitmap);
 337         }
 338
 339         return 0;
 340 }
 341
 342 /*
 343  * Inits the unity mappings required for a specific device
 344  */
 345 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 346                                           u16 devid)
 347 {
 348         struct unity_map_entry *e;
 349         int ret;
 350
 351         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 352                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 353                         continue;
 354                 ret = dma_ops_unity_map(dma_dom, e);
 355                 if (ret)
 356                         return ret;
 357         }
 358
 359         return 0;
 360 }
 361
 362 /****************************************************************************
 363  *
 364  * The next functions belong to the address allocator for the dma_ops
 365  * interface functions. They work like the allocators in the other IOMMU
 366  * drivers. Its basically a bitmap which marks the allocated pages in
 367  * the aperture. Maybe it could be enhanced in the future to a more
 368  * efficient allocator.
 369  *
 370  ****************************************************************************/
 371 static unsigned long dma_mask_to_pages(unsigned long mask)
 372 {
 373         return (mask >> PAGE_SHIFT) +
 374                 (PAGE_ALIGN(mask & ~PAGE_MASK) >> PAGE_SHIFT);
 375 }
 376
 377 /*
 378  * The address allocator core function.
 379  *
 380  * called with domain->lock held
 381  */
 382 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 383                                              struct dma_ops_domain *dom,
 384                                              unsigned int pages)
 385 {
 386         unsigned long limit = dma_mask_to_pages(*dev->dma_mask);
 387         unsigned long address;
 388         unsigned long size = dom->aperture_size >> PAGE_SHIFT;
 389         unsigned long boundary_size;
 390
 391         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 392                         PAGE_SIZE) >> PAGE_SHIFT;
 393         limit = limit < size ? limit : size;
 394
 395         if (dom->next_bit >= limit)
 396                 dom->next_bit = 0;
 397
 398         address = iommu_area_alloc(dom->bitmap, limit, dom->next_bit, pages,
 399                         0 , boundary_size, 0);
 400         if (address == -1)
 401                 address = iommu_area_alloc(dom->bitmap, limit, 0, pages,
 402                                 0, boundary_size, 0);
 403
 404         if (likely(address != -1)) {
 405                 dom->next_bit = address + pages;
 406                 address <<= PAGE_SHIFT;
 407         } else
 408                 address = bad_dma_address;
 409
 410         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 411
 412         return address;
 413 }
 414
 415 /*
 416  * The address free function.
 417  *
 418  * called with domain->lock held
 419  */
 420 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 421                                    unsigned long address,
 422                                    unsigned int pages)
 423 {
 424         address >>= PAGE_SHIFT;
 425         iommu_area_free(dom->bitmap, address, pages);
 426 }
 427
 428 /****************************************************************************
 429  *
 430  * The next functions belong to the domain allocation. A domain is
 431  * allocated for every IOMMU as the default domain. If device isolation
 432  * is enabled, every device get its own domain. The most important thing
 433  * about domains is the page table mapping the DMA address space they
 434  * contain.
 435  *
 436  ****************************************************************************/
 437
 438 static u16 domain_id_alloc(void)
 439 {
 440         unsigned long flags;
 441         int id;
 442
 443         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 444         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 445         BUG_ON(id == 0);
 446         if (id > 0 && id < MAX_DOMAIN_ID)
 447                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 448         else
 449                 id = 0;
 450         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 451
 452         return id;
 453 }
 454
 455 /*
 456  * Used to reserve address ranges in the aperture (e.g. for exclusion
 457  * ranges.
 458  */
 459 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 460                                       unsigned long start_page,
 461                                       unsigned int pages)
 462 {
 463         unsigned int last_page = dom->aperture_size >> PAGE_SHIFT;
 464
 465         if (start_page + pages > last_page)
 466                 pages = last_page - start_page;
 467
 468         set_bit_string(dom->bitmap, start_page, pages);
 469 }
 470
 471 static void dma_ops_free_pagetable(struct dma_ops_domain *dma_dom)
 472 {
 473         int i, j;
 474         u64 *p1, *p2, *p3;
 475
 476         p1 = dma_dom->domain.pt_root;
 477
 478         if (!p1)
 479                 return;
 480
 481         for (i = 0; i < 512; ++i) {
 482                 if (!IOMMU_PTE_PRESENT(p1[i]))
 483                         continue;
 484
 485                 p2 = IOMMU_PTE_PAGE(p1[i]);
 486                 for (j = 0; j < 512; ++i) {
 487                         if (!IOMMU_PTE_PRESENT(p2[j]))
 488                                 continue;
 489                         p3 = IOMMU_PTE_PAGE(p2[j]);
 490                         free_page((unsigned long)p3);
 491                 }
 492
 493                 free_page((unsigned long)p2);
 494         }
 495
 496         free_page((unsigned long)p1);
 497 }
 498
 499 /*
 500  * Free a domain, only used if something went wrong in the
 501  * allocation path and we need to free an already allocated page table
 502  */
 503 static void dma_ops_domain_free(struct dma_ops_domain *dom)
 504 {
 505         if (!dom)
 506                 return;
 507
 508         dma_ops_free_pagetable(dom);
 509
 510         kfree(dom->pte_pages);
 511
 512         kfree(dom->bitmap);
 513
 514         kfree(dom);
 515 }
 516
 517 /*
 518  * Allocates a new protection domain usable for the dma_ops functions.
 519  * It also intializes the page table and the address allocator data
 520  * structures required for the dma_ops interface
 521  */
 522 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu,
 523                                                    unsigned order)
 524 {
 525         struct dma_ops_domain *dma_dom;
 526         unsigned i, num_pte_pages;
 527         u64 *l2_pde;
 528         u64 address;
 529
 530         /*
 531          * Currently the DMA aperture must be between 32 MB and 1GB in size
 532          */
 533         if ((order < 25) || (order > 30))
 534                 return NULL;
 535
 536         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
 537         if (!dma_dom)
 538                 return NULL;
 539
 540         spin_lock_init(&dma_dom->domain.lock);
 541
 542         dma_dom->domain.id = domain_id_alloc();
 543         if (dma_dom->domain.id == 0)
 544                 goto free_dma_dom;
 545         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
 546         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
 547         dma_dom->domain.priv = dma_dom;
 548         if (!dma_dom->domain.pt_root)
 549                 goto free_dma_dom;
 550         dma_dom->aperture_size = (1ULL << order);
 551         dma_dom->bitmap = kzalloc(dma_dom->aperture_size / (PAGE_SIZE * 8),
 552                                   GFP_KERNEL);
 553         if (!dma_dom->bitmap)
 554                 goto free_dma_dom;
 555         /*
 556          * mark the first page as allocated so we never return 0 as
 557          * a valid dma-address. So we can use 0 as error value
 558          */
 559         dma_dom->bitmap[0] = 1;
 560         dma_dom->next_bit = 0;
 561
 562         /* Intialize the exclusion range if necessary */
 563         if (iommu->exclusion_start &&
 564             iommu->exclusion_start < dma_dom->aperture_size) {
 565                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 566                 int pages = iommu_num_pages(iommu->exclusion_start,
 567                                             iommu->exclusion_length);
 568                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 569         }
 570
 571         /*
 572          * At the last step, build the page tables so we don't need to
 573          * allocate page table pages in the dma_ops mapping/unmapping
 574          * path.
 575          */
 576         num_pte_pages = dma_dom->aperture_size / (PAGE_SIZE * 512);
 577         dma_dom->pte_pages = kzalloc(num_pte_pages * sizeof(void *),
 578                         GFP_KERNEL);
 579         if (!dma_dom->pte_pages)
 580                 goto free_dma_dom;
 581
 582         l2_pde = (u64 *)get_zeroed_page(GFP_KERNEL);
 583         if (l2_pde == NULL)
 584                 goto free_dma_dom;
 585
 586         dma_dom->domain.pt_root[0] = IOMMU_L2_PDE(virt_to_phys(l2_pde));
 587
 588         for (i = 0; i < num_pte_pages; ++i) {
 589                 dma_dom->pte_pages[i] = (u64 *)get_zeroed_page(GFP_KERNEL);
 590                 if (!dma_dom->pte_pages[i])
 591                         goto free_dma_dom;
 592                 address = virt_to_phys(dma_dom->pte_pages[i]);
 593                 l2_pde[i] = IOMMU_L1_PDE(address);
 594         }
 595
 596         return dma_dom;
 597
 598 free_dma_dom:
 599         dma_ops_domain_free(dma_dom);
 600
 601         return NULL;
 602 }
 603
 604 /*
 605  * Find out the protection domain structure for a given PCI device. This
 606  * will give us the pointer to the page table root for example.
 607  */
 608 static struct protection_domain *domain_for_device(u16 devid)
 609 {
 610         struct protection_domain *dom;
 611         unsigned long flags;
 612
 613         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
 614         dom = amd_iommu_pd_table[devid];
 615         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 616
 617         return dom;
 618 }
 619
 620 /*
 621  * If a device is not yet associated with a domain, this function does
 622  * assigns it visible for the hardware
 623  */
 624 static void set_device_domain(struct amd_iommu *iommu,
 625                               struct protection_domain *domain,
 626                               u16 devid)
 627 {
 628         unsigned long flags;
 629
 630         u64 pte_root = virt_to_phys(domain->pt_root);
 631
 632         pte_root |= (domain->mode & 0x07) << 9;
 633         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | 2;
 634
 635         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 636         amd_iommu_dev_table[devid].data[0] = pte_root;
 637         amd_iommu_dev_table[devid].data[1] = pte_root >> 32;
 638         amd_iommu_dev_table[devid].data[2] = domain->id;
 639
 640         amd_iommu_pd_table[devid] = domain;
 641         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 642
 643         iommu_queue_inv_dev_entry(iommu, devid);
 644
 645         iommu->need_sync = 1;
 646 }
 647
 648 /*****************************************************************************
 649  *
 650  * The next functions belong to the dma_ops mapping/unmapping code.
 651  *
 652  *****************************************************************************/
 653
 654 /*
 655  * In the dma_ops path we only have the struct device. This function
 656  * finds the corresponding IOMMU, the protection domain and the
 657  * requestor id for a given device.
 658  * If the device is not yet associated with a domain this is also done
 659  * in this function.
 660  */
 661 static int get_device_resources(struct device *dev,
 662                                 struct amd_iommu **iommu,
 663                                 struct protection_domain **domain,
 664                                 u16 *bdf)
 665 {
 666         struct dma_ops_domain *dma_dom;
 667         struct pci_dev *pcidev;
 668         u16 _bdf;
 669
 670         BUG_ON(!dev || dev->bus != &pci_bus_type || !dev->dma_mask);
 671
 672         pcidev = to_pci_dev(dev);
 673         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
 674
 675         /* device not translated by any IOMMU in the system? */
 676         if (_bdf > amd_iommu_last_bdf) {
 677                 *iommu = NULL;
 678                 *domain = NULL;
 679                 *bdf = 0xffff;
 680                 return 0;
 681         }
 682
 683         *bdf = amd_iommu_alias_table[_bdf];
 684
 685         *iommu = amd_iommu_rlookup_table[*bdf];
 686         if (*iommu == NULL)
 687                 return 0;
 688         dma_dom = (*iommu)->default_dom;
 689         *domain = domain_for_device(*bdf);
 690         if (*domain == NULL) {
 691                 *domain = &dma_dom->domain;
 692                 set_device_domain(*iommu, *domain, *bdf);
 693                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
 694                                 "device ", (*domain)->id);
 695                 print_devid(_bdf, 1);
 696         }
 697
 698         return 1;
 699 }
 700
 701 /*
 702  * This is the generic map function. It maps one 4kb page at paddr to
 703  * the given address in the DMA address space for the domain.
 704  */
 705 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
 706                                      struct dma_ops_domain *dom,
 707                                      unsigned long address,
 708                                      phys_addr_t paddr,
 709                                      int direction)
 710 {
 711         u64 *pte, __pte;
 712
 713         WARN_ON(address > dom->aperture_size);
 714
 715         paddr &= PAGE_MASK;
 716
 717         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 718         pte += IOMMU_PTE_L0_INDEX(address);
 719
 720         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
 721
 722         if (direction == DMA_TO_DEVICE)
 723                 __pte |= IOMMU_PTE_IR;
 724         else if (direction == DMA_FROM_DEVICE)
 725                 __pte |= IOMMU_PTE_IW;
 726         else if (direction == DMA_BIDIRECTIONAL)
 727                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
 728
 729         WARN_ON(*pte);
 730
 731         *pte = __pte;
 732
 733         return (dma_addr_t)address;
 734 }
 735
 736 /*
 737  * The generic unmapping function for on page in the DMA address space.
 738  */
 739 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
 740                                  struct dma_ops_domain *dom,
 741                                  unsigned long address)
 742 {
 743         u64 *pte;
 744
 745         if (address >= dom->aperture_size)
 746                 return;
 747
 748         WARN_ON(address & 0xfffULL || address > dom->aperture_size);
 749
 750         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 751         pte += IOMMU_PTE_L0_INDEX(address);
 752
 753         WARN_ON(!*pte);
 754
 755         *pte = 0ULL;
 756 }
 757
 758 /*
 759  * This function contains common code for mapping of a physically
 760  * contiguous memory region into DMA address space. It is uses by all
 761  * mapping functions provided by this IOMMU driver.
 762  * Must be called with the domain lock held.
 763  */
 764 static dma_addr_t __map_single(struct device *dev,
 765                                struct amd_iommu *iommu,
 766                                struct dma_ops_domain *dma_dom,
 767                                phys_addr_t paddr,
 768                                size_t size,
 769                                int dir)
 770 {
 771         dma_addr_t offset = paddr & ~PAGE_MASK;
 772         dma_addr_t address, start;
 773         unsigned int pages;
 774         int i;
 775
 776         pages = iommu_num_pages(paddr, size);
 777         paddr &= PAGE_MASK;
 778
 779         address = dma_ops_alloc_addresses(dev, dma_dom, pages);
 780         if (unlikely(address == bad_dma_address))
 781                 goto out;
 782
 783         start = address;
 784         for (i = 0; i < pages; ++i) {
 785                 dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
 786                 paddr += PAGE_SIZE;
 787                 start += PAGE_SIZE;
 788         }
 789         address += offset;
 790
 791 out:
 792         return address;
 793 }
 794
 795 /*
 796  * Does the reverse of the __map_single function. Must be called with
 797  * the domain lock held too
 798  */
 799 static void __unmap_single(struct amd_iommu *iommu,
 800                            struct dma_ops_domain *dma_dom,
 801                            dma_addr_t dma_addr,
 802                            size_t size,
 803                            int dir)
 804 {
 805         dma_addr_t i, start;
 806         unsigned int pages;
 807
 808         if ((dma_addr == 0) || (dma_addr + size > dma_dom->aperture_size))
 809                 return;
 810
 811         pages = iommu_num_pages(dma_addr, size);
 812         dma_addr &= PAGE_MASK;
 813         start = dma_addr;
 814
 815         for (i = 0; i < pages; ++i) {
 816                 dma_ops_domain_unmap(iommu, dma_dom, start);
 817                 start += PAGE_SIZE;
 818         }
 819
 820         dma_ops_free_addresses(dma_dom, dma_addr, pages);
 821 }
 822
 823 /*
 824  * The exported map_single function for dma_ops.
 825  */
 826 static dma_addr_t map_single(struct device *dev, phys_addr_t paddr,
 827                              size_t size, int dir)
 828 {
 829         unsigned long flags;
 830         struct amd_iommu *iommu;
 831         struct protection_domain *domain;
 832         u16 devid;
 833         dma_addr_t addr;
 834
 835         get_device_resources(dev, &iommu, &domain, &devid);
 836
 837         if (iommu == NULL || domain == NULL)
 838                 /* device not handled by any AMD IOMMU */
 839                 return (dma_addr_t)paddr;
 840
 841         spin_lock_irqsave(&domain->lock, flags);
 842         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir);
 843         if (addr == bad_dma_address)
 844                 goto out;
 845
 846         if (iommu_has_npcache(iommu))
 847                 iommu_flush_pages(iommu, domain->id, addr, size);
 848
 849         if (iommu->need_sync)
 850                 iommu_completion_wait(iommu);
 851
 852 out:
 853         spin_unlock_irqrestore(&domain->lock, flags);
 854
 855         return addr;
 856 }
 857
 858 /*
 859  * The exported unmap_single function for dma_ops.
 860  */
 861 static void unmap_single(struct device *dev, dma_addr_t dma_addr,
 862                          size_t size, int dir)
 863 {
 864         unsigned long flags;
 865         struct amd_iommu *iommu;
 866         struct protection_domain *domain;
 867         u16 devid;
 868
 869         if (!get_device_resources(dev, &iommu, &domain, &devid))
 870                 /* device not handled by any AMD IOMMU */
 871                 return;
 872
 873         spin_lock_irqsave(&domain->lock, flags);
 874
 875         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
 876
 877         iommu_flush_pages(iommu, domain->id, dma_addr, size);
 878
 879         if (iommu->need_sync)
 880                 iommu_completion_wait(iommu);
 881
 882         spin_unlock_irqrestore(&domain->lock, flags);
 883 }
 884
 885 /*
 886  * This is a special map_sg function which is used if we should map a
 887  * device which is not handled by an AMD IOMMU in the system.
 888  */
 889 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
 890                            int nelems, int dir)
 891 {
 892         struct scatterlist *s;
 893         int i;
 894
 895         for_each_sg(sglist, s, nelems, i) {
 896                 s->dma_address = (dma_addr_t)sg_phys(s);
 897                 s->dma_length  = s->length;
 898         }
 899
 900         return nelems;
 901 }
 902
 903 /*
 904  * The exported map_sg function for dma_ops (handles scatter-gather
 905  * lists).
 906  */
 907 static int map_sg(struct device *dev, struct scatterlist *sglist,
 908                   int nelems, int dir)
 909 {
 910         unsigned long flags;
 911         struct amd_iommu *iommu;
 912         struct protection_domain *domain;
 913         u16 devid;
 914         int i;
 915         struct scatterlist *s;
 916         phys_addr_t paddr;
 917         int mapped_elems = 0;
 918
 919         get_device_resources(dev, &iommu, &domain, &devid);
 920
 921         if (!iommu || !domain)
 922                 return map_sg_no_iommu(dev, sglist, nelems, dir);
 923
 924         spin_lock_irqsave(&domain->lock, flags);
 925
 926         for_each_sg(sglist, s, nelems, i) {
 927                 paddr = sg_phys(s);
 928
 929                 s->dma_address = __map_single(dev, iommu, domain->priv,
 930                                               paddr, s->length, dir);
 931
 932                 if (s->dma_address) {
 933                         s->dma_length = s->length;
 934                         mapped_elems++;
 935                 } else
 936                         goto unmap;
 937                 if (iommu_has_npcache(iommu))
 938                         iommu_flush_pages(iommu, domain->id, s->dma_address,
 939                                           s->dma_length);
 940         }
 941
 942         if (iommu->need_sync)
 943                 iommu_completion_wait(iommu);
 944
 945 out:
 946         spin_unlock_irqrestore(&domain->lock, flags);
 947
 948         return mapped_elems;
 949 unmap:
 950         for_each_sg(sglist, s, mapped_elems, i) {
 951                 if (s->dma_address)
 952                         __unmap_single(iommu, domain->priv, s->dma_address,
 953                                        s->dma_length, dir);
 954                 s->dma_address = s->dma_length = 0;
 955         }
 956
 957         mapped_elems = 0;
 958
 959         goto out;
 960 }
 961
 962 /*
 963  * The exported map_sg function for dma_ops (handles scatter-gather
 964  * lists).
 965  */
 966 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
 967                      int nelems, int dir)
 968 {
 969         unsigned long flags;
 970         struct amd_iommu *iommu;
 971         struct protection_domain *domain;
 972         struct scatterlist *s;
 973         u16 devid;
 974         int i;
 975
 976         if (!get_device_resources(dev, &iommu, &domain, &devid))
 977                 return;
 978
 979         spin_lock_irqsave(&domain->lock, flags);
 980
 981         for_each_sg(sglist, s, nelems, i) {
 982                 __unmap_single(iommu, domain->priv, s->dma_address,
 983                                s->dma_length, dir);
 984                 iommu_flush_pages(iommu, domain->id, s->dma_address,
 985                                   s->dma_length);
 986                 s->dma_address = s->dma_length = 0;
 987         }
 988
 989         if (iommu->need_sync)
 990                 iommu_completion_wait(iommu);
 991
 992         spin_unlock_irqrestore(&domain->lock, flags);
 993 }
 994
 995 /*
 996  * The exported alloc_coherent function for dma_ops.
 997  */
 998 static void *alloc_coherent(struct device *dev, size_t size,
 999                             dma_addr_t *dma_addr, gfp_t flag)
1000 {
1001         unsigned long flags;
1002         void *virt_addr;
1003         struct amd_iommu *iommu;
1004         struct protection_domain *domain;
1005         u16 devid;
1006         phys_addr_t paddr;
1007
1008         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1009         if (!virt_addr)
1010                 return 0;
1011
1012         memset(virt_addr, 0, size);
1013         paddr = virt_to_phys(virt_addr);
1014
1015         get_device_resources(dev, &iommu, &domain, &devid);
1016
1017         if (!iommu || !domain) {
1018                 *dma_addr = (dma_addr_t)paddr;
1019                 return virt_addr;
1020         }
1021
1022         spin_lock_irqsave(&domain->lock, flags);
1023
1024         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1025                                  size, DMA_BIDIRECTIONAL);
1026
1027         if (*dma_addr == bad_dma_address) {
1028                 free_pages((unsigned long)virt_addr, get_order(size));
1029                 virt_addr = NULL;
1030                 goto out;
1031         }
1032
1033         if (iommu_has_npcache(iommu))
1034                 iommu_flush_pages(iommu, domain->id, *dma_addr, size);
1035
1036         if (iommu->need_sync)
1037                 iommu_completion_wait(iommu);
1038
1039 out:
1040         spin_unlock_irqrestore(&domain->lock, flags);
1041
1042         return virt_addr;
1043 }
1044
1045 /*
1046  * The exported free_coherent function for dma_ops.
1047  * FIXME: fix the generic x86 DMA layer so that it actually calls that
1048  *        function.
1049  */
1050 static void free_coherent(struct device *dev, size_t size,
1051                           void *virt_addr, dma_addr_t dma_addr)
1052 {
1053         unsigned long flags;
1054         struct amd_iommu *iommu;
1055         struct protection_domain *domain;
1056         u16 devid;
1057
1058         get_device_resources(dev, &iommu, &domain, &devid);
1059
1060         if (!iommu || !domain)
1061                 goto free_mem;
1062
1063         spin_lock_irqsave(&domain->lock, flags);
1064
1065         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1066         iommu_flush_pages(iommu, domain->id, dma_addr, size);
1067
1068         if (iommu->need_sync)
1069                 iommu_completion_wait(iommu);
1070
1071         spin_unlock_irqrestore(&domain->lock, flags);
1072
1073 free_mem:
1074         free_pages((unsigned long)virt_addr, get_order(size));
1075 }
1076
1077 /*
1078  * The function for pre-allocating protection domains.
1079  *
1080  * If the driver core informs the DMA layer if a driver grabs a device
1081  * we don't need to preallocate the protection domains anymore.
1082  * For now we have to.
1083  */
1084 void prealloc_protection_domains(void)
1085 {
1086         struct pci_dev *dev = NULL;
1087         struct dma_ops_domain *dma_dom;
1088         struct amd_iommu *iommu;
1089         int order = amd_iommu_aperture_order;
1090         u16 devid;
1091
1092         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1093                 devid = (dev->bus->number << 8) | dev->devfn;
1094                 if (devid > amd_iommu_last_bdf)
1095                         continue;
1096                 devid = amd_iommu_alias_table[devid];
1097                 if (domain_for_device(devid))
1098                         continue;
1099                 iommu = amd_iommu_rlookup_table[devid];
1100                 if (!iommu)
1101                         continue;
1102                 dma_dom = dma_ops_domain_alloc(iommu, order);
1103                 if (!dma_dom)
1104                         continue;
1105                 init_unity_mappings_for_device(dma_dom, devid);
1106                 set_device_domain(iommu, &dma_dom->domain, devid);
1107                 printk(KERN_INFO "AMD IOMMU: Allocated domain %d for device ",
1108                        dma_dom->domain.id);
1109                 print_devid(devid, 1);
1110         }
1111 }
1112
1113 static struct dma_mapping_ops amd_iommu_dma_ops = {
1114         .alloc_coherent = alloc_coherent,
1115         .free_coherent = free_coherent,
1116         .map_single = map_single,
1117         .unmap_single = unmap_single,
1118         .map_sg = map_sg,
1119         .unmap_sg = unmap_sg,
1120 };
1121
1122 /*
1123  * The function which clues the AMD IOMMU driver into dma_ops.
1124  */
1125 int __init amd_iommu_init_dma_ops(void)
1126 {
1127         struct amd_iommu *iommu;
1128         int order = amd_iommu_aperture_order;
1129         int ret;
1130
1131         /*
1132          * first allocate a default protection domain for every IOMMU we
1133          * found in the system. Devices not assigned to any other
1134          * protection domain will be assigned to the default one.
1135          */
1136         list_for_each_entry(iommu, &amd_iommu_list, list) {
1137                 iommu->default_dom = dma_ops_domain_alloc(iommu, order);
1138                 if (iommu->default_dom == NULL)
1139                         return -ENOMEM;
1140                 ret = iommu_init_unity_mappings(iommu);
1141                 if (ret)
1142                         goto free_domains;
1143         }
1144
1145         /*
1146          * If device isolation is enabled, pre-allocate the protection
1147          * domains for each device.
1148          */
1149         if (amd_iommu_isolate)
1150                 prealloc_protection_domains();
1151
1152         iommu_detected = 1;
1153         force_iommu = 1;
1154         bad_dma_address = 0;
1155 #ifdef CONFIG_GART_IOMMU
1156         gart_iommu_aperture_disabled = 1;
1157         gart_iommu_aperture = 0;
1158 #endif
1159
1160         /* Make the driver finally visible to the drivers */
1161         dma_ops = &amd_iommu_dma_ops;
1162
1163         return 0;
1164
1165 free_domains:
1166
1167         list_for_each_entry(iommu, &amd_iommu_list, list) {
1168                 if (iommu->default_dom)
1169                         dma_ops_domain_free(iommu->default_dom);
1170         }
1171
1172         return ret;
1173 }