arch/sh/kernel/cpu/irq/intc.c

   1 /*
   2  * Shared interrupt handling code for IPR and INTC2 types of IRQs.
   3  *
   4  * Copyright (C) 2007, 2008 Magnus Damm
   5  *
   6  * Based on intc2.c and ipr.c
   7  *
   8  * Copyright (C) 1999  Niibe Yutaka & Takeshi Yaegashi
   9  * Copyright (C) 2000  Kazumoto Kojima
  10  * Copyright (C) 2001  David J. Mckay (david.mckay@st.com)
  11  * Copyright (C) 2003  Takashi Kusuda <kusuda-takashi@hitachi-ul.co.jp>
  12  * Copyright (C) 2005, 2006  Paul Mundt
  13  *
  14  * This file is subject to the terms and conditions of the GNU General Public
  15  * License.  See the file "COPYING" in the main directory of this archive
  16  * for more details.
  17  */
  18 #include <linux/init.h>
  19 #include <linux/irq.h>
  20 #include <linux/module.h>
  21 #include <linux/io.h>
  22 #include <linux/interrupt.h>
  23 #include <linux/bootmem.h>
  24
  25 #define _INTC_MK(fn, mode, addr_e, addr_d, width, shift) \
  26         ((shift) | ((width) << 5) | ((fn) << 9) | ((mode) << 13) | \
  27          ((addr_e) << 16) | ((addr_d << 24)))
  28
  29 #define _INTC_SHIFT(h) (h & 0x1f)
  30 #define _INTC_WIDTH(h) ((h >> 5) & 0xf)
  31 #define _INTC_FN(h) ((h >> 9) & 0xf)
  32 #define _INTC_MODE(h) ((h >> 13) & 0x7)
  33 #define _INTC_ADDR_E(h) ((h >> 16) & 0xff)
  34 #define _INTC_ADDR_D(h) ((h >> 24) & 0xff)
  35
  36 struct intc_handle_int {
  37         unsigned int irq;
  38         unsigned long handle;
  39 };
  40
  41 struct intc_desc_int {
  42         unsigned long *reg;
  43 #ifdef CONFIG_SMP
  44         unsigned long *smp;
  45 #endif
  46         unsigned int nr_reg;
  47         struct intc_handle_int *prio;
  48         unsigned int nr_prio;
  49         struct intc_handle_int *sense;
  50         unsigned int nr_sense;
  51         struct irq_chip chip;
  52 };
  53
  54 #ifdef CONFIG_SMP
  55 #define IS_SMP(x) x.smp
  56 #define INTC_REG(d, x, c) (d->reg[(x)] + ((d->smp[(x)] & 0xff) * c))
  57 #define SMP_NR(d, x) ((d->smp[(x)] >> 8) ? (d->smp[(x)] >> 8) : 1)
  58 #else
  59 #define IS_SMP(x) 0
  60 #define INTC_REG(d, x, c) (d->reg[(x)])
  61 #define SMP_NR(d, x) 1
  62 #endif
  63
  64 static unsigned int intc_prio_level[NR_IRQS]; /* for now */
  65 #ifdef CONFIG_CPU_SH3
  66 static unsigned long ack_handle[NR_IRQS];
  67 #endif
  68
  69 static inline struct intc_desc_int *get_intc_desc(unsigned int irq)
  70 {
  71         struct irq_chip *chip = get_irq_chip(irq);
  72         return (void *)((char *)chip - offsetof(struct intc_desc_int, chip));
  73 }
  74
  75 static inline unsigned int set_field(unsigned int value,
  76                                      unsigned int field_value,
  77                                      unsigned int handle)
  78 {
  79         unsigned int width = _INTC_WIDTH(handle);
  80         unsigned int shift = _INTC_SHIFT(handle);
  81
  82         value &= ~(((1 << width) - 1) << shift);
  83         value |= field_value << shift;
  84         return value;
  85 }
  86
  87 static void write_8(unsigned long addr, unsigned long h, unsigned long data)
  88 {
  89         ctrl_outb(set_field(0, data, h), addr);
  90 }
  91
  92 static void write_16(unsigned long addr, unsigned long h, unsigned long data)
  93 {
  94         ctrl_outw(set_field(0, data, h), addr);
  95 }
  96
  97 static void write_32(unsigned long addr, unsigned long h, unsigned long data)
  98 {
  99         ctrl_outl(set_field(0, data, h), addr);
 100 }
 101
 102 static void modify_8(unsigned long addr, unsigned long h, unsigned long data)
 103 {
 104         ctrl_outb(set_field(ctrl_inb(addr), data, h), addr);
 105 }
 106
 107 static void modify_16(unsigned long addr, unsigned long h, unsigned long data)
 108 {
 109         ctrl_outw(set_field(ctrl_inw(addr), data, h), addr);
 110 }
 111
 112 static void modify_32(unsigned long addr, unsigned long h, unsigned long data)
 113 {
 114         ctrl_outl(set_field(ctrl_inl(addr), data, h), addr);
 115 }
 116
 117 enum {  REG_FN_ERR = 0, REG_FN_WRITE_BASE = 1, REG_FN_MODIFY_BASE = 5 };
 118
 119 static void (*intc_reg_fns[])(unsigned long addr,
 120                               unsigned long h,
 121                               unsigned long data) = {
 122         [REG_FN_WRITE_BASE + 0] = write_8,
 123         [REG_FN_WRITE_BASE + 1] = write_16,
 124         [REG_FN_WRITE_BASE + 3] = write_32,
 125         [REG_FN_MODIFY_BASE + 0] = modify_8,
 126         [REG_FN_MODIFY_BASE + 1] = modify_16,
 127         [REG_FN_MODIFY_BASE + 3] = modify_32,
 128 };
 129
 130 enum {  MODE_ENABLE_REG = 0, /* Bit(s) set -> interrupt enabled */
 131         MODE_MASK_REG,       /* Bit(s) set -> interrupt disabled */
 132         MODE_DUAL_REG,       /* Two registers, set bit to enable / disable */
 133         MODE_PRIO_REG,       /* Priority value written to enable interrupt */
 134         MODE_PCLR_REG,       /* Above plus all bits set to disable interrupt */
 135 };
 136
 137 static void intc_mode_field(unsigned long addr,
 138                             unsigned long handle,
 139                             void (*fn)(unsigned long,
 140                                        unsigned long,
 141                                        unsigned long),
 142                             unsigned int irq)
 143 {
 144         fn(addr, handle, ((1 << _INTC_WIDTH(handle)) - 1));
 145 }
 146
 147 static void intc_mode_zero(unsigned long addr,
 148                            unsigned long handle,
 149                            void (*fn)(unsigned long,
 150                                        unsigned long,
 151                                        unsigned long),
 152                            unsigned int irq)
 153 {
 154         fn(addr, handle, 0);
 155 }
 156
 157 static void intc_mode_prio(unsigned long addr,
 158                            unsigned long handle,
 159                            void (*fn)(unsigned long,
 160                                        unsigned long,
 161                                        unsigned long),
 162                            unsigned int irq)
 163 {
 164         fn(addr, handle, intc_prio_level[irq]);
 165 }
 166
 167 static void (*intc_enable_fns[])(unsigned long addr,
 168                                  unsigned long handle,
 169                                  void (*fn)(unsigned long,
 170                                             unsigned long,
 171                                             unsigned long),
 172                                  unsigned int irq) = {
 173         [MODE_ENABLE_REG] = intc_mode_field,
 174         [MODE_MASK_REG] = intc_mode_zero,
 175         [MODE_DUAL_REG] = intc_mode_field,
 176         [MODE_PRIO_REG] = intc_mode_prio,
 177         [MODE_PCLR_REG] = intc_mode_prio,
 178 };
 179
 180 static void (*intc_disable_fns[])(unsigned long addr,
 181                                   unsigned long handle,
 182                                   void (*fn)(unsigned long,
 183                                              unsigned long,
 184                                              unsigned long),
 185                                   unsigned int irq) = {
 186         [MODE_ENABLE_REG] = intc_mode_zero,
 187         [MODE_MASK_REG] = intc_mode_field,
 188         [MODE_DUAL_REG] = intc_mode_field,
 189         [MODE_PRIO_REG] = intc_mode_zero,
 190         [MODE_PCLR_REG] = intc_mode_field,
 191 };
 192
 193 static inline void _intc_enable(unsigned int irq, unsigned long handle)
 194 {
 195         struct intc_desc_int *d = get_intc_desc(irq);
 196         unsigned long addr;
 197         unsigned int cpu;
 198
 199         for (cpu = 0; cpu < SMP_NR(d, _INTC_ADDR_E(handle)); cpu++) {
 200                 addr = INTC_REG(d, _INTC_ADDR_E(handle), cpu);
 201                 intc_enable_fns[_INTC_MODE(handle)](addr, handle, intc_reg_fns\
 202                                                     [_INTC_FN(handle)], irq);
 203         }
 204 }
 205
 206 static void intc_enable(unsigned int irq)
 207 {
 208         _intc_enable(irq, (unsigned long)get_irq_chip_data(irq));
 209 }
 210
 211 static void intc_disable(unsigned int irq)
 212 {
 213         struct intc_desc_int *d = get_intc_desc(irq);
 214         unsigned long handle = (unsigned long) get_irq_chip_data(irq);
 215         unsigned long addr;
 216         unsigned int cpu;
 217
 218         for (cpu = 0; cpu < SMP_NR(d, _INTC_ADDR_D(handle)); cpu++) {
 219                 addr = INTC_REG(d, _INTC_ADDR_D(handle), cpu);
 220                 intc_disable_fns[_INTC_MODE(handle)](addr, handle,intc_reg_fns\
 221                                                      [_INTC_FN(handle)], irq);
 222         }
 223 }
 224
 225 #ifdef CONFIG_CPU_SH3
 226 static void intc_mask_ack(unsigned int irq)
 227 {
 228         struct intc_desc_int *d = get_intc_desc(irq);
 229         unsigned long handle = ack_handle[irq];
 230         unsigned long addr;
 231
 232         intc_disable(irq);
 233
 234         /* read register and write zero only to the assocaited bit */
 235
 236         if (handle) {
 237                 addr = INTC_REG(d, _INTC_ADDR_D(handle), 0);
 238                 ctrl_inb(addr);
 239                 ctrl_outb(0x3f ^ set_field(0, 1, handle), addr);
 240         }
 241 }
 242 #endif
 243
 244 static struct intc_handle_int *intc_find_irq(struct intc_handle_int *hp,
 245                                              unsigned int nr_hp,
 246                                              unsigned int irq)
 247 {
 248         int i;
 249
 250         /* this doesn't scale well, but...
 251          *
 252          * this function should only be used for cerain uncommon
 253          * operations such as intc_set_priority() and intc_set_sense()
 254          * and in those rare cases performance doesn't matter that much.
 255          * keeping the memory footprint low is more important.
 256          *
 257          * one rather simple way to speed this up and still keep the
 258          * memory footprint down is to make sure the array is sorted
 259          * and then perform a bisect to lookup the irq.
 260          */
 261
 262         for (i = 0; i < nr_hp; i++) {
 263                 if ((hp + i)->irq != irq)
 264                         continue;
 265
 266                 return hp + i;
 267         }
 268
 269         return NULL;
 270 }
 271
 272 int intc_set_priority(unsigned int irq, unsigned int prio)
 273 {
 274         struct intc_desc_int *d = get_intc_desc(irq);
 275         struct intc_handle_int *ihp;
 276
 277         if (!intc_prio_level[irq] || prio <= 1)
 278                 return -EINVAL;
 279
 280         ihp = intc_find_irq(d->prio, d->nr_prio, irq);
 281         if (ihp) {
 282                 if (prio >= (1 << _INTC_WIDTH(ihp->handle)))
 283                         return -EINVAL;
 284
 285                 intc_prio_level[irq] = prio;
 286
 287                 /*
 288                  * only set secondary masking method directly
 289                  * primary masking method is using intc_prio_level[irq]
 290                  * priority level will be set during next enable()
 291                  */
 292
 293                 if (_INTC_FN(ihp->handle) != REG_FN_ERR)
 294                         _intc_enable(irq, ihp->handle);
 295         }
 296         return 0;
 297 }
 298
 299 #define VALID(x) (x | 0x80)
 300
 301 static unsigned char intc_irq_sense_table[IRQ_TYPE_SENSE_MASK + 1] = {
 302         [IRQ_TYPE_EDGE_FALLING] = VALID(0),
 303         [IRQ_TYPE_EDGE_RISING] = VALID(1),
 304         [IRQ_TYPE_LEVEL_LOW] = VALID(2),
 305         /* SH7706, SH7707 and SH7709 do not support high level triggered */
 306 #if !defined(CONFIG_CPU_SUBTYPE_SH7706) && \
 307     !defined(CONFIG_CPU_SUBTYPE_SH7707) && \
 308     !defined(CONFIG_CPU_SUBTYPE_SH7709)
 309         [IRQ_TYPE_LEVEL_HIGH] = VALID(3),
 310 #endif
 311 };
 312
 313 static int intc_set_sense(unsigned int irq, unsigned int type)
 314 {
 315         struct intc_desc_int *d = get_intc_desc(irq);
 316         unsigned char value = intc_irq_sense_table[type & IRQ_TYPE_SENSE_MASK];
 317         struct intc_handle_int *ihp;
 318         unsigned long addr;
 319
 320         if (!value)
 321                 return -EINVAL;
 322
 323         ihp = intc_find_irq(d->sense, d->nr_sense, irq);
 324         if (ihp) {
 325                 addr = INTC_REG(d, _INTC_ADDR_E(ihp->handle), 0);
 326                 intc_reg_fns[_INTC_FN(ihp->handle)](addr, ihp->handle, value);
 327         }
 328         return 0;
 329 }
 330
 331 static unsigned int __init intc_get_reg(struct intc_desc_int *d,
 332                                  unsigned long address)
 333 {
 334         unsigned int k;
 335
 336         for (k = 0; k < d->nr_reg; k++) {
 337                 if (d->reg[k] == address)
 338                         return k;
 339         }
 340
 341         BUG();
 342         return 0;
 343 }
 344
 345 static intc_enum __init intc_grp_id(struct intc_desc *desc,
 346                                     intc_enum enum_id)
 347 {
 348         struct intc_group *g = desc->groups;
 349         unsigned int i, j;
 350
 351         for (i = 0; g && enum_id && i < desc->nr_groups; i++) {
 352                 g = desc->groups + i;
 353
 354                 for (j = 0; g->enum_ids[j]; j++) {
 355                         if (g->enum_ids[j] != enum_id)
 356                                 continue;
 357
 358                         return g->enum_id;
 359                 }
 360         }
 361
 362         return 0;
 363 }
 364
 365 static unsigned int __init intc_mask_data(struct intc_desc *desc,
 366                                           struct intc_desc_int *d,
 367                                           intc_enum enum_id, int do_grps)
 368 {
 369         struct intc_mask_reg *mr = desc->mask_regs;
 370         unsigned int i, j, fn, mode;
 371         unsigned long reg_e, reg_d;
 372
 373         for (i = 0; mr && enum_id && i < desc->nr_mask_regs; i++) {
 374                 mr = desc->mask_regs + i;
 375
 376                 for (j = 0; j < ARRAY_SIZE(mr->enum_ids); j++) {
 377                         if (mr->enum_ids[j] != enum_id)
 378                                 continue;
 379
 380                         if (mr->set_reg && mr->clr_reg) {
 381                                 fn = REG_FN_WRITE_BASE;
 382                                 mode = MODE_DUAL_REG;
 383                                 reg_e = mr->clr_reg;
 384                                 reg_d = mr->set_reg;
 385                         } else {
 386                                 fn = REG_FN_MODIFY_BASE;
 387                                 if (mr->set_reg) {
 388                                         mode = MODE_ENABLE_REG;
 389                                         reg_e = mr->set_reg;
 390                                         reg_d = mr->set_reg;
 391                                 } else {
 392                                         mode = MODE_MASK_REG;
 393                                         reg_e = mr->clr_reg;
 394                                         reg_d = mr->clr_reg;
 395                                 }
 396                         }
 397
 398                         fn += (mr->reg_width >> 3) - 1;
 399                         return _INTC_MK(fn, mode,
 400                                         intc_get_reg(d, reg_e),
 401                                         intc_get_reg(d, reg_d),
 402                                         1,
 403                                         (mr->reg_width - 1) - j);
 404                 }
 405         }
 406
 407         if (do_grps)
 408                 return intc_mask_data(desc, d, intc_grp_id(desc, enum_id), 0);
 409
 410         return 0;
 411 }
 412
 413 static unsigned int __init intc_prio_data(struct intc_desc *desc,
 414                                           struct intc_desc_int *d,
 415                                           intc_enum enum_id, int do_grps)
 416 {
 417         struct intc_prio_reg *pr = desc->prio_regs;
 418         unsigned int i, j, fn, mode, bit;
 419         unsigned long reg_e, reg_d;
 420
 421         for (i = 0; pr && enum_id && i < desc->nr_prio_regs; i++) {
 422                 pr = desc->prio_regs + i;
 423
 424                 for (j = 0; j < ARRAY_SIZE(pr->enum_ids); j++) {
 425                         if (pr->enum_ids[j] != enum_id)
 426                                 continue;
 427
 428                         if (pr->set_reg && pr->clr_reg) {
 429                                 fn = REG_FN_WRITE_BASE;
 430                                 mode = MODE_PCLR_REG;
 431                                 reg_e = pr->set_reg;
 432                                 reg_d = pr->clr_reg;
 433                         } else {
 434                                 fn = REG_FN_MODIFY_BASE;
 435                                 mode = MODE_PRIO_REG;
 436                                 if (!pr->set_reg)
 437                                         BUG();
 438                                 reg_e = pr->set_reg;
 439                                 reg_d = pr->set_reg;
 440                         }
 441
 442                         fn += (pr->reg_width >> 3) - 1;
 443                         bit = pr->reg_width - ((j + 1) * pr->field_width);
 444
 445                         BUG_ON(bit < 0);
 446
 447                         return _INTC_MK(fn, mode,
 448                                         intc_get_reg(d, reg_e),
 449                                         intc_get_reg(d, reg_d),
 450                                         pr->field_width, bit);
 451                 }
 452         }
 453
 454         if (do_grps)
 455                 return intc_prio_data(desc, d, intc_grp_id(desc, enum_id), 0);
 456
 457         return 0;
 458 }
 459
 460 #ifdef CONFIG_CPU_SH3
 461 static unsigned int __init intc_ack_data(struct intc_desc *desc,
 462                                           struct intc_desc_int *d,
 463                                           intc_enum enum_id)
 464 {
 465         struct intc_mask_reg *mr = desc->ack_regs;
 466         unsigned int i, j, fn, mode;
 467         unsigned long reg_e, reg_d;
 468
 469         for (i = 0; mr && enum_id && i < desc->nr_ack_regs; i++) {
 470                 mr = desc->ack_regs + i;
 471
 472                 for (j = 0; j < ARRAY_SIZE(mr->enum_ids); j++) {
 473                         if (mr->enum_ids[j] != enum_id)
 474                                 continue;
 475
 476                         fn = REG_FN_MODIFY_BASE;
 477                         mode = MODE_ENABLE_REG;
 478                         reg_e = mr->set_reg;
 479                         reg_d = mr->set_reg;
 480
 481                         fn += (mr->reg_width >> 3) - 1;
 482                         return _INTC_MK(fn, mode,
 483                                         intc_get_reg(d, reg_e),
 484                                         intc_get_reg(d, reg_d),
 485                                         1,
 486                                         (mr->reg_width - 1) - j);
 487                 }
 488         }
 489
 490         return 0;
 491 }
 492 #endif
 493
 494 static unsigned int __init intc_sense_data(struct intc_desc *desc,
 495                                            struct intc_desc_int *d,
 496                                            intc_enum enum_id)
 497 {
 498         struct intc_sense_reg *sr = desc->sense_regs;
 499         unsigned int i, j, fn, bit;
 500
 501         for (i = 0; sr && enum_id && i < desc->nr_sense_regs; i++) {
 502                 sr = desc->sense_regs + i;
 503
 504                 for (j = 0; j < ARRAY_SIZE(sr->enum_ids); j++) {
 505                         if (sr->enum_ids[j] != enum_id)
 506                                 continue;
 507
 508                         fn = REG_FN_MODIFY_BASE;
 509                         fn += (sr->reg_width >> 3) - 1;
 510                         bit = sr->reg_width - ((j + 1) * sr->field_width);
 511
 512                         BUG_ON(bit < 0);
 513
 514                         return _INTC_MK(fn, 0, intc_get_reg(d, sr->reg),
 515                                         0, sr->field_width, bit);
 516                 }
 517         }
 518
 519         return 0;
 520 }
 521
 522 static void __init intc_register_irq(struct intc_desc *desc,
 523                                      struct intc_desc_int *d,
 524                                      intc_enum enum_id,
 525                                      unsigned int irq)
 526 {
 527         struct intc_handle_int *hp;
 528         unsigned int data[2], primary;
 529
 530         /* Prefer single interrupt source bitmap over other combinations:
 531          * 1. bitmap, single interrupt source
 532          * 2. priority, single interrupt source
 533          * 3. bitmap, multiple interrupt sources (groups)
 534          * 4. priority, multiple interrupt sources (groups)
 535          */
 536
 537         data[0] = intc_mask_data(desc, d, enum_id, 0);
 538         data[1] = intc_prio_data(desc, d, enum_id, 0);
 539
 540         primary = 0;
 541         if (!data[0] && data[1])
 542                 primary = 1;
 543
 544         data[0] = data[0] ? data[0] : intc_mask_data(desc, d, enum_id, 1);
 545         data[1] = data[1] ? data[1] : intc_prio_data(desc, d, enum_id, 1);
 546
 547         if (!data[primary])
 548                 primary ^= 1;
 549
 550         BUG_ON(!data[primary]); /* must have primary masking method */
 551
 552         disable_irq_nosync(irq);
 553         set_irq_chip_and_handler_name(irq, &d->chip,
 554                                       handle_level_irq, "level");
 555         set_irq_chip_data(irq, (void *)data[primary]);
 556
 557         /* set priority level
 558          * - this needs to be at least 2 for 5-bit priorities on 7780
 559          */
 560         intc_prio_level[irq] = 2;
 561
 562         /* enable secondary masking method if present */
 563         if (data[!primary])
 564                 _intc_enable(irq, data[!primary]);
 565
 566         /* add irq to d->prio list if priority is available */
 567         if (data[1]) {
 568                 hp = d->prio + d->nr_prio;
 569                 hp->irq = irq;
 570                 hp->handle = data[1];
 571
 572                 if (primary) {
 573                         /*
 574                          * only secondary priority should access registers, so
 575                          * set _INTC_FN(h) = REG_FN_ERR for intc_set_priority()
 576                          */
 577
 578                         hp->handle &= ~_INTC_MK(0x0f, 0, 0, 0, 0, 0);
 579                         hp->handle |= _INTC_MK(REG_FN_ERR, 0, 0, 0, 0, 0);
 580                 }
 581                 d->nr_prio++;
 582         }
 583
 584         /* add irq to d->sense list if sense is available */
 585         data[0] = intc_sense_data(desc, d, enum_id);
 586         if (data[0]) {
 587                 (d->sense + d->nr_sense)->irq = irq;
 588                 (d->sense + d->nr_sense)->handle = data[0];
 589                 d->nr_sense++;
 590         }
 591
 592         /* irq should be disabled by default */
 593         d->chip.mask(irq);
 594
 595 #ifdef CONFIG_CPU_SH3
 596         if (desc->ack_regs)
 597                 ack_handle[irq] = intc_ack_data(desc, d, enum_id);
 598 #endif
 599 }
 600
 601 static unsigned int __init save_reg(struct intc_desc_int *d,
 602                                     unsigned int cnt,
 603                                     unsigned long value,
 604                                     unsigned int smp)
 605 {
 606         if (value) {
 607                 d->reg[cnt] = value;
 608 #ifdef CONFIG_SMP
 609                 d->smp[cnt] = smp;
 610 #endif
 611                 return 1;
 612         }
 613
 614         return 0;
 615 }
 616
 617
 618 void __init register_intc_controller(struct intc_desc *desc)
 619 {
 620         unsigned int i, k, smp;
 621         struct intc_desc_int *d;
 622
 623         d = alloc_bootmem(sizeof(*d));
 624
 625         d->nr_reg = desc->mask_regs ? desc->nr_mask_regs * 2 : 0;
 626         d->nr_reg += desc->prio_regs ? desc->nr_prio_regs * 2 : 0;
 627         d->nr_reg += desc->sense_regs ? desc->nr_sense_regs : 0;
 628
 629 #ifdef CONFIG_CPU_SH3
 630         d->nr_reg += desc->ack_regs ? desc->nr_ack_regs : 0;
 631 #endif
 632         d->reg = alloc_bootmem(d->nr_reg * sizeof(*d->reg));
 633 #ifdef CONFIG_SMP
 634         d->smp = alloc_bootmem(d->nr_reg * sizeof(*d->smp));
 635 #endif
 636         k = 0;
 637
 638         if (desc->mask_regs) {
 639                 for (i = 0; i < desc->nr_mask_regs; i++) {
 640                         smp = IS_SMP(desc->mask_regs[i]);
 641                         k += save_reg(d, k, desc->mask_regs[i].set_reg, smp);
 642                         k += save_reg(d, k, desc->mask_regs[i].clr_reg, smp);
 643                 }
 644         }
 645
 646         if (desc->prio_regs) {
 647                 d->prio = alloc_bootmem(desc->nr_vectors * sizeof(*d->prio));
 648
 649                 for (i = 0; i < desc->nr_prio_regs; i++) {
 650                         smp = IS_SMP(desc->prio_regs[i]);
 651                         k += save_reg(d, k, desc->prio_regs[i].set_reg, smp);
 652                         k += save_reg(d, k, desc->prio_regs[i].clr_reg, smp);
 653                 }
 654         }
 655
 656         if (desc->sense_regs) {
 657                 d->sense = alloc_bootmem(desc->nr_vectors * sizeof(*d->sense));
 658
 659                 for (i = 0; i < desc->nr_sense_regs; i++) {
 660                         k += save_reg(d, k, desc->sense_regs[i].reg, 0);
 661                 }
 662         }
 663
 664         d->chip.name = desc->name;
 665         d->chip.mask = intc_disable;
 666         d->chip.unmask = intc_enable;
 667         d->chip.mask_ack = intc_disable;
 668         d->chip.set_type = intc_set_sense;
 669
 670 #ifdef CONFIG_CPU_SH3
 671         if (desc->ack_regs) {
 672                 for (i = 0; i < desc->nr_ack_regs; i++)
 673                         k += save_reg(d, k, desc->ack_regs[i].set_reg, 0);
 674
 675                 d->chip.mask_ack = intc_mask_ack;
 676         }
 677 #endif
 678
 679         BUG_ON(k > 256); /* _INTC_ADDR_E() and _INTC_ADDR_D() are 8 bits */
 680
 681         for (i = 0; i < desc->nr_vectors; i++) {
 682                 struct intc_vect *vect = desc->vectors + i;
 683
 684                 intc_register_irq(desc, d, vect->enum_id, evt2irq(vect->vect));
 685         }
 686 }