arch/powerpc/platforms/iseries/pci.c

   1 /*
   2  * Copyright (C) 2001 Allan Trautman, IBM Corporation
   3  *
   4  * iSeries specific routines for PCI.
   5  *
   6  * Based on code from pci.c and iSeries_pci.c 32bit
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  21  */
  22 #include <linux/kernel.h>
  23 #include <linux/list.h>
  24 #include <linux/string.h>
  25 #include <linux/init.h>
  26 #include <linux/module.h>
  27 #include <linux/pci.h>
  28
  29 #include <asm/io.h>
  30 #include <asm/irq.h>
  31 #include <asm/prom.h>
  32 #include <asm/machdep.h>
  33 #include <asm/pci-bridge.h>
  34 #include <asm/iommu.h>
  35 #include <asm/abs_addr.h>
  36 #include <asm/firmware.h>
  37
  38 #include <asm/iseries/hv_call_xm.h>
  39 #include <asm/iseries/mf.h>
  40 #include <asm/iseries/iommu.h>
  41
  42 #include <asm/ppc-pci.h>
  43
  44 #include "irq.h"
  45 #include "pci.h"
  46 #include "call_pci.h"
  47
  48 #define PCI_RETRY_MAX   3
  49 static int limit_pci_retries = 1;       /* Set Retry Error on. */
  50
  51 /*
  52  * Table defines
  53  * Each Entry size is 4 MB * 1024 Entries = 4GB I/O address space.
  54  */
  55 #define IOMM_TABLE_MAX_ENTRIES  1024
  56 #define IOMM_TABLE_ENTRY_SIZE   0x0000000000400000UL
  57 #define BASE_IO_MEMORY          0xE000000000000000UL
  58
  59 static unsigned long max_io_memory = BASE_IO_MEMORY;
  60 static long current_iomm_table_entry;
  61
  62 /*
  63  * Lookup Tables.
  64  */
  65 static struct device_node *iomm_table[IOMM_TABLE_MAX_ENTRIES];
  66 static u8 iobar_table[IOMM_TABLE_MAX_ENTRIES];
  67
  68 static const char pci_io_text[] = "iSeries PCI I/O";
  69 static DEFINE_SPINLOCK(iomm_table_lock);
  70
  71 /*
  72  * Generate a Direct Select Address for the Hypervisor
  73  */
  74 static inline u64 iseries_ds_addr(struct device_node *node)
  75 {
  76         struct pci_dn *pdn = PCI_DN(node);
  77
  78         return ((u64)pdn->busno << 48) + ((u64)pdn->bussubno << 40)
  79                         + ((u64)0x10 << 32);
  80 }
  81
  82 /*
  83  * iomm_table_allocate_entry
  84  *
  85  * Adds pci_dev entry in address translation table
  86  *
  87  * - Allocates the number of entries required in table base on BAR
  88  *   size.
  89  * - Allocates starting at BASE_IO_MEMORY and increases.
  90  * - The size is round up to be a multiple of entry size.
  91  * - CurrentIndex is incremented to keep track of the last entry.
  92  * - Builds the resource entry for allocated BARs.
  93  */
  94 static void __init iomm_table_allocate_entry(struct pci_dev *dev, int bar_num)
  95 {
  96         struct resource *bar_res = &dev->resource[bar_num];
  97         long bar_size = pci_resource_len(dev, bar_num);
  98
  99         /*
 100          * No space to allocate, quick exit, skip Allocation.
 101          */
 102         if (bar_size == 0)
 103                 return;
 104         /*
 105          * Set Resource values.
 106          */
 107         spin_lock(&iomm_table_lock);
 108         bar_res->name = pci_io_text;
 109         bar_res->start = BASE_IO_MEMORY +
 110                 IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry;
 111         bar_res->end = bar_res->start + bar_size - 1;
 112         /*
 113          * Allocate the number of table entries needed for BAR.
 114          */
 115         while (bar_size > 0 ) {
 116                 iomm_table[current_iomm_table_entry] = dev->sysdata;
 117                 iobar_table[current_iomm_table_entry] = bar_num;
 118                 bar_size -= IOMM_TABLE_ENTRY_SIZE;
 119                 ++current_iomm_table_entry;
 120         }
 121         max_io_memory = BASE_IO_MEMORY +
 122                 IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry;
 123         spin_unlock(&iomm_table_lock);
 124 }
 125
 126 /*
 127  * allocate_device_bars
 128  *
 129  * - Allocates ALL pci_dev BAR's and updates the resources with the
 130  *   BAR value.  BARS with zero length will have the resources
 131  *   The HvCallPci_getBarParms is used to get the size of the BAR
 132  *   space.  It calls iomm_table_allocate_entry to allocate
 133  *   each entry.
 134  * - Loops through The Bar resources(0 - 5) including the ROM
 135  *   is resource(6).
 136  */
 137 static void __init allocate_device_bars(struct pci_dev *dev)
 138 {
 139         int bar_num;
 140
 141         for (bar_num = 0; bar_num <= PCI_ROM_RESOURCE; ++bar_num)
 142                 iomm_table_allocate_entry(dev, bar_num);
 143 }
 144
 145 /*
 146  * Log error information to system console.
 147  * Filter out the device not there errors.
 148  * PCI: EADs Connect Failed 0x18.58.10 Rc: 0x00xx
 149  * PCI: Read Vendor Failed 0x18.58.10 Rc: 0x00xx
 150  * PCI: Connect Bus Unit Failed 0x18.58.10 Rc: 0x00xx
 151  */
 152 static void pci_log_error(char *error, int bus, int subbus,
 153                 int agent, int hv_res)
 154 {
 155         if (hv_res == 0x0302)
 156                 return;
 157         printk(KERN_ERR "PCI: %s Failed: 0x%02X.%02X.%02X Rc: 0x%04X",
 158                error, bus, subbus, agent, hv_res);
 159 }
 160
 161 /*
 162  * Look down the chain to find the matching Device Device
 163  */
 164 static struct device_node *find_device_node(int bus, int devfn)
 165 {
 166         struct device_node *node;
 167
 168         for (node = NULL; (node = of_find_all_nodes(node)); ) {
 169                 struct pci_dn *pdn = PCI_DN(node);
 170
 171                 if (pdn && (bus == pdn->busno) && (devfn == pdn->devfn))
 172                         return node;
 173         }
 174         return NULL;
 175 }
 176
 177 /*
 178  * iSeries_pci_final_fixup(void)
 179  */
 180 void __init iSeries_pci_final_fixup(void)
 181 {
 182         struct pci_dev *pdev = NULL;
 183         struct device_node *node;
 184         int num_dev = 0;
 185
 186         /* Fix up at the device node and pci_dev relationship */
 187         mf_display_src(0xC9000100);
 188
 189         printk("pcibios_final_fixup\n");
 190         for_each_pci_dev(pdev) {
 191                 struct pci_dn *pdn;
 192                 const u32 *agent;
 193
 194                 node = find_device_node(pdev->bus->number, pdev->devfn);
 195                 printk("pci dev %p (%x.%x), node %p\n", pdev,
 196                        pdev->bus->number, pdev->devfn, node);
 197                 if (!node) {
 198                         printk("PCI: Device Tree not found for 0x%016lX\n",
 199                                         (unsigned long)pdev);
 200                         continue;
 201                 }
 202
 203                 pdn = PCI_DN(node);
 204                 agent = of_get_property(node, "linux,agent-id", NULL);
 205                 if (pdn && agent) {
 206                         u8 irq = iSeries_allocate_IRQ(pdn->busno, 0,
 207                                         pdn->bussubno);
 208                         int err;
 209
 210                         err = HvCallXm_connectBusUnit(pdn->busno, pdn->bussubno,
 211                                         *agent, irq);
 212                         if (err)
 213                                 pci_log_error("Connect Bus Unit",
 214                                         pdn->busno, pdn->bussubno, *agent, err);
 215                         else {
 216                                 err = HvCallPci_configStore8(pdn->busno,
 217                                         pdn->bussubno, *agent,
 218                                         PCI_INTERRUPT_LINE, irq);
 219                                 if (err)
 220                                         pci_log_error("PciCfgStore Irq Failed!",
 221                                                 pdn->busno, pdn->bussubno,
 222                                                 *agent, err);
 223                                 else
 224                                         pdev->irq = irq;
 225                         }
 226                 }
 227
 228                 num_dev++;
 229                 pdev->sysdata = node;
 230                 PCI_DN(node)->pcidev = pdev;
 231                 allocate_device_bars(pdev);
 232                 iSeries_Device_Information(pdev, num_dev, pdn->busno,
 233                                 pdn->bussubno);
 234                 iommu_devnode_init_iSeries(pdev, node);
 235         }
 236         iSeries_activate_IRQs();
 237         mf_display_src(0xC9000200);
 238 }
 239
 240 /*
 241  * Config space read and write functions.
 242  * For now at least, we look for the device node for the bus and devfn
 243  * that we are asked to access.  It may be possible to translate the devfn
 244  * to a subbus and deviceid more directly.
 245  */
 246 static u64 hv_cfg_read_func[4]  = {
 247         HvCallPciConfigLoad8, HvCallPciConfigLoad16,
 248         HvCallPciConfigLoad32, HvCallPciConfigLoad32
 249 };
 250
 251 static u64 hv_cfg_write_func[4] = {
 252         HvCallPciConfigStore8, HvCallPciConfigStore16,
 253         HvCallPciConfigStore32, HvCallPciConfigStore32
 254 };
 255
 256 /*
 257  * Read PCI config space
 258  */
 259 static int iSeries_pci_read_config(struct pci_bus *bus, unsigned int devfn,
 260                 int offset, int size, u32 *val)
 261 {
 262         struct device_node *node = find_device_node(bus->number, devfn);
 263         u64 fn;
 264         struct HvCallPci_LoadReturn ret;
 265
 266         if (node == NULL)
 267                 return PCIBIOS_DEVICE_NOT_FOUND;
 268         if (offset > 255) {
 269                 *val = ~0;
 270                 return PCIBIOS_BAD_REGISTER_NUMBER;
 271         }
 272
 273         fn = hv_cfg_read_func[(size - 1) & 3];
 274         HvCall3Ret16(fn, &ret, iseries_ds_addr(node), offset, 0);
 275
 276         if (ret.rc != 0) {
 277                 *val = ~0;
 278                 return PCIBIOS_DEVICE_NOT_FOUND;        /* or something */
 279         }
 280
 281         *val = ret.value;
 282         return 0;
 283 }
 284
 285 /*
 286  * Write PCI config space
 287  */
 288
 289 static int iSeries_pci_write_config(struct pci_bus *bus, unsigned int devfn,
 290                 int offset, int size, u32 val)
 291 {
 292         struct device_node *node = find_device_node(bus->number, devfn);
 293         u64 fn;
 294         u64 ret;
 295
 296         if (node == NULL)
 297                 return PCIBIOS_DEVICE_NOT_FOUND;
 298         if (offset > 255)
 299                 return PCIBIOS_BAD_REGISTER_NUMBER;
 300
 301         fn = hv_cfg_write_func[(size - 1) & 3];
 302         ret = HvCall4(fn, iseries_ds_addr(node), offset, val, 0);
 303
 304         if (ret != 0)
 305                 return PCIBIOS_DEVICE_NOT_FOUND;
 306
 307         return 0;
 308 }
 309
 310 static struct pci_ops iSeries_pci_ops = {
 311         .read = iSeries_pci_read_config,
 312         .write = iSeries_pci_write_config
 313 };
 314
 315 /*
 316  * Check Return Code
 317  * -> On Failure, print and log information.
 318  *    Increment Retry Count, if exceeds max, panic partition.
 319  *
 320  * PCI: Device 23.90 ReadL I/O Error( 0): 0x1234
 321  * PCI: Device 23.90 ReadL Retry( 1)
 322  * PCI: Device 23.90 ReadL Retry Successful(1)
 323  */
 324 static int check_return_code(char *type, struct device_node *dn,
 325                 int *retry, u64 ret)
 326 {
 327         if (ret != 0)  {
 328                 struct pci_dn *pdn = PCI_DN(dn);
 329
 330                 (*retry)++;
 331                 printk("PCI: %s: Device 0x%04X:%02X  I/O Error(%2d): 0x%04X\n",
 332                                 type, pdn->busno, pdn->devfn,
 333                                 *retry, (int)ret);
 334                 /*
 335                  * Bump the retry and check for retry count exceeded.
 336                  * If, Exceeded, panic the system.
 337                  */
 338                 if (((*retry) > PCI_RETRY_MAX) &&
 339                                 (limit_pci_retries > 0)) {
 340                         mf_display_src(0xB6000103);
 341                         panic_timeout = 0;
 342                         panic("PCI: Hardware I/O Error, SRC B6000103, "
 343                                         "Automatic Reboot Disabled.\n");
 344                 }
 345                 return -1;      /* Retry Try */
 346         }
 347         return 0;
 348 }
 349
 350 /*
 351  * Translate the I/O Address into a device node, bar, and bar offset.
 352  * Note: Make sure the passed variable end up on the stack to avoid
 353  * the exposure of being device global.
 354  */
 355 static inline struct device_node *xlate_iomm_address(
 356                 const volatile void __iomem *addr,
 357                 u64 *dsaptr, u64 *bar_offset, const char *func)
 358 {
 359         unsigned long orig_addr;
 360         unsigned long base_addr;
 361         unsigned long ind;
 362         struct device_node *dn;
 363
 364         orig_addr = (unsigned long __force)addr;
 365         if ((orig_addr < BASE_IO_MEMORY) || (orig_addr >= max_io_memory)) {
 366                 static unsigned long last_jiffies;
 367                 static int num_printed;
 368
 369                 if ((jiffies - last_jiffies) > 60 * HZ) {
 370                         last_jiffies = jiffies;
 371                         num_printed = 0;
 372                 }
 373                 if (num_printed++ < 10)
 374                         printk(KERN_ERR
 375                                 "iSeries_%s: invalid access at IO address %p\n",
 376                                 func, addr);
 377                 return NULL;
 378         }
 379         base_addr = orig_addr - BASE_IO_MEMORY;
 380         ind = base_addr / IOMM_TABLE_ENTRY_SIZE;
 381         dn = iomm_table[ind];
 382
 383         if (dn != NULL) {
 384                 int barnum = iobar_table[ind];
 385                 *dsaptr = iseries_ds_addr(dn) | (barnum << 24);
 386                 *bar_offset = base_addr % IOMM_TABLE_ENTRY_SIZE;
 387         } else
 388                 panic("PCI: Invalid PCI IO address detected!\n");
 389         return dn;
 390 }
 391
 392 /*
 393  * Read MM I/O Instructions for the iSeries
 394  * On MM I/O error, all ones are returned and iSeries_pci_IoError is cal
 395  * else, data is returned in Big Endian format.
 396  */
 397 static u8 iseries_readb(const volatile void __iomem *addr)
 398 {
 399         u64 bar_offset;
 400         u64 dsa;
 401         int retry = 0;
 402         struct HvCallPci_LoadReturn ret;
 403         struct device_node *dn =
 404                 xlate_iomm_address(addr, &dsa, &bar_offset, "read_byte");
 405
 406         if (dn == NULL)
 407                 return 0xff;
 408         do {
 409                 HvCall3Ret16(HvCallPciBarLoad8, &ret, dsa, bar_offset, 0);
 410         } while (check_return_code("RDB", dn, &retry, ret.rc) != 0);
 411
 412         return ret.value;
 413 }
 414
 415 static u16 iseries_readw_be(const volatile void __iomem *addr)
 416 {
 417         u64 bar_offset;
 418         u64 dsa;
 419         int retry = 0;
 420         struct HvCallPci_LoadReturn ret;
 421         struct device_node *dn =
 422                 xlate_iomm_address(addr, &dsa, &bar_offset, "read_word");
 423
 424         if (dn == NULL)
 425                 return 0xffff;
 426         do {
 427                 HvCall3Ret16(HvCallPciBarLoad16, &ret, dsa,
 428                                 bar_offset, 0);
 429         } while (check_return_code("RDW", dn, &retry, ret.rc) != 0);
 430
 431         return ret.value;
 432 }
 433
 434 static u32 iseries_readl_be(const volatile void __iomem *addr)
 435 {
 436         u64 bar_offset;
 437         u64 dsa;
 438         int retry = 0;
 439         struct HvCallPci_LoadReturn ret;
 440         struct device_node *dn =
 441                 xlate_iomm_address(addr, &dsa, &bar_offset, "read_long");
 442
 443         if (dn == NULL)
 444                 return 0xffffffff;
 445         do {
 446                 HvCall3Ret16(HvCallPciBarLoad32, &ret, dsa,
 447                                 bar_offset, 0);
 448         } while (check_return_code("RDL", dn, &retry, ret.rc) != 0);
 449
 450         return ret.value;
 451 }
 452
 453 /*
 454  * Write MM I/O Instructions for the iSeries
 455  *
 456  */
 457 static void iseries_writeb(u8 data, volatile void __iomem *addr)
 458 {
 459         u64 bar_offset;
 460         u64 dsa;
 461         int retry = 0;
 462         u64 rc;
 463         struct device_node *dn =
 464                 xlate_iomm_address(addr, &dsa, &bar_offset, "write_byte");
 465
 466         if (dn == NULL)
 467                 return;
 468         do {
 469                 rc = HvCall4(HvCallPciBarStore8, dsa, bar_offset, data, 0);
 470         } while (check_return_code("WWB", dn, &retry, rc) != 0);
 471 }
 472
 473 static void iseries_writew_be(u16 data, volatile void __iomem *addr)
 474 {
 475         u64 bar_offset;
 476         u64 dsa;
 477         int retry = 0;
 478         u64 rc;
 479         struct device_node *dn =
 480                 xlate_iomm_address(addr, &dsa, &bar_offset, "write_word");
 481
 482         if (dn == NULL)
 483                 return;
 484         do {
 485                 rc = HvCall4(HvCallPciBarStore16, dsa, bar_offset, data, 0);
 486         } while (check_return_code("WWW", dn, &retry, rc) != 0);
 487 }
 488
 489 static void iseries_writel_be(u32 data, volatile void __iomem *addr)
 490 {
 491         u64 bar_offset;
 492         u64 dsa;
 493         int retry = 0;
 494         u64 rc;
 495         struct device_node *dn =
 496                 xlate_iomm_address(addr, &dsa, &bar_offset, "write_long");
 497
 498         if (dn == NULL)
 499                 return;
 500         do {
 501                 rc = HvCall4(HvCallPciBarStore32, dsa, bar_offset, data, 0);
 502         } while (check_return_code("WWL", dn, &retry, rc) != 0);
 503 }
 504
 505 static u16 iseries_readw(const volatile void __iomem *addr)
 506 {
 507         return le16_to_cpu(iseries_readw_be(addr));
 508 }
 509
 510 static u32 iseries_readl(const volatile void __iomem *addr)
 511 {
 512         return le32_to_cpu(iseries_readl_be(addr));
 513 }
 514
 515 static void iseries_writew(u16 data, volatile void __iomem *addr)
 516 {
 517         iseries_writew_be(cpu_to_le16(data), addr);
 518 }
 519
 520 static void iseries_writel(u32 data, volatile void __iomem *addr)
 521 {
 522         iseries_writel(cpu_to_le32(data), addr);
 523 }
 524
 525 static void iseries_readsb(const volatile void __iomem *addr, void *buf,
 526                            unsigned long count)
 527 {
 528         u8 *dst = buf;
 529         while(count-- > 0)
 530                 *(dst++) = iseries_readb(addr);
 531 }
 532
 533 static void iseries_readsw(const volatile void __iomem *addr, void *buf,
 534                            unsigned long count)
 535 {
 536         u16 *dst = buf;
 537         while(count-- > 0)
 538                 *(dst++) = iseries_readw_be(addr);
 539 }
 540
 541 static void iseries_readsl(const volatile void __iomem *addr, void *buf,
 542                            unsigned long count)
 543 {
 544         u32 *dst = buf;
 545         while(count-- > 0)
 546                 *(dst++) = iseries_readl_be(addr);
 547 }
 548
 549 static void iseries_writesb(volatile void __iomem *addr, const void *buf,
 550                             unsigned long count)
 551 {
 552         const u8 *src = buf;
 553         while(count-- > 0)
 554                 iseries_writeb(*(src++), addr);
 555 }
 556
 557 static void iseries_writesw(volatile void __iomem *addr, const void *buf,
 558                             unsigned long count)
 559 {
 560         const u16 *src = buf;
 561         while(count-- > 0)
 562                 iseries_writew_be(*(src++), addr);
 563 }
 564
 565 static void iseries_writesl(volatile void __iomem *addr, const void *buf,
 566                             unsigned long count)
 567 {
 568         const u32 *src = buf;
 569         while(count-- > 0)
 570                 iseries_writel_be(*(src++), addr);
 571 }
 572
 573 static void iseries_memset_io(volatile void __iomem *addr, int c,
 574                               unsigned long n)
 575 {
 576         volatile char __iomem *d = addr;
 577
 578         while (n-- > 0)
 579                 iseries_writeb(c, d++);
 580 }
 581
 582 static void iseries_memcpy_fromio(void *dest, const volatile void __iomem *src,
 583                                   unsigned long n)
 584 {
 585         char *d = dest;
 586         const volatile char __iomem *s = src;
 587
 588         while (n-- > 0)
 589                 *d++ = iseries_readb(s++);
 590 }
 591
 592 static void iseries_memcpy_toio(volatile void __iomem *dest, const void *src,
 593                                 unsigned long n)
 594 {
 595         const char *s = src;
 596         volatile char __iomem *d = dest;
 597
 598         while (n-- > 0)
 599                 iseries_writeb(*s++, d++);
 600 }
 601
 602 /* We only set MMIO ops. The default PIO ops will be default
 603  * to the MMIO ops + pci_io_base which is 0 on iSeries as
 604  * expected so both should work.
 605  *
 606  * Note that we don't implement the readq/writeq versions as
 607  * I don't know of an HV call for doing so. Thus, the default
 608  * operation will be used instead, which will fault a the value
 609  * return by iSeries for MMIO addresses always hits a non mapped
 610  * area. This is as good as the BUG() we used to have there.
 611  */
 612 static struct ppc_pci_io __initdata iseries_pci_io = {
 613         .readb = iseries_readb,
 614         .readw = iseries_readw,
 615         .readl = iseries_readl,
 616         .readw_be = iseries_readw_be,
 617         .readl_be = iseries_readl_be,
 618         .writeb = iseries_writeb,
 619         .writew = iseries_writew,
 620         .writel = iseries_writel,
 621         .writew_be = iseries_writew_be,
 622         .writel_be = iseries_writel_be,
 623         .readsb = iseries_readsb,
 624         .readsw = iseries_readsw,
 625         .readsl = iseries_readsl,
 626         .writesb = iseries_writesb,
 627         .writesw = iseries_writesw,
 628         .writesl = iseries_writesl,
 629         .memset_io = iseries_memset_io,
 630         .memcpy_fromio = iseries_memcpy_fromio,
 631         .memcpy_toio = iseries_memcpy_toio,
 632 };
 633
 634 /*
 635  * iSeries_pcibios_init
 636  *
 637  * Description:
 638  *   This function checks for all possible system PCI host bridges that connect
 639  *   PCI buses.  The system hypervisor is queried as to the guest partition
 640  *   ownership status.  A pci_controller is built for any bus which is partially
 641  *   owned or fully owned by this guest partition.
 642  */
 643 void __init iSeries_pcibios_init(void)
 644 {
 645         struct pci_controller *phb;
 646         struct device_node *root = of_find_node_by_path("/");
 647         struct device_node *node = NULL;
 648
 649         /* Install IO hooks */
 650         ppc_pci_io = iseries_pci_io;
 651
 652         /* iSeries has no IO space in the common sense, it needs to set
 653          * the IO base to 0
 654          */
 655         pci_io_base = 0;
 656
 657         if (root == NULL) {
 658                 printk(KERN_CRIT "iSeries_pcibios_init: can't find root "
 659                                 "of device tree\n");
 660                 return;
 661         }
 662         while ((node = of_get_next_child(root, node)) != NULL) {
 663                 HvBusNumber bus;
 664                 const u32 *busp;
 665
 666                 if ((node->type == NULL) || (strcmp(node->type, "pci") != 0))
 667                         continue;
 668
 669                 busp = of_get_property(node, "bus-range", NULL);
 670                 if (busp == NULL)
 671                         continue;
 672                 bus = *busp;
 673                 printk("bus %d appears to exist\n", bus);
 674                 phb = pcibios_alloc_controller(node);
 675                 if (phb == NULL)
 676                         continue;
 677
 678                 phb->pci_mem_offset = bus;
 679                 phb->first_busno = bus;
 680                 phb->last_busno = bus;
 681                 phb->ops = &iSeries_pci_ops;
 682         }
 683
 684         of_node_put(root);
 685
 686         pci_devs_phb_init();
 687 }
 688