arch/powerpc/platforms/iseries/pci.c

   1 /*
   2  * Copyright (C) 2001 Allan Trautman, IBM Corporation
   3  *
   4  * iSeries specific routines for PCI.
   5  *
   6  * Based on code from pci.c and iSeries_pci.c 32bit
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  21  */
  22 #include <linux/kernel.h>
  23 #include <linux/list.h>
  24 #include <linux/string.h>
  25 #include <linux/init.h>
  26 #include <linux/module.h>
  27 #include <linux/pci.h>
  28
  29 #include <asm/io.h>
  30 #include <asm/irq.h>
  31 #include <asm/prom.h>
  32 #include <asm/machdep.h>
  33 #include <asm/pci-bridge.h>
  34 #include <asm/iommu.h>
  35 #include <asm/abs_addr.h>
  36 #include <asm/firmware.h>
  37
  38 #include <asm/iseries/hv_call_xm.h>
  39 #include <asm/iseries/mf.h>
  40 #include <asm/iseries/iommu.h>
  41
  42 #include <asm/ppc-pci.h>
  43
  44 #include "irq.h"
  45 #include "pci.h"
  46 #include "call_pci.h"
  47
  48 #define PCI_RETRY_MAX   3
  49 static int limit_pci_retries = 1;       /* Set Retry Error on. */
  50
  51 /*
  52  * Table defines
  53  * Each Entry size is 4 MB * 1024 Entries = 4GB I/O address space.
  54  */
  55 #define IOMM_TABLE_MAX_ENTRIES  1024
  56 #define IOMM_TABLE_ENTRY_SIZE   0x0000000000400000UL
  57 #define BASE_IO_MEMORY          0xE000000000000000UL
  58
  59 static unsigned long max_io_memory = BASE_IO_MEMORY;
  60 static long current_iomm_table_entry;
  61
  62 /*
  63  * Lookup Tables.
  64  */
  65 static struct device_node *iomm_table[IOMM_TABLE_MAX_ENTRIES];
  66 static u8 iobar_table[IOMM_TABLE_MAX_ENTRIES];
  67
  68 static const char pci_io_text[] = "iSeries PCI I/O";
  69 static DEFINE_SPINLOCK(iomm_table_lock);
  70
  71 /*
  72  * iomm_table_allocate_entry
  73  *
  74  * Adds pci_dev entry in address translation table
  75  *
  76  * - Allocates the number of entries required in table base on BAR
  77  *   size.
  78  * - Allocates starting at BASE_IO_MEMORY and increases.
  79  * - The size is round up to be a multiple of entry size.
  80  * - CurrentIndex is incremented to keep track of the last entry.
  81  * - Builds the resource entry for allocated BARs.
  82  */
  83 static void __init iomm_table_allocate_entry(struct pci_dev *dev, int bar_num)
  84 {
  85         struct resource *bar_res = &dev->resource[bar_num];
  86         long bar_size = pci_resource_len(dev, bar_num);
  87
  88         /*
  89          * No space to allocate, quick exit, skip Allocation.
  90          */
  91         if (bar_size == 0)
  92                 return;
  93         /*
  94          * Set Resource values.
  95          */
  96         spin_lock(&iomm_table_lock);
  97         bar_res->name = pci_io_text;
  98         bar_res->start = BASE_IO_MEMORY +
  99                 IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry;
 100         bar_res->end = bar_res->start + bar_size - 1;
 101         /*
 102          * Allocate the number of table entries needed for BAR.
 103          */
 104         while (bar_size > 0 ) {
 105                 iomm_table[current_iomm_table_entry] = dev->sysdata;
 106                 iobar_table[current_iomm_table_entry] = bar_num;
 107                 bar_size -= IOMM_TABLE_ENTRY_SIZE;
 108                 ++current_iomm_table_entry;
 109         }
 110         max_io_memory = BASE_IO_MEMORY +
 111                 IOMM_TABLE_ENTRY_SIZE * current_iomm_table_entry;
 112         spin_unlock(&iomm_table_lock);
 113 }
 114
 115 /*
 116  * allocate_device_bars
 117  *
 118  * - Allocates ALL pci_dev BAR's and updates the resources with the
 119  *   BAR value.  BARS with zero length will have the resources
 120  *   The HvCallPci_getBarParms is used to get the size of the BAR
 121  *   space.  It calls iomm_table_allocate_entry to allocate
 122  *   each entry.
 123  * - Loops through The Bar resources(0 - 5) including the ROM
 124  *   is resource(6).
 125  */
 126 static void __init allocate_device_bars(struct pci_dev *dev)
 127 {
 128         int bar_num;
 129
 130         for (bar_num = 0; bar_num <= PCI_ROM_RESOURCE; ++bar_num)
 131                 iomm_table_allocate_entry(dev, bar_num);
 132 }
 133
 134 /*
 135  * Log error information to system console.
 136  * Filter out the device not there errors.
 137  * PCI: EADs Connect Failed 0x18.58.10 Rc: 0x00xx
 138  * PCI: Read Vendor Failed 0x18.58.10 Rc: 0x00xx
 139  * PCI: Connect Bus Unit Failed 0x18.58.10 Rc: 0x00xx
 140  */
 141 static void pci_log_error(char *error, int bus, int subbus,
 142                 int agent, int hv_res)
 143 {
 144         if (hv_res == 0x0302)
 145                 return;
 146         printk(KERN_ERR "PCI: %s Failed: 0x%02X.%02X.%02X Rc: 0x%04X",
 147                error, bus, subbus, agent, hv_res);
 148 }
 149
 150 /*
 151  * Look down the chain to find the matching Device Device
 152  */
 153 static struct device_node *find_device_node(int bus, int devfn)
 154 {
 155         struct device_node *node;
 156
 157         for (node = NULL; (node = of_find_all_nodes(node)); ) {
 158                 struct pci_dn *pdn = PCI_DN(node);
 159
 160                 if (pdn && (bus == pdn->busno) && (devfn == pdn->devfn))
 161                         return node;
 162         }
 163         return NULL;
 164 }
 165
 166 /*
 167  * iSeries_pci_final_fixup(void)
 168  */
 169 void __init iSeries_pci_final_fixup(void)
 170 {
 171         struct pci_dev *pdev = NULL;
 172         struct device_node *node;
 173         int num_dev = 0;
 174
 175         /* Fix up at the device node and pci_dev relationship */
 176         mf_display_src(0xC9000100);
 177
 178         printk("pcibios_final_fixup\n");
 179         for_each_pci_dev(pdev) {
 180                 struct pci_dn *pdn;
 181                 const u32 *agent;
 182
 183                 node = find_device_node(pdev->bus->number, pdev->devfn);
 184                 printk("pci dev %p (%x.%x), node %p\n", pdev,
 185                        pdev->bus->number, pdev->devfn, node);
 186                 if (!node) {
 187                         printk("PCI: Device Tree not found for 0x%016lX\n",
 188                                         (unsigned long)pdev);
 189                         continue;
 190                 }
 191
 192                 pdn = PCI_DN(node);
 193                 agent = of_get_property(node, "linux,agent-id", NULL);
 194                 if (pdn && agent) {
 195                         u8 irq = iSeries_allocate_IRQ(pdn->busno, 0,
 196                                         pdn->bussubno);
 197                         int err;
 198
 199                         err = HvCallXm_connectBusUnit(pdn->busno, pdn->bussubno,
 200                                         *agent, irq);
 201                         if (err)
 202                                 pci_log_error("Connect Bus Unit",
 203                                         pdn->busno, pdn->bussubno, *agent, err);
 204                         else {
 205                                 err = HvCallPci_configStore8(pdn->busno,
 206                                         pdn->bussubno, *agent,
 207                                         PCI_INTERRUPT_LINE, irq);
 208                                 if (err)
 209                                         pci_log_error("PciCfgStore Irq Failed!",
 210                                                 pdn->busno, pdn->bussubno,
 211                                                 *agent, err);
 212                                 else
 213                                         pdev->irq = irq;
 214                         }
 215                 }
 216
 217                 num_dev++;
 218                 pdev->sysdata = node;
 219                 PCI_DN(node)->pcidev = pdev;
 220                 allocate_device_bars(pdev);
 221                 iSeries_Device_Information(pdev, num_dev);
 222                 iommu_devnode_init_iSeries(pdev, node);
 223         }
 224         iSeries_activate_IRQs();
 225         mf_display_src(0xC9000200);
 226 }
 227
 228 /*
 229  * Config space read and write functions.
 230  * For now at least, we look for the device node for the bus and devfn
 231  * that we are asked to access.  It may be possible to translate the devfn
 232  * to a subbus and deviceid more directly.
 233  */
 234 static u64 hv_cfg_read_func[4]  = {
 235         HvCallPciConfigLoad8, HvCallPciConfigLoad16,
 236         HvCallPciConfigLoad32, HvCallPciConfigLoad32
 237 };
 238
 239 static u64 hv_cfg_write_func[4] = {
 240         HvCallPciConfigStore8, HvCallPciConfigStore16,
 241         HvCallPciConfigStore32, HvCallPciConfigStore32
 242 };
 243
 244 /*
 245  * Read PCI config space
 246  */
 247 static int iSeries_pci_read_config(struct pci_bus *bus, unsigned int devfn,
 248                 int offset, int size, u32 *val)
 249 {
 250         struct device_node *node = find_device_node(bus->number, devfn);
 251         u64 fn;
 252         struct HvCallPci_LoadReturn ret;
 253
 254         if (node == NULL)
 255                 return PCIBIOS_DEVICE_NOT_FOUND;
 256         if (offset > 255) {
 257                 *val = ~0;
 258                 return PCIBIOS_BAD_REGISTER_NUMBER;
 259         }
 260
 261         fn = hv_cfg_read_func[(size - 1) & 3];
 262         HvCall3Ret16(fn, &ret, iseries_ds_addr(node), offset, 0);
 263
 264         if (ret.rc != 0) {
 265                 *val = ~0;
 266                 return PCIBIOS_DEVICE_NOT_FOUND;        /* or something */
 267         }
 268
 269         *val = ret.value;
 270         return 0;
 271 }
 272
 273 /*
 274  * Write PCI config space
 275  */
 276
 277 static int iSeries_pci_write_config(struct pci_bus *bus, unsigned int devfn,
 278                 int offset, int size, u32 val)
 279 {
 280         struct device_node *node = find_device_node(bus->number, devfn);
 281         u64 fn;
 282         u64 ret;
 283
 284         if (node == NULL)
 285                 return PCIBIOS_DEVICE_NOT_FOUND;
 286         if (offset > 255)
 287                 return PCIBIOS_BAD_REGISTER_NUMBER;
 288
 289         fn = hv_cfg_write_func[(size - 1) & 3];
 290         ret = HvCall4(fn, iseries_ds_addr(node), offset, val, 0);
 291
 292         if (ret != 0)
 293                 return PCIBIOS_DEVICE_NOT_FOUND;
 294
 295         return 0;
 296 }
 297
 298 static struct pci_ops iSeries_pci_ops = {
 299         .read = iSeries_pci_read_config,
 300         .write = iSeries_pci_write_config
 301 };
 302
 303 /*
 304  * Check Return Code
 305  * -> On Failure, print and log information.
 306  *    Increment Retry Count, if exceeds max, panic partition.
 307  *
 308  * PCI: Device 23.90 ReadL I/O Error( 0): 0x1234
 309  * PCI: Device 23.90 ReadL Retry( 1)
 310  * PCI: Device 23.90 ReadL Retry Successful(1)
 311  */
 312 static int check_return_code(char *type, struct device_node *dn,
 313                 int *retry, u64 ret)
 314 {
 315         if (ret != 0)  {
 316                 struct pci_dn *pdn = PCI_DN(dn);
 317
 318                 (*retry)++;
 319                 printk("PCI: %s: Device 0x%04X:%02X  I/O Error(%2d): 0x%04X\n",
 320                                 type, pdn->busno, pdn->devfn,
 321                                 *retry, (int)ret);
 322                 /*
 323                  * Bump the retry and check for retry count exceeded.
 324                  * If, Exceeded, panic the system.
 325                  */
 326                 if (((*retry) > PCI_RETRY_MAX) &&
 327                                 (limit_pci_retries > 0)) {
 328                         mf_display_src(0xB6000103);
 329                         panic_timeout = 0;
 330                         panic("PCI: Hardware I/O Error, SRC B6000103, "
 331                                         "Automatic Reboot Disabled.\n");
 332                 }
 333                 return -1;      /* Retry Try */
 334         }
 335         return 0;
 336 }
 337
 338 /*
 339  * Translate the I/O Address into a device node, bar, and bar offset.
 340  * Note: Make sure the passed variable end up on the stack to avoid
 341  * the exposure of being device global.
 342  */
 343 static inline struct device_node *xlate_iomm_address(
 344                 const volatile void __iomem *addr,
 345                 u64 *dsaptr, u64 *bar_offset, const char *func)
 346 {
 347         unsigned long orig_addr;
 348         unsigned long base_addr;
 349         unsigned long ind;
 350         struct device_node *dn;
 351
 352         orig_addr = (unsigned long __force)addr;
 353         if ((orig_addr < BASE_IO_MEMORY) || (orig_addr >= max_io_memory)) {
 354                 static unsigned long last_jiffies;
 355                 static int num_printed;
 356
 357                 if ((jiffies - last_jiffies) > 60 * HZ) {
 358                         last_jiffies = jiffies;
 359                         num_printed = 0;
 360                 }
 361                 if (num_printed++ < 10)
 362                         printk(KERN_ERR
 363                                 "iSeries_%s: invalid access at IO address %p\n",
 364                                 func, addr);
 365                 return NULL;
 366         }
 367         base_addr = orig_addr - BASE_IO_MEMORY;
 368         ind = base_addr / IOMM_TABLE_ENTRY_SIZE;
 369         dn = iomm_table[ind];
 370
 371         if (dn != NULL) {
 372                 int barnum = iobar_table[ind];
 373                 *dsaptr = iseries_ds_addr(dn) | (barnum << 24);
 374                 *bar_offset = base_addr % IOMM_TABLE_ENTRY_SIZE;
 375         } else
 376                 panic("PCI: Invalid PCI IO address detected!\n");
 377         return dn;
 378 }
 379
 380 /*
 381  * Read MM I/O Instructions for the iSeries
 382  * On MM I/O error, all ones are returned and iSeries_pci_IoError is cal
 383  * else, data is returned in Big Endian format.
 384  */
 385 static u8 iSeries_read_byte(const volatile void __iomem *addr)
 386 {
 387         u64 bar_offset;
 388         u64 dsa;
 389         int retry = 0;
 390         struct HvCallPci_LoadReturn ret;
 391         struct device_node *dn =
 392                 xlate_iomm_address(addr, &dsa, &bar_offset, "read_byte");
 393
 394         if (dn == NULL)
 395                 return 0xff;
 396         do {
 397                 HvCall3Ret16(HvCallPciBarLoad8, &ret, dsa, bar_offset, 0);
 398         } while (check_return_code("RDB", dn, &retry, ret.rc) != 0);
 399
 400         return ret.value;
 401 }
 402
 403 static u16 iSeries_read_word(const volatile void __iomem *addr)
 404 {
 405         u64 bar_offset;
 406         u64 dsa;
 407         int retry = 0;
 408         struct HvCallPci_LoadReturn ret;
 409         struct device_node *dn =
 410                 xlate_iomm_address(addr, &dsa, &bar_offset, "read_word");
 411
 412         if (dn == NULL)
 413                 return 0xffff;
 414         do {
 415                 HvCall3Ret16(HvCallPciBarLoad16, &ret, dsa,
 416                                 bar_offset, 0);
 417         } while (check_return_code("RDW", dn, &retry, ret.rc) != 0);
 418
 419         return ret.value;
 420 }
 421
 422 static u32 iSeries_read_long(const volatile void __iomem *addr)
 423 {
 424         u64 bar_offset;
 425         u64 dsa;
 426         int retry = 0;
 427         struct HvCallPci_LoadReturn ret;
 428         struct device_node *dn =
 429                 xlate_iomm_address(addr, &dsa, &bar_offset, "read_long");
 430
 431         if (dn == NULL)
 432                 return 0xffffffff;
 433         do {
 434                 HvCall3Ret16(HvCallPciBarLoad32, &ret, dsa,
 435                                 bar_offset, 0);
 436         } while (check_return_code("RDL", dn, &retry, ret.rc) != 0);
 437
 438         return ret.value;
 439 }
 440
 441 /*
 442  * Write MM I/O Instructions for the iSeries
 443  *
 444  */
 445 static void iSeries_write_byte(u8 data, volatile void __iomem *addr)
 446 {
 447         u64 bar_offset;
 448         u64 dsa;
 449         int retry = 0;
 450         u64 rc;
 451         struct device_node *dn =
 452                 xlate_iomm_address(addr, &dsa, &bar_offset, "write_byte");
 453
 454         if (dn == NULL)
 455                 return;
 456         do {
 457                 rc = HvCall4(HvCallPciBarStore8, dsa, bar_offset, data, 0);
 458         } while (check_return_code("WWB", dn, &retry, rc) != 0);
 459 }
 460
 461 static void iSeries_write_word(u16 data, volatile void __iomem *addr)
 462 {
 463         u64 bar_offset;
 464         u64 dsa;
 465         int retry = 0;
 466         u64 rc;
 467         struct device_node *dn =
 468                 xlate_iomm_address(addr, &dsa, &bar_offset, "write_word");
 469
 470         if (dn == NULL)
 471                 return;
 472         do {
 473                 rc = HvCall4(HvCallPciBarStore16, dsa, bar_offset, data, 0);
 474         } while (check_return_code("WWW", dn, &retry, rc) != 0);
 475 }
 476
 477 static void iSeries_write_long(u32 data, volatile void __iomem *addr)
 478 {
 479         u64 bar_offset;
 480         u64 dsa;
 481         int retry = 0;
 482         u64 rc;
 483         struct device_node *dn =
 484                 xlate_iomm_address(addr, &dsa, &bar_offset, "write_long");
 485
 486         if (dn == NULL)
 487                 return;
 488         do {
 489                 rc = HvCall4(HvCallPciBarStore32, dsa, bar_offset, data, 0);
 490         } while (check_return_code("WWL", dn, &retry, rc) != 0);
 491 }
 492
 493 static u8 iseries_readb(const volatile void __iomem *addr)
 494 {
 495         return iSeries_read_byte(addr);
 496 }
 497
 498 static u16 iseries_readw(const volatile void __iomem *addr)
 499 {
 500         return le16_to_cpu(iSeries_read_word(addr));
 501 }
 502
 503 static u32 iseries_readl(const volatile void __iomem *addr)
 504 {
 505         return le32_to_cpu(iSeries_read_long(addr));
 506 }
 507
 508 static u16 iseries_readw_be(const volatile void __iomem *addr)
 509 {
 510         return iSeries_read_word(addr);
 511 }
 512
 513 static u32 iseries_readl_be(const volatile void __iomem *addr)
 514 {
 515         return iSeries_read_long(addr);
 516 }
 517
 518 static void iseries_writeb(u8 data, volatile void __iomem *addr)
 519 {
 520         iSeries_write_byte(data, addr);
 521 }
 522
 523 static void iseries_writew(u16 data, volatile void __iomem *addr)
 524 {
 525         iSeries_write_word(cpu_to_le16(data), addr);
 526 }
 527
 528 static void iseries_writel(u32 data, volatile void __iomem *addr)
 529 {
 530         iSeries_write_long(cpu_to_le32(data), addr);
 531 }
 532
 533 static void iseries_writew_be(u16 data, volatile void __iomem *addr)
 534 {
 535         iSeries_write_word(data, addr);
 536 }
 537
 538 static void iseries_writel_be(u32 data, volatile void __iomem *addr)
 539 {
 540         iSeries_write_long(data, addr);
 541 }
 542
 543 static void iseries_readsb(const volatile void __iomem *addr, void *buf,
 544                            unsigned long count)
 545 {
 546         u8 *dst = buf;
 547         while(count-- > 0)
 548                 *(dst++) = iSeries_read_byte(addr);
 549 }
 550
 551 static void iseries_readsw(const volatile void __iomem *addr, void *buf,
 552                            unsigned long count)
 553 {
 554         u16 *dst = buf;
 555         while(count-- > 0)
 556                 *(dst++) = iSeries_read_word(addr);
 557 }
 558
 559 static void iseries_readsl(const volatile void __iomem *addr, void *buf,
 560                            unsigned long count)
 561 {
 562         u32 *dst = buf;
 563         while(count-- > 0)
 564                 *(dst++) = iSeries_read_long(addr);
 565 }
 566
 567 static void iseries_writesb(volatile void __iomem *addr, const void *buf,
 568                             unsigned long count)
 569 {
 570         const u8 *src = buf;
 571         while(count-- > 0)
 572                 iSeries_write_byte(*(src++), addr);
 573 }
 574
 575 static void iseries_writesw(volatile void __iomem *addr, const void *buf,
 576                             unsigned long count)
 577 {
 578         const u16 *src = buf;
 579         while(count-- > 0)
 580                 iSeries_write_word(*(src++), addr);
 581 }
 582
 583 static void iseries_writesl(volatile void __iomem *addr, const void *buf,
 584                             unsigned long count)
 585 {
 586         const u32 *src = buf;
 587         while(count-- > 0)
 588                 iSeries_write_long(*(src++), addr);
 589 }
 590
 591 static void iseries_memset_io(volatile void __iomem *addr, int c,
 592                               unsigned long n)
 593 {
 594         volatile char __iomem *d = addr;
 595
 596         while (n-- > 0)
 597                 iSeries_write_byte(c, d++);
 598 }
 599
 600 static void iseries_memcpy_fromio(void *dest, const volatile void __iomem *src,
 601                                   unsigned long n)
 602 {
 603         char *d = dest;
 604         const volatile char __iomem *s = src;
 605
 606         while (n-- > 0)
 607                 *d++ = iSeries_read_byte(s++);
 608 }
 609
 610 static void iseries_memcpy_toio(volatile void __iomem *dest, const void *src,
 611                                 unsigned long n)
 612 {
 613         const char *s = src;
 614         volatile char __iomem *d = dest;
 615
 616         while (n-- > 0)
 617                 iSeries_write_byte(*s++, d++);
 618 }
 619
 620 /* We only set MMIO ops. The default PIO ops will be default
 621  * to the MMIO ops + pci_io_base which is 0 on iSeries as
 622  * expected so both should work.
 623  *
 624  * Note that we don't implement the readq/writeq versions as
 625  * I don't know of an HV call for doing so. Thus, the default
 626  * operation will be used instead, which will fault a the value
 627  * return by iSeries for MMIO addresses always hits a non mapped
 628  * area. This is as good as the BUG() we used to have there.
 629  */
 630 static struct ppc_pci_io __initdata iseries_pci_io = {
 631         .readb = iseries_readb,
 632         .readw = iseries_readw,
 633         .readl = iseries_readl,
 634         .readw_be = iseries_readw_be,
 635         .readl_be = iseries_readl_be,
 636         .writeb = iseries_writeb,
 637         .writew = iseries_writew,
 638         .writel = iseries_writel,
 639         .writew_be = iseries_writew_be,
 640         .writel_be = iseries_writel_be,
 641         .readsb = iseries_readsb,
 642         .readsw = iseries_readsw,
 643         .readsl = iseries_readsl,
 644         .writesb = iseries_writesb,
 645         .writesw = iseries_writesw,
 646         .writesl = iseries_writesl,
 647         .memset_io = iseries_memset_io,
 648         .memcpy_fromio = iseries_memcpy_fromio,
 649         .memcpy_toio = iseries_memcpy_toio,
 650 };
 651
 652 /*
 653  * iSeries_pcibios_init
 654  *
 655  * Description:
 656  *   This function checks for all possible system PCI host bridges that connect
 657  *   PCI buses.  The system hypervisor is queried as to the guest partition
 658  *   ownership status.  A pci_controller is built for any bus which is partially
 659  *   owned or fully owned by this guest partition.
 660  */
 661 void __init iSeries_pcibios_init(void)
 662 {
 663         struct pci_controller *phb;
 664         struct device_node *root = of_find_node_by_path("/");
 665         struct device_node *node = NULL;
 666
 667         /* Install IO hooks */
 668         ppc_pci_io = iseries_pci_io;
 669
 670         /* iSeries has no IO space in the common sense, it needs to set
 671          * the IO base to 0
 672          */
 673         pci_io_base = 0;
 674
 675         if (root == NULL) {
 676                 printk(KERN_CRIT "iSeries_pcibios_init: can't find root "
 677                                 "of device tree\n");
 678                 return;
 679         }
 680         while ((node = of_get_next_child(root, node)) != NULL) {
 681                 HvBusNumber bus;
 682                 const u32 *busp;
 683
 684                 if ((node->type == NULL) || (strcmp(node->type, "pci") != 0))
 685                         continue;
 686
 687                 busp = of_get_property(node, "bus-range", NULL);
 688                 if (busp == NULL)
 689                         continue;
 690                 bus = *busp;
 691                 printk("bus %d appears to exist\n", bus);
 692                 phb = pcibios_alloc_controller(node);
 693                 if (phb == NULL)
 694                         continue;
 695
 696                 phb->pci_mem_offset = bus;
 697                 phb->first_busno = bus;
 698                 phb->last_busno = bus;
 699                 phb->ops = &iSeries_pci_ops;
 700         }
 701
 702         of_node_put(root);
 703
 704         pci_devs_phb_init();
 705 }
 706