arch/mips/txx9/rbtx4927/setup.c

   1 /*
   2  * Toshiba rbtx4927 specific setup
   3  *
   4  * Author: MontaVista Software, Inc.
   5  *         source@mvista.com
   6  *
   7  * Copyright 2001-2002 MontaVista Software Inc.
   8  *
   9  * Copyright (C) 1996, 97, 2001, 04  Ralf Baechle (ralf@linux-mips.org)
  10  * Copyright (C) 2000 RidgeRun, Inc.
  11  * Author: RidgeRun, Inc.
  12  *   glonnon@ridgerun.com, skranz@ridgerun.com, stevej@ridgerun.com
  13  *
  14  * Copyright 2001 MontaVista Software Inc.
  15  * Author: jsun@mvista.com or jsun@junsun.net
  16  *
  17  * Copyright 2002 MontaVista Software Inc.
  18  * Author: Michael Pruznick, michael_pruznick@mvista.com
  19  *
  20  * Copyright (C) 2000-2001 Toshiba Corporation
  21  *
  22  * Copyright (C) 2004 MontaVista Software Inc.
  23  * Author: Manish Lachwani, mlachwani@mvista.com
  24  *
  25  *  This program is free software; you can redistribute it and/or modify it
  26  *  under the terms of the GNU General Public License as published by the
  27  *  Free Software Foundation; either version 2 of the License, or (at your
  28  *  option) any later version.
  29  *
  30  *  THIS SOFTWARE IS PROVIDED ``AS IS'' AND ANY EXPRESS OR IMPLIED
  31  *  WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
  32  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.
  33  *  IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR ANY DIRECT, INDIRECT,
  34  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING,
  35  *  BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS
  36  *  OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  37  *  ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR
  38  *  TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE
  39  *  USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  40  *
  41  *  You should have received a copy of the GNU General Public License along
  42  *  with this program; if not, write to the Free Software Foundation, Inc.,
  43  *  675 Mass Ave, Cambridge, MA 02139, USA.
  44  */
  45 #include <linux/init.h>
  46 #include <linux/kernel.h>
  47 #include <linux/types.h>
  48 #include <linux/ioport.h>
  49 #include <linux/interrupt.h>
  50 #include <linux/pm.h>
  51 #include <linux/platform_device.h>
  52 #include <linux/delay.h>
  53 #include <asm/io.h>
  54 #include <asm/processor.h>
  55 #include <asm/reboot.h>
  56 #include <asm/txx9/generic.h>
  57 #include <asm/txx9/pci.h>
  58 #include <asm/txx9/rbtx4927.h>
  59 #include <asm/txx9/tx4938.h>    /* for TX4937 */
  60
  61 #ifdef CONFIG_PCI
  62 static void __init tx4927_pci_setup(void)
  63 {
  64         int extarb = !(__raw_readq(&tx4927_ccfgptr->ccfg) & TX4927_CCFG_PCIARB);
  65         struct pci_controller *c = &txx9_primary_pcic;
  66
  67         register_pci_controller(c);
  68
  69         if (__raw_readq(&tx4927_ccfgptr->ccfg) & TX4927_CCFG_PCI66)
  70                 txx9_pci_option =
  71                         (txx9_pci_option & ~TXX9_PCI_OPT_CLK_MASK) |
  72                         TXX9_PCI_OPT_CLK_66; /* already configured */
  73
  74         /* Reset PCI Bus */
  75         writeb(1, rbtx4927_pcireset_addr);
  76         /* Reset PCIC */
  77         txx9_set64(&tx4927_ccfgptr->clkctr, TX4927_CLKCTR_PCIRST);
  78         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
  79             TXX9_PCI_OPT_CLK_66)
  80                 tx4927_pciclk66_setup();
  81         mdelay(10);
  82         /* clear PCIC reset */
  83         txx9_clear64(&tx4927_ccfgptr->clkctr, TX4927_CLKCTR_PCIRST);
  84         writeb(0, rbtx4927_pcireset_addr);
  85         iob();
  86
  87         tx4927_report_pciclk();
  88         tx4927_pcic_setup(tx4927_pcicptr, c, extarb);
  89         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
  90             TXX9_PCI_OPT_CLK_AUTO &&
  91             txx9_pci66_check(c, 0, 0)) {
  92                 /* Reset PCI Bus */
  93                 writeb(1, rbtx4927_pcireset_addr);
  94                 /* Reset PCIC */
  95                 txx9_set64(&tx4927_ccfgptr->clkctr, TX4927_CLKCTR_PCIRST);
  96                 tx4927_pciclk66_setup();
  97                 mdelay(10);
  98                 /* clear PCIC reset */
  99                 txx9_clear64(&tx4927_ccfgptr->clkctr, TX4927_CLKCTR_PCIRST);
 100                 writeb(0, rbtx4927_pcireset_addr);
 101                 iob();
 102                 /* Reinitialize PCIC */
 103                 tx4927_report_pciclk();
 104                 tx4927_pcic_setup(tx4927_pcicptr, c, extarb);
 105         }
 106 }
 107
 108 static void __init tx4937_pci_setup(void)
 109 {
 110         int extarb = !(__raw_readq(&tx4938_ccfgptr->ccfg) & TX4938_CCFG_PCIARB);
 111         struct pci_controller *c = &txx9_primary_pcic;
 112
 113         register_pci_controller(c);
 114
 115         if (__raw_readq(&tx4938_ccfgptr->ccfg) & TX4938_CCFG_PCI66)
 116                 txx9_pci_option =
 117                         (txx9_pci_option & ~TXX9_PCI_OPT_CLK_MASK) |
 118                         TXX9_PCI_OPT_CLK_66; /* already configured */
 119
 120         /* Reset PCI Bus */
 121         writeb(1, rbtx4927_pcireset_addr);
 122         /* Reset PCIC */
 123         txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
 124         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
 125             TXX9_PCI_OPT_CLK_66)
 126                 tx4938_pciclk66_setup();
 127         mdelay(10);
 128         /* clear PCIC reset */
 129         txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
 130         writeb(0, rbtx4927_pcireset_addr);
 131         iob();
 132
 133         tx4938_report_pciclk();
 134         tx4927_pcic_setup(tx4938_pcicptr, c, extarb);
 135         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
 136             TXX9_PCI_OPT_CLK_AUTO &&
 137             txx9_pci66_check(c, 0, 0)) {
 138                 /* Reset PCI Bus */
 139                 writeb(1, rbtx4927_pcireset_addr);
 140                 /* Reset PCIC */
 141                 txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
 142                 tx4938_pciclk66_setup();
 143                 mdelay(10);
 144                 /* clear PCIC reset */
 145                 txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
 146                 writeb(0, rbtx4927_pcireset_addr);
 147                 iob();
 148                 /* Reinitialize PCIC */
 149                 tx4938_report_pciclk();
 150                 tx4927_pcic_setup(tx4938_pcicptr, c, extarb);
 151         }
 152 }
 153
 154 static void __init rbtx4927_arch_init(void)
 155 {
 156         tx4927_pci_setup();
 157 }
 158
 159 static void __init rbtx4937_arch_init(void)
 160 {
 161         tx4937_pci_setup();
 162 }
 163 #else
 164 #define rbtx4927_arch_init NULL
 165 #define rbtx4937_arch_init NULL
 166 #endif /* CONFIG_PCI */
 167
 168 static void __noreturn wait_forever(void)
 169 {
 170         while (1)
 171                 if (cpu_wait)
 172                         (*cpu_wait)();
 173 }
 174
 175 static void toshiba_rbtx4927_restart(char *command)
 176 {
 177         printk(KERN_NOTICE "System Rebooting...\n");
 178
 179         /* enable the s/w reset register */
 180         writeb(1, rbtx4927_softresetlock_addr);
 181
 182         /* wait for enable to be seen */
 183         while (!(readb(rbtx4927_softresetlock_addr) & 1))
 184                 ;
 185
 186         /* do a s/w reset */
 187         writeb(1, rbtx4927_softreset_addr);
 188
 189         /* do something passive while waiting for reset */
 190         local_irq_disable();
 191         wait_forever();
 192         /* no return */
 193 }
 194
 195 static void toshiba_rbtx4927_halt(void)
 196 {
 197         printk(KERN_NOTICE "System Halted\n");
 198         local_irq_disable();
 199         wait_forever();
 200         /* no return */
 201 }
 202
 203 static void toshiba_rbtx4927_power_off(void)
 204 {
 205         toshiba_rbtx4927_halt();
 206         /* no return */
 207 }
 208
 209 static void __init rbtx4927_clock_init(void);
 210 static void __init rbtx4937_clock_init(void);
 211
 212 static void __init rbtx4927_mem_setup(void)
 213 {
 214         u32 cp0_config;
 215         char *argptr;
 216
 217         /* f/w leaves this on at startup */
 218         clear_c0_status(ST0_ERL);
 219
 220         /* enable caches -- HCP5 does this, pmon does not */
 221         cp0_config = read_c0_config();
 222         cp0_config = cp0_config & ~(TX49_CONF_IC | TX49_CONF_DC);
 223         write_c0_config(cp0_config);
 224
 225         if (TX4927_REV_PCODE() == 0x4927) {
 226                 rbtx4927_clock_init();
 227                 tx4927_setup();
 228         } else {
 229                 rbtx4937_clock_init();
 230                 tx4938_setup();
 231         }
 232
 233         _machine_restart = toshiba_rbtx4927_restart;
 234         _machine_halt = toshiba_rbtx4927_halt;
 235         pm_power_off = toshiba_rbtx4927_power_off;
 236
 237 #ifdef CONFIG_PCI
 238         txx9_alloc_pci_controller(&txx9_primary_pcic,
 239                                   RBTX4927_PCIMEM, RBTX4927_PCIMEM_SIZE,
 240                                   RBTX4927_PCIIO, RBTX4927_PCIIO_SIZE);
 241         txx9_board_pcibios_setup = tx4927_pcibios_setup;
 242 #else
 243         set_io_port_base(KSEG1 + RBTX4927_ISA_IO_OFFSET);
 244 #endif
 245
 246         tx4927_setup_serial();
 247 #ifdef CONFIG_SERIAL_TXX9_CONSOLE
 248         argptr = prom_getcmdline();
 249         if (strstr(argptr, "console=") == NULL) {
 250                 strcat(argptr, " console=ttyS0,38400");
 251         }
 252 #endif
 253
 254 #ifdef CONFIG_ROOT_NFS
 255         argptr = prom_getcmdline();
 256         if (strstr(argptr, "root=") == NULL) {
 257                 strcat(argptr, " root=/dev/nfs rw");
 258         }
 259 #endif
 260
 261 #ifdef CONFIG_IP_PNP
 262         argptr = prom_getcmdline();
 263         if (strstr(argptr, "ip=") == NULL) {
 264                 strcat(argptr, " ip=any");
 265         }
 266 #endif
 267 }
 268
 269 static void __init rbtx4927_clock_init(void)
 270 {
 271         /*
 272          * ASSUMPTION: PCIDIVMODE is configured for PCI 33MHz or 66MHz.
 273          *
 274          * For TX4927:
 275          * PCIDIVMODE[12:11]'s initial value is given by S9[4:3] (ON:0, OFF:1).
 276          * CPU 166MHz: PCI 66MHz : PCIDIVMODE: 00 (1/2.5)
 277          * CPU 200MHz: PCI 66MHz : PCIDIVMODE: 01 (1/3)
 278          * CPU 166MHz: PCI 33MHz : PCIDIVMODE: 10 (1/5)
 279          * CPU 200MHz: PCI 33MHz : PCIDIVMODE: 11 (1/6)
 280          * i.e. S9[3]: ON (83MHz), OFF (100MHz)
 281          */
 282         switch ((unsigned long)__raw_readq(&tx4927_ccfgptr->ccfg) &
 283                 TX4927_CCFG_PCIDIVMODE_MASK) {
 284         case TX4927_CCFG_PCIDIVMODE_2_5:
 285         case TX4927_CCFG_PCIDIVMODE_5:
 286                 txx9_cpu_clock = 166666666;     /* 166MHz */
 287                 break;
 288         default:
 289                 txx9_cpu_clock = 200000000;     /* 200MHz */
 290         }
 291 }
 292
 293 static void __init rbtx4937_clock_init(void)
 294 {
 295         /*
 296          * ASSUMPTION: PCIDIVMODE is configured for PCI 33MHz or 66MHz.
 297          *
 298          * For TX4937:
 299          * PCIDIVMODE[12:11]'s initial value is given by S1[5:4] (ON:0, OFF:1)
 300          * PCIDIVMODE[10] is 0.
 301          * CPU 266MHz: PCI 33MHz : PCIDIVMODE: 000 (1/8)
 302          * CPU 266MHz: PCI 66MHz : PCIDIVMODE: 001 (1/4)
 303          * CPU 300MHz: PCI 33MHz : PCIDIVMODE: 010 (1/9)
 304          * CPU 300MHz: PCI 66MHz : PCIDIVMODE: 011 (1/4.5)
 305          * CPU 333MHz: PCI 33MHz : PCIDIVMODE: 100 (1/10)
 306          * CPU 333MHz: PCI 66MHz : PCIDIVMODE: 101 (1/5)
 307          */
 308         switch ((unsigned long)__raw_readq(&tx4938_ccfgptr->ccfg) &
 309                 TX4938_CCFG_PCIDIVMODE_MASK) {
 310         case TX4938_CCFG_PCIDIVMODE_8:
 311         case TX4938_CCFG_PCIDIVMODE_4:
 312                 txx9_cpu_clock = 266666666;     /* 266MHz */
 313                 break;
 314         case TX4938_CCFG_PCIDIVMODE_9:
 315         case TX4938_CCFG_PCIDIVMODE_4_5:
 316                 txx9_cpu_clock = 300000000;     /* 300MHz */
 317                 break;
 318         default:
 319                 txx9_cpu_clock = 333333333;     /* 333MHz */
 320         }
 321 }
 322
 323 static void __init rbtx4927_time_init(void)
 324 {
 325         tx4927_time_init(0);
 326 }
 327
 328 static int __init toshiba_rbtx4927_rtc_init(void)
 329 {
 330         struct resource res = {
 331                 .start  = RBTX4927_BRAMRTC_BASE - IO_BASE,
 332                 .end    = RBTX4927_BRAMRTC_BASE - IO_BASE + 0x800 - 1,
 333                 .flags  = IORESOURCE_MEM,
 334         };
 335         struct platform_device *dev =
 336                 platform_device_register_simple("rtc-ds1742", -1, &res, 1);
 337         return IS_ERR(dev) ? PTR_ERR(dev) : 0;
 338 }
 339
 340 static int __init rbtx4927_ne_init(void)
 341 {
 342         struct resource res[] = {
 343                 {
 344                         .start  = RBTX4927_RTL_8019_BASE,
 345                         .end    = RBTX4927_RTL_8019_BASE + 0x20 - 1,
 346                         .flags  = IORESOURCE_IO,
 347                 }, {
 348                         .start  = RBTX4927_RTL_8019_IRQ,
 349                         .flags  = IORESOURCE_IRQ,
 350                 }
 351         };
 352         struct platform_device *dev =
 353                 platform_device_register_simple("ne", -1,
 354                                                 res, ARRAY_SIZE(res));
 355         return IS_ERR(dev) ? PTR_ERR(dev) : 0;
 356 }
 357
 358 /* Watchdog support */
 359
 360 static int __init txx9_wdt_init(unsigned long base)
 361 {
 362         struct resource res = {
 363                 .start  = base,
 364                 .end    = base + 0x100 - 1,
 365                 .flags  = IORESOURCE_MEM,
 366         };
 367         struct platform_device *dev =
 368                 platform_device_register_simple("txx9wdt", -1, &res, 1);
 369         return IS_ERR(dev) ? PTR_ERR(dev) : 0;
 370 }
 371
 372 static int __init rbtx4927_wdt_init(void)
 373 {
 374         return txx9_wdt_init(TX4927_TMR_REG(2) & 0xfffffffffULL);
 375 }
 376
 377 static void __init rbtx4927_device_init(void)
 378 {
 379         toshiba_rbtx4927_rtc_init();
 380         rbtx4927_ne_init();
 381         rbtx4927_wdt_init();
 382 }
 383
 384 struct txx9_board_vec rbtx4927_vec __initdata = {
 385         .system = "Toshiba RBTX4927",
 386         .prom_init = rbtx4927_prom_init,
 387         .mem_setup = rbtx4927_mem_setup,
 388         .irq_setup = rbtx4927_irq_setup,
 389         .time_init = rbtx4927_time_init,
 390         .device_init = rbtx4927_device_init,
 391         .arch_init = rbtx4927_arch_init,
 392 #ifdef CONFIG_PCI
 393         .pci_map_irq = rbtx4927_pci_map_irq,
 394 #endif
 395 };
 396 struct txx9_board_vec rbtx4937_vec __initdata = {
 397         .system = "Toshiba RBTX4937",
 398         .prom_init = rbtx4927_prom_init,
 399         .mem_setup = rbtx4927_mem_setup,
 400         .irq_setup = rbtx4927_irq_setup,
 401         .time_init = rbtx4927_time_init,
 402         .device_init = rbtx4927_device_init,
 403         .arch_init = rbtx4937_arch_init,
 404 #ifdef CONFIG_PCI
 405         .pci_map_irq = rbtx4927_pci_map_irq,
 406 #endif
 407 };