arch/mips/txx9/jmr3927/setup.c

   1 /*
   2  *  This program is free software; you can redistribute  it and/or modify it
   3  *  under  the terms of  the GNU General  Public License as published by the
   4  *  Free Software Foundation;  either version 2 of the  License, or (at your
   5  *  option) any later version.
   6  *
   7  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
   8  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
   9  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  10  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  11  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  12  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  13  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  14  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  15  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  16  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  17  *
  18  *  You should have received a copy of the  GNU General Public License along
  19  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  20  *  675 Mass Ave, Cambridge, MA 02139, USA.
  21  *
  22  * Copyright 2001 MontaVista Software Inc.
  23  * Author: MontaVista Software, Inc.
  24  *              ahennessy@mvista.com
  25  *
  26  * Copyright (C) 2000-2001 Toshiba Corporation
  27  * Copyright (C) 2007 Ralf Baechle (ralf@linux-mips.org)
  28  */
  29
  30 #include <linux/init.h>
  31 #include <linux/kernel.h>
  32 #include <linux/types.h>
  33 #include <linux/ioport.h>
  34 #include <linux/delay.h>
  35 #include <linux/pm.h>
  36 #include <linux/platform_device.h>
  37 #include <linux/gpio.h>
  38 #ifdef CONFIG_SERIAL_TXX9
  39 #include <linux/serial_core.h>
  40 #endif
  41
  42 #include <asm/bootinfo.h>
  43 #include <asm/txx9tmr.h>
  44 #include <asm/txx9pio.h>
  45 #include <asm/reboot.h>
  46 #include <asm/txx9/generic.h>
  47 #include <asm/txx9/pci.h>
  48 #include <asm/txx9/jmr3927.h>
  49 #include <asm/mipsregs.h>
  50
  51 extern void puts(const char *cp);
  52
  53 /* don't enable - see errata */
  54 static int jmr3927_ccfg_toeon;
  55
  56 static inline void do_reset(void)
  57 {
  58 #if 1   /* Resetting PCI bus */
  59         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
  60         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI, JMR3927_IOC_RESET_ADDR);
  61         (void)jmr3927_ioc_reg_in(JMR3927_IOC_RESET_ADDR);       /* flush WB */
  62         mdelay(1);
  63         jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
  64 #endif
  65         jmr3927_ioc_reg_out(JMR3927_IOC_RESET_CPU, JMR3927_IOC_RESET_ADDR);
  66 }
  67
  68 static void jmr3927_machine_restart(char *command)
  69 {
  70         local_irq_disable();
  71         puts("Rebooting...");
  72         do_reset();
  73 }
  74
  75 static void jmr3927_machine_halt(void)
  76 {
  77         puts("JMR-TX3927 halted.\n");
  78         while (1);
  79 }
  80
  81 static void jmr3927_machine_power_off(void)
  82 {
  83         puts("JMR-TX3927 halted. Please turn off the power.\n");
  84         while (1);
  85 }
  86
  87 static void __init jmr3927_time_init(void)
  88 {
  89         txx9_clockevent_init(TX3927_TMR_REG(0),
  90                              TXX9_IRQ_BASE + JMR3927_IRQ_IRC_TMR(0),
  91                              JMR3927_IMCLK);
  92         txx9_clocksource_init(TX3927_TMR_REG(1), JMR3927_IMCLK);
  93 }
  94
  95 #define DO_WRITE_THROUGH
  96 #define DO_ENABLE_CACHE
  97
  98 extern char * __init prom_getcmdline(void);
  99 static void jmr3927_board_init(void);
 100
 101 static void __init jmr3927_mem_setup(void)
 102 {
 103         char *argptr;
 104
 105         set_io_port_base(JMR3927_PORT_BASE + JMR3927_PCIIO);
 106
 107         _machine_restart = jmr3927_machine_restart;
 108         _machine_halt = jmr3927_machine_halt;
 109         pm_power_off = jmr3927_machine_power_off;
 110
 111         /*
 112          * IO/MEM resources.
 113          */
 114         ioport_resource.start = 0;
 115         ioport_resource.end = 0xffffffff;
 116         iomem_resource.start = 0;
 117         iomem_resource.end = 0xffffffff;
 118
 119         /* Reboot on panic */
 120         panic_timeout = 180;
 121
 122         /* cache setup */
 123         {
 124                 unsigned int conf;
 125 #ifdef DO_ENABLE_CACHE
 126                 int mips_ic_disable = 0, mips_dc_disable = 0;
 127 #else
 128                 int mips_ic_disable = 1, mips_dc_disable = 1;
 129 #endif
 130 #ifdef DO_WRITE_THROUGH
 131                 int mips_config_cwfon = 0;
 132                 int mips_config_wbon = 0;
 133 #else
 134                 int mips_config_cwfon = 1;
 135                 int mips_config_wbon = 1;
 136 #endif
 137
 138                 conf = read_c0_conf();
 139                 conf &= ~(TX39_CONF_ICE | TX39_CONF_DCE | TX39_CONF_WBON | TX39_CONF_CWFON);
 140                 conf |= mips_ic_disable ? 0 : TX39_CONF_ICE;
 141                 conf |= mips_dc_disable ? 0 : TX39_CONF_DCE;
 142                 conf |= mips_config_wbon ? TX39_CONF_WBON : 0;
 143                 conf |= mips_config_cwfon ? TX39_CONF_CWFON : 0;
 144
 145                 write_c0_conf(conf);
 146                 write_c0_cache(0);
 147         }
 148
 149         /* initialize board */
 150         jmr3927_board_init();
 151
 152         argptr = prom_getcmdline();
 153
 154         if ((argptr = strstr(argptr, "toeon")) != NULL)
 155                 jmr3927_ccfg_toeon = 1;
 156         argptr = prom_getcmdline();
 157         if ((argptr = strstr(argptr, "ip=")) == NULL) {
 158                 argptr = prom_getcmdline();
 159                 strcat(argptr, " ip=bootp");
 160         }
 161
 162 #ifdef CONFIG_SERIAL_TXX9
 163         {
 164                 extern int early_serial_txx9_setup(struct uart_port *port);
 165                 int i;
 166                 struct uart_port req;
 167                 for(i = 0; i < 2; i++) {
 168                         memset(&req, 0, sizeof(req));
 169                         req.line = i;
 170                         req.iotype = UPIO_MEM;
 171                         req.membase = (unsigned char __iomem *)TX3927_SIO_REG(i);
 172                         req.mapbase = TX3927_SIO_REG(i);
 173                         req.irq = i == 0 ?
 174                                 JMR3927_IRQ_IRC_SIO0 : JMR3927_IRQ_IRC_SIO1;
 175                         if (i == 0)
 176                                 req.flags |= UPF_BUGGY_UART /*HAVE_CTS_LINE*/;
 177                         req.uartclk = JMR3927_IMCLK;
 178                         early_serial_txx9_setup(&req);
 179                 }
 180         }
 181 #ifdef CONFIG_SERIAL_TXX9_CONSOLE
 182         argptr = prom_getcmdline();
 183         if ((argptr = strstr(argptr, "console=")) == NULL) {
 184                 argptr = prom_getcmdline();
 185                 strcat(argptr, " console=ttyS1,115200");
 186         }
 187 #endif
 188 #endif
 189 }
 190
 191 static void tx3927_setup(void);
 192
 193 static void __init jmr3927_pci_setup(void)
 194 {
 195 #ifdef CONFIG_PCI
 196         int extarb = !(tx3927_ccfgptr->ccfg & TX3927_CCFG_PCIXARB);
 197         struct pci_controller *c;
 198
 199         c = txx9_alloc_pci_controller(&txx9_primary_pcic,
 200                                       JMR3927_PCIMEM, JMR3927_PCIMEM_SIZE,
 201                                       JMR3927_PCIIO, JMR3927_PCIIO_SIZE);
 202         register_pci_controller(c);
 203         if (!extarb) {
 204                 /* Reset PCI Bus */
 205                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 206                 udelay(100);
 207                 jmr3927_ioc_reg_out(JMR3927_IOC_RESET_PCI,
 208                                     JMR3927_IOC_RESET_ADDR);
 209                 udelay(100);
 210                 jmr3927_ioc_reg_out(0, JMR3927_IOC_RESET_ADDR);
 211         }
 212         tx3927_pcic_setup(c, JMR3927_SDRAM_SIZE, extarb);
 213 #endif /* CONFIG_PCI */
 214 }
 215
 216 static void __init jmr3927_board_init(void)
 217 {
 218         tx3927_setup();
 219         jmr3927_pci_setup();
 220
 221         /* SIO0 DTR on */
 222         jmr3927_ioc_reg_out(0, JMR3927_IOC_DTR_ADDR);
 223
 224         jmr3927_led_set(0);
 225
 226         printk("JMR-TX3927 (Rev %d) --- IOC(Rev %d) DIPSW:%d,%d,%d,%d\n",
 227                jmr3927_ioc_reg_in(JMR3927_IOC_BREV_ADDR) & JMR3927_REV_MASK,
 228                jmr3927_ioc_reg_in(JMR3927_IOC_REV_ADDR) & JMR3927_REV_MASK,
 229                jmr3927_dipsw1(), jmr3927_dipsw2(),
 230                jmr3927_dipsw3(), jmr3927_dipsw4());
 231 }
 232
 233 static void __init tx3927_setup(void)
 234 {
 235         int i;
 236
 237         txx9_cpu_clock = JMR3927_CORECLK;
 238         txx9_gbus_clock = JMR3927_GBUSCLK;
 239         /* SDRAMC are configured by PROM */
 240
 241         /* ROMC */
 242         tx3927_romcptr->cr[1] = JMR3927_ROMCE1 | 0x00030048;
 243         tx3927_romcptr->cr[2] = JMR3927_ROMCE2 | 0x000064c8;
 244         tx3927_romcptr->cr[3] = JMR3927_ROMCE3 | 0x0003f698;
 245         tx3927_romcptr->cr[5] = JMR3927_ROMCE5 | 0x0000f218;
 246
 247         /* CCFG */
 248         /* enable Timeout BusError */
 249         if (jmr3927_ccfg_toeon)
 250                 tx3927_ccfgptr->ccfg |= TX3927_CCFG_TOE;
 251
 252         /* clear BusErrorOnWrite flag */
 253         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_BEOW;
 254         /* Disable PCI snoop */
 255         tx3927_ccfgptr->ccfg &= ~TX3927_CCFG_PSNP;
 256         /* do reset on watchdog */
 257         tx3927_ccfgptr->ccfg |= TX3927_CCFG_WR;
 258
 259 #ifdef DO_WRITE_THROUGH
 260         /* Enable PCI SNOOP - with write through only */
 261         tx3927_ccfgptr->ccfg |= TX3927_CCFG_PSNP;
 262 #endif
 263
 264         /* Pin selection */
 265         tx3927_ccfgptr->pcfg &= ~TX3927_PCFG_SELALL;
 266         tx3927_ccfgptr->pcfg |=
 267                 TX3927_PCFG_SELSIOC(0) | TX3927_PCFG_SELSIO_ALL |
 268                 (TX3927_PCFG_SELDMA_ALL & ~TX3927_PCFG_SELDMA(1));
 269
 270         printk("TX3927 -- CRIR:%08lx CCFG:%08lx PCFG:%08lx\n",
 271                tx3927_ccfgptr->crir,
 272                tx3927_ccfgptr->ccfg, tx3927_ccfgptr->pcfg);
 273
 274         /* TMR */
 275         for (i = 0; i < TX3927_NR_TMR; i++)
 276                 txx9_tmr_init(TX3927_TMR_REG(i));
 277
 278         /* DMA */
 279         tx3927_dmaptr->mcr = 0;
 280         for (i = 0; i < ARRAY_SIZE(tx3927_dmaptr->ch); i++) {
 281                 /* reset channel */
 282                 tx3927_dmaptr->ch[i].ccr = TX3927_DMA_CCR_CHRST;
 283                 tx3927_dmaptr->ch[i].ccr = 0;
 284         }
 285         /* enable DMA */
 286 #ifdef __BIG_ENDIAN
 287         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN;
 288 #else
 289         tx3927_dmaptr->mcr = TX3927_DMA_MCR_MSTEN | TX3927_DMA_MCR_LE;
 290 #endif
 291
 292         /* PIO */
 293         /* PIO[15:12] connected to LEDs */
 294         __raw_writel(0x0000f000, &tx3927_pioptr->dir);
 295         __raw_writel(0, &tx3927_pioptr->maskcpu);
 296         __raw_writel(0, &tx3927_pioptr->maskext);
 297         txx9_gpio_init(TX3927_PIO_REG, 0, 16);
 298         gpio_request(11, "dipsw1");
 299         gpio_request(10, "dipsw2");
 300         {
 301                 unsigned int conf;
 302
 303         conf = read_c0_conf();
 304                if (!(conf & TX39_CONF_ICE))
 305                        printk("TX3927 I-Cache disabled.\n");
 306                if (!(conf & TX39_CONF_DCE))
 307                        printk("TX3927 D-Cache disabled.\n");
 308                else if (!(conf & TX39_CONF_WBON))
 309                        printk("TX3927 D-Cache WriteThrough.\n");
 310                else if (!(conf & TX39_CONF_CWFON))
 311                        printk("TX3927 D-Cache WriteBack.\n");
 312                else
 313                        printk("TX3927 D-Cache WriteBack (CWF) .\n");
 314         }
 315 }
 316
 317 /* This trick makes rtc-ds1742 driver usable as is. */
 318 unsigned long __swizzle_addr_b(unsigned long port)
 319 {
 320         if ((port & 0xffff0000) != JMR3927_IOC_NVRAMB_ADDR)
 321                 return port;
 322         port = (port & 0xffff0000) | (port & 0x7fff << 1);
 323 #ifdef __BIG_ENDIAN
 324         return port;
 325 #else
 326         return port | 1;
 327 #endif
 328 }
 329 EXPORT_SYMBOL(__swizzle_addr_b);
 330
 331 static int __init jmr3927_rtc_init(void)
 332 {
 333         static struct resource __initdata res = {
 334                 .start  = JMR3927_IOC_NVRAMB_ADDR - IO_BASE,
 335                 .end    = JMR3927_IOC_NVRAMB_ADDR - IO_BASE + 0x800 - 1,
 336                 .flags  = IORESOURCE_MEM,
 337         };
 338         struct platform_device *dev;
 339         dev = platform_device_register_simple("rtc-ds1742", -1, &res, 1);
 340         return IS_ERR(dev) ? PTR_ERR(dev) : 0;
 341 }
 342
 343 /* Watchdog support */
 344
 345 static int __init txx9_wdt_init(unsigned long base)
 346 {
 347         struct resource res = {
 348                 .start  = base,
 349                 .end    = base + 0x100 - 1,
 350                 .flags  = IORESOURCE_MEM,
 351         };
 352         struct platform_device *dev =
 353                 platform_device_register_simple("txx9wdt", -1, &res, 1);
 354         return IS_ERR(dev) ? PTR_ERR(dev) : 0;
 355 }
 356
 357 static int __init jmr3927_wdt_init(void)
 358 {
 359         return txx9_wdt_init(TX3927_TMR_REG(2));
 360 }
 361
 362 static void __init jmr3927_device_init(void)
 363 {
 364         jmr3927_rtc_init();
 365         jmr3927_wdt_init();
 366 }
 367
 368 struct txx9_board_vec jmr3927_vec __initdata = {
 369         .type = MACH_TOSHIBA_JMR3927,
 370         .system = "Toshiba JMR_TX3927",
 371         .prom_init = jmr3927_prom_init,
 372         .mem_setup = jmr3927_mem_setup,
 373         .irq_setup = jmr3927_irq_setup,
 374         .time_init = jmr3927_time_init,
 375         .device_init = jmr3927_device_init,
 376 #ifdef CONFIG_PCI
 377         .pci_map_irq = jmr3927_pci_map_irq,
 378 #endif
 379 };