arch/i386/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
   5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
   6  *
   7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   8  *      whom a great many thanks are extended.
   9  *
  10  *      Thanks to Intel for making available several different Pentium,
  11  *      Pentium Pro and Pentium-II/Xeon MP machines.
  12  *      Original development of Linux SMP code supported by Caldera.
  13  *
  14  *      This code is released under the GNU General Public License version 2 or
  15  *      later.
  16  *
  17  *      Fixes
  18  *              Felix Koop      :       NR_CPUS used properly
  19  *              Jose Renau      :       Handle single CPU case.
  20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  21  *              Greg Wright     :       Fix for kernel stacks panic.
  22  *              Erich Boleyn    :       MP v1.4 and additional changes.
  23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  25  *      Michael Chastain        :       Change trampoline.S to gnu as.
  26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  27  *              Ingo Molnar     :       Added APIC timers, based on code
  28  *                                      from Jose Renau
  29  *              Ingo Molnar     :       various cleanups and rewrites
  30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  32  *              Martin J. Bligh :       Added support for multi-quad systems
  33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
  35
  36 #include <linux/module.h>
  37 #include <linux/init.h>
  38 #include <linux/kernel.h>
  39
  40 #include <linux/mm.h>
  41 #include <linux/sched.h>
  42 #include <linux/kernel_stat.h>
  43 #include <linux/smp_lock.h>
  44 #include <linux/bootmem.h>
  45 #include <linux/notifier.h>
  46 #include <linux/cpu.h>
  47 #include <linux/percpu.h>
  48 #include <linux/nmi.h>
  49
  50 #include <linux/delay.h>
  51 #include <linux/mc146818rtc.h>
  52 #include <asm/tlbflush.h>
  53 #include <asm/desc.h>
  54 #include <asm/arch_hooks.h>
  55 #include <asm/nmi.h>
  56
  57 #include <mach_apic.h>
  58 #include <mach_wakecpu.h>
  59 #include <smpboot_hooks.h>
  60 #include <asm/vmi.h>
  61 #include <asm/mtrr.h>
  62
  63 /* Set if we find a B stepping CPU */
  64 static int __devinitdata smp_b_stepping;
  65
  66 /* Number of siblings per CPU package */
  67 int smp_num_siblings = 1;
  68 EXPORT_SYMBOL(smp_num_siblings);
  69
  70 /* Last level cache ID of each logical CPU */
  71 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
  72
  73 /* representing HT siblings of each logical CPU */
  74 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
  75 EXPORT_SYMBOL(cpu_sibling_map);
  76
  77 /* representing HT and core siblings of each logical CPU */
  78 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
  79 EXPORT_SYMBOL(cpu_core_map);
  80
  81 /* bitmap of online cpus */
  82 cpumask_t cpu_online_map __read_mostly;
  83 EXPORT_SYMBOL(cpu_online_map);
  84
  85 cpumask_t cpu_callin_map;
  86 cpumask_t cpu_callout_map;
  87 EXPORT_SYMBOL(cpu_callout_map);
  88 cpumask_t cpu_possible_map;
  89 EXPORT_SYMBOL(cpu_possible_map);
  90 static cpumask_t smp_commenced_mask;
  91
  92 /* Per CPU bogomips and other parameters */
  93 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
  94 EXPORT_SYMBOL(cpu_data);
  95
  96 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
  97                         { [0 ... NR_CPUS-1] = 0xff };
  98 EXPORT_SYMBOL(x86_cpu_to_apicid);
  99
 100 u8 apicid_2_node[MAX_APICID];
 101
 102 DEFINE_PER_CPU(unsigned long, this_cpu_off);
 103 EXPORT_PER_CPU_SYMBOL(this_cpu_off);
 104
 105 /*
 106  * Trampoline 80x86 program as an array.
 107  */
 108
 109 extern unsigned char trampoline_data [];
 110 extern unsigned char trampoline_end  [];
 111 static unsigned char *trampoline_base;
 112 static int trampoline_exec;
 113
 114 static void map_cpu_to_logical_apicid(void);
 115
 116 /* State of each CPU. */
 117 DEFINE_PER_CPU(int, cpu_state) = { 0 };
 118
 119 /*
 120  * Currently trivial. Write the real->protected mode
 121  * bootstrap into the page concerned. The caller
 122  * has made sure it's suitably aligned.
 123  */
 124
 125 static unsigned long __devinit setup_trampoline(void)
 126 {
 127         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
 128         return virt_to_phys(trampoline_base);
 129 }
 130
 131 /*
 132  * We are called very early to get the low memory for the
 133  * SMP bootup trampoline page.
 134  */
 135 void __init smp_alloc_memory(void)
 136 {
 137         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
 138         /*
 139          * Has to be in very low memory so we can execute
 140          * real-mode AP code.
 141          */
 142         if (__pa(trampoline_base) >= 0x9F000)
 143                 BUG();
 144         /*
 145          * Make the SMP trampoline executable:
 146          */
 147         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
 148 }
 149
 150 /*
 151  * The bootstrap kernel entry code has set these up. Save them for
 152  * a given CPU
 153  */
 154
 155 static void __cpuinit smp_store_cpu_info(int id)
 156 {
 157         struct cpuinfo_x86 *c = cpu_data + id;
 158
 159         *c = boot_cpu_data;
 160         if (id!=0)
 161                 identify_secondary_cpu(c);
 162         /*
 163          * Mask B, Pentium, but not Pentium MMX
 164          */
 165         if (c->x86_vendor == X86_VENDOR_INTEL &&
 166             c->x86 == 5 &&
 167             c->x86_mask >= 1 && c->x86_mask <= 4 &&
 168             c->x86_model <= 3)
 169                 /*
 170                  * Remember we have B step Pentia with bugs
 171                  */
 172                 smp_b_stepping = 1;
 173
 174         /*
 175          * Certain Athlons might work (for various values of 'work') in SMP
 176          * but they are not certified as MP capable.
 177          */
 178         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
 179
 180                 if (num_possible_cpus() == 1)
 181                         goto valid_k7;
 182
 183                 /* Athlon 660/661 is valid. */
 184                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
 185                         goto valid_k7;
 186
 187                 /* Duron 670 is valid */
 188                 if ((c->x86_model==7) && (c->x86_mask==0))
 189                         goto valid_k7;
 190
 191                 /*
 192                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
 193                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
 194                  * have the MP bit set.
 195                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
 196                  */
 197                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
 198                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
 199                      (c->x86_model> 7))
 200                         if (cpu_has_mp)
 201                                 goto valid_k7;
 202
 203                 /* If we get here, it's not a certified SMP capable AMD system. */
 204                 add_taint(TAINT_UNSAFE_SMP);
 205         }
 206
 207 valid_k7:
 208         ;
 209 }
 210
 211 extern void calibrate_delay(void);
 212
 213 static atomic_t init_deasserted;
 214
 215 static void __cpuinit smp_callin(void)
 216 {
 217         int cpuid, phys_id;
 218         unsigned long timeout;
 219
 220         /*
 221          * If waken up by an INIT in an 82489DX configuration
 222          * we may get here before an INIT-deassert IPI reaches
 223          * our local APIC.  We have to wait for the IPI or we'll
 224          * lock up on an APIC access.
 225          */
 226         wait_for_init_deassert(&init_deasserted);
 227
 228         /*
 229          * (This works even if the APIC is not enabled.)
 230          */
 231         phys_id = GET_APIC_ID(apic_read(APIC_ID));
 232         cpuid = smp_processor_id();
 233         if (cpu_isset(cpuid, cpu_callin_map)) {
 234                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
 235                                         phys_id, cpuid);
 236                 BUG();
 237         }
 238         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 239
 240         /*
 241          * STARTUP IPIs are fragile beasts as they might sometimes
 242          * trigger some glue motherboard logic. Complete APIC bus
 243          * silence for 1 second, this overestimates the time the
 244          * boot CPU is spending to send the up to 2 STARTUP IPIs
 245          * by a factor of two. This should be enough.
 246          */
 247
 248         /*
 249          * Waiting 2s total for startup (udelay is not yet working)
 250          */
 251         timeout = jiffies + 2*HZ;
 252         while (time_before(jiffies, timeout)) {
 253                 /*
 254                  * Has the boot CPU finished it's STARTUP sequence?
 255                  */
 256                 if (cpu_isset(cpuid, cpu_callout_map))
 257                         break;
 258                 rep_nop();
 259         }
 260
 261         if (!time_before(jiffies, timeout)) {
 262                 printk("BUG: CPU%d started up but did not get a callout!\n",
 263                         cpuid);
 264                 BUG();
 265         }
 266
 267         /*
 268          * the boot CPU has finished the init stage and is spinning
 269          * on callin_map until we finish. We are free to set up this
 270          * CPU, first the APIC. (this is probably redundant on most
 271          * boards)
 272          */
 273
 274         Dprintk("CALLIN, before setup_local_APIC().\n");
 275         smp_callin_clear_local_apic();
 276         setup_local_APIC();
 277         map_cpu_to_logical_apicid();
 278
 279         /*
 280          * Get our bogomips.
 281          */
 282         calibrate_delay();
 283         Dprintk("Stack at about %p\n",&cpuid);
 284
 285         /*
 286          * Save our processor parameters
 287          */
 288         smp_store_cpu_info(cpuid);
 289
 290         /*
 291          * Allow the master to continue.
 292          */
 293         cpu_set(cpuid, cpu_callin_map);
 294 }
 295
 296 static int cpucount;
 297
 298 /* maps the cpu to the sched domain representing multi-core */
 299 cpumask_t cpu_coregroup_map(int cpu)
 300 {
 301         struct cpuinfo_x86 *c = cpu_data + cpu;
 302         /*
 303          * For perf, we return last level cache shared map.
 304          * And for power savings, we return cpu_core_map
 305          */
 306         if (sched_mc_power_savings || sched_smt_power_savings)
 307                 return cpu_core_map[cpu];
 308         else
 309                 return c->llc_shared_map;
 310 }
 311
 312 /* representing cpus for which sibling maps can be computed */
 313 static cpumask_t cpu_sibling_setup_map;
 314
 315 static inline void
 316 set_cpu_sibling_map(int cpu)
 317 {
 318         int i;
 319         struct cpuinfo_x86 *c = cpu_data;
 320
 321         cpu_set(cpu, cpu_sibling_setup_map);
 322
 323         if (smp_num_siblings > 1) {
 324                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
 325                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
 326                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
 327                                 cpu_set(i, cpu_sibling_map[cpu]);
 328                                 cpu_set(cpu, cpu_sibling_map[i]);
 329                                 cpu_set(i, cpu_core_map[cpu]);
 330                                 cpu_set(cpu, cpu_core_map[i]);
 331                                 cpu_set(i, c[cpu].llc_shared_map);
 332                                 cpu_set(cpu, c[i].llc_shared_map);
 333                         }
 334                 }
 335         } else {
 336                 cpu_set(cpu, cpu_sibling_map[cpu]);
 337         }
 338
 339         cpu_set(cpu, c[cpu].llc_shared_map);
 340
 341         if (current_cpu_data.x86_max_cores == 1) {
 342                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
 343                 c[cpu].booted_cores = 1;
 344                 return;
 345         }
 346
 347         for_each_cpu_mask(i, cpu_sibling_setup_map) {
 348                 if (cpu_llc_id[cpu] != BAD_APICID &&
 349                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
 350                         cpu_set(i, c[cpu].llc_shared_map);
 351                         cpu_set(cpu, c[i].llc_shared_map);
 352                 }
 353                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
 354                         cpu_set(i, cpu_core_map[cpu]);
 355                         cpu_set(cpu, cpu_core_map[i]);
 356                         /*
 357                          *  Does this new cpu bringup a new core?
 358                          */
 359                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
 360                                 /*
 361                                  * for each core in package, increment
 362                                  * the booted_cores for this new cpu
 363                                  */
 364                                 if (first_cpu(cpu_sibling_map[i]) == i)
 365                                         c[cpu].booted_cores++;
 366                                 /*
 367                                  * increment the core count for all
 368                                  * the other cpus in this package
 369                                  */
 370                                 if (i != cpu)
 371                                         c[i].booted_cores++;
 372                         } else if (i != cpu && !c[cpu].booted_cores)
 373                                 c[cpu].booted_cores = c[i].booted_cores;
 374                 }
 375         }
 376 }
 377
 378 /*
 379  * Activate a secondary processor.
 380  */
 381 static void __cpuinit start_secondary(void *unused)
 382 {
 383         /*
 384          * Don't put *anything* before cpu_init(), SMP booting is too
 385          * fragile that we want to limit the things done here to the
 386          * most necessary things.
 387          */
 388 #ifdef CONFIG_VMI
 389         vmi_bringup();
 390 #endif
 391         cpu_init();
 392         preempt_disable();
 393         smp_callin();
 394         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
 395                 rep_nop();
 396         /*
 397          * Check TSC synchronization with the BP:
 398          */
 399         check_tsc_sync_target();
 400
 401         setup_secondary_clock();
 402         if (nmi_watchdog == NMI_IO_APIC) {
 403                 disable_8259A_irq(0);
 404                 enable_NMI_through_LVT0(NULL);
 405                 enable_8259A_irq(0);
 406         }
 407         /*
 408          * low-memory mappings have been cleared, flush them from
 409          * the local TLBs too.
 410          */
 411         local_flush_tlb();
 412
 413         /* This must be done before setting cpu_online_map */
 414         set_cpu_sibling_map(raw_smp_processor_id());
 415         wmb();
 416
 417         /*
 418          * We need to hold call_lock, so there is no inconsistency
 419          * between the time smp_call_function() determines number of
 420          * IPI receipients, and the time when the determination is made
 421          * for which cpus receive the IPI. Holding this
 422          * lock helps us to not include this cpu in a currently in progress
 423          * smp_call_function().
 424          */
 425         lock_ipi_call_lock();
 426         cpu_set(smp_processor_id(), cpu_online_map);
 427         unlock_ipi_call_lock();
 428         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 429
 430         /* We can take interrupts now: we're officially "up". */
 431         local_irq_enable();
 432
 433         wmb();
 434         cpu_idle();
 435 }
 436
 437 /*
 438  * Everything has been set up for the secondary
 439  * CPUs - they just need to reload everything
 440  * from the task structure
 441  * This function must not return.
 442  */
 443 void __devinit initialize_secondary(void)
 444 {
 445         /*
 446          * We don't actually need to load the full TSS,
 447          * basically just the stack pointer and the eip.
 448          */
 449
 450         asm volatile(
 451                 "movl %0,%%esp\n\t"
 452                 "jmp *%1"
 453                 :
 454                 :"m" (current->thread.esp),"m" (current->thread.eip));
 455 }
 456
 457 /* Static state in head.S used to set up a CPU */
 458 extern struct {
 459         void * esp;
 460         unsigned short ss;
 461 } stack_start;
 462
 463 #ifdef CONFIG_NUMA
 464
 465 /* which logical CPUs are on which nodes */
 466 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
 467                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
 468 EXPORT_SYMBOL(node_2_cpu_mask);
 469 /* which node each logical CPU is on */
 470 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
 471 EXPORT_SYMBOL(cpu_2_node);
 472
 473 /* set up a mapping between cpu and node. */
 474 static inline void map_cpu_to_node(int cpu, int node)
 475 {
 476         printk("Mapping cpu %d to node %d\n", cpu, node);
 477         cpu_set(cpu, node_2_cpu_mask[node]);
 478         cpu_2_node[cpu] = node;
 479 }
 480
 481 /* undo a mapping between cpu and node. */
 482 static inline void unmap_cpu_to_node(int cpu)
 483 {
 484         int node;
 485
 486         printk("Unmapping cpu %d from all nodes\n", cpu);
 487         for (node = 0; node < MAX_NUMNODES; node ++)
 488                 cpu_clear(cpu, node_2_cpu_mask[node]);
 489         cpu_2_node[cpu] = 0;
 490 }
 491 #else /* !CONFIG_NUMA */
 492
 493 #define map_cpu_to_node(cpu, node)      ({})
 494 #define unmap_cpu_to_node(cpu)  ({})
 495
 496 #endif /* CONFIG_NUMA */
 497
 498 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
 499
 500 static void map_cpu_to_logical_apicid(void)
 501 {
 502         int cpu = smp_processor_id();
 503         int apicid = logical_smp_processor_id();
 504         int node = apicid_to_node(apicid);
 505
 506         if (!node_online(node))
 507                 node = first_online_node;
 508
 509         cpu_2_logical_apicid[cpu] = apicid;
 510         map_cpu_to_node(cpu, node);
 511 }
 512
 513 static void unmap_cpu_to_logical_apicid(int cpu)
 514 {
 515         cpu_2_logical_apicid[cpu] = BAD_APICID;
 516         unmap_cpu_to_node(cpu);
 517 }
 518
 519 #if APIC_DEBUG
 520 static inline void __inquire_remote_apic(int apicid)
 521 {
 522         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 523         char *names[] = { "ID", "VERSION", "SPIV" };
 524         int timeout, status;
 525
 526         printk("Inquiring remote APIC #%d...\n", apicid);
 527
 528         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 529                 printk("... APIC #%d %s: ", apicid, names[i]);
 530
 531                 /*
 532                  * Wait for idle.
 533                  */
 534                 apic_wait_icr_idle();
 535
 536                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
 537                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
 538
 539                 timeout = 0;
 540                 do {
 541                         udelay(100);
 542                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 543                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 544
 545                 switch (status) {
 546                 case APIC_ICR_RR_VALID:
 547                         status = apic_read(APIC_RRR);
 548                         printk("%08x\n", status);
 549                         break;
 550                 default:
 551                         printk("failed\n");
 552                 }
 553         }
 554 }
 555 #endif
 556
 557 #ifdef WAKE_SECONDARY_VIA_NMI
 558 /*
 559  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 560  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 561  * won't ... remember to clear down the APIC, etc later.
 562  */
 563 static int __devinit
 564 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
 565 {
 566         unsigned long send_status = 0, accept_status = 0;
 567         int timeout, maxlvt;
 568
 569         /* Target chip */
 570         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
 571
 572         /* Boot on the stack */
 573         /* Kick the second */
 574         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
 575
 576         Dprintk("Waiting for send to finish...\n");
 577         timeout = 0;
 578         do {
 579                 Dprintk("+");
 580                 udelay(100);
 581                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 582         } while (send_status && (timeout++ < 1000));
 583
 584         /*
 585          * Give the other CPU some time to accept the IPI.
 586          */
 587         udelay(200);
 588         /*
 589          * Due to the Pentium erratum 3AP.
 590          */
 591         maxlvt = lapic_get_maxlvt();
 592         if (maxlvt > 3) {
 593                 apic_read_around(APIC_SPIV);
 594                 apic_write(APIC_ESR, 0);
 595         }
 596         accept_status = (apic_read(APIC_ESR) & 0xEF);
 597         Dprintk("NMI sent.\n");
 598
 599         if (send_status)
 600                 printk("APIC never delivered???\n");
 601         if (accept_status)
 602                 printk("APIC delivery error (%lx).\n", accept_status);
 603
 604         return (send_status | accept_status);
 605 }
 606 #endif  /* WAKE_SECONDARY_VIA_NMI */
 607
 608 #ifdef WAKE_SECONDARY_VIA_INIT
 609 static int __devinit
 610 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
 611 {
 612         unsigned long send_status = 0, accept_status = 0;
 613         int maxlvt, timeout, num_starts, j;
 614
 615         /*
 616          * Be paranoid about clearing APIC errors.
 617          */
 618         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 619                 apic_read_around(APIC_SPIV);
 620                 apic_write(APIC_ESR, 0);
 621                 apic_read(APIC_ESR);
 622         }
 623
 624         Dprintk("Asserting INIT.\n");
 625
 626         /*
 627          * Turn INIT on target chip
 628          */
 629         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 630
 631         /*
 632          * Send IPI
 633          */
 634         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
 635                                 | APIC_DM_INIT);
 636
 637         Dprintk("Waiting for send to finish...\n");
 638         timeout = 0;
 639         do {
 640                 Dprintk("+");
 641                 udelay(100);
 642                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 643         } while (send_status && (timeout++ < 1000));
 644
 645         mdelay(10);
 646
 647         Dprintk("Deasserting INIT.\n");
 648
 649         /* Target chip */
 650         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 651
 652         /* Send IPI */
 653         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
 654
 655         Dprintk("Waiting for send to finish...\n");
 656         timeout = 0;
 657         do {
 658                 Dprintk("+");
 659                 udelay(100);
 660                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 661         } while (send_status && (timeout++ < 1000));
 662
 663         atomic_set(&init_deasserted, 1);
 664
 665         /*
 666          * Should we send STARTUP IPIs ?
 667          *
 668          * Determine this based on the APIC version.
 669          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 670          */
 671         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 672                 num_starts = 2;
 673         else
 674                 num_starts = 0;
 675
 676         /*
 677          * Paravirt / VMI wants a startup IPI hook here to set up the
 678          * target processor state.
 679          */
 680         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 681                          (unsigned long) stack_start.esp);
 682
 683         /*
 684          * Run STARTUP IPI loop.
 685          */
 686         Dprintk("#startup loops: %d.\n", num_starts);
 687
 688         maxlvt = lapic_get_maxlvt();
 689
 690         for (j = 1; j <= num_starts; j++) {
 691                 Dprintk("Sending STARTUP #%d.\n",j);
 692                 apic_read_around(APIC_SPIV);
 693                 apic_write(APIC_ESR, 0);
 694                 apic_read(APIC_ESR);
 695                 Dprintk("After apic_write.\n");
 696
 697                 /*
 698                  * STARTUP IPI
 699                  */
 700
 701                 /* Target chip */
 702                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
 703
 704                 /* Boot on the stack */
 705                 /* Kick the second */
 706                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
 707                                         | (start_eip >> 12));
 708
 709                 /*
 710                  * Give the other CPU some time to accept the IPI.
 711                  */
 712                 udelay(300);
 713
 714                 Dprintk("Startup point 1.\n");
 715
 716                 Dprintk("Waiting for send to finish...\n");
 717                 timeout = 0;
 718                 do {
 719                         Dprintk("+");
 720                         udelay(100);
 721                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
 722                 } while (send_status && (timeout++ < 1000));
 723
 724                 /*
 725                  * Give the other CPU some time to accept the IPI.
 726                  */
 727                 udelay(200);
 728                 /*
 729                  * Due to the Pentium erratum 3AP.
 730                  */
 731                 if (maxlvt > 3) {
 732                         apic_read_around(APIC_SPIV);
 733                         apic_write(APIC_ESR, 0);
 734                 }
 735                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 736                 if (send_status || accept_status)
 737                         break;
 738         }
 739         Dprintk("After Startup.\n");
 740
 741         if (send_status)
 742                 printk("APIC never delivered???\n");
 743         if (accept_status)
 744                 printk("APIC delivery error (%lx).\n", accept_status);
 745
 746         return (send_status | accept_status);
 747 }
 748 #endif  /* WAKE_SECONDARY_VIA_INIT */
 749
 750 extern cpumask_t cpu_initialized;
 751 static inline int alloc_cpu_id(void)
 752 {
 753         cpumask_t       tmp_map;
 754         int cpu;
 755         cpus_complement(tmp_map, cpu_present_map);
 756         cpu = first_cpu(tmp_map);
 757         if (cpu >= NR_CPUS)
 758                 return -ENODEV;
 759         return cpu;
 760 }
 761
 762 #ifdef CONFIG_HOTPLUG_CPU
 763 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
 764 static inline struct task_struct * alloc_idle_task(int cpu)
 765 {
 766         struct task_struct *idle;
 767
 768         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
 769                 /* initialize thread_struct.  we really want to avoid destroy
 770                  * idle tread
 771                  */
 772                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
 773                 init_idle(idle, cpu);
 774                 return idle;
 775         }
 776         idle = fork_idle(cpu);
 777
 778         if (!IS_ERR(idle))
 779                 cpu_idle_tasks[cpu] = idle;
 780         return idle;
 781 }
 782 #else
 783 #define alloc_idle_task(cpu) fork_idle(cpu)
 784 #endif
 785
 786 /* Initialize the CPU's GDT.  This is either the boot CPU doing itself
 787    (still using the master per-cpu area), or a CPU doing it for a
 788    secondary which will soon come up. */
 789 static __cpuinit void init_gdt(int cpu)
 790 {
 791         struct desc_struct *gdt = get_cpu_gdt_table(cpu);
 792
 793         pack_descriptor((u32 *)&gdt[GDT_ENTRY_PERCPU].a,
 794                         (u32 *)&gdt[GDT_ENTRY_PERCPU].b,
 795                         __per_cpu_offset[cpu], 0xFFFFF,
 796                         0x80 | DESCTYPE_S | 0x2, 0x8);
 797
 798         per_cpu(this_cpu_off, cpu) = __per_cpu_offset[cpu];
 799         per_cpu(cpu_number, cpu) = cpu;
 800 }
 801
 802 /* Defined in head.S */
 803 extern struct Xgt_desc_struct early_gdt_descr;
 804
 805 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 806 /*
 807  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 808  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 809  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
 810  */
 811 {
 812         struct task_struct *idle;
 813         unsigned long boot_error;
 814         int timeout;
 815         unsigned long start_eip;
 816         unsigned short nmi_high = 0, nmi_low = 0;
 817
 818         /*
 819          * Save current MTRR state in case it was changed since early boot
 820          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 821          */
 822         mtrr_save_state();
 823
 824         /*
 825          * We can't use kernel_thread since we must avoid to
 826          * reschedule the child.
 827          */
 828         idle = alloc_idle_task(cpu);
 829         if (IS_ERR(idle))
 830                 panic("failed fork for CPU %d", cpu);
 831
 832         init_gdt(cpu);
 833         per_cpu(current_task, cpu) = idle;
 834         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 835
 836         idle->thread.eip = (unsigned long) start_secondary;
 837         /* start_eip had better be page-aligned! */
 838         start_eip = setup_trampoline();
 839
 840         ++cpucount;
 841         alternatives_smp_switch(1);
 842
 843         /* So we see what's up   */
 844         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
 845         /* Stack for startup_32 can be just as for start_secondary onwards */
 846         stack_start.esp = (void *) idle->thread.esp;
 847
 848         irq_ctx_init(cpu);
 849
 850         x86_cpu_to_apicid[cpu] = apicid;
 851         /*
 852          * This grunge runs the startup process for
 853          * the targeted processor.
 854          */
 855
 856         atomic_set(&init_deasserted, 0);
 857
 858         Dprintk("Setting warm reset code and vector.\n");
 859
 860         store_NMI_vector(&nmi_high, &nmi_low);
 861
 862         smpboot_setup_warm_reset_vector(start_eip);
 863
 864         /*
 865          * Starting actual IPI sequence...
 866          */
 867         boot_error = wakeup_secondary_cpu(apicid, start_eip);
 868
 869         if (!boot_error) {
 870                 /*
 871                  * allow APs to start initializing.
 872                  */
 873                 Dprintk("Before Callout %d.\n", cpu);
 874                 cpu_set(cpu, cpu_callout_map);
 875                 Dprintk("After Callout %d.\n", cpu);
 876
 877                 /*
 878                  * Wait 5s total for a response
 879                  */
 880                 for (timeout = 0; timeout < 50000; timeout++) {
 881                         if (cpu_isset(cpu, cpu_callin_map))
 882                                 break;  /* It has booted */
 883                         udelay(100);
 884                 }
 885
 886                 if (cpu_isset(cpu, cpu_callin_map)) {
 887                         /* number CPUs logically, starting from 1 (BSP is 0) */
 888                         Dprintk("OK.\n");
 889                         printk("CPU%d: ", cpu);
 890                         print_cpu_info(&cpu_data[cpu]);
 891                         Dprintk("CPU has booted.\n");
 892                 } else {
 893                         boot_error= 1;
 894                         if (*((volatile unsigned char *)trampoline_base)
 895                                         == 0xA5)
 896                                 /* trampoline started but...? */
 897                                 printk("Stuck ??\n");
 898                         else
 899                                 /* trampoline code not run */
 900                                 printk("Not responding.\n");
 901                         inquire_remote_apic(apicid);
 902                 }
 903         }
 904
 905         if (boot_error) {
 906                 /* Try to put things back the way they were before ... */
 907                 unmap_cpu_to_logical_apicid(cpu);
 908                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
 909                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
 910                 cpucount--;
 911         } else {
 912                 x86_cpu_to_apicid[cpu] = apicid;
 913                 cpu_set(cpu, cpu_present_map);
 914         }
 915
 916         /* mark "stuck" area as not stuck */
 917         *((volatile unsigned long *)trampoline_base) = 0;
 918
 919         return boot_error;
 920 }
 921
 922 #ifdef CONFIG_HOTPLUG_CPU
 923 void cpu_exit_clear(void)
 924 {
 925         int cpu = raw_smp_processor_id();
 926
 927         idle_task_exit();
 928
 929         cpucount --;
 930         cpu_uninit();
 931         irq_ctx_exit(cpu);
 932
 933         cpu_clear(cpu, cpu_callout_map);
 934         cpu_clear(cpu, cpu_callin_map);
 935
 936         cpu_clear(cpu, smp_commenced_mask);
 937         unmap_cpu_to_logical_apicid(cpu);
 938 }
 939
 940 struct warm_boot_cpu_info {
 941         struct completion *complete;
 942         struct work_struct task;
 943         int apicid;
 944         int cpu;
 945 };
 946
 947 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
 948 {
 949         struct warm_boot_cpu_info *info =
 950                 container_of(work, struct warm_boot_cpu_info, task);
 951         do_boot_cpu(info->apicid, info->cpu);
 952         complete(info->complete);
 953 }
 954
 955 static int __cpuinit __smp_prepare_cpu(int cpu)
 956 {
 957         DECLARE_COMPLETION_ONSTACK(done);
 958         struct warm_boot_cpu_info info;
 959         int     apicid, ret;
 960
 961         apicid = x86_cpu_to_apicid[cpu];
 962         if (apicid == BAD_APICID) {
 963                 ret = -ENODEV;
 964                 goto exit;
 965         }
 966
 967         info.complete = &done;
 968         info.apicid = apicid;
 969         info.cpu = cpu;
 970         INIT_WORK(&info.task, do_warm_boot_cpu);
 971
 972         /* init low mem mapping */
 973         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
 974                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
 975         flush_tlb_all();
 976         schedule_work(&info.task);
 977         wait_for_completion(&done);
 978
 979         zap_low_mappings();
 980         ret = 0;
 981 exit:
 982         return ret;
 983 }
 984 #endif
 985
 986 static void smp_tune_scheduling(void)
 987 {
 988         unsigned long cachesize;       /* kB   */
 989
 990         if (cpu_khz) {
 991                 cachesize = boot_cpu_data.x86_cache_size;
 992
 993                 if (cachesize > 0)
 994                         max_cache_size = cachesize * 1024;
 995         }
 996 }
 997
 998 /*
 999  * Cycle through the processors sending APIC IPIs to boot each.
1000  */
1001
1002 static int boot_cpu_logical_apicid;
1003 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1004 void *xquad_portio;
1005 #ifdef CONFIG_X86_NUMAQ
1006 EXPORT_SYMBOL(xquad_portio);
1007 #endif
1008
1009 static void __init smp_boot_cpus(unsigned int max_cpus)
1010 {
1011         int apicid, cpu, bit, kicked;
1012         unsigned long bogosum = 0;
1013
1014         /*
1015          * Setup boot CPU information
1016          */
1017         smp_store_cpu_info(0); /* Final full version of the data */
1018         printk("CPU%d: ", 0);
1019         print_cpu_info(&cpu_data[0]);
1020
1021         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1022         boot_cpu_logical_apicid = logical_smp_processor_id();
1023         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1024
1025         current_thread_info()->cpu = 0;
1026         smp_tune_scheduling();
1027
1028         set_cpu_sibling_map(0);
1029
1030         /*
1031          * If we couldn't find an SMP configuration at boot time,
1032          * get out of here now!
1033          */
1034         if (!smp_found_config && !acpi_lapic) {
1035                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1036                 smpboot_clear_io_apic_irqs();
1037                 phys_cpu_present_map = physid_mask_of_physid(0);
1038                 if (APIC_init_uniprocessor())
1039                         printk(KERN_NOTICE "Local APIC not detected."
1040                                            " Using dummy APIC emulation.\n");
1041                 map_cpu_to_logical_apicid();
1042                 cpu_set(0, cpu_sibling_map[0]);
1043                 cpu_set(0, cpu_core_map[0]);
1044                 return;
1045         }
1046
1047         /*
1048          * Should not be necessary because the MP table should list the boot
1049          * CPU too, but we do it for the sake of robustness anyway.
1050          * Makes no sense to do this check in clustered apic mode, so skip it
1051          */
1052         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1053                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1054                                 boot_cpu_physical_apicid);
1055                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1056         }
1057
1058         /*
1059          * If we couldn't find a local APIC, then get out of here now!
1060          */
1061         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1062                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1063                         boot_cpu_physical_apicid);
1064                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1065                 smpboot_clear_io_apic_irqs();
1066                 phys_cpu_present_map = physid_mask_of_physid(0);
1067                 cpu_set(0, cpu_sibling_map[0]);
1068                 cpu_set(0, cpu_core_map[0]);
1069                 return;
1070         }
1071
1072         verify_local_APIC();
1073
1074         /*
1075          * If SMP should be disabled, then really disable it!
1076          */
1077         if (!max_cpus) {
1078                 smp_found_config = 0;
1079                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1080                 smpboot_clear_io_apic_irqs();
1081                 phys_cpu_present_map = physid_mask_of_physid(0);
1082                 cpu_set(0, cpu_sibling_map[0]);
1083                 cpu_set(0, cpu_core_map[0]);
1084                 return;
1085         }
1086
1087         connect_bsp_APIC();
1088         setup_local_APIC();
1089         map_cpu_to_logical_apicid();
1090
1091
1092         setup_portio_remap();
1093
1094         /*
1095          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1096          *
1097          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1098          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the
1099          * clustered apic ID.
1100          */
1101         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1102
1103         kicked = 1;
1104         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1105                 apicid = cpu_present_to_apicid(bit);
1106                 /*
1107                  * Don't even attempt to start the boot CPU!
1108                  */
1109                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1110                         continue;
1111
1112                 if (!check_apicid_present(bit))
1113                         continue;
1114                 if (max_cpus <= cpucount+1)
1115                         continue;
1116
1117                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1118                         printk("CPU #%d not responding - cannot use it.\n",
1119                                                                 apicid);
1120                 else
1121                         ++kicked;
1122         }
1123
1124         /*
1125          * Cleanup possible dangling ends...
1126          */
1127         smpboot_restore_warm_reset_vector();
1128
1129         /*
1130          * Allow the user to impress friends.
1131          */
1132         Dprintk("Before bogomips.\n");
1133         for (cpu = 0; cpu < NR_CPUS; cpu++)
1134                 if (cpu_isset(cpu, cpu_callout_map))
1135                         bogosum += cpu_data[cpu].loops_per_jiffy;
1136         printk(KERN_INFO
1137                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1138                 cpucount+1,
1139                 bogosum/(500000/HZ),
1140                 (bogosum/(5000/HZ))%100);
1141
1142         Dprintk("Before bogocount - setting activated=1.\n");
1143
1144         if (smp_b_stepping)
1145                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1146
1147         /*
1148          * Don't taint if we are running SMP kernel on a single non-MP
1149          * approved Athlon
1150          */
1151         if (tainted & TAINT_UNSAFE_SMP) {
1152                 if (cpucount)
1153                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1154                 else
1155                         tainted &= ~TAINT_UNSAFE_SMP;
1156         }
1157
1158         Dprintk("Boot done.\n");
1159
1160         /*
1161          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1162          * efficiently.
1163          */
1164         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1165                 cpus_clear(cpu_sibling_map[cpu]);
1166                 cpus_clear(cpu_core_map[cpu]);
1167         }
1168
1169         cpu_set(0, cpu_sibling_map[0]);
1170         cpu_set(0, cpu_core_map[0]);
1171
1172         smpboot_setup_io_apic();
1173
1174         setup_boot_clock();
1175 }
1176
1177 /* These are wrappers to interface to the new boot process.  Someone
1178    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1179 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1180 {
1181         smp_commenced_mask = cpumask_of_cpu(0);
1182         cpu_callin_map = cpumask_of_cpu(0);
1183         mb();
1184         smp_boot_cpus(max_cpus);
1185 }
1186
1187 void __init native_smp_prepare_boot_cpu(void)
1188 {
1189         unsigned int cpu = smp_processor_id();
1190
1191         init_gdt(cpu);
1192         switch_to_new_gdt();
1193
1194         cpu_set(cpu, cpu_online_map);
1195         cpu_set(cpu, cpu_callout_map);
1196         cpu_set(cpu, cpu_present_map);
1197         cpu_set(cpu, cpu_possible_map);
1198         __get_cpu_var(cpu_state) = CPU_ONLINE;
1199 }
1200
1201 #ifdef CONFIG_HOTPLUG_CPU
1202 static void
1203 remove_siblinginfo(int cpu)
1204 {
1205         int sibling;
1206         struct cpuinfo_x86 *c = cpu_data;
1207
1208         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1209                 cpu_clear(cpu, cpu_core_map[sibling]);
1210                 /*
1211                  * last thread sibling in this cpu core going down
1212                  */
1213                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1214                         c[sibling].booted_cores--;
1215         }
1216
1217         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1218                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1219         cpus_clear(cpu_sibling_map[cpu]);
1220         cpus_clear(cpu_core_map[cpu]);
1221         c[cpu].phys_proc_id = 0;
1222         c[cpu].cpu_core_id = 0;
1223         cpu_clear(cpu, cpu_sibling_setup_map);
1224 }
1225
1226 int __cpu_disable(void)
1227 {
1228         cpumask_t map = cpu_online_map;
1229         int cpu = smp_processor_id();
1230
1231         /*
1232          * Perhaps use cpufreq to drop frequency, but that could go
1233          * into generic code.
1234          *
1235          * We won't take down the boot processor on i386 due to some
1236          * interrupts only being able to be serviced by the BSP.
1237          * Especially so if we're not using an IOAPIC   -zwane
1238          */
1239         if (cpu == 0)
1240                 return -EBUSY;
1241         if (nmi_watchdog == NMI_LOCAL_APIC)
1242                 stop_apic_nmi_watchdog(NULL);
1243         clear_local_APIC();
1244         /* Allow any queued timer interrupts to get serviced */
1245         local_irq_enable();
1246         mdelay(1);
1247         local_irq_disable();
1248
1249         remove_siblinginfo(cpu);
1250
1251         cpu_clear(cpu, map);
1252         fixup_irqs(map);
1253         /* It's now safe to remove this processor from the online map */
1254         cpu_clear(cpu, cpu_online_map);
1255         return 0;
1256 }
1257
1258 void __cpu_die(unsigned int cpu)
1259 {
1260         /* We don't do anything here: idle task is faking death itself. */
1261         unsigned int i;
1262
1263         for (i = 0; i < 10; i++) {
1264                 /* They ack this in play_dead by setting CPU_DEAD */
1265                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1266                         printk ("CPU %d is now offline\n", cpu);
1267                         if (1 == num_online_cpus())
1268                                 alternatives_smp_switch(0);
1269                         return;
1270                 }
1271                 msleep(100);
1272         }
1273         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1274 }
1275 #else /* ... !CONFIG_HOTPLUG_CPU */
1276 int __cpu_disable(void)
1277 {
1278         return -ENOSYS;
1279 }
1280
1281 void __cpu_die(unsigned int cpu)
1282 {
1283         /* We said "no" in __cpu_disable */
1284         BUG();
1285 }
1286 #endif /* CONFIG_HOTPLUG_CPU */
1287
1288 int __cpuinit native_cpu_up(unsigned int cpu)
1289 {
1290         unsigned long flags;
1291 #ifdef CONFIG_HOTPLUG_CPU
1292         int ret = 0;
1293
1294         /*
1295          * We do warm boot only on cpus that had booted earlier
1296          * Otherwise cold boot is all handled from smp_boot_cpus().
1297          * cpu_callin_map is set during AP kickstart process. Its reset
1298          * when a cpu is taken offline from cpu_exit_clear().
1299          */
1300         if (!cpu_isset(cpu, cpu_callin_map))
1301                 ret = __smp_prepare_cpu(cpu);
1302
1303         if (ret)
1304                 return -EIO;
1305 #endif
1306
1307         /* In case one didn't come up */
1308         if (!cpu_isset(cpu, cpu_callin_map)) {
1309                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1310                 return -EIO;
1311         }
1312
1313         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1314         /* Unleash the CPU! */
1315         cpu_set(cpu, smp_commenced_mask);
1316
1317         /*
1318          * Check TSC synchronization with the AP (keep irqs disabled
1319          * while doing so):
1320          */
1321         local_irq_save(flags);
1322         check_tsc_sync_source(cpu);
1323         local_irq_restore(flags);
1324
1325         while (!cpu_isset(cpu, cpu_online_map)) {
1326                 cpu_relax();
1327                 touch_nmi_watchdog();
1328         }
1329
1330         return 0;
1331 }
1332
1333 void __init native_smp_cpus_done(unsigned int max_cpus)
1334 {
1335 #ifdef CONFIG_X86_IO_APIC
1336         setup_ioapic_dest();
1337 #endif
1338         zap_low_mappings();
1339 #ifndef CONFIG_HOTPLUG_CPU
1340         /*
1341          * Disable executability of the SMP trampoline:
1342          */
1343         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1344 #endif
1345 }
1346
1347 void __init smp_intr_init(void)
1348 {
1349         /*
1350          * IRQ0 must be given a fixed assignment and initialized,
1351          * because it's used before the IO-APIC is set up.
1352          */
1353         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1354
1355         /*
1356          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1357          * IPI, driven by wakeup.
1358          */
1359         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1360
1361         /* IPI for invalidation */
1362         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1363
1364         /* IPI for generic function call */
1365         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1366 }
1367
1368 /*
1369  * If the BIOS enumerates physical processors before logical,
1370  * maxcpus=N at enumeration-time can be used to disable HT.
1371  */
1372 static int __init parse_maxcpus(char *arg)
1373 {
1374         extern unsigned int maxcpus;
1375
1376         maxcpus = simple_strtoul(arg, NULL, 0);
1377         return 0;
1378 }
1379 early_param("maxcpus", parse_maxcpus);