arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/sched.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/sysdev.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21
  22 #include <asm/hardware.h>
  23 #include <asm/irq.h>
  24 #include <asm/arch/irqs.h>
  25 #include <asm/arch/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 #include <asm/io.h>
  29
  30 /*
  31  * OMAP1510 GPIO registers
  32  */
  33 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  34 #define OMAP1510_GPIO_DATA_INPUT        0x00
  35 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  36 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  37 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  38 #define OMAP1510_GPIO_INT_MASK          0x10
  39 #define OMAP1510_GPIO_INT_STATUS        0x14
  40 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  41
  42 #define OMAP1510_IH_GPIO_BASE           64
  43
  44 /*
  45  * OMAP1610 specific GPIO registers
  46  */
  47 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  48 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  49 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  50 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  51 #define OMAP1610_GPIO_REVISION          0x0000
  52 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  53 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  54 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  55 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  56 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  57 #define OMAP1610_GPIO_DATAIN            0x002c
  58 #define OMAP1610_GPIO_DATAOUT           0x0030
  59 #define OMAP1610_GPIO_DIRECTION         0x0034
  60 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  61 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  62 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  63 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  64 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  65 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  66 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  67 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  68
  69 /*
  70  * OMAP730 specific GPIO registers
  71  */
  72 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  73 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  74 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  75 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  76 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  77 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  78 #define OMAP730_GPIO_DATA_INPUT         0x00
  79 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  80 #define OMAP730_GPIO_DIR_CONTROL        0x08
  81 #define OMAP730_GPIO_INT_CONTROL        0x0c
  82 #define OMAP730_GPIO_INT_MASK           0x10
  83 #define OMAP730_GPIO_INT_STATUS         0x14
  84
  85 /*
  86  * omap24xx specific GPIO registers
  87  */
  88 #define OMAP242X_GPIO1_BASE             (void __iomem *)0x48018000
  89 #define OMAP242X_GPIO2_BASE             (void __iomem *)0x4801a000
  90 #define OMAP242X_GPIO3_BASE             (void __iomem *)0x4801c000
  91 #define OMAP242X_GPIO4_BASE             (void __iomem *)0x4801e000
  92
  93 #define OMAP243X_GPIO1_BASE             (void __iomem *)0x4900C000
  94 #define OMAP243X_GPIO2_BASE             (void __iomem *)0x4900E000
  95 #define OMAP243X_GPIO3_BASE             (void __iomem *)0x49010000
  96 #define OMAP243X_GPIO4_BASE             (void __iomem *)0x49012000
  97 #define OMAP243X_GPIO5_BASE             (void __iomem *)0x480B6000
  98
  99 #define OMAP24XX_GPIO_REVISION          0x0000
 100 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
 101 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 102 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 103 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 104 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 105 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 106 #define OMAP24XX_GPIO_CTRL              0x0030
 107 #define OMAP24XX_GPIO_OE                0x0034
 108 #define OMAP24XX_GPIO_DATAIN            0x0038
 109 #define OMAP24XX_GPIO_DATAOUT           0x003c
 110 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 111 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 112 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 113 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 114 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 115 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 116 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 117 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 118 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 119 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 120
 121 struct gpio_bank {
 122         void __iomem *base;
 123         u16 irq;
 124         u16 virtual_irq_start;
 125         int method;
 126         u32 reserved_map;
 127 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
 128         u32 suspend_wakeup;
 129         u32 saved_wakeup;
 130 #endif
 131 #ifdef CONFIG_ARCH_OMAP24XX
 132         u32 non_wakeup_gpios;
 133         u32 enabled_non_wakeup_gpios;
 134
 135         u32 saved_datain;
 136         u32 saved_fallingdetect;
 137         u32 saved_risingdetect;
 138 #endif
 139         spinlock_t lock;
 140 };
 141
 142 #define METHOD_MPUIO            0
 143 #define METHOD_GPIO_1510        1
 144 #define METHOD_GPIO_1610        2
 145 #define METHOD_GPIO_730         3
 146 #define METHOD_GPIO_24XX        4
 147
 148 #ifdef CONFIG_ARCH_OMAP16XX
 149 static struct gpio_bank gpio_bank_1610[5] = {
 150         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 151         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 152         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 153         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 154         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 155 };
 156 #endif
 157
 158 #ifdef CONFIG_ARCH_OMAP15XX
 159 static struct gpio_bank gpio_bank_1510[2] = {
 160         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 161         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 162 };
 163 #endif
 164
 165 #ifdef CONFIG_ARCH_OMAP730
 166 static struct gpio_bank gpio_bank_730[7] = {
 167         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 168         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 169         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 170         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 171         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 172         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 173         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 174 };
 175 #endif
 176
 177 #ifdef CONFIG_ARCH_OMAP24XX
 178
 179 static struct gpio_bank gpio_bank_242x[4] = {
 180         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 181         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 182         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 183         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 184 };
 185
 186 static struct gpio_bank gpio_bank_243x[5] = {
 187         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 188         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 189         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 190         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 191         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 192 };
 193
 194 #endif
 195
 196 static struct gpio_bank *gpio_bank;
 197 static int gpio_bank_count;
 198
 199 static inline struct gpio_bank *get_gpio_bank(int gpio)
 200 {
 201 #ifdef CONFIG_ARCH_OMAP15XX
 202         if (cpu_is_omap15xx()) {
 203                 if (OMAP_GPIO_IS_MPUIO(gpio))
 204                         return &gpio_bank[0];
 205                 return &gpio_bank[1];
 206         }
 207 #endif
 208 #if defined(CONFIG_ARCH_OMAP16XX)
 209         if (cpu_is_omap16xx()) {
 210                 if (OMAP_GPIO_IS_MPUIO(gpio))
 211                         return &gpio_bank[0];
 212                 return &gpio_bank[1 + (gpio >> 4)];
 213         }
 214 #endif
 215 #ifdef CONFIG_ARCH_OMAP730
 216         if (cpu_is_omap730()) {
 217                 if (OMAP_GPIO_IS_MPUIO(gpio))
 218                         return &gpio_bank[0];
 219                 return &gpio_bank[1 + (gpio >> 5)];
 220         }
 221 #endif
 222 #ifdef CONFIG_ARCH_OMAP24XX
 223         if (cpu_is_omap24xx())
 224                 return &gpio_bank[gpio >> 5];
 225 #endif
 226 }
 227
 228 static inline int get_gpio_index(int gpio)
 229 {
 230 #ifdef CONFIG_ARCH_OMAP730
 231         if (cpu_is_omap730())
 232                 return gpio & 0x1f;
 233 #endif
 234 #ifdef CONFIG_ARCH_OMAP24XX
 235         if (cpu_is_omap24xx())
 236                 return gpio & 0x1f;
 237 #endif
 238         return gpio & 0x0f;
 239 }
 240
 241 static inline int gpio_valid(int gpio)
 242 {
 243         if (gpio < 0)
 244                 return -1;
 245 #ifndef CONFIG_ARCH_OMAP24XX
 246         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 247                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 248                         return -1;
 249                 return 0;
 250         }
 251 #endif
 252 #ifdef CONFIG_ARCH_OMAP15XX
 253         if (cpu_is_omap15xx() && gpio < 16)
 254                 return 0;
 255 #endif
 256 #if defined(CONFIG_ARCH_OMAP16XX)
 257         if ((cpu_is_omap16xx()) && gpio < 64)
 258                 return 0;
 259 #endif
 260 #ifdef CONFIG_ARCH_OMAP730
 261         if (cpu_is_omap730() && gpio < 192)
 262                 return 0;
 263 #endif
 264 #ifdef CONFIG_ARCH_OMAP24XX
 265         if (cpu_is_omap24xx() && gpio < 128)
 266                 return 0;
 267 #endif
 268         return -1;
 269 }
 270
 271 static int check_gpio(int gpio)
 272 {
 273         if (unlikely(gpio_valid(gpio)) < 0) {
 274                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 275                 dump_stack();
 276                 return -1;
 277         }
 278         return 0;
 279 }
 280
 281 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 282 {
 283         void __iomem *reg = bank->base;
 284         u32 l;
 285
 286         switch (bank->method) {
 287 #ifdef CONFIG_ARCH_OMAP1
 288         case METHOD_MPUIO:
 289                 reg += OMAP_MPUIO_IO_CNTL;
 290                 break;
 291 #endif
 292 #ifdef CONFIG_ARCH_OMAP15XX
 293         case METHOD_GPIO_1510:
 294                 reg += OMAP1510_GPIO_DIR_CONTROL;
 295                 break;
 296 #endif
 297 #ifdef CONFIG_ARCH_OMAP16XX
 298         case METHOD_GPIO_1610:
 299                 reg += OMAP1610_GPIO_DIRECTION;
 300                 break;
 301 #endif
 302 #ifdef CONFIG_ARCH_OMAP730
 303         case METHOD_GPIO_730:
 304                 reg += OMAP730_GPIO_DIR_CONTROL;
 305                 break;
 306 #endif
 307 #ifdef CONFIG_ARCH_OMAP24XX
 308         case METHOD_GPIO_24XX:
 309                 reg += OMAP24XX_GPIO_OE;
 310                 break;
 311 #endif
 312         default:
 313                 WARN_ON(1);
 314                 return;
 315         }
 316         l = __raw_readl(reg);
 317         if (is_input)
 318                 l |= 1 << gpio;
 319         else
 320                 l &= ~(1 << gpio);
 321         __raw_writel(l, reg);
 322 }
 323
 324 void omap_set_gpio_direction(int gpio, int is_input)
 325 {
 326         struct gpio_bank *bank;
 327
 328         if (check_gpio(gpio) < 0)
 329                 return;
 330         bank = get_gpio_bank(gpio);
 331         spin_lock(&bank->lock);
 332         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 333         spin_unlock(&bank->lock);
 334 }
 335
 336 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 337 {
 338         void __iomem *reg = bank->base;
 339         u32 l = 0;
 340
 341         switch (bank->method) {
 342 #ifdef CONFIG_ARCH_OMAP1
 343         case METHOD_MPUIO:
 344                 reg += OMAP_MPUIO_OUTPUT;
 345                 l = __raw_readl(reg);
 346                 if (enable)
 347                         l |= 1 << gpio;
 348                 else
 349                         l &= ~(1 << gpio);
 350                 break;
 351 #endif
 352 #ifdef CONFIG_ARCH_OMAP15XX
 353         case METHOD_GPIO_1510:
 354                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 355                 l = __raw_readl(reg);
 356                 if (enable)
 357                         l |= 1 << gpio;
 358                 else
 359                         l &= ~(1 << gpio);
 360                 break;
 361 #endif
 362 #ifdef CONFIG_ARCH_OMAP16XX
 363         case METHOD_GPIO_1610:
 364                 if (enable)
 365                         reg += OMAP1610_GPIO_SET_DATAOUT;
 366                 else
 367                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 368                 l = 1 << gpio;
 369                 break;
 370 #endif
 371 #ifdef CONFIG_ARCH_OMAP730
 372         case METHOD_GPIO_730:
 373                 reg += OMAP730_GPIO_DATA_OUTPUT;
 374                 l = __raw_readl(reg);
 375                 if (enable)
 376                         l |= 1 << gpio;
 377                 else
 378                         l &= ~(1 << gpio);
 379                 break;
 380 #endif
 381 #ifdef CONFIG_ARCH_OMAP24XX
 382         case METHOD_GPIO_24XX:
 383                 if (enable)
 384                         reg += OMAP24XX_GPIO_SETDATAOUT;
 385                 else
 386                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 387                 l = 1 << gpio;
 388                 break;
 389 #endif
 390         default:
 391                 WARN_ON(1);
 392                 return;
 393         }
 394         __raw_writel(l, reg);
 395 }
 396
 397 void omap_set_gpio_dataout(int gpio, int enable)
 398 {
 399         struct gpio_bank *bank;
 400
 401         if (check_gpio(gpio) < 0)
 402                 return;
 403         bank = get_gpio_bank(gpio);
 404         spin_lock(&bank->lock);
 405         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 406         spin_unlock(&bank->lock);
 407 }
 408
 409 int omap_get_gpio_datain(int gpio)
 410 {
 411         struct gpio_bank *bank;
 412         void __iomem *reg;
 413
 414         if (check_gpio(gpio) < 0)
 415                 return -EINVAL;
 416         bank = get_gpio_bank(gpio);
 417         reg = bank->base;
 418         switch (bank->method) {
 419 #ifdef CONFIG_ARCH_OMAP1
 420         case METHOD_MPUIO:
 421                 reg += OMAP_MPUIO_INPUT_LATCH;
 422                 break;
 423 #endif
 424 #ifdef CONFIG_ARCH_OMAP15XX
 425         case METHOD_GPIO_1510:
 426                 reg += OMAP1510_GPIO_DATA_INPUT;
 427                 break;
 428 #endif
 429 #ifdef CONFIG_ARCH_OMAP16XX
 430         case METHOD_GPIO_1610:
 431                 reg += OMAP1610_GPIO_DATAIN;
 432                 break;
 433 #endif
 434 #ifdef CONFIG_ARCH_OMAP730
 435         case METHOD_GPIO_730:
 436                 reg += OMAP730_GPIO_DATA_INPUT;
 437                 break;
 438 #endif
 439 #ifdef CONFIG_ARCH_OMAP24XX
 440         case METHOD_GPIO_24XX:
 441                 reg += OMAP24XX_GPIO_DATAIN;
 442                 break;
 443 #endif
 444         default:
 445                 return -EINVAL;
 446         }
 447         return (__raw_readl(reg)
 448                         & (1 << get_gpio_index(gpio))) != 0;
 449 }
 450
 451 #define MOD_REG_BIT(reg, bit_mask, set) \
 452 do {    \
 453         int l = __raw_readl(base + reg); \
 454         if (set) l |= bit_mask; \
 455         else l &= ~bit_mask; \
 456         __raw_writel(l, base + reg); \
 457 } while(0)
 458
 459 #ifdef CONFIG_ARCH_OMAP24XX
 460 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 461 {
 462         void __iomem *base = bank->base;
 463         u32 gpio_bit = 1 << gpio;
 464
 465         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 466                 trigger & __IRQT_LOWLVL);
 467         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 468                 trigger & __IRQT_HIGHLVL);
 469         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 470                 trigger & __IRQT_RISEDGE);
 471         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 472                 trigger & __IRQT_FALEDGE);
 473         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 474                 if (trigger != 0)
 475                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_SETWKUENA);
 476                 else
 477                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_CLEARWKUENA);
 478         } else {
 479                 if (trigger != 0)
 480                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 481                 else
 482                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 483         }
 484         /* FIXME: Possibly do 'set_irq_handler(j, handle_level_irq)' if only level
 485          * triggering requested. */
 486 }
 487 #endif
 488
 489 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 490 {
 491         void __iomem *reg = bank->base;
 492         u32 l = 0;
 493
 494         switch (bank->method) {
 495 #ifdef CONFIG_ARCH_OMAP1
 496         case METHOD_MPUIO:
 497                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 498                 l = __raw_readl(reg);
 499                 if (trigger & __IRQT_RISEDGE)
 500                         l |= 1 << gpio;
 501                 else if (trigger & __IRQT_FALEDGE)
 502                         l &= ~(1 << gpio);
 503                 else
 504                         goto bad;
 505                 break;
 506 #endif
 507 #ifdef CONFIG_ARCH_OMAP15XX
 508         case METHOD_GPIO_1510:
 509                 reg += OMAP1510_GPIO_INT_CONTROL;
 510                 l = __raw_readl(reg);
 511                 if (trigger & __IRQT_RISEDGE)
 512                         l |= 1 << gpio;
 513                 else if (trigger & __IRQT_FALEDGE)
 514                         l &= ~(1 << gpio);
 515                 else
 516                         goto bad;
 517                 break;
 518 #endif
 519 #ifdef CONFIG_ARCH_OMAP16XX
 520         case METHOD_GPIO_1610:
 521                 if (gpio & 0x08)
 522                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 523                 else
 524                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 525                 gpio &= 0x07;
 526                 l = __raw_readl(reg);
 527                 l &= ~(3 << (gpio << 1));
 528                 if (trigger & __IRQT_RISEDGE)
 529                         l |= 2 << (gpio << 1);
 530                 if (trigger & __IRQT_FALEDGE)
 531                         l |= 1 << (gpio << 1);
 532                 if (trigger)
 533                         /* Enable wake-up during idle for dynamic tick */
 534                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 535                 else
 536                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 537                 break;
 538 #endif
 539 #ifdef CONFIG_ARCH_OMAP730
 540         case METHOD_GPIO_730:
 541                 reg += OMAP730_GPIO_INT_CONTROL;
 542                 l = __raw_readl(reg);
 543                 if (trigger & __IRQT_RISEDGE)
 544                         l |= 1 << gpio;
 545                 else if (trigger & __IRQT_FALEDGE)
 546                         l &= ~(1 << gpio);
 547                 else
 548                         goto bad;
 549                 break;
 550 #endif
 551 #ifdef CONFIG_ARCH_OMAP24XX
 552         case METHOD_GPIO_24XX:
 553                 set_24xx_gpio_triggering(bank, gpio, trigger);
 554                 break;
 555 #endif
 556         default:
 557                 goto bad;
 558         }
 559         __raw_writel(l, reg);
 560         return 0;
 561 bad:
 562         return -EINVAL;
 563 }
 564
 565 static int gpio_irq_type(unsigned irq, unsigned type)
 566 {
 567         struct gpio_bank *bank;
 568         unsigned gpio;
 569         int retval;
 570
 571         if (!cpu_is_omap24xx() && irq > IH_MPUIO_BASE)
 572                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 573         else
 574                 gpio = irq - IH_GPIO_BASE;
 575
 576         if (check_gpio(gpio) < 0)
 577                 return -EINVAL;
 578
 579         if (type & ~IRQ_TYPE_SENSE_MASK)
 580                 return -EINVAL;
 581
 582         /* OMAP1 allows only only edge triggering */
 583         if (!cpu_is_omap24xx()
 584                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 585                 return -EINVAL;
 586
 587         bank = get_irq_chip_data(irq);
 588         spin_lock(&bank->lock);
 589         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 590         if (retval == 0) {
 591                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 592                 irq_desc[irq].status |= type;
 593         }
 594         spin_unlock(&bank->lock);
 595         return retval;
 596 }
 597
 598 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 599 {
 600         void __iomem *reg = bank->base;
 601
 602         switch (bank->method) {
 603 #ifdef CONFIG_ARCH_OMAP1
 604         case METHOD_MPUIO:
 605                 /* MPUIO irqstatus is reset by reading the status register,
 606                  * so do nothing here */
 607                 return;
 608 #endif
 609 #ifdef CONFIG_ARCH_OMAP15XX
 610         case METHOD_GPIO_1510:
 611                 reg += OMAP1510_GPIO_INT_STATUS;
 612                 break;
 613 #endif
 614 #ifdef CONFIG_ARCH_OMAP16XX
 615         case METHOD_GPIO_1610:
 616                 reg += OMAP1610_GPIO_IRQSTATUS1;
 617                 break;
 618 #endif
 619 #ifdef CONFIG_ARCH_OMAP730
 620         case METHOD_GPIO_730:
 621                 reg += OMAP730_GPIO_INT_STATUS;
 622                 break;
 623 #endif
 624 #ifdef CONFIG_ARCH_OMAP24XX
 625         case METHOD_GPIO_24XX:
 626                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 627                 break;
 628 #endif
 629         default:
 630                 WARN_ON(1);
 631                 return;
 632         }
 633         __raw_writel(gpio_mask, reg);
 634
 635         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 636         if (cpu_is_omap2420())
 637                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 638 }
 639
 640 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 641 {
 642         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 643 }
 644
 645 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 646 {
 647         void __iomem *reg = bank->base;
 648         int inv = 0;
 649         u32 l;
 650         u32 mask;
 651
 652         switch (bank->method) {
 653 #ifdef CONFIG_ARCH_OMAP1
 654         case METHOD_MPUIO:
 655                 reg += OMAP_MPUIO_GPIO_MASKIT;
 656                 mask = 0xffff;
 657                 inv = 1;
 658                 break;
 659 #endif
 660 #ifdef CONFIG_ARCH_OMAP15XX
 661         case METHOD_GPIO_1510:
 662                 reg += OMAP1510_GPIO_INT_MASK;
 663                 mask = 0xffff;
 664                 inv = 1;
 665                 break;
 666 #endif
 667 #ifdef CONFIG_ARCH_OMAP16XX
 668         case METHOD_GPIO_1610:
 669                 reg += OMAP1610_GPIO_IRQENABLE1;
 670                 mask = 0xffff;
 671                 break;
 672 #endif
 673 #ifdef CONFIG_ARCH_OMAP730
 674         case METHOD_GPIO_730:
 675                 reg += OMAP730_GPIO_INT_MASK;
 676                 mask = 0xffffffff;
 677                 inv = 1;
 678                 break;
 679 #endif
 680 #ifdef CONFIG_ARCH_OMAP24XX
 681         case METHOD_GPIO_24XX:
 682                 reg += OMAP24XX_GPIO_IRQENABLE1;
 683                 mask = 0xffffffff;
 684                 break;
 685 #endif
 686         default:
 687                 WARN_ON(1);
 688                 return 0;
 689         }
 690
 691         l = __raw_readl(reg);
 692         if (inv)
 693                 l = ~l;
 694         l &= mask;
 695         return l;
 696 }
 697
 698 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 699 {
 700         void __iomem *reg = bank->base;
 701         u32 l;
 702
 703         switch (bank->method) {
 704 #ifdef CONFIG_ARCH_OMAP1
 705         case METHOD_MPUIO:
 706                 reg += OMAP_MPUIO_GPIO_MASKIT;
 707                 l = __raw_readl(reg);
 708                 if (enable)
 709                         l &= ~(gpio_mask);
 710                 else
 711                         l |= gpio_mask;
 712                 break;
 713 #endif
 714 #ifdef CONFIG_ARCH_OMAP15XX
 715         case METHOD_GPIO_1510:
 716                 reg += OMAP1510_GPIO_INT_MASK;
 717                 l = __raw_readl(reg);
 718                 if (enable)
 719                         l &= ~(gpio_mask);
 720                 else
 721                         l |= gpio_mask;
 722                 break;
 723 #endif
 724 #ifdef CONFIG_ARCH_OMAP16XX
 725         case METHOD_GPIO_1610:
 726                 if (enable)
 727                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 728                 else
 729                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 730                 l = gpio_mask;
 731                 break;
 732 #endif
 733 #ifdef CONFIG_ARCH_OMAP730
 734         case METHOD_GPIO_730:
 735                 reg += OMAP730_GPIO_INT_MASK;
 736                 l = __raw_readl(reg);
 737                 if (enable)
 738                         l &= ~(gpio_mask);
 739                 else
 740                         l |= gpio_mask;
 741                 break;
 742 #endif
 743 #ifdef CONFIG_ARCH_OMAP24XX
 744         case METHOD_GPIO_24XX:
 745                 if (enable)
 746                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 747                 else
 748                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 749                 l = gpio_mask;
 750                 break;
 751 #endif
 752         default:
 753                 WARN_ON(1);
 754                 return;
 755         }
 756         __raw_writel(l, reg);
 757 }
 758
 759 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 760 {
 761         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 762 }
 763
 764 /*
 765  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 766  * 1510 does not seem to have a wake-up register. If JTAG is connected
 767  * to the target, system will wake up always on GPIO events. While
 768  * system is running all registered GPIO interrupts need to have wake-up
 769  * enabled. When system is suspended, only selected GPIO interrupts need
 770  * to have wake-up enabled.
 771  */
 772 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 773 {
 774         switch (bank->method) {
 775 #ifdef CONFIG_ARCH_OMAP16XX
 776         case METHOD_GPIO_1610:
 777                 spin_lock(&bank->lock);
 778                 if (enable)
 779                         bank->suspend_wakeup |= (1 << gpio);
 780                 else
 781                         bank->suspend_wakeup &= ~(1 << gpio);
 782                 spin_unlock(&bank->lock);
 783                 return 0;
 784 #endif
 785 #ifdef CONFIG_ARCH_OMAP24XX
 786         case METHOD_GPIO_24XX:
 787                 spin_lock(&bank->lock);
 788                 if (enable) {
 789                         if (bank->non_wakeup_gpios & (1 << gpio)) {
 790                                 printk(KERN_ERR "Unable to enable wakeup on "
 791                                                 "non-wakeup GPIO%d\n",
 792                                                 (bank - gpio_bank) * 32 + gpio);
 793                                 spin_unlock(&bank->lock);
 794                                 return -EINVAL;
 795                         }
 796                         bank->suspend_wakeup |= (1 << gpio);
 797                 } else
 798                         bank->suspend_wakeup &= ~(1 << gpio);
 799                 spin_unlock(&bank->lock);
 800                 return 0;
 801 #endif
 802         default:
 803                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 804                        bank->method);
 805                 return -EINVAL;
 806         }
 807 }
 808
 809 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 810 {
 811         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 812         _set_gpio_irqenable(bank, gpio, 0);
 813         _clear_gpio_irqstatus(bank, gpio);
 814         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 815 }
 816
 817 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 818 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 819 {
 820         unsigned int gpio = irq - IH_GPIO_BASE;
 821         struct gpio_bank *bank;
 822         int retval;
 823
 824         if (check_gpio(gpio) < 0)
 825                 return -ENODEV;
 826         bank = get_irq_chip_data(irq);
 827         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 828
 829         return retval;
 830 }
 831
 832 int omap_request_gpio(int gpio)
 833 {
 834         struct gpio_bank *bank;
 835
 836         if (check_gpio(gpio) < 0)
 837                 return -EINVAL;
 838
 839         bank = get_gpio_bank(gpio);
 840         spin_lock(&bank->lock);
 841         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 842                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 843                 dump_stack();
 844                 spin_unlock(&bank->lock);
 845                 return -1;
 846         }
 847         bank->reserved_map |= (1 << get_gpio_index(gpio));
 848
 849         /* Set trigger to none. You need to enable the desired trigger with
 850          * request_irq() or set_irq_type().
 851          */
 852         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 853
 854 #ifdef CONFIG_ARCH_OMAP15XX
 855         if (bank->method == METHOD_GPIO_1510) {
 856                 void __iomem *reg;
 857
 858                 /* Claim the pin for MPU */
 859                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 860                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 861         }
 862 #endif
 863         spin_unlock(&bank->lock);
 864
 865         return 0;
 866 }
 867
 868 void omap_free_gpio(int gpio)
 869 {
 870         struct gpio_bank *bank;
 871
 872         if (check_gpio(gpio) < 0)
 873                 return;
 874         bank = get_gpio_bank(gpio);
 875         spin_lock(&bank->lock);
 876         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 877                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 878                 dump_stack();
 879                 spin_unlock(&bank->lock);
 880                 return;
 881         }
 882 #ifdef CONFIG_ARCH_OMAP16XX
 883         if (bank->method == METHOD_GPIO_1610) {
 884                 /* Disable wake-up during idle for dynamic tick */
 885                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 886                 __raw_writel(1 << get_gpio_index(gpio), reg);
 887         }
 888 #endif
 889 #ifdef CONFIG_ARCH_OMAP24XX
 890         if (bank->method == METHOD_GPIO_24XX) {
 891                 /* Disable wake-up during idle for dynamic tick */
 892                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 893                 __raw_writel(1 << get_gpio_index(gpio), reg);
 894         }
 895 #endif
 896         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 897         _reset_gpio(bank, gpio);
 898         spin_unlock(&bank->lock);
 899 }
 900
 901 /*
 902  * We need to unmask the GPIO bank interrupt as soon as possible to
 903  * avoid missing GPIO interrupts for other lines in the bank.
 904  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 905  * in the bank to avoid missing nested interrupts for a GPIO line.
 906  * If we wait to unmask individual GPIO lines in the bank after the
 907  * line's interrupt handler has been run, we may miss some nested
 908  * interrupts.
 909  */
 910 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 911 {
 912         void __iomem *isr_reg = NULL;
 913         u32 isr;
 914         unsigned int gpio_irq;
 915         struct gpio_bank *bank;
 916         u32 retrigger = 0;
 917         int unmasked = 0;
 918
 919         desc->chip->ack(irq);
 920
 921         bank = get_irq_data(irq);
 922 #ifdef CONFIG_ARCH_OMAP1
 923         if (bank->method == METHOD_MPUIO)
 924                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 925 #endif
 926 #ifdef CONFIG_ARCH_OMAP15XX
 927         if (bank->method == METHOD_GPIO_1510)
 928                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 929 #endif
 930 #if defined(CONFIG_ARCH_OMAP16XX)
 931         if (bank->method == METHOD_GPIO_1610)
 932                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 933 #endif
 934 #ifdef CONFIG_ARCH_OMAP730
 935         if (bank->method == METHOD_GPIO_730)
 936                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 937 #endif
 938 #ifdef CONFIG_ARCH_OMAP24XX
 939         if (bank->method == METHOD_GPIO_24XX)
 940                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 941 #endif
 942         while(1) {
 943                 u32 isr_saved, level_mask = 0;
 944                 u32 enabled;
 945
 946                 enabled = _get_gpio_irqbank_mask(bank);
 947                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 948
 949                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 950                         isr &= 0x0000ffff;
 951
 952                 if (cpu_is_omap24xx()) {
 953                         level_mask =
 954                                 __raw_readl(bank->base +
 955                                         OMAP24XX_GPIO_LEVELDETECT0) |
 956                                 __raw_readl(bank->base +
 957                                         OMAP24XX_GPIO_LEVELDETECT1);
 958                         level_mask &= enabled;
 959                 }
 960
 961                 /* clear edge sensitive interrupts before handler(s) are
 962                 called so that we don't miss any interrupt occurred while
 963                 executing them */
 964                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 965                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 966                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 967
 968                 /* if there is only edge sensitive GPIO pin interrupts
 969                 configured, we could unmask GPIO bank interrupt immediately */
 970                 if (!level_mask && !unmasked) {
 971                         unmasked = 1;
 972                         desc->chip->unmask(irq);
 973                 }
 974
 975                 isr |= retrigger;
 976                 retrigger = 0;
 977                 if (!isr)
 978                         break;
 979
 980                 gpio_irq = bank->virtual_irq_start;
 981                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 982                         struct irq_desc *d;
 983                         int irq_mask;
 984                         if (!(isr & 1))
 985                                 continue;
 986                         d = irq_desc + gpio_irq;
 987                         /* Don't run the handler if it's already running
 988                          * or was disabled lazely.
 989                          */
 990                         if (unlikely((d->depth ||
 991                                       (d->status & IRQ_INPROGRESS)))) {
 992                                 irq_mask = 1 <<
 993                                         (gpio_irq - bank->virtual_irq_start);
 994                                 /* The unmasking will be done by
 995                                  * enable_irq in case it is disabled or
 996                                  * after returning from the handler if
 997                                  * it's already running.
 998                                  */
 999                                 _enable_gpio_irqbank(bank, irq_mask, 0);
1000                                 if (!d->depth) {
1001                                         /* Level triggered interrupts
1002                                          * won't ever be reentered
1003                                          */
1004                                         BUG_ON(level_mask & irq_mask);
1005                                         d->status |= IRQ_PENDING;
1006                                 }
1007                                 continue;
1008                         }
1009
1010                         desc_handle_irq(gpio_irq, d);
1011
1012                         if (unlikely((d->status & IRQ_PENDING) && !d->depth)) {
1013                                 irq_mask = 1 <<
1014                                         (gpio_irq - bank->virtual_irq_start);
1015                                 d->status &= ~IRQ_PENDING;
1016                                 _enable_gpio_irqbank(bank, irq_mask, 1);
1017                                 retrigger |= irq_mask;
1018                         }
1019                 }
1020
1021                 if (cpu_is_omap24xx()) {
1022                         /* clear level sensitive interrupts after handler(s) */
1023                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
1024                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
1025                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
1026                 }
1027
1028         }
1029         /* if bank has any level sensitive GPIO pin interrupt
1030         configured, we must unmask the bank interrupt only after
1031         handler(s) are executed in order to avoid spurious bank
1032         interrupt */
1033         if (!unmasked)
1034                 desc->chip->unmask(irq);
1035
1036 }
1037
1038 static void gpio_irq_shutdown(unsigned int irq)
1039 {
1040         unsigned int gpio = irq - IH_GPIO_BASE;
1041         struct gpio_bank *bank = get_irq_chip_data(irq);
1042
1043         _reset_gpio(bank, gpio);
1044 }
1045
1046 static void gpio_ack_irq(unsigned int irq)
1047 {
1048         unsigned int gpio = irq - IH_GPIO_BASE;
1049         struct gpio_bank *bank = get_irq_chip_data(irq);
1050
1051         _clear_gpio_irqstatus(bank, gpio);
1052 }
1053
1054 static void gpio_mask_irq(unsigned int irq)
1055 {
1056         unsigned int gpio = irq - IH_GPIO_BASE;
1057         struct gpio_bank *bank = get_irq_chip_data(irq);
1058
1059         _set_gpio_irqenable(bank, gpio, 0);
1060 }
1061
1062 static void gpio_unmask_irq(unsigned int irq)
1063 {
1064         unsigned int gpio = irq - IH_GPIO_BASE;
1065         unsigned int gpio_idx = get_gpio_index(gpio);
1066         struct gpio_bank *bank = get_irq_chip_data(irq);
1067
1068         _set_gpio_irqenable(bank, gpio_idx, 1);
1069 }
1070
1071 static struct irq_chip gpio_irq_chip = {
1072         .name           = "GPIO",
1073         .shutdown       = gpio_irq_shutdown,
1074         .ack            = gpio_ack_irq,
1075         .mask           = gpio_mask_irq,
1076         .unmask         = gpio_unmask_irq,
1077         .set_type       = gpio_irq_type,
1078         .set_wake       = gpio_wake_enable,
1079 };
1080
1081 /*---------------------------------------------------------------------*/
1082
1083 #ifdef CONFIG_ARCH_OMAP1
1084
1085 /* MPUIO uses the always-on 32k clock */
1086
1087 static void mpuio_ack_irq(unsigned int irq)
1088 {
1089         /* The ISR is reset automatically, so do nothing here. */
1090 }
1091
1092 static void mpuio_mask_irq(unsigned int irq)
1093 {
1094         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1095         struct gpio_bank *bank = get_irq_chip_data(irq);
1096
1097         _set_gpio_irqenable(bank, gpio, 0);
1098 }
1099
1100 static void mpuio_unmask_irq(unsigned int irq)
1101 {
1102         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1103         struct gpio_bank *bank = get_irq_chip_data(irq);
1104
1105         _set_gpio_irqenable(bank, gpio, 1);
1106 }
1107
1108 static struct irq_chip mpuio_irq_chip = {
1109         .name           = "MPUIO",
1110         .ack            = mpuio_ack_irq,
1111         .mask           = mpuio_mask_irq,
1112         .unmask         = mpuio_unmask_irq,
1113         .set_type       = gpio_irq_type,
1114 };
1115
1116
1117 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1118
1119 #else
1120
1121 extern struct irq_chip mpuio_irq_chip;
1122
1123 #define bank_is_mpuio(bank)     0
1124
1125 #endif
1126
1127 /*---------------------------------------------------------------------*/
1128
1129 static int initialized;
1130 static struct clk * gpio_ick;
1131 static struct clk * gpio_fck;
1132
1133 #ifdef CONFIG_ARCH_OMAP2430
1134 static struct clk * gpio5_ick;
1135 static struct clk * gpio5_fck;
1136 #endif
1137
1138 static int __init _omap_gpio_init(void)
1139 {
1140         int i;
1141         struct gpio_bank *bank;
1142
1143         initialized = 1;
1144
1145         if (cpu_is_omap15xx()) {
1146                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1147                 if (IS_ERR(gpio_ick))
1148                         printk("Could not get arm_gpio_ck\n");
1149                 else
1150                         clk_enable(gpio_ick);
1151         }
1152         if (cpu_is_omap24xx()) {
1153                 gpio_ick = clk_get(NULL, "gpios_ick");
1154                 if (IS_ERR(gpio_ick))
1155                         printk("Could not get gpios_ick\n");
1156                 else
1157                         clk_enable(gpio_ick);
1158                 gpio_fck = clk_get(NULL, "gpios_fck");
1159                 if (IS_ERR(gpio_fck))
1160                         printk("Could not get gpios_fck\n");
1161                 else
1162                         clk_enable(gpio_fck);
1163
1164                 /*
1165                  * On 2430 GPIO 5 uses CORE L4 ICLK
1166                  */
1167 #ifdef CONFIG_ARCH_OMAP2430
1168                 if (cpu_is_omap2430()) {
1169                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1170                         if (IS_ERR(gpio5_ick))
1171                                 printk("Could not get gpio5_ick\n");
1172                         else
1173                                 clk_enable(gpio5_ick);
1174                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1175                         if (IS_ERR(gpio5_fck))
1176                                 printk("Could not get gpio5_fck\n");
1177                         else
1178                                 clk_enable(gpio5_fck);
1179                 }
1180 #endif
1181 }
1182
1183 #ifdef CONFIG_ARCH_OMAP15XX
1184         if (cpu_is_omap15xx()) {
1185                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1186                 gpio_bank_count = 2;
1187                 gpio_bank = gpio_bank_1510;
1188         }
1189 #endif
1190 #if defined(CONFIG_ARCH_OMAP16XX)
1191         if (cpu_is_omap16xx()) {
1192                 u32 rev;
1193
1194                 gpio_bank_count = 5;
1195                 gpio_bank = gpio_bank_1610;
1196                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1197                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1198                        (rev >> 4) & 0x0f, rev & 0x0f);
1199         }
1200 #endif
1201 #ifdef CONFIG_ARCH_OMAP730
1202         if (cpu_is_omap730()) {
1203                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1204                 gpio_bank_count = 7;
1205                 gpio_bank = gpio_bank_730;
1206         }
1207 #endif
1208
1209 #ifdef CONFIG_ARCH_OMAP24XX
1210         if (cpu_is_omap242x()) {
1211                 int rev;
1212
1213                 gpio_bank_count = 4;
1214                 gpio_bank = gpio_bank_242x;
1215                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1216                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1217                         (rev >> 4) & 0x0f, rev & 0x0f);
1218         }
1219         if (cpu_is_omap243x()) {
1220                 int rev;
1221
1222                 gpio_bank_count = 5;
1223                 gpio_bank = gpio_bank_243x;
1224                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1225                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1226                         (rev >> 4) & 0x0f, rev & 0x0f);
1227         }
1228 #endif
1229         for (i = 0; i < gpio_bank_count; i++) {
1230                 int j, gpio_count = 16;
1231
1232                 bank = &gpio_bank[i];
1233                 bank->reserved_map = 0;
1234                 bank->base = IO_ADDRESS(bank->base);
1235                 spin_lock_init(&bank->lock);
1236                 if (bank_is_mpuio(bank))
1237                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1238 #ifdef CONFIG_ARCH_OMAP15XX
1239                 if (bank->method == METHOD_GPIO_1510) {
1240                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1241                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1242                 }
1243 #endif
1244 #if defined(CONFIG_ARCH_OMAP16XX)
1245                 if (bank->method == METHOD_GPIO_1610) {
1246                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1247                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1248                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1249                 }
1250 #endif
1251 #ifdef CONFIG_ARCH_OMAP730
1252                 if (bank->method == METHOD_GPIO_730) {
1253                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1254                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1255
1256                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1257                 }
1258 #endif
1259 #ifdef CONFIG_ARCH_OMAP24XX
1260                 if (bank->method == METHOD_GPIO_24XX) {
1261                         static const u32 non_wakeup_gpios[] = {
1262                                 0xe203ffc0, 0x08700040
1263                         };
1264
1265                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1266                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1267                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1268
1269                         /* Initialize interface clock ungated, module enabled */
1270                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1271                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1272                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1273                         gpio_count = 32;
1274                 }
1275 #endif
1276                 for (j = bank->virtual_irq_start;
1277                      j < bank->virtual_irq_start + gpio_count; j++) {
1278                         set_irq_chip_data(j, bank);
1279                         if (bank_is_mpuio(bank))
1280                                 set_irq_chip(j, &mpuio_irq_chip);
1281                         else
1282                                 set_irq_chip(j, &gpio_irq_chip);
1283                         set_irq_handler(j, handle_simple_irq);
1284                         set_irq_flags(j, IRQF_VALID);
1285                 }
1286                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1287                 set_irq_data(bank->irq, bank);
1288         }
1289
1290         /* Enable system clock for GPIO module.
1291          * The CAM_CLK_CTRL *is* really the right place. */
1292         if (cpu_is_omap16xx())
1293                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1294
1295 #ifdef CONFIG_ARCH_OMAP24XX
1296         /* Enable autoidle for the OCP interface */
1297         if (cpu_is_omap24xx())
1298                 omap_writel(1 << 0, 0x48019010);
1299 #endif
1300
1301         return 0;
1302 }
1303
1304 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
1305 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1306 {
1307         int i;
1308
1309         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1310                 return 0;
1311
1312         for (i = 0; i < gpio_bank_count; i++) {
1313                 struct gpio_bank *bank = &gpio_bank[i];
1314                 void __iomem *wake_status;
1315                 void __iomem *wake_clear;
1316                 void __iomem *wake_set;
1317
1318                 switch (bank->method) {
1319 #ifdef CONFIG_ARCH_OMAP16XX
1320                 case METHOD_GPIO_1610:
1321                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1322                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1323                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1324                         break;
1325 #endif
1326 #ifdef CONFIG_ARCH_OMAP24XX
1327                 case METHOD_GPIO_24XX:
1328                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1329                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1330                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1331                         break;
1332 #endif
1333                 default:
1334                         continue;
1335                 }
1336
1337                 spin_lock(&bank->lock);
1338                 bank->saved_wakeup = __raw_readl(wake_status);
1339                 __raw_writel(0xffffffff, wake_clear);
1340                 __raw_writel(bank->suspend_wakeup, wake_set);
1341                 spin_unlock(&bank->lock);
1342         }
1343
1344         return 0;
1345 }
1346
1347 static int omap_gpio_resume(struct sys_device *dev)
1348 {
1349         int i;
1350
1351         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1352                 return 0;
1353
1354         for (i = 0; i < gpio_bank_count; i++) {
1355                 struct gpio_bank *bank = &gpio_bank[i];
1356                 void __iomem *wake_clear;
1357                 void __iomem *wake_set;
1358
1359                 switch (bank->method) {
1360 #ifdef CONFIG_ARCH_OMAP16XX
1361                 case METHOD_GPIO_1610:
1362                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1363                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1364                         break;
1365 #endif
1366 #ifdef CONFIG_ARCH_OMAP24XX
1367                 case METHOD_GPIO_24XX:
1368                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1369                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1370                         break;
1371 #endif
1372                 default:
1373                         continue;
1374                 }
1375
1376                 spin_lock(&bank->lock);
1377                 __raw_writel(0xffffffff, wake_clear);
1378                 __raw_writel(bank->saved_wakeup, wake_set);
1379                 spin_unlock(&bank->lock);
1380         }
1381
1382         return 0;
1383 }
1384
1385 static struct sysdev_class omap_gpio_sysclass = {
1386         set_kset_name("gpio"),
1387         .suspend        = omap_gpio_suspend,
1388         .resume         = omap_gpio_resume,
1389 };
1390
1391 static struct sys_device omap_gpio_device = {
1392         .id             = 0,
1393         .cls            = &omap_gpio_sysclass,
1394 };
1395
1396 #endif
1397
1398 #ifdef CONFIG_ARCH_OMAP24XX
1399
1400 static int workaround_enabled;
1401
1402 void omap2_gpio_prepare_for_retention(void)
1403 {
1404         int i, c = 0;
1405
1406         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1407          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1408         for (i = 0; i < gpio_bank_count; i++) {
1409                 struct gpio_bank *bank = &gpio_bank[i];
1410                 u32 l1, l2;
1411
1412                 if (!(bank->enabled_non_wakeup_gpios))
1413                         continue;
1414                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1415                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1416                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1417                 bank->saved_fallingdetect = l1;
1418                 bank->saved_risingdetect = l2;
1419                 l1 &= ~bank->enabled_non_wakeup_gpios;
1420                 l2 &= ~bank->enabled_non_wakeup_gpios;
1421                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1422                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1423                 c++;
1424         }
1425         if (!c) {
1426                 workaround_enabled = 0;
1427                 return;
1428         }
1429         workaround_enabled = 1;
1430 }
1431
1432 void omap2_gpio_resume_after_retention(void)
1433 {
1434         int i;
1435
1436         if (!workaround_enabled)
1437                 return;
1438         for (i = 0; i < gpio_bank_count; i++) {
1439                 struct gpio_bank *bank = &gpio_bank[i];
1440                 u32 l;
1441
1442                 if (!(bank->enabled_non_wakeup_gpios))
1443                         continue;
1444                 __raw_writel(bank->saved_fallingdetect,
1445                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1446                 __raw_writel(bank->saved_risingdetect,
1447                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1448                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1449                  * state.  If so, generate an IRQ by software.  This is
1450                  * horribly racy, but it's the best we can do to work around
1451                  * this silicon bug. */
1452                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1453                 l ^= bank->saved_datain;
1454                 l &= bank->non_wakeup_gpios;
1455                 if (l) {
1456                         u32 old0, old1;
1457
1458                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1459                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1460                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1461                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1462                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1463                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1464                 }
1465         }
1466
1467 }
1468
1469 #endif
1470
1471 /*
1472  * This may get called early from board specific init
1473  * for boards that have interrupts routed via FPGA.
1474  */
1475 int omap_gpio_init(void)
1476 {
1477         if (!initialized)
1478                 return _omap_gpio_init();
1479         else
1480                 return 0;
1481 }
1482
1483 static int __init omap_gpio_sysinit(void)
1484 {
1485         int ret = 0;
1486
1487         if (!initialized)
1488                 ret = _omap_gpio_init();
1489
1490 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX)
1491         if (cpu_is_omap16xx() || cpu_is_omap24xx()) {
1492                 if (ret == 0) {
1493                         ret = sysdev_class_register(&omap_gpio_sysclass);
1494                         if (ret == 0)
1495                                 ret = sysdev_register(&omap_gpio_device);
1496                 }
1497         }
1498 #endif
1499
1500         return ret;
1501 }
1502
1503 EXPORT_SYMBOL(omap_request_gpio);
1504 EXPORT_SYMBOL(omap_free_gpio);
1505 EXPORT_SYMBOL(omap_set_gpio_direction);
1506 EXPORT_SYMBOL(omap_set_gpio_dataout);
1507 EXPORT_SYMBOL(omap_get_gpio_datain);
1508
1509 arch_initcall(omap_gpio_sysinit);
1510
1511
1512 #ifdef  CONFIG_DEBUG_FS
1513
1514 #include <linux/debugfs.h>
1515 #include <linux/seq_file.h>
1516
1517 static int gpio_is_input(struct gpio_bank *bank, int mask)
1518 {
1519         void __iomem *reg = bank->base;
1520
1521         switch (bank->method) {
1522         case METHOD_MPUIO:
1523                 reg += OMAP_MPUIO_IO_CNTL;
1524                 break;
1525         case METHOD_GPIO_1510:
1526                 reg += OMAP1510_GPIO_DIR_CONTROL;
1527                 break;
1528         case METHOD_GPIO_1610:
1529                 reg += OMAP1610_GPIO_DIRECTION;
1530                 break;
1531         case METHOD_GPIO_730:
1532                 reg += OMAP730_GPIO_DIR_CONTROL;
1533                 break;
1534         case METHOD_GPIO_24XX:
1535                 reg += OMAP24XX_GPIO_OE;
1536                 break;
1537         }
1538         return __raw_readl(reg) & mask;
1539 }
1540
1541
1542 static int dbg_gpio_show(struct seq_file *s, void *unused)
1543 {
1544         unsigned        i, j, gpio;
1545
1546         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1547                 struct gpio_bank        *bank = gpio_bank + i;
1548                 unsigned                bankwidth = 16;
1549                 u32                     mask = 1;
1550
1551                 if (bank_is_mpuio(bank))
1552                         gpio = OMAP_MPUIO(0);
1553                 else if (cpu_is_omap24xx() || cpu_is_omap730())
1554                         bankwidth = 32;
1555
1556                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1557                         unsigned        irq, value, is_in, irqstat;
1558
1559                         if (!(bank->reserved_map & mask))
1560                                 continue;
1561
1562                         irq = bank->virtual_irq_start + j;
1563                         value = omap_get_gpio_datain(gpio);
1564                         is_in = gpio_is_input(bank, mask);
1565
1566                         if (bank_is_mpuio(bank))
1567                                 seq_printf(s, "MPUIO %2d: ", j);
1568                         else
1569                                 seq_printf(s, "GPIO %3d: ", gpio);
1570                         seq_printf(s, "%s %s",
1571                                         is_in ? "in " : "out",
1572                                         value ? "hi"  : "lo");
1573
1574                         irqstat = irq_desc[irq].status;
1575                         if (is_in && ((bank->suspend_wakeup & mask)
1576                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1577                                 char    *trigger = NULL;
1578
1579                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1580                                 case IRQ_TYPE_EDGE_FALLING:
1581                                         trigger = "falling";
1582                                         break;
1583                                 case IRQ_TYPE_EDGE_RISING:
1584                                         trigger = "rising";
1585                                         break;
1586                                 case IRQ_TYPE_EDGE_BOTH:
1587                                         trigger = "bothedge";
1588                                         break;
1589                                 case IRQ_TYPE_LEVEL_LOW:
1590                                         trigger = "low";
1591                                         break;
1592                                 case IRQ_TYPE_LEVEL_HIGH:
1593                                         trigger = "high";
1594                                         break;
1595                                 case IRQ_TYPE_NONE:
1596                                         trigger = "(unspecified)";
1597                                         break;
1598                                 }
1599                                 seq_printf(s, ", irq-%d %s%s",
1600                                                 irq, trigger,
1601                                                 (bank->suspend_wakeup & mask)
1602                                                         ? " wakeup" : "");
1603                         }
1604                         seq_printf(s, "\n");
1605                 }
1606
1607                 if (bank_is_mpuio(bank)) {
1608                         seq_printf(s, "\n");
1609                         gpio = 0;
1610                 }
1611         }
1612         return 0;
1613 }
1614
1615 static int dbg_gpio_open(struct inode *inode, struct file *file)
1616 {
1617         return single_open(file, dbg_gpio_show, &inode->i_private);
1618 }
1619
1620 static const struct file_operations debug_fops = {
1621         .open           = dbg_gpio_open,
1622         .read           = seq_read,
1623         .llseek         = seq_lseek,
1624         .release        = single_release,
1625 };
1626
1627 static int __init omap_gpio_debuginit(void)
1628 {
1629         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1630                                         NULL, NULL, &debug_fops);
1631         return 0;
1632 }
1633 late_initcall(omap_gpio_debuginit);
1634 #endif