arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/sched.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/ptrace.h>
  19 #include <linux/sysdev.h>
  20 #include <linux/err.h>
  21 #include <linux/clk.h>
  22
  23 #include <asm/hardware.h>
  24 #include <asm/irq.h>
  25 #include <asm/arch/irqs.h>
  26 #include <asm/arch/gpio.h>
  27 #include <asm/mach/irq.h>
  28
  29 #include <asm/io.h>
  30
  31 /*
  32  * OMAP1510 GPIO registers
  33  */
  34 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  35 #define OMAP1510_GPIO_DATA_INPUT        0x00
  36 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  37 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  38 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  39 #define OMAP1510_GPIO_INT_MASK          0x10
  40 #define OMAP1510_GPIO_INT_STATUS        0x14
  41 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  42
  43 #define OMAP1510_IH_GPIO_BASE           64
  44
  45 /*
  46  * OMAP1610 specific GPIO registers
  47  */
  48 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  49 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  50 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  51 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  52 #define OMAP1610_GPIO_REVISION          0x0000
  53 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  54 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  55 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  56 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  57 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  58 #define OMAP1610_GPIO_DATAIN            0x002c
  59 #define OMAP1610_GPIO_DATAOUT           0x0030
  60 #define OMAP1610_GPIO_DIRECTION         0x0034
  61 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  62 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  63 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  64 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  65 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  66 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  67 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  68 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  69
  70 /*
  71  * OMAP730 specific GPIO registers
  72  */
  73 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  74 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  75 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  76 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  77 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  78 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  79 #define OMAP730_GPIO_DATA_INPUT         0x00
  80 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  81 #define OMAP730_GPIO_DIR_CONTROL        0x08
  82 #define OMAP730_GPIO_INT_CONTROL        0x0c
  83 #define OMAP730_GPIO_INT_MASK           0x10
  84 #define OMAP730_GPIO_INT_STATUS         0x14
  85
  86 /*
  87  * omap24xx specific GPIO registers
  88  */
  89 #define OMAP24XX_GPIO1_BASE             (void __iomem *)0x48018000
  90 #define OMAP24XX_GPIO2_BASE             (void __iomem *)0x4801a000
  91 #define OMAP24XX_GPIO3_BASE             (void __iomem *)0x4801c000
  92 #define OMAP24XX_GPIO4_BASE             (void __iomem *)0x4801e000
  93 #define OMAP24XX_GPIO_REVISION          0x0000
  94 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  95 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
  96 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
  97 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
  98 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
  99 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 100 #define OMAP24XX_GPIO_CTRL              0x0030
 101 #define OMAP24XX_GPIO_OE                0x0034
 102 #define OMAP24XX_GPIO_DATAIN            0x0038
 103 #define OMAP24XX_GPIO_DATAOUT           0x003c
 104 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 105 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 106 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 107 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 108 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 109 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 110 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 111 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 112 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 113 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 114
 115 struct gpio_bank {
 116         void __iomem *base;
 117         u16 irq;
 118         u16 virtual_irq_start;
 119         int method;
 120         u32 reserved_map;
 121 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
 122         u32 suspend_wakeup;
 123         u32 saved_wakeup;
 124 #endif
 125 #ifdef CONFIG_ARCH_OMAP24XX
 126         u32 non_wakeup_gpios;
 127         u32 enabled_non_wakeup_gpios;
 128
 129         u32 saved_datain;
 130         u32 saved_fallingdetect;
 131         u32 saved_risingdetect;
 132 #endif
 133         spinlock_t lock;
 134 };
 135
 136 #define METHOD_MPUIO            0
 137 #define METHOD_GPIO_1510        1
 138 #define METHOD_GPIO_1610        2
 139 #define METHOD_GPIO_730         3
 140 #define METHOD_GPIO_24XX        4
 141
 142 #ifdef CONFIG_ARCH_OMAP16XX
 143 static struct gpio_bank gpio_bank_1610[5] = {
 144         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 145         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 146         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 147         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 148         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 149 };
 150 #endif
 151
 152 #ifdef CONFIG_ARCH_OMAP15XX
 153 static struct gpio_bank gpio_bank_1510[2] = {
 154         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 155         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 156 };
 157 #endif
 158
 159 #ifdef CONFIG_ARCH_OMAP730
 160 static struct gpio_bank gpio_bank_730[7] = {
 161         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 162         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 163         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 164         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 165         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 166         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 167         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 168 };
 169 #endif
 170
 171 #ifdef CONFIG_ARCH_OMAP24XX
 172 static struct gpio_bank gpio_bank_24xx[4] = {
 173         { OMAP24XX_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 174         { OMAP24XX_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 175         { OMAP24XX_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 176         { OMAP24XX_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 177 };
 178 #endif
 179
 180 static struct gpio_bank *gpio_bank;
 181 static int gpio_bank_count;
 182
 183 static inline struct gpio_bank *get_gpio_bank(int gpio)
 184 {
 185 #ifdef CONFIG_ARCH_OMAP15XX
 186         if (cpu_is_omap15xx()) {
 187                 if (OMAP_GPIO_IS_MPUIO(gpio))
 188                         return &gpio_bank[0];
 189                 return &gpio_bank[1];
 190         }
 191 #endif
 192 #if defined(CONFIG_ARCH_OMAP16XX)
 193         if (cpu_is_omap16xx()) {
 194                 if (OMAP_GPIO_IS_MPUIO(gpio))
 195                         return &gpio_bank[0];
 196                 return &gpio_bank[1 + (gpio >> 4)];
 197         }
 198 #endif
 199 #ifdef CONFIG_ARCH_OMAP730
 200         if (cpu_is_omap730()) {
 201                 if (OMAP_GPIO_IS_MPUIO(gpio))
 202                         return &gpio_bank[0];
 203                 return &gpio_bank[1 + (gpio >> 5)];
 204         }
 205 #endif
 206 #ifdef CONFIG_ARCH_OMAP24XX
 207         if (cpu_is_omap24xx())
 208                 return &gpio_bank[gpio >> 5];
 209 #endif
 210 }
 211
 212 static inline int get_gpio_index(int gpio)
 213 {
 214 #ifdef CONFIG_ARCH_OMAP730
 215         if (cpu_is_omap730())
 216                 return gpio & 0x1f;
 217 #endif
 218 #ifdef CONFIG_ARCH_OMAP24XX
 219         if (cpu_is_omap24xx())
 220                 return gpio & 0x1f;
 221 #endif
 222         return gpio & 0x0f;
 223 }
 224
 225 static inline int gpio_valid(int gpio)
 226 {
 227         if (gpio < 0)
 228                 return -1;
 229 #ifndef CONFIG_ARCH_OMAP24XX
 230         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 231                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 232                         return -1;
 233                 return 0;
 234         }
 235 #endif
 236 #ifdef CONFIG_ARCH_OMAP15XX
 237         if (cpu_is_omap15xx() && gpio < 16)
 238                 return 0;
 239 #endif
 240 #if defined(CONFIG_ARCH_OMAP16XX)
 241         if ((cpu_is_omap16xx()) && gpio < 64)
 242                 return 0;
 243 #endif
 244 #ifdef CONFIG_ARCH_OMAP730
 245         if (cpu_is_omap730() && gpio < 192)
 246                 return 0;
 247 #endif
 248 #ifdef CONFIG_ARCH_OMAP24XX
 249         if (cpu_is_omap24xx() && gpio < 128)
 250                 return 0;
 251 #endif
 252         return -1;
 253 }
 254
 255 static int check_gpio(int gpio)
 256 {
 257         if (unlikely(gpio_valid(gpio)) < 0) {
 258                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 259                 dump_stack();
 260                 return -1;
 261         }
 262         return 0;
 263 }
 264
 265 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 266 {
 267         void __iomem *reg = bank->base;
 268         u32 l;
 269
 270         switch (bank->method) {
 271         case METHOD_MPUIO:
 272                 reg += OMAP_MPUIO_IO_CNTL;
 273                 break;
 274         case METHOD_GPIO_1510:
 275                 reg += OMAP1510_GPIO_DIR_CONTROL;
 276                 break;
 277         case METHOD_GPIO_1610:
 278                 reg += OMAP1610_GPIO_DIRECTION;
 279                 break;
 280         case METHOD_GPIO_730:
 281                 reg += OMAP730_GPIO_DIR_CONTROL;
 282                 break;
 283         case METHOD_GPIO_24XX:
 284                 reg += OMAP24XX_GPIO_OE;
 285                 break;
 286         }
 287         l = __raw_readl(reg);
 288         if (is_input)
 289                 l |= 1 << gpio;
 290         else
 291                 l &= ~(1 << gpio);
 292         __raw_writel(l, reg);
 293 }
 294
 295 void omap_set_gpio_direction(int gpio, int is_input)
 296 {
 297         struct gpio_bank *bank;
 298
 299         if (check_gpio(gpio) < 0)
 300                 return;
 301         bank = get_gpio_bank(gpio);
 302         spin_lock(&bank->lock);
 303         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 304         spin_unlock(&bank->lock);
 305 }
 306
 307 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 308 {
 309         void __iomem *reg = bank->base;
 310         u32 l = 0;
 311
 312         switch (bank->method) {
 313         case METHOD_MPUIO:
 314                 reg += OMAP_MPUIO_OUTPUT;
 315                 l = __raw_readl(reg);
 316                 if (enable)
 317                         l |= 1 << gpio;
 318                 else
 319                         l &= ~(1 << gpio);
 320                 break;
 321         case METHOD_GPIO_1510:
 322                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 323                 l = __raw_readl(reg);
 324                 if (enable)
 325                         l |= 1 << gpio;
 326                 else
 327                         l &= ~(1 << gpio);
 328                 break;
 329         case METHOD_GPIO_1610:
 330                 if (enable)
 331                         reg += OMAP1610_GPIO_SET_DATAOUT;
 332                 else
 333                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 334                 l = 1 << gpio;
 335                 break;
 336         case METHOD_GPIO_730:
 337                 reg += OMAP730_GPIO_DATA_OUTPUT;
 338                 l = __raw_readl(reg);
 339                 if (enable)
 340                         l |= 1 << gpio;
 341                 else
 342                         l &= ~(1 << gpio);
 343                 break;
 344         case METHOD_GPIO_24XX:
 345                 if (enable)
 346                         reg += OMAP24XX_GPIO_SETDATAOUT;
 347                 else
 348                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 349                 l = 1 << gpio;
 350                 break;
 351         default:
 352                 BUG();
 353                 return;
 354         }
 355         __raw_writel(l, reg);
 356 }
 357
 358 void omap_set_gpio_dataout(int gpio, int enable)
 359 {
 360         struct gpio_bank *bank;
 361
 362         if (check_gpio(gpio) < 0)
 363                 return;
 364         bank = get_gpio_bank(gpio);
 365         spin_lock(&bank->lock);
 366         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 367         spin_unlock(&bank->lock);
 368 }
 369
 370 int omap_get_gpio_datain(int gpio)
 371 {
 372         struct gpio_bank *bank;
 373         void __iomem *reg;
 374
 375         if (check_gpio(gpio) < 0)
 376                 return -1;
 377         bank = get_gpio_bank(gpio);
 378         reg = bank->base;
 379         switch (bank->method) {
 380         case METHOD_MPUIO:
 381                 reg += OMAP_MPUIO_INPUT_LATCH;
 382                 break;
 383         case METHOD_GPIO_1510:
 384                 reg += OMAP1510_GPIO_DATA_INPUT;
 385                 break;
 386         case METHOD_GPIO_1610:
 387                 reg += OMAP1610_GPIO_DATAIN;
 388                 break;
 389         case METHOD_GPIO_730:
 390                 reg += OMAP730_GPIO_DATA_INPUT;
 391                 break;
 392         case METHOD_GPIO_24XX:
 393                 reg += OMAP24XX_GPIO_DATAIN;
 394                 break;
 395         default:
 396                 BUG();
 397                 return -1;
 398         }
 399         return (__raw_readl(reg)
 400                         & (1 << get_gpio_index(gpio))) != 0;
 401 }
 402
 403 #define MOD_REG_BIT(reg, bit_mask, set) \
 404 do {    \
 405         int l = __raw_readl(base + reg); \
 406         if (set) l |= bit_mask; \
 407         else l &= ~bit_mask; \
 408         __raw_writel(l, base + reg); \
 409 } while(0)
 410
 411 #ifdef CONFIG_ARCH_OMAP24XX
 412 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 413 {
 414         void __iomem *base = bank->base;
 415         u32 gpio_bit = 1 << gpio;
 416
 417         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 418                 trigger & __IRQT_LOWLVL);
 419         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 420                 trigger & __IRQT_HIGHLVL);
 421         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 422                 trigger & __IRQT_RISEDGE);
 423         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 424                 trigger & __IRQT_FALEDGE);
 425         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 426                 if (trigger != 0)
 427                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_SETWKUENA);
 428                 else
 429                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_CLEARWKUENA);
 430         } else {
 431                 if (trigger != 0)
 432                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 433                 else
 434                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 435         }
 436         /* FIXME: Possibly do 'set_irq_handler(j, handle_level_irq)' if only level
 437          * triggering requested. */
 438 }
 439 #endif
 440
 441 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 442 {
 443         void __iomem *reg = bank->base;
 444         u32 l = 0;
 445
 446         switch (bank->method) {
 447         case METHOD_MPUIO:
 448                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 449                 l = __raw_readl(reg);
 450                 if (trigger & __IRQT_RISEDGE)
 451                         l |= 1 << gpio;
 452                 else if (trigger & __IRQT_FALEDGE)
 453                         l &= ~(1 << gpio);
 454                 else
 455                         goto bad;
 456                 break;
 457         case METHOD_GPIO_1510:
 458                 reg += OMAP1510_GPIO_INT_CONTROL;
 459                 l = __raw_readl(reg);
 460                 if (trigger & __IRQT_RISEDGE)
 461                         l |= 1 << gpio;
 462                 else if (trigger & __IRQT_FALEDGE)
 463                         l &= ~(1 << gpio);
 464                 else
 465                         goto bad;
 466                 break;
 467 #ifdef CONFIG_ARCH_OMAP16XX
 468         case METHOD_GPIO_1610:
 469                 if (gpio & 0x08)
 470                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 471                 else
 472                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 473                 gpio &= 0x07;
 474                 /* We allow only edge triggering, i.e. two lowest bits */
 475                 if (trigger & (__IRQT_LOWLVL | __IRQT_HIGHLVL))
 476                         BUG();
 477                 l = __raw_readl(reg);
 478                 l &= ~(3 << (gpio << 1));
 479                 if (trigger & __IRQT_RISEDGE)
 480                         l |= 2 << (gpio << 1);
 481                 if (trigger & __IRQT_FALEDGE)
 482                         l |= 1 << (gpio << 1);
 483                 if (trigger)
 484                         /* Enable wake-up during idle for dynamic tick */
 485                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 486                 else
 487                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 488                 break;
 489 #endif
 490 #ifdef CONFIG_ARCH_OMAP730
 491         case METHOD_GPIO_730:
 492                 reg += OMAP730_GPIO_INT_CONTROL;
 493                 l = __raw_readl(reg);
 494                 if (trigger & __IRQT_RISEDGE)
 495                         l |= 1 << gpio;
 496                 else if (trigger & __IRQT_FALEDGE)
 497                         l &= ~(1 << gpio);
 498                 else
 499                         goto bad;
 500                 break;
 501 #endif
 502 #ifdef CONFIG_ARCH_OMAP24XX
 503         case METHOD_GPIO_24XX:
 504                 set_24xx_gpio_triggering(bank, gpio, trigger);
 505                 break;
 506 #endif
 507         default:
 508                 BUG();
 509                 goto bad;
 510         }
 511         __raw_writel(l, reg);
 512         return 0;
 513 bad:
 514         return -EINVAL;
 515 }
 516
 517 static int gpio_irq_type(unsigned irq, unsigned type)
 518 {
 519         struct gpio_bank *bank;
 520         unsigned gpio;
 521         int retval;
 522
 523         if (irq > IH_MPUIO_BASE)
 524                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 525         else
 526                 gpio = irq - IH_GPIO_BASE;
 527
 528         if (check_gpio(gpio) < 0)
 529                 return -EINVAL;
 530
 531         if (type & IRQT_PROBE)
 532                 return -EINVAL;
 533         if (!cpu_is_omap24xx() && (type & (__IRQT_LOWLVL|__IRQT_HIGHLVL)))
 534                 return -EINVAL;
 535
 536         bank = get_gpio_bank(gpio);
 537         spin_lock(&bank->lock);
 538         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 539         if (retval == 0) {
 540                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 541                 irq_desc[irq].status |= type;
 542         }
 543         spin_unlock(&bank->lock);
 544         return retval;
 545 }
 546
 547 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 548 {
 549         void __iomem *reg = bank->base;
 550
 551         switch (bank->method) {
 552         case METHOD_MPUIO:
 553                 /* MPUIO irqstatus is reset by reading the status register,
 554                  * so do nothing here */
 555                 return;
 556         case METHOD_GPIO_1510:
 557                 reg += OMAP1510_GPIO_INT_STATUS;
 558                 break;
 559         case METHOD_GPIO_1610:
 560                 reg += OMAP1610_GPIO_IRQSTATUS1;
 561                 break;
 562         case METHOD_GPIO_730:
 563                 reg += OMAP730_GPIO_INT_STATUS;
 564                 break;
 565         case METHOD_GPIO_24XX:
 566                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 567                 break;
 568         default:
 569                 BUG();
 570                 return;
 571         }
 572         __raw_writel(gpio_mask, reg);
 573
 574         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 575         if (cpu_is_omap2420())
 576                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 577 }
 578
 579 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 580 {
 581         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 582 }
 583
 584 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 585 {
 586         void __iomem *reg = bank->base;
 587         int inv = 0;
 588         u32 l;
 589         u32 mask;
 590
 591         switch (bank->method) {
 592         case METHOD_MPUIO:
 593                 reg += OMAP_MPUIO_GPIO_MASKIT;
 594                 mask = 0xffff;
 595                 inv = 1;
 596                 break;
 597         case METHOD_GPIO_1510:
 598                 reg += OMAP1510_GPIO_INT_MASK;
 599                 mask = 0xffff;
 600                 inv = 1;
 601                 break;
 602         case METHOD_GPIO_1610:
 603                 reg += OMAP1610_GPIO_IRQENABLE1;
 604                 mask = 0xffff;
 605                 break;
 606         case METHOD_GPIO_730:
 607                 reg += OMAP730_GPIO_INT_MASK;
 608                 mask = 0xffffffff;
 609                 inv = 1;
 610                 break;
 611         case METHOD_GPIO_24XX:
 612                 reg += OMAP24XX_GPIO_IRQENABLE1;
 613                 mask = 0xffffffff;
 614                 break;
 615         default:
 616                 BUG();
 617                 return 0;
 618         }
 619
 620         l = __raw_readl(reg);
 621         if (inv)
 622                 l = ~l;
 623         l &= mask;
 624         return l;
 625 }
 626
 627 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 628 {
 629         void __iomem *reg = bank->base;
 630         u32 l;
 631
 632         switch (bank->method) {
 633         case METHOD_MPUIO:
 634                 reg += OMAP_MPUIO_GPIO_MASKIT;
 635                 l = __raw_readl(reg);
 636                 if (enable)
 637                         l &= ~(gpio_mask);
 638                 else
 639                         l |= gpio_mask;
 640                 break;
 641         case METHOD_GPIO_1510:
 642                 reg += OMAP1510_GPIO_INT_MASK;
 643                 l = __raw_readl(reg);
 644                 if (enable)
 645                         l &= ~(gpio_mask);
 646                 else
 647                         l |= gpio_mask;
 648                 break;
 649         case METHOD_GPIO_1610:
 650                 if (enable)
 651                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 652                 else
 653                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 654                 l = gpio_mask;
 655                 break;
 656         case METHOD_GPIO_730:
 657                 reg += OMAP730_GPIO_INT_MASK;
 658                 l = __raw_readl(reg);
 659                 if (enable)
 660                         l &= ~(gpio_mask);
 661                 else
 662                         l |= gpio_mask;
 663                 break;
 664         case METHOD_GPIO_24XX:
 665                 if (enable)
 666                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 667                 else
 668                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 669                 l = gpio_mask;
 670                 break;
 671         default:
 672                 BUG();
 673                 return;
 674         }
 675         __raw_writel(l, reg);
 676 }
 677
 678 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 679 {
 680         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 681 }
 682
 683 /*
 684  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 685  * 1510 does not seem to have a wake-up register. If JTAG is connected
 686  * to the target, system will wake up always on GPIO events. While
 687  * system is running all registered GPIO interrupts need to have wake-up
 688  * enabled. When system is suspended, only selected GPIO interrupts need
 689  * to have wake-up enabled.
 690  */
 691 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 692 {
 693         switch (bank->method) {
 694 #ifdef CONFIG_ARCH_OMAP16XX
 695         case METHOD_GPIO_1610:
 696                 spin_lock(&bank->lock);
 697                 if (enable)
 698                         bank->suspend_wakeup |= (1 << gpio);
 699                 else
 700                         bank->suspend_wakeup &= ~(1 << gpio);
 701                 spin_unlock(&bank->lock);
 702                 return 0;
 703 #endif
 704 #ifdef CONFIG_ARCH_OMAP24XX
 705         case METHOD_GPIO_24XX:
 706                 spin_lock(&bank->lock);
 707                 if (enable) {
 708                         if (bank->non_wakeup_gpios & (1 << gpio)) {
 709                                 printk(KERN_ERR "Unable to enable wakeup on "
 710                                                 "non-wakeup GPIO%d\n",
 711                                                 (bank - gpio_bank) * 32 + gpio);
 712                                 spin_unlock(&bank->lock);
 713                                 return -EINVAL;
 714                         }
 715                         bank->suspend_wakeup |= (1 << gpio);
 716                 } else
 717                         bank->suspend_wakeup &= ~(1 << gpio);
 718                 spin_unlock(&bank->lock);
 719                 return 0;
 720 #endif
 721         default:
 722                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 723                        bank->method);
 724                 return -EINVAL;
 725         }
 726 }
 727
 728 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 729 {
 730         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 731         _set_gpio_irqenable(bank, gpio, 0);
 732         _clear_gpio_irqstatus(bank, gpio);
 733         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 734 }
 735
 736 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 737 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 738 {
 739         unsigned int gpio = irq - IH_GPIO_BASE;
 740         struct gpio_bank *bank;
 741         int retval;
 742
 743         if (check_gpio(gpio) < 0)
 744                 return -ENODEV;
 745         bank = get_gpio_bank(gpio);
 746         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 747
 748         return retval;
 749 }
 750
 751 int omap_request_gpio(int gpio)
 752 {
 753         struct gpio_bank *bank;
 754
 755         if (check_gpio(gpio) < 0)
 756                 return -EINVAL;
 757
 758         bank = get_gpio_bank(gpio);
 759         spin_lock(&bank->lock);
 760         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 761                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 762                 dump_stack();
 763                 spin_unlock(&bank->lock);
 764                 return -1;
 765         }
 766         bank->reserved_map |= (1 << get_gpio_index(gpio));
 767
 768         /* Set trigger to none. You need to enable the desired trigger with
 769          * request_irq() or set_irq_type().
 770          */
 771         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 772
 773 #ifdef CONFIG_ARCH_OMAP15XX
 774         if (bank->method == METHOD_GPIO_1510) {
 775                 void __iomem *reg;
 776
 777                 /* Claim the pin for MPU */
 778                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 779                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 780         }
 781 #endif
 782         spin_unlock(&bank->lock);
 783
 784         return 0;
 785 }
 786
 787 void omap_free_gpio(int gpio)
 788 {
 789         struct gpio_bank *bank;
 790
 791         if (check_gpio(gpio) < 0)
 792                 return;
 793         bank = get_gpio_bank(gpio);
 794         spin_lock(&bank->lock);
 795         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 796                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 797                 dump_stack();
 798                 spin_unlock(&bank->lock);
 799                 return;
 800         }
 801 #ifdef CONFIG_ARCH_OMAP16XX
 802         if (bank->method == METHOD_GPIO_1610) {
 803                 /* Disable wake-up during idle for dynamic tick */
 804                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 805                 __raw_writel(1 << get_gpio_index(gpio), reg);
 806         }
 807 #endif
 808 #ifdef CONFIG_ARCH_OMAP24XX
 809         if (bank->method == METHOD_GPIO_24XX) {
 810                 /* Disable wake-up during idle for dynamic tick */
 811                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 812                 __raw_writel(1 << get_gpio_index(gpio), reg);
 813         }
 814 #endif
 815         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 816         _reset_gpio(bank, gpio);
 817         spin_unlock(&bank->lock);
 818 }
 819
 820 /*
 821  * We need to unmask the GPIO bank interrupt as soon as possible to
 822  * avoid missing GPIO interrupts for other lines in the bank.
 823  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 824  * in the bank to avoid missing nested interrupts for a GPIO line.
 825  * If we wait to unmask individual GPIO lines in the bank after the
 826  * line's interrupt handler has been run, we may miss some nested
 827  * interrupts.
 828  */
 829 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 830 {
 831         void __iomem *isr_reg = NULL;
 832         u32 isr;
 833         unsigned int gpio_irq;
 834         struct gpio_bank *bank;
 835         u32 retrigger = 0;
 836         int unmasked = 0;
 837
 838         desc->chip->ack(irq);
 839
 840         bank = get_irq_data(irq);
 841         if (bank->method == METHOD_MPUIO)
 842                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 843 #ifdef CONFIG_ARCH_OMAP15XX
 844         if (bank->method == METHOD_GPIO_1510)
 845                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 846 #endif
 847 #if defined(CONFIG_ARCH_OMAP16XX)
 848         if (bank->method == METHOD_GPIO_1610)
 849                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 850 #endif
 851 #ifdef CONFIG_ARCH_OMAP730
 852         if (bank->method == METHOD_GPIO_730)
 853                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 854 #endif
 855 #ifdef CONFIG_ARCH_OMAP24XX
 856         if (bank->method == METHOD_GPIO_24XX)
 857                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 858 #endif
 859         while(1) {
 860                 u32 isr_saved, level_mask = 0;
 861                 u32 enabled;
 862
 863                 enabled = _get_gpio_irqbank_mask(bank);
 864                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 865
 866                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 867                         isr &= 0x0000ffff;
 868
 869                 if (cpu_is_omap24xx()) {
 870                         level_mask =
 871                                 __raw_readl(bank->base +
 872                                         OMAP24XX_GPIO_LEVELDETECT0) |
 873                                 __raw_readl(bank->base +
 874                                         OMAP24XX_GPIO_LEVELDETECT1);
 875                         level_mask &= enabled;
 876                 }
 877
 878                 /* clear edge sensitive interrupts before handler(s) are
 879                 called so that we don't miss any interrupt occurred while
 880                 executing them */
 881                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 882                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 883                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 884
 885                 /* if there is only edge sensitive GPIO pin interrupts
 886                 configured, we could unmask GPIO bank interrupt immediately */
 887                 if (!level_mask && !unmasked) {
 888                         unmasked = 1;
 889                         desc->chip->unmask(irq);
 890                 }
 891
 892                 isr |= retrigger;
 893                 retrigger = 0;
 894                 if (!isr)
 895                         break;
 896
 897                 gpio_irq = bank->virtual_irq_start;
 898                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 899                         struct irq_desc *d;
 900                         int irq_mask;
 901                         if (!(isr & 1))
 902                                 continue;
 903                         d = irq_desc + gpio_irq;
 904                         /* Don't run the handler if it's already running
 905                          * or was disabled lazely.
 906                          */
 907                         if (unlikely((d->depth ||
 908                                       (d->status & IRQ_INPROGRESS)))) {
 909                                 irq_mask = 1 <<
 910                                         (gpio_irq - bank->virtual_irq_start);
 911                                 /* The unmasking will be done by
 912                                  * enable_irq in case it is disabled or
 913                                  * after returning from the handler if
 914                                  * it's already running.
 915                                  */
 916                                 _enable_gpio_irqbank(bank, irq_mask, 0);
 917                                 if (!d->depth) {
 918                                         /* Level triggered interrupts
 919                                          * won't ever be reentered
 920                                          */
 921                                         BUG_ON(level_mask & irq_mask);
 922                                         d->status |= IRQ_PENDING;
 923                                 }
 924                                 continue;
 925                         }
 926
 927                         desc_handle_irq(gpio_irq, d);
 928
 929                         if (unlikely((d->status & IRQ_PENDING) && !d->depth)) {
 930                                 irq_mask = 1 <<
 931                                         (gpio_irq - bank->virtual_irq_start);
 932                                 d->status &= ~IRQ_PENDING;
 933                                 _enable_gpio_irqbank(bank, irq_mask, 1);
 934                                 retrigger |= irq_mask;
 935                         }
 936                 }
 937
 938                 if (cpu_is_omap24xx()) {
 939                         /* clear level sensitive interrupts after handler(s) */
 940                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
 941                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
 942                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
 943                 }
 944
 945         }
 946         /* if bank has any level sensitive GPIO pin interrupt
 947         configured, we must unmask the bank interrupt only after
 948         handler(s) are executed in order to avoid spurious bank
 949         interrupt */
 950         if (!unmasked)
 951                 desc->chip->unmask(irq);
 952
 953 }
 954
 955 static void gpio_irq_shutdown(unsigned int irq)
 956 {
 957         unsigned int gpio = irq - IH_GPIO_BASE;
 958         struct gpio_bank *bank = get_gpio_bank(gpio);
 959
 960         _reset_gpio(bank, gpio);
 961 }
 962
 963 static void gpio_ack_irq(unsigned int irq)
 964 {
 965         unsigned int gpio = irq - IH_GPIO_BASE;
 966         struct gpio_bank *bank = get_gpio_bank(gpio);
 967
 968         _clear_gpio_irqstatus(bank, gpio);
 969 }
 970
 971 static void gpio_mask_irq(unsigned int irq)
 972 {
 973         unsigned int gpio = irq - IH_GPIO_BASE;
 974         struct gpio_bank *bank = get_gpio_bank(gpio);
 975
 976         _set_gpio_irqenable(bank, gpio, 0);
 977 }
 978
 979 static void gpio_unmask_irq(unsigned int irq)
 980 {
 981         unsigned int gpio = irq - IH_GPIO_BASE;
 982         unsigned int gpio_idx = get_gpio_index(gpio);
 983         struct gpio_bank *bank = get_gpio_bank(gpio);
 984
 985         _set_gpio_irqenable(bank, gpio_idx, 1);
 986 }
 987
 988 static void mpuio_ack_irq(unsigned int irq)
 989 {
 990         /* The ISR is reset automatically, so do nothing here. */
 991 }
 992
 993 static void mpuio_mask_irq(unsigned int irq)
 994 {
 995         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 996         struct gpio_bank *bank = get_gpio_bank(gpio);
 997
 998         _set_gpio_irqenable(bank, gpio, 0);
 999 }
1000
1001 static void mpuio_unmask_irq(unsigned int irq)
1002 {
1003         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1004         struct gpio_bank *bank = get_gpio_bank(gpio);
1005
1006         _set_gpio_irqenable(bank, gpio, 1);
1007 }
1008
1009 static struct irq_chip gpio_irq_chip = {
1010         .name           = "GPIO",
1011         .shutdown       = gpio_irq_shutdown,
1012         .ack            = gpio_ack_irq,
1013         .mask           = gpio_mask_irq,
1014         .unmask         = gpio_unmask_irq,
1015         .set_type       = gpio_irq_type,
1016         .set_wake       = gpio_wake_enable,
1017 };
1018
1019 static struct irq_chip mpuio_irq_chip = {
1020         .name     = "MPUIO",
1021         .ack      = mpuio_ack_irq,
1022         .mask     = mpuio_mask_irq,
1023         .unmask   = mpuio_unmask_irq,
1024         .set_type = gpio_irq_type,
1025 };
1026
1027 static int initialized;
1028 static struct clk * gpio_ick;
1029 static struct clk * gpio_fck;
1030
1031 static int __init _omap_gpio_init(void)
1032 {
1033         int i;
1034         struct gpio_bank *bank;
1035
1036         initialized = 1;
1037
1038         if (cpu_is_omap15xx()) {
1039                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1040                 if (IS_ERR(gpio_ick))
1041                         printk("Could not get arm_gpio_ck\n");
1042                 else
1043                         clk_enable(gpio_ick);
1044         }
1045         if (cpu_is_omap24xx()) {
1046                 gpio_ick = clk_get(NULL, "gpios_ick");
1047                 if (IS_ERR(gpio_ick))
1048                         printk("Could not get gpios_ick\n");
1049                 else
1050                         clk_enable(gpio_ick);
1051                 gpio_fck = clk_get(NULL, "gpios_fck");
1052                 if (IS_ERR(gpio_fck))
1053                         printk("Could not get gpios_fck\n");
1054                 else
1055                         clk_enable(gpio_fck);
1056         }
1057
1058 #ifdef CONFIG_ARCH_OMAP15XX
1059         if (cpu_is_omap15xx()) {
1060                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1061                 gpio_bank_count = 2;
1062                 gpio_bank = gpio_bank_1510;
1063         }
1064 #endif
1065 #if defined(CONFIG_ARCH_OMAP16XX)
1066         if (cpu_is_omap16xx()) {
1067                 u32 rev;
1068
1069                 gpio_bank_count = 5;
1070                 gpio_bank = gpio_bank_1610;
1071                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1072                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1073                        (rev >> 4) & 0x0f, rev & 0x0f);
1074         }
1075 #endif
1076 #ifdef CONFIG_ARCH_OMAP730
1077         if (cpu_is_omap730()) {
1078                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1079                 gpio_bank_count = 7;
1080                 gpio_bank = gpio_bank_730;
1081         }
1082 #endif
1083 #ifdef CONFIG_ARCH_OMAP24XX
1084         if (cpu_is_omap24xx()) {
1085                 int rev;
1086
1087                 gpio_bank_count = 4;
1088                 gpio_bank = gpio_bank_24xx;
1089                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1090                 printk(KERN_INFO "OMAP24xx GPIO hardware version %d.%d\n",
1091                         (rev >> 4) & 0x0f, rev & 0x0f);
1092         }
1093 #endif
1094         for (i = 0; i < gpio_bank_count; i++) {
1095                 int j, gpio_count = 16;
1096
1097                 bank = &gpio_bank[i];
1098                 bank->reserved_map = 0;
1099                 bank->base = IO_ADDRESS(bank->base);
1100                 spin_lock_init(&bank->lock);
1101                 if (bank->method == METHOD_MPUIO) {
1102                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1103                 }
1104 #ifdef CONFIG_ARCH_OMAP15XX
1105                 if (bank->method == METHOD_GPIO_1510) {
1106                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1107                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1108                 }
1109 #endif
1110 #if defined(CONFIG_ARCH_OMAP16XX)
1111                 if (bank->method == METHOD_GPIO_1610) {
1112                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1113                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1114                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1115                 }
1116 #endif
1117 #ifdef CONFIG_ARCH_OMAP730
1118                 if (bank->method == METHOD_GPIO_730) {
1119                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1120                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1121
1122                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1123                 }
1124 #endif
1125 #ifdef CONFIG_ARCH_OMAP24XX
1126                 if (bank->method == METHOD_GPIO_24XX) {
1127                         static const u32 non_wakeup_gpios[] = {
1128                                 0xe203ffc0, 0x08700040
1129                         };
1130
1131                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1132                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1133                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1134
1135                         /* Initialize interface clock ungated, module enabled */
1136                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1137                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1138                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1139                         gpio_count = 32;
1140                 }
1141 #endif
1142                 for (j = bank->virtual_irq_start;
1143                      j < bank->virtual_irq_start + gpio_count; j++) {
1144                         if (bank->method == METHOD_MPUIO)
1145                                 set_irq_chip(j, &mpuio_irq_chip);
1146                         else
1147                                 set_irq_chip(j, &gpio_irq_chip);
1148                         set_irq_handler(j, handle_simple_irq);
1149                         set_irq_flags(j, IRQF_VALID);
1150                 }
1151                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1152                 set_irq_data(bank->irq, bank);
1153         }
1154
1155         /* Enable system clock for GPIO module.
1156          * The CAM_CLK_CTRL *is* really the right place. */
1157         if (cpu_is_omap16xx())
1158                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1159
1160 #ifdef CONFIG_ARCH_OMAP24XX
1161         /* Enable autoidle for the OCP interface */
1162         if (cpu_is_omap24xx())
1163                 omap_writel(1 << 0, 0x48019010);
1164 #endif
1165
1166         return 0;
1167 }
1168
1169 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
1170 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1171 {
1172         int i;
1173
1174         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1175                 return 0;
1176
1177         for (i = 0; i < gpio_bank_count; i++) {
1178                 struct gpio_bank *bank = &gpio_bank[i];
1179                 void __iomem *wake_status;
1180                 void __iomem *wake_clear;
1181                 void __iomem *wake_set;
1182
1183                 switch (bank->method) {
1184                 case METHOD_GPIO_1610:
1185                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1186                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1187                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1188                         break;
1189                 case METHOD_GPIO_24XX:
1190                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1191                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1192                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1193                         break;
1194                 default:
1195                         continue;
1196                 }
1197
1198                 spin_lock(&bank->lock);
1199                 bank->saved_wakeup = __raw_readl(wake_status);
1200                 __raw_writel(0xffffffff, wake_clear);
1201                 __raw_writel(bank->suspend_wakeup, wake_set);
1202                 spin_unlock(&bank->lock);
1203         }
1204
1205         return 0;
1206 }
1207
1208 static int omap_gpio_resume(struct sys_device *dev)
1209 {
1210         int i;
1211
1212         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1213                 return 0;
1214
1215         for (i = 0; i < gpio_bank_count; i++) {
1216                 struct gpio_bank *bank = &gpio_bank[i];
1217                 void __iomem *wake_clear;
1218                 void __iomem *wake_set;
1219
1220                 switch (bank->method) {
1221                 case METHOD_GPIO_1610:
1222                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1223                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1224                         break;
1225                 case METHOD_GPIO_24XX:
1226                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1227                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1228                         break;
1229                 default:
1230                         continue;
1231                 }
1232
1233                 spin_lock(&bank->lock);
1234                 __raw_writel(0xffffffff, wake_clear);
1235                 __raw_writel(bank->saved_wakeup, wake_set);
1236                 spin_unlock(&bank->lock);
1237         }
1238
1239         return 0;
1240 }
1241
1242 static struct sysdev_class omap_gpio_sysclass = {
1243         set_kset_name("gpio"),
1244         .suspend        = omap_gpio_suspend,
1245         .resume         = omap_gpio_resume,
1246 };
1247
1248 static struct sys_device omap_gpio_device = {
1249         .id             = 0,
1250         .cls            = &omap_gpio_sysclass,
1251 };
1252
1253 #endif
1254
1255 #ifdef CONFIG_ARCH_OMAP24XX
1256
1257 static int workaround_enabled;
1258
1259 void omap2_gpio_prepare_for_retention(void)
1260 {
1261         int i, c = 0;
1262
1263         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1264          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1265         for (i = 0; i < gpio_bank_count; i++) {
1266                 struct gpio_bank *bank = &gpio_bank[i];
1267                 u32 l1, l2;
1268
1269                 if (!(bank->enabled_non_wakeup_gpios))
1270                         continue;
1271                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1272                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1273                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1274                 bank->saved_fallingdetect = l1;
1275                 bank->saved_risingdetect = l2;
1276                 l1 &= ~bank->enabled_non_wakeup_gpios;
1277                 l2 &= ~bank->enabled_non_wakeup_gpios;
1278                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1279                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1280                 c++;
1281         }
1282         if (!c) {
1283                 workaround_enabled = 0;
1284                 return;
1285         }
1286         workaround_enabled = 1;
1287 }
1288
1289 void omap2_gpio_resume_after_retention(void)
1290 {
1291         int i;
1292
1293         if (!workaround_enabled)
1294                 return;
1295         for (i = 0; i < gpio_bank_count; i++) {
1296                 struct gpio_bank *bank = &gpio_bank[i];
1297                 u32 l;
1298
1299                 if (!(bank->enabled_non_wakeup_gpios))
1300                         continue;
1301                 __raw_writel(bank->saved_fallingdetect,
1302                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1303                 __raw_writel(bank->saved_risingdetect,
1304                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1305                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1306                  * state.  If so, generate an IRQ by software.  This is
1307                  * horribly racy, but it's the best we can do to work around
1308                  * this silicon bug. */
1309                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1310                 l ^= bank->saved_datain;
1311                 l &= bank->non_wakeup_gpios;
1312                 if (l) {
1313                         u32 old0, old1;
1314
1315                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1316                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1317                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1318                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1319                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1320                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1321                 }
1322         }
1323
1324 }
1325
1326 #endif
1327
1328 /*
1329  * This may get called early from board specific init
1330  * for boards that have interrupts routed via FPGA.
1331  */
1332 int omap_gpio_init(void)
1333 {
1334         if (!initialized)
1335                 return _omap_gpio_init();
1336         else
1337                 return 0;
1338 }
1339
1340 static int __init omap_gpio_sysinit(void)
1341 {
1342         int ret = 0;
1343
1344         if (!initialized)
1345                 ret = _omap_gpio_init();
1346
1347 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX)
1348         if (cpu_is_omap16xx() || cpu_is_omap24xx()) {
1349                 if (ret == 0) {
1350                         ret = sysdev_class_register(&omap_gpio_sysclass);
1351                         if (ret == 0)
1352                                 ret = sysdev_register(&omap_gpio_device);
1353                 }
1354         }
1355 #endif
1356
1357         return ret;
1358 }
1359
1360 EXPORT_SYMBOL(omap_request_gpio);
1361 EXPORT_SYMBOL(omap_free_gpio);
1362 EXPORT_SYMBOL(omap_set_gpio_direction);
1363 EXPORT_SYMBOL(omap_set_gpio_dataout);
1364 EXPORT_SYMBOL(omap_get_gpio_datain);
1365
1366 arch_initcall(omap_gpio_sysinit);
1367
1368
1369 #ifdef  CONFIG_DEBUG_FS
1370
1371 #include <linux/debugfs.h>
1372 #include <linux/seq_file.h>
1373
1374 static int gpio_is_input(struct gpio_bank *bank, int mask)
1375 {
1376         void __iomem *reg = bank->base;
1377
1378         switch (bank->method) {
1379         case METHOD_MPUIO:
1380                 reg += OMAP_MPUIO_IO_CNTL;
1381                 break;
1382         case METHOD_GPIO_1510:
1383                 reg += OMAP1510_GPIO_DIR_CONTROL;
1384                 break;
1385         case METHOD_GPIO_1610:
1386                 reg += OMAP1610_GPIO_DIRECTION;
1387                 break;
1388         case METHOD_GPIO_730:
1389                 reg += OMAP730_GPIO_DIR_CONTROL;
1390                 break;
1391         case METHOD_GPIO_24XX:
1392                 reg += OMAP24XX_GPIO_OE;
1393                 break;
1394         }
1395         return __raw_readl(reg) & mask;
1396 }
1397
1398
1399 static int dbg_gpio_show(struct seq_file *s, void *unused)
1400 {
1401         unsigned        i, j, gpio;
1402
1403         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1404                 struct gpio_bank        *bank = gpio_bank + i;
1405                 unsigned                bankwidth = 16;
1406                 u32                     mask = 1;
1407
1408                 if (!cpu_is_omap24xx() && bank->method == METHOD_MPUIO)
1409                         gpio = OMAP_MPUIO(0);
1410                 else if (cpu_is_omap24xx() || cpu_is_omap730())
1411                         bankwidth = 32;
1412
1413                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1414                         unsigned        irq, value, is_in, irqstat;
1415
1416                         if (!(bank->reserved_map & mask))
1417                                 continue;
1418
1419                         irq = bank->virtual_irq_start + j;
1420                         value = omap_get_gpio_datain(gpio);
1421                         is_in = gpio_is_input(bank, mask);
1422
1423                         if (!cpu_is_omap24xx() && bank->method == METHOD_MPUIO)
1424                                 seq_printf(s, "MPUIO %2d: ", j);
1425                         else
1426                                 seq_printf(s, "GPIO %3d: ", gpio);
1427                         seq_printf(s, "%s %s",
1428                                         is_in ? "in " : "out",
1429                                         value ? "hi"  : "lo");
1430
1431                         irqstat = irq_desc[irq].status;
1432                         if (is_in && ((bank->suspend_wakeup & mask)
1433                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1434                                 char    *trigger = NULL;
1435
1436                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1437                                 case IRQ_TYPE_EDGE_FALLING:
1438                                         trigger = "falling";
1439                                         break;
1440                                 case IRQ_TYPE_EDGE_RISING:
1441                                         trigger = "rising";
1442                                         break;
1443                                 case IRQ_TYPE_EDGE_BOTH:
1444                                         trigger = "bothedge";
1445                                         break;
1446                                 case IRQ_TYPE_LEVEL_LOW:
1447                                         trigger = "low";
1448                                         break;
1449                                 case IRQ_TYPE_LEVEL_HIGH:
1450                                         trigger = "high";
1451                                         break;
1452                                 case IRQ_TYPE_NONE:
1453                                         trigger = "(unspecified)";
1454                                         break;
1455                                 }
1456                                 seq_printf(s, ", irq-%d %s%s",
1457                                                 irq, trigger,
1458                                                 (bank->suspend_wakeup & mask)
1459                                                         ? " wakeup" : "");
1460                         }
1461                         seq_printf(s, "\n");
1462                 }
1463
1464                 if (!cpu_is_omap24xx() && bank->method == METHOD_MPUIO) {
1465                         seq_printf(s, "\n");
1466                         gpio = 0;
1467                 }
1468         }
1469         return 0;
1470 }
1471
1472 static int dbg_gpio_open(struct inode *inode, struct file *file)
1473 {
1474         return single_open(file, dbg_gpio_show, inode->u.generic_ip/*i_private*/);
1475 }
1476
1477 static const struct file_operations debug_fops = {
1478         .open           = dbg_gpio_open,
1479         .read           = seq_read,
1480         .llseek         = seq_lseek,
1481         .release        = single_release,
1482 };
1483
1484 static int __init omap_gpio_debuginit(void)
1485 {
1486         (void) debugfs_create_file("omap_gpio", S_IRUGO, NULL, NULL, &debug_fops);
1487         return 0;
1488 }
1489 late_initcall(omap_gpio_debuginit);
1490 #endif