arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/sched.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/sysdev.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21
  22 #include <asm/hardware.h>
  23 #include <asm/irq.h>
  24 #include <asm/arch/irqs.h>
  25 #include <asm/arch/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 #include <asm/io.h>
  29
  30 /*
  31  * OMAP1510 GPIO registers
  32  */
  33 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  34 #define OMAP1510_GPIO_DATA_INPUT        0x00
  35 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  36 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  37 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  38 #define OMAP1510_GPIO_INT_MASK          0x10
  39 #define OMAP1510_GPIO_INT_STATUS        0x14
  40 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  41
  42 #define OMAP1510_IH_GPIO_BASE           64
  43
  44 /*
  45  * OMAP1610 specific GPIO registers
  46  */
  47 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  48 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  49 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  50 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  51 #define OMAP1610_GPIO_REVISION          0x0000
  52 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  53 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  54 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  55 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  56 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  57 #define OMAP1610_GPIO_DATAIN            0x002c
  58 #define OMAP1610_GPIO_DATAOUT           0x0030
  59 #define OMAP1610_GPIO_DIRECTION         0x0034
  60 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  61 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  62 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  63 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  64 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  65 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  66 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  67 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  68
  69 /*
  70  * OMAP730 specific GPIO registers
  71  */
  72 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  73 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  74 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  75 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  76 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  77 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  78 #define OMAP730_GPIO_DATA_INPUT         0x00
  79 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  80 #define OMAP730_GPIO_DIR_CONTROL        0x08
  81 #define OMAP730_GPIO_INT_CONTROL        0x0c
  82 #define OMAP730_GPIO_INT_MASK           0x10
  83 #define OMAP730_GPIO_INT_STATUS         0x14
  84
  85 /*
  86  * omap24xx specific GPIO registers
  87  */
  88 #define OMAP24XX_GPIO1_BASE             (void __iomem *)0x48018000
  89 #define OMAP24XX_GPIO2_BASE             (void __iomem *)0x4801a000
  90 #define OMAP24XX_GPIO3_BASE             (void __iomem *)0x4801c000
  91 #define OMAP24XX_GPIO4_BASE             (void __iomem *)0x4801e000
  92 #define OMAP24XX_GPIO_REVISION          0x0000
  93 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  94 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
  95 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
  96 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
  97 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
  98 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
  99 #define OMAP24XX_GPIO_CTRL              0x0030
 100 #define OMAP24XX_GPIO_OE                0x0034
 101 #define OMAP24XX_GPIO_DATAIN            0x0038
 102 #define OMAP24XX_GPIO_DATAOUT           0x003c
 103 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 104 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 105 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 106 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 107 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 108 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 109 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 110 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 111 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 112 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 113
 114 struct gpio_bank {
 115         void __iomem *base;
 116         u16 irq;
 117         u16 virtual_irq_start;
 118         int method;
 119         u32 reserved_map;
 120 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
 121         u32 suspend_wakeup;
 122         u32 saved_wakeup;
 123 #endif
 124 #ifdef CONFIG_ARCH_OMAP24XX
 125         u32 non_wakeup_gpios;
 126         u32 enabled_non_wakeup_gpios;
 127
 128         u32 saved_datain;
 129         u32 saved_fallingdetect;
 130         u32 saved_risingdetect;
 131 #endif
 132         spinlock_t lock;
 133 };
 134
 135 #define METHOD_MPUIO            0
 136 #define METHOD_GPIO_1510        1
 137 #define METHOD_GPIO_1610        2
 138 #define METHOD_GPIO_730         3
 139 #define METHOD_GPIO_24XX        4
 140
 141 #ifdef CONFIG_ARCH_OMAP16XX
 142 static struct gpio_bank gpio_bank_1610[5] = {
 143         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 144         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 145         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 146         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 147         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 148 };
 149 #endif
 150
 151 #ifdef CONFIG_ARCH_OMAP15XX
 152 static struct gpio_bank gpio_bank_1510[2] = {
 153         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 154         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 155 };
 156 #endif
 157
 158 #ifdef CONFIG_ARCH_OMAP730
 159 static struct gpio_bank gpio_bank_730[7] = {
 160         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 161         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 162         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 163         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 164         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 165         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 166         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 167 };
 168 #endif
 169
 170 #ifdef CONFIG_ARCH_OMAP24XX
 171 static struct gpio_bank gpio_bank_24xx[4] = {
 172         { OMAP24XX_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 173         { OMAP24XX_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 174         { OMAP24XX_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 175         { OMAP24XX_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 176 };
 177 #endif
 178
 179 static struct gpio_bank *gpio_bank;
 180 static int gpio_bank_count;
 181
 182 static inline struct gpio_bank *get_gpio_bank(int gpio)
 183 {
 184 #ifdef CONFIG_ARCH_OMAP15XX
 185         if (cpu_is_omap15xx()) {
 186                 if (OMAP_GPIO_IS_MPUIO(gpio))
 187                         return &gpio_bank[0];
 188                 return &gpio_bank[1];
 189         }
 190 #endif
 191 #if defined(CONFIG_ARCH_OMAP16XX)
 192         if (cpu_is_omap16xx()) {
 193                 if (OMAP_GPIO_IS_MPUIO(gpio))
 194                         return &gpio_bank[0];
 195                 return &gpio_bank[1 + (gpio >> 4)];
 196         }
 197 #endif
 198 #ifdef CONFIG_ARCH_OMAP730
 199         if (cpu_is_omap730()) {
 200                 if (OMAP_GPIO_IS_MPUIO(gpio))
 201                         return &gpio_bank[0];
 202                 return &gpio_bank[1 + (gpio >> 5)];
 203         }
 204 #endif
 205 #ifdef CONFIG_ARCH_OMAP24XX
 206         if (cpu_is_omap24xx())
 207                 return &gpio_bank[gpio >> 5];
 208 #endif
 209 }
 210
 211 static inline int get_gpio_index(int gpio)
 212 {
 213 #ifdef CONFIG_ARCH_OMAP730
 214         if (cpu_is_omap730())
 215                 return gpio & 0x1f;
 216 #endif
 217 #ifdef CONFIG_ARCH_OMAP24XX
 218         if (cpu_is_omap24xx())
 219                 return gpio & 0x1f;
 220 #endif
 221         return gpio & 0x0f;
 222 }
 223
 224 static inline int gpio_valid(int gpio)
 225 {
 226         if (gpio < 0)
 227                 return -1;
 228 #ifndef CONFIG_ARCH_OMAP24XX
 229         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 230                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 231                         return -1;
 232                 return 0;
 233         }
 234 #endif
 235 #ifdef CONFIG_ARCH_OMAP15XX
 236         if (cpu_is_omap15xx() && gpio < 16)
 237                 return 0;
 238 #endif
 239 #if defined(CONFIG_ARCH_OMAP16XX)
 240         if ((cpu_is_omap16xx()) && gpio < 64)
 241                 return 0;
 242 #endif
 243 #ifdef CONFIG_ARCH_OMAP730
 244         if (cpu_is_omap730() && gpio < 192)
 245                 return 0;
 246 #endif
 247 #ifdef CONFIG_ARCH_OMAP24XX
 248         if (cpu_is_omap24xx() && gpio < 128)
 249                 return 0;
 250 #endif
 251         return -1;
 252 }
 253
 254 static int check_gpio(int gpio)
 255 {
 256         if (unlikely(gpio_valid(gpio)) < 0) {
 257                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 258                 dump_stack();
 259                 return -1;
 260         }
 261         return 0;
 262 }
 263
 264 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 265 {
 266         void __iomem *reg = bank->base;
 267         u32 l;
 268
 269         switch (bank->method) {
 270 #ifdef CONFIG_ARCH_OMAP1
 271         case METHOD_MPUIO:
 272                 reg += OMAP_MPUIO_IO_CNTL;
 273                 break;
 274 #endif
 275 #ifdef CONFIG_ARCH_OMAP15XX
 276         case METHOD_GPIO_1510:
 277                 reg += OMAP1510_GPIO_DIR_CONTROL;
 278                 break;
 279 #endif
 280 #ifdef CONFIG_ARCH_OMAP16XX
 281         case METHOD_GPIO_1610:
 282                 reg += OMAP1610_GPIO_DIRECTION;
 283                 break;
 284 #endif
 285 #ifdef CONFIG_ARCH_OMAP730
 286         case METHOD_GPIO_730:
 287                 reg += OMAP730_GPIO_DIR_CONTROL;
 288                 break;
 289 #endif
 290 #ifdef CONFIG_ARCH_OMAP24XX
 291         case METHOD_GPIO_24XX:
 292                 reg += OMAP24XX_GPIO_OE;
 293                 break;
 294 #endif
 295         default:
 296                 WARN_ON(1);
 297                 return;
 298         }
 299         l = __raw_readl(reg);
 300         if (is_input)
 301                 l |= 1 << gpio;
 302         else
 303                 l &= ~(1 << gpio);
 304         __raw_writel(l, reg);
 305 }
 306
 307 void omap_set_gpio_direction(int gpio, int is_input)
 308 {
 309         struct gpio_bank *bank;
 310
 311         if (check_gpio(gpio) < 0)
 312                 return;
 313         bank = get_gpio_bank(gpio);
 314         spin_lock(&bank->lock);
 315         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 316         spin_unlock(&bank->lock);
 317 }
 318
 319 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 320 {
 321         void __iomem *reg = bank->base;
 322         u32 l = 0;
 323
 324         switch (bank->method) {
 325 #ifdef CONFIG_ARCH_OMAP1
 326         case METHOD_MPUIO:
 327                 reg += OMAP_MPUIO_OUTPUT;
 328                 l = __raw_readl(reg);
 329                 if (enable)
 330                         l |= 1 << gpio;
 331                 else
 332                         l &= ~(1 << gpio);
 333                 break;
 334 #endif
 335 #ifdef CONFIG_ARCH_OMAP15XX
 336         case METHOD_GPIO_1510:
 337                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 338                 l = __raw_readl(reg);
 339                 if (enable)
 340                         l |= 1 << gpio;
 341                 else
 342                         l &= ~(1 << gpio);
 343                 break;
 344 #endif
 345 #ifdef CONFIG_ARCH_OMAP16XX
 346         case METHOD_GPIO_1610:
 347                 if (enable)
 348                         reg += OMAP1610_GPIO_SET_DATAOUT;
 349                 else
 350                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 351                 l = 1 << gpio;
 352                 break;
 353 #endif
 354 #ifdef CONFIG_ARCH_OMAP730
 355         case METHOD_GPIO_730:
 356                 reg += OMAP730_GPIO_DATA_OUTPUT;
 357                 l = __raw_readl(reg);
 358                 if (enable)
 359                         l |= 1 << gpio;
 360                 else
 361                         l &= ~(1 << gpio);
 362                 break;
 363 #endif
 364 #ifdef CONFIG_ARCH_OMAP24XX
 365         case METHOD_GPIO_24XX:
 366                 if (enable)
 367                         reg += OMAP24XX_GPIO_SETDATAOUT;
 368                 else
 369                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 370                 l = 1 << gpio;
 371                 break;
 372 #endif
 373         default:
 374                 WARN_ON(1);
 375                 return;
 376         }
 377         __raw_writel(l, reg);
 378 }
 379
 380 void omap_set_gpio_dataout(int gpio, int enable)
 381 {
 382         struct gpio_bank *bank;
 383
 384         if (check_gpio(gpio) < 0)
 385                 return;
 386         bank = get_gpio_bank(gpio);
 387         spin_lock(&bank->lock);
 388         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 389         spin_unlock(&bank->lock);
 390 }
 391
 392 int omap_get_gpio_datain(int gpio)
 393 {
 394         struct gpio_bank *bank;
 395         void __iomem *reg;
 396
 397         if (check_gpio(gpio) < 0)
 398                 return -EINVAL;
 399         bank = get_gpio_bank(gpio);
 400         reg = bank->base;
 401         switch (bank->method) {
 402 #ifdef CONFIG_ARCH_OMAP1
 403         case METHOD_MPUIO:
 404                 reg += OMAP_MPUIO_INPUT_LATCH;
 405                 break;
 406 #endif
 407 #ifdef CONFIG_ARCH_OMAP15XX
 408         case METHOD_GPIO_1510:
 409                 reg += OMAP1510_GPIO_DATA_INPUT;
 410                 break;
 411 #endif
 412 #ifdef CONFIG_ARCH_OMAP16XX
 413         case METHOD_GPIO_1610:
 414                 reg += OMAP1610_GPIO_DATAIN;
 415                 break;
 416 #endif
 417 #ifdef CONFIG_ARCH_OMAP730
 418         case METHOD_GPIO_730:
 419                 reg += OMAP730_GPIO_DATA_INPUT;
 420                 break;
 421 #endif
 422 #ifdef CONFIG_ARCH_OMAP24XX
 423         case METHOD_GPIO_24XX:
 424                 reg += OMAP24XX_GPIO_DATAIN;
 425                 break;
 426 #endif
 427         default:
 428                 return -EINVAL;
 429         }
 430         return (__raw_readl(reg)
 431                         & (1 << get_gpio_index(gpio))) != 0;
 432 }
 433
 434 #define MOD_REG_BIT(reg, bit_mask, set) \
 435 do {    \
 436         int l = __raw_readl(base + reg); \
 437         if (set) l |= bit_mask; \
 438         else l &= ~bit_mask; \
 439         __raw_writel(l, base + reg); \
 440 } while(0)
 441
 442 #ifdef CONFIG_ARCH_OMAP24XX
 443 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 444 {
 445         void __iomem *base = bank->base;
 446         u32 gpio_bit = 1 << gpio;
 447
 448         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 449                 trigger & __IRQT_LOWLVL);
 450         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 451                 trigger & __IRQT_HIGHLVL);
 452         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 453                 trigger & __IRQT_RISEDGE);
 454         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 455                 trigger & __IRQT_FALEDGE);
 456         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 457                 if (trigger != 0)
 458                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_SETWKUENA);
 459                 else
 460                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_CLEARWKUENA);
 461         } else {
 462                 if (trigger != 0)
 463                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 464                 else
 465                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 466         }
 467         /* FIXME: Possibly do 'set_irq_handler(j, handle_level_irq)' if only level
 468          * triggering requested. */
 469 }
 470 #endif
 471
 472 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 473 {
 474         void __iomem *reg = bank->base;
 475         u32 l = 0;
 476
 477         switch (bank->method) {
 478 #ifdef CONFIG_ARCH_OMAP1
 479         case METHOD_MPUIO:
 480                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 481                 l = __raw_readl(reg);
 482                 if (trigger & __IRQT_RISEDGE)
 483                         l |= 1 << gpio;
 484                 else if (trigger & __IRQT_FALEDGE)
 485                         l &= ~(1 << gpio);
 486                 else
 487                         goto bad;
 488                 break;
 489 #endif
 490 #ifdef CONFIG_ARCH_OMAP15XX
 491         case METHOD_GPIO_1510:
 492                 reg += OMAP1510_GPIO_INT_CONTROL;
 493                 l = __raw_readl(reg);
 494                 if (trigger & __IRQT_RISEDGE)
 495                         l |= 1 << gpio;
 496                 else if (trigger & __IRQT_FALEDGE)
 497                         l &= ~(1 << gpio);
 498                 else
 499                         goto bad;
 500                 break;
 501 #endif
 502 #ifdef CONFIG_ARCH_OMAP16XX
 503         case METHOD_GPIO_1610:
 504                 if (gpio & 0x08)
 505                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 506                 else
 507                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 508                 gpio &= 0x07;
 509                 l = __raw_readl(reg);
 510                 l &= ~(3 << (gpio << 1));
 511                 if (trigger & __IRQT_RISEDGE)
 512                         l |= 2 << (gpio << 1);
 513                 if (trigger & __IRQT_FALEDGE)
 514                         l |= 1 << (gpio << 1);
 515                 if (trigger)
 516                         /* Enable wake-up during idle for dynamic tick */
 517                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 518                 else
 519                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 520                 break;
 521 #endif
 522 #ifdef CONFIG_ARCH_OMAP730
 523         case METHOD_GPIO_730:
 524                 reg += OMAP730_GPIO_INT_CONTROL;
 525                 l = __raw_readl(reg);
 526                 if (trigger & __IRQT_RISEDGE)
 527                         l |= 1 << gpio;
 528                 else if (trigger & __IRQT_FALEDGE)
 529                         l &= ~(1 << gpio);
 530                 else
 531                         goto bad;
 532                 break;
 533 #endif
 534 #ifdef CONFIG_ARCH_OMAP24XX
 535         case METHOD_GPIO_24XX:
 536                 set_24xx_gpio_triggering(bank, gpio, trigger);
 537                 break;
 538 #endif
 539         default:
 540                 goto bad;
 541         }
 542         __raw_writel(l, reg);
 543         return 0;
 544 bad:
 545         return -EINVAL;
 546 }
 547
 548 static int gpio_irq_type(unsigned irq, unsigned type)
 549 {
 550         struct gpio_bank *bank;
 551         unsigned gpio;
 552         int retval;
 553
 554         if (!cpu_is_omap24xx() && irq > IH_MPUIO_BASE)
 555                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 556         else
 557                 gpio = irq - IH_GPIO_BASE;
 558
 559         if (check_gpio(gpio) < 0)
 560                 return -EINVAL;
 561
 562         if (type & ~IRQ_TYPE_SENSE_MASK)
 563                 return -EINVAL;
 564
 565         /* OMAP1 allows only only edge triggering */
 566         if (!cpu_is_omap24xx()
 567                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 568                 return -EINVAL;
 569
 570         bank = get_gpio_bank(gpio);
 571         spin_lock(&bank->lock);
 572         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 573         if (retval == 0) {
 574                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 575                 irq_desc[irq].status |= type;
 576         }
 577         spin_unlock(&bank->lock);
 578         return retval;
 579 }
 580
 581 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 582 {
 583         void __iomem *reg = bank->base;
 584
 585         switch (bank->method) {
 586 #ifdef CONFIG_ARCH_OMAP1
 587         case METHOD_MPUIO:
 588                 /* MPUIO irqstatus is reset by reading the status register,
 589                  * so do nothing here */
 590                 return;
 591 #endif
 592 #ifdef CONFIG_ARCH_OMAP15XX
 593         case METHOD_GPIO_1510:
 594                 reg += OMAP1510_GPIO_INT_STATUS;
 595                 break;
 596 #endif
 597 #ifdef CONFIG_ARCH_OMAP16XX
 598         case METHOD_GPIO_1610:
 599                 reg += OMAP1610_GPIO_IRQSTATUS1;
 600                 break;
 601 #endif
 602 #ifdef CONFIG_ARCH_OMAP730
 603         case METHOD_GPIO_730:
 604                 reg += OMAP730_GPIO_INT_STATUS;
 605                 break;
 606 #endif
 607 #ifdef CONFIG_ARCH_OMAP24XX
 608         case METHOD_GPIO_24XX:
 609                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 610                 break;
 611 #endif
 612         default:
 613                 WARN_ON(1);
 614                 return;
 615         }
 616         __raw_writel(gpio_mask, reg);
 617
 618         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 619         if (cpu_is_omap2420())
 620                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 621 }
 622
 623 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 624 {
 625         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 626 }
 627
 628 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 629 {
 630         void __iomem *reg = bank->base;
 631         int inv = 0;
 632         u32 l;
 633         u32 mask;
 634
 635         switch (bank->method) {
 636 #ifdef CONFIG_ARCH_OMAP1
 637         case METHOD_MPUIO:
 638                 reg += OMAP_MPUIO_GPIO_MASKIT;
 639                 mask = 0xffff;
 640                 inv = 1;
 641                 break;
 642 #endif
 643 #ifdef CONFIG_ARCH_OMAP15XX
 644         case METHOD_GPIO_1510:
 645                 reg += OMAP1510_GPIO_INT_MASK;
 646                 mask = 0xffff;
 647                 inv = 1;
 648                 break;
 649 #endif
 650 #ifdef CONFIG_ARCH_OMAP16XX
 651         case METHOD_GPIO_1610:
 652                 reg += OMAP1610_GPIO_IRQENABLE1;
 653                 mask = 0xffff;
 654                 break;
 655 #endif
 656 #ifdef CONFIG_ARCH_OMAP730
 657         case METHOD_GPIO_730:
 658                 reg += OMAP730_GPIO_INT_MASK;
 659                 mask = 0xffffffff;
 660                 inv = 1;
 661                 break;
 662 #endif
 663 #ifdef CONFIG_ARCH_OMAP24XX
 664         case METHOD_GPIO_24XX:
 665                 reg += OMAP24XX_GPIO_IRQENABLE1;
 666                 mask = 0xffffffff;
 667                 break;
 668 #endif
 669         default:
 670                 WARN_ON(1);
 671                 return 0;
 672         }
 673
 674         l = __raw_readl(reg);
 675         if (inv)
 676                 l = ~l;
 677         l &= mask;
 678         return l;
 679 }
 680
 681 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 682 {
 683         void __iomem *reg = bank->base;
 684         u32 l;
 685
 686         switch (bank->method) {
 687 #ifdef CONFIG_ARCH_OMAP1
 688         case METHOD_MPUIO:
 689                 reg += OMAP_MPUIO_GPIO_MASKIT;
 690                 l = __raw_readl(reg);
 691                 if (enable)
 692                         l &= ~(gpio_mask);
 693                 else
 694                         l |= gpio_mask;
 695                 break;
 696 #endif
 697 #ifdef CONFIG_ARCH_OMAP15XX
 698         case METHOD_GPIO_1510:
 699                 reg += OMAP1510_GPIO_INT_MASK;
 700                 l = __raw_readl(reg);
 701                 if (enable)
 702                         l &= ~(gpio_mask);
 703                 else
 704                         l |= gpio_mask;
 705                 break;
 706 #endif
 707 #ifdef CONFIG_ARCH_OMAP16XX
 708         case METHOD_GPIO_1610:
 709                 if (enable)
 710                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 711                 else
 712                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 713                 l = gpio_mask;
 714                 break;
 715 #endif
 716 #ifdef CONFIG_ARCH_OMAP730
 717         case METHOD_GPIO_730:
 718                 reg += OMAP730_GPIO_INT_MASK;
 719                 l = __raw_readl(reg);
 720                 if (enable)
 721                         l &= ~(gpio_mask);
 722                 else
 723                         l |= gpio_mask;
 724                 break;
 725 #endif
 726 #ifdef CONFIG_ARCH_OMAP24XX
 727         case METHOD_GPIO_24XX:
 728                 if (enable)
 729                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 730                 else
 731                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 732                 l = gpio_mask;
 733                 break;
 734 #endif
 735         default:
 736                 WARN_ON(1);
 737                 return;
 738         }
 739         __raw_writel(l, reg);
 740 }
 741
 742 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 743 {
 744         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 745 }
 746
 747 /*
 748  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 749  * 1510 does not seem to have a wake-up register. If JTAG is connected
 750  * to the target, system will wake up always on GPIO events. While
 751  * system is running all registered GPIO interrupts need to have wake-up
 752  * enabled. When system is suspended, only selected GPIO interrupts need
 753  * to have wake-up enabled.
 754  */
 755 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 756 {
 757         switch (bank->method) {
 758 #ifdef CONFIG_ARCH_OMAP16XX
 759         case METHOD_GPIO_1610:
 760                 spin_lock(&bank->lock);
 761                 if (enable)
 762                         bank->suspend_wakeup |= (1 << gpio);
 763                 else
 764                         bank->suspend_wakeup &= ~(1 << gpio);
 765                 spin_unlock(&bank->lock);
 766                 return 0;
 767 #endif
 768 #ifdef CONFIG_ARCH_OMAP24XX
 769         case METHOD_GPIO_24XX:
 770                 spin_lock(&bank->lock);
 771                 if (enable) {
 772                         if (bank->non_wakeup_gpios & (1 << gpio)) {
 773                                 printk(KERN_ERR "Unable to enable wakeup on "
 774                                                 "non-wakeup GPIO%d\n",
 775                                                 (bank - gpio_bank) * 32 + gpio);
 776                                 spin_unlock(&bank->lock);
 777                                 return -EINVAL;
 778                         }
 779                         bank->suspend_wakeup |= (1 << gpio);
 780                 } else
 781                         bank->suspend_wakeup &= ~(1 << gpio);
 782                 spin_unlock(&bank->lock);
 783                 return 0;
 784 #endif
 785         default:
 786                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 787                        bank->method);
 788                 return -EINVAL;
 789         }
 790 }
 791
 792 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 793 {
 794         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 795         _set_gpio_irqenable(bank, gpio, 0);
 796         _clear_gpio_irqstatus(bank, gpio);
 797         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 798 }
 799
 800 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 801 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 802 {
 803         unsigned int gpio = irq - IH_GPIO_BASE;
 804         struct gpio_bank *bank;
 805         int retval;
 806
 807         if (check_gpio(gpio) < 0)
 808                 return -ENODEV;
 809         bank = get_gpio_bank(gpio);
 810         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 811
 812         return retval;
 813 }
 814
 815 int omap_request_gpio(int gpio)
 816 {
 817         struct gpio_bank *bank;
 818
 819         if (check_gpio(gpio) < 0)
 820                 return -EINVAL;
 821
 822         bank = get_gpio_bank(gpio);
 823         spin_lock(&bank->lock);
 824         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 825                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 826                 dump_stack();
 827                 spin_unlock(&bank->lock);
 828                 return -1;
 829         }
 830         bank->reserved_map |= (1 << get_gpio_index(gpio));
 831
 832         /* Set trigger to none. You need to enable the desired trigger with
 833          * request_irq() or set_irq_type().
 834          */
 835         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 836
 837 #ifdef CONFIG_ARCH_OMAP15XX
 838         if (bank->method == METHOD_GPIO_1510) {
 839                 void __iomem *reg;
 840
 841                 /* Claim the pin for MPU */
 842                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 843                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 844         }
 845 #endif
 846         spin_unlock(&bank->lock);
 847
 848         return 0;
 849 }
 850
 851 void omap_free_gpio(int gpio)
 852 {
 853         struct gpio_bank *bank;
 854
 855         if (check_gpio(gpio) < 0)
 856                 return;
 857         bank = get_gpio_bank(gpio);
 858         spin_lock(&bank->lock);
 859         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 860                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 861                 dump_stack();
 862                 spin_unlock(&bank->lock);
 863                 return;
 864         }
 865 #ifdef CONFIG_ARCH_OMAP16XX
 866         if (bank->method == METHOD_GPIO_1610) {
 867                 /* Disable wake-up during idle for dynamic tick */
 868                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 869                 __raw_writel(1 << get_gpio_index(gpio), reg);
 870         }
 871 #endif
 872 #ifdef CONFIG_ARCH_OMAP24XX
 873         if (bank->method == METHOD_GPIO_24XX) {
 874                 /* Disable wake-up during idle for dynamic tick */
 875                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 876                 __raw_writel(1 << get_gpio_index(gpio), reg);
 877         }
 878 #endif
 879         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 880         _reset_gpio(bank, gpio);
 881         spin_unlock(&bank->lock);
 882 }
 883
 884 /*
 885  * We need to unmask the GPIO bank interrupt as soon as possible to
 886  * avoid missing GPIO interrupts for other lines in the bank.
 887  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 888  * in the bank to avoid missing nested interrupts for a GPIO line.
 889  * If we wait to unmask individual GPIO lines in the bank after the
 890  * line's interrupt handler has been run, we may miss some nested
 891  * interrupts.
 892  */
 893 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 894 {
 895         void __iomem *isr_reg = NULL;
 896         u32 isr;
 897         unsigned int gpio_irq;
 898         struct gpio_bank *bank;
 899         u32 retrigger = 0;
 900         int unmasked = 0;
 901
 902         desc->chip->ack(irq);
 903
 904         bank = get_irq_data(irq);
 905 #ifdef CONFIG_ARCH_OMAP1
 906         if (bank->method == METHOD_MPUIO)
 907                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 908 #endif
 909 #ifdef CONFIG_ARCH_OMAP15XX
 910         if (bank->method == METHOD_GPIO_1510)
 911                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 912 #endif
 913 #if defined(CONFIG_ARCH_OMAP16XX)
 914         if (bank->method == METHOD_GPIO_1610)
 915                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 916 #endif
 917 #ifdef CONFIG_ARCH_OMAP730
 918         if (bank->method == METHOD_GPIO_730)
 919                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 920 #endif
 921 #ifdef CONFIG_ARCH_OMAP24XX
 922         if (bank->method == METHOD_GPIO_24XX)
 923                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 924 #endif
 925         while(1) {
 926                 u32 isr_saved, level_mask = 0;
 927                 u32 enabled;
 928
 929                 enabled = _get_gpio_irqbank_mask(bank);
 930                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 931
 932                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 933                         isr &= 0x0000ffff;
 934
 935                 if (cpu_is_omap24xx()) {
 936                         level_mask =
 937                                 __raw_readl(bank->base +
 938                                         OMAP24XX_GPIO_LEVELDETECT0) |
 939                                 __raw_readl(bank->base +
 940                                         OMAP24XX_GPIO_LEVELDETECT1);
 941                         level_mask &= enabled;
 942                 }
 943
 944                 /* clear edge sensitive interrupts before handler(s) are
 945                 called so that we don't miss any interrupt occurred while
 946                 executing them */
 947                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 948                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 949                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 950
 951                 /* if there is only edge sensitive GPIO pin interrupts
 952                 configured, we could unmask GPIO bank interrupt immediately */
 953                 if (!level_mask && !unmasked) {
 954                         unmasked = 1;
 955                         desc->chip->unmask(irq);
 956                 }
 957
 958                 isr |= retrigger;
 959                 retrigger = 0;
 960                 if (!isr)
 961                         break;
 962
 963                 gpio_irq = bank->virtual_irq_start;
 964                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 965                         struct irq_desc *d;
 966                         int irq_mask;
 967                         if (!(isr & 1))
 968                                 continue;
 969                         d = irq_desc + gpio_irq;
 970                         /* Don't run the handler if it's already running
 971                          * or was disabled lazely.
 972                          */
 973                         if (unlikely((d->depth ||
 974                                       (d->status & IRQ_INPROGRESS)))) {
 975                                 irq_mask = 1 <<
 976                                         (gpio_irq - bank->virtual_irq_start);
 977                                 /* The unmasking will be done by
 978                                  * enable_irq in case it is disabled or
 979                                  * after returning from the handler if
 980                                  * it's already running.
 981                                  */
 982                                 _enable_gpio_irqbank(bank, irq_mask, 0);
 983                                 if (!d->depth) {
 984                                         /* Level triggered interrupts
 985                                          * won't ever be reentered
 986                                          */
 987                                         BUG_ON(level_mask & irq_mask);
 988                                         d->status |= IRQ_PENDING;
 989                                 }
 990                                 continue;
 991                         }
 992
 993                         desc_handle_irq(gpio_irq, d);
 994
 995                         if (unlikely((d->status & IRQ_PENDING) && !d->depth)) {
 996                                 irq_mask = 1 <<
 997                                         (gpio_irq - bank->virtual_irq_start);
 998                                 d->status &= ~IRQ_PENDING;
 999                                 _enable_gpio_irqbank(bank, irq_mask, 1);
1000                                 retrigger |= irq_mask;
1001                         }
1002                 }
1003
1004                 if (cpu_is_omap24xx()) {
1005                         /* clear level sensitive interrupts after handler(s) */
1006                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
1007                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
1008                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
1009                 }
1010
1011         }
1012         /* if bank has any level sensitive GPIO pin interrupt
1013         configured, we must unmask the bank interrupt only after
1014         handler(s) are executed in order to avoid spurious bank
1015         interrupt */
1016         if (!unmasked)
1017                 desc->chip->unmask(irq);
1018
1019 }
1020
1021 static void gpio_irq_shutdown(unsigned int irq)
1022 {
1023         unsigned int gpio = irq - IH_GPIO_BASE;
1024         struct gpio_bank *bank = get_gpio_bank(gpio);
1025
1026         _reset_gpio(bank, gpio);
1027 }
1028
1029 static void gpio_ack_irq(unsigned int irq)
1030 {
1031         unsigned int gpio = irq - IH_GPIO_BASE;
1032         struct gpio_bank *bank = get_gpio_bank(gpio);
1033
1034         _clear_gpio_irqstatus(bank, gpio);
1035 }
1036
1037 static void gpio_mask_irq(unsigned int irq)
1038 {
1039         unsigned int gpio = irq - IH_GPIO_BASE;
1040         struct gpio_bank *bank = get_gpio_bank(gpio);
1041
1042         _set_gpio_irqenable(bank, gpio, 0);
1043 }
1044
1045 static void gpio_unmask_irq(unsigned int irq)
1046 {
1047         unsigned int gpio = irq - IH_GPIO_BASE;
1048         unsigned int gpio_idx = get_gpio_index(gpio);
1049         struct gpio_bank *bank = get_gpio_bank(gpio);
1050
1051         _set_gpio_irqenable(bank, gpio_idx, 1);
1052 }
1053
1054 static struct irq_chip gpio_irq_chip = {
1055         .name           = "GPIO",
1056         .shutdown       = gpio_irq_shutdown,
1057         .ack            = gpio_ack_irq,
1058         .mask           = gpio_mask_irq,
1059         .unmask         = gpio_unmask_irq,
1060         .set_type       = gpio_irq_type,
1061         .set_wake       = gpio_wake_enable,
1062 };
1063
1064 /*---------------------------------------------------------------------*/
1065
1066 #ifdef CONFIG_ARCH_OMAP1
1067
1068 /* MPUIO uses the always-on 32k clock */
1069
1070 static void mpuio_ack_irq(unsigned int irq)
1071 {
1072         /* The ISR is reset automatically, so do nothing here. */
1073 }
1074
1075 static void mpuio_mask_irq(unsigned int irq)
1076 {
1077         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1078         struct gpio_bank *bank = get_gpio_bank(gpio);
1079
1080         _set_gpio_irqenable(bank, gpio, 0);
1081 }
1082
1083 static void mpuio_unmask_irq(unsigned int irq)
1084 {
1085         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1086         struct gpio_bank *bank = get_gpio_bank(gpio);
1087
1088         _set_gpio_irqenable(bank, gpio, 1);
1089 }
1090
1091 static struct irq_chip mpuio_irq_chip = {
1092         .name           = "MPUIO",
1093         .ack            = mpuio_ack_irq,
1094         .mask           = mpuio_mask_irq,
1095         .unmask         = mpuio_unmask_irq,
1096         .set_type       = gpio_irq_type,
1097 };
1098
1099
1100 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1101
1102 #else
1103
1104 extern struct irq_chip mpuio_irq_chip;
1105
1106 #define bank_is_mpuio(bank)     0
1107
1108 #endif
1109
1110 /*---------------------------------------------------------------------*/
1111
1112 static int initialized;
1113 static struct clk * gpio_ick;
1114 static struct clk * gpio_fck;
1115
1116 static int __init _omap_gpio_init(void)
1117 {
1118         int i;
1119         struct gpio_bank *bank;
1120
1121         initialized = 1;
1122
1123         if (cpu_is_omap15xx()) {
1124                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1125                 if (IS_ERR(gpio_ick))
1126                         printk("Could not get arm_gpio_ck\n");
1127                 else
1128                         clk_enable(gpio_ick);
1129         }
1130         if (cpu_is_omap24xx()) {
1131                 gpio_ick = clk_get(NULL, "gpios_ick");
1132                 if (IS_ERR(gpio_ick))
1133                         printk("Could not get gpios_ick\n");
1134                 else
1135                         clk_enable(gpio_ick);
1136                 gpio_fck = clk_get(NULL, "gpios_fck");
1137                 if (IS_ERR(gpio_fck))
1138                         printk("Could not get gpios_fck\n");
1139                 else
1140                         clk_enable(gpio_fck);
1141         }
1142
1143 #ifdef CONFIG_ARCH_OMAP15XX
1144         if (cpu_is_omap15xx()) {
1145                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1146                 gpio_bank_count = 2;
1147                 gpio_bank = gpio_bank_1510;
1148         }
1149 #endif
1150 #if defined(CONFIG_ARCH_OMAP16XX)
1151         if (cpu_is_omap16xx()) {
1152                 u32 rev;
1153
1154                 gpio_bank_count = 5;
1155                 gpio_bank = gpio_bank_1610;
1156                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1157                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1158                        (rev >> 4) & 0x0f, rev & 0x0f);
1159         }
1160 #endif
1161 #ifdef CONFIG_ARCH_OMAP730
1162         if (cpu_is_omap730()) {
1163                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1164                 gpio_bank_count = 7;
1165                 gpio_bank = gpio_bank_730;
1166         }
1167 #endif
1168 #ifdef CONFIG_ARCH_OMAP24XX
1169         if (cpu_is_omap24xx()) {
1170                 int rev;
1171
1172                 gpio_bank_count = 4;
1173                 gpio_bank = gpio_bank_24xx;
1174                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1175                 printk(KERN_INFO "OMAP24xx GPIO hardware version %d.%d\n",
1176                         (rev >> 4) & 0x0f, rev & 0x0f);
1177         }
1178 #endif
1179         for (i = 0; i < gpio_bank_count; i++) {
1180                 int j, gpio_count = 16;
1181
1182                 bank = &gpio_bank[i];
1183                 bank->reserved_map = 0;
1184                 bank->base = IO_ADDRESS(bank->base);
1185                 spin_lock_init(&bank->lock);
1186                 if (bank_is_mpuio(bank))
1187                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1188 #ifdef CONFIG_ARCH_OMAP15XX
1189                 if (bank->method == METHOD_GPIO_1510) {
1190                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1191                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1192                 }
1193 #endif
1194 #if defined(CONFIG_ARCH_OMAP16XX)
1195                 if (bank->method == METHOD_GPIO_1610) {
1196                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1197                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1198                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1199                 }
1200 #endif
1201 #ifdef CONFIG_ARCH_OMAP730
1202                 if (bank->method == METHOD_GPIO_730) {
1203                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1204                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1205
1206                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1207                 }
1208 #endif
1209 #ifdef CONFIG_ARCH_OMAP24XX
1210                 if (bank->method == METHOD_GPIO_24XX) {
1211                         static const u32 non_wakeup_gpios[] = {
1212                                 0xe203ffc0, 0x08700040
1213                         };
1214
1215                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1216                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1217                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1218
1219                         /* Initialize interface clock ungated, module enabled */
1220                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1221                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1222                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1223                         gpio_count = 32;
1224                 }
1225 #endif
1226                 for (j = bank->virtual_irq_start;
1227                      j < bank->virtual_irq_start + gpio_count; j++) {
1228                         if (bank_is_mpuio(bank))
1229                                 set_irq_chip(j, &mpuio_irq_chip);
1230                         else
1231                                 set_irq_chip(j, &gpio_irq_chip);
1232                         set_irq_handler(j, handle_simple_irq);
1233                         set_irq_flags(j, IRQF_VALID);
1234                 }
1235                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1236                 set_irq_data(bank->irq, bank);
1237         }
1238
1239         /* Enable system clock for GPIO module.
1240          * The CAM_CLK_CTRL *is* really the right place. */
1241         if (cpu_is_omap16xx())
1242                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1243
1244 #ifdef CONFIG_ARCH_OMAP24XX
1245         /* Enable autoidle for the OCP interface */
1246         if (cpu_is_omap24xx())
1247                 omap_writel(1 << 0, 0x48019010);
1248 #endif
1249
1250         return 0;
1251 }
1252
1253 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
1254 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1255 {
1256         int i;
1257
1258         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1259                 return 0;
1260
1261         for (i = 0; i < gpio_bank_count; i++) {
1262                 struct gpio_bank *bank = &gpio_bank[i];
1263                 void __iomem *wake_status;
1264                 void __iomem *wake_clear;
1265                 void __iomem *wake_set;
1266
1267                 switch (bank->method) {
1268 #ifdef CONFIG_ARCH_OMAP16XX
1269                 case METHOD_GPIO_1610:
1270                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1271                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1272                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1273                         break;
1274 #endif
1275 #ifdef CONFIG_ARCH_OMAP24XX
1276                 case METHOD_GPIO_24XX:
1277                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1278                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1279                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1280                         break;
1281 #endif
1282                 default:
1283                         continue;
1284                 }
1285
1286                 spin_lock(&bank->lock);
1287                 bank->saved_wakeup = __raw_readl(wake_status);
1288                 __raw_writel(0xffffffff, wake_clear);
1289                 __raw_writel(bank->suspend_wakeup, wake_set);
1290                 spin_unlock(&bank->lock);
1291         }
1292
1293         return 0;
1294 }
1295
1296 static int omap_gpio_resume(struct sys_device *dev)
1297 {
1298         int i;
1299
1300         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1301                 return 0;
1302
1303         for (i = 0; i < gpio_bank_count; i++) {
1304                 struct gpio_bank *bank = &gpio_bank[i];
1305                 void __iomem *wake_clear;
1306                 void __iomem *wake_set;
1307
1308                 switch (bank->method) {
1309 #ifdef CONFIG_ARCH_OMAP16XX
1310                 case METHOD_GPIO_1610:
1311                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1312                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1313                         break;
1314 #endif
1315 #ifdef CONFIG_ARCH_OMAP24XX
1316                 case METHOD_GPIO_24XX:
1317                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1318                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1319                         break;
1320 #endif
1321                 default:
1322                         continue;
1323                 }
1324
1325                 spin_lock(&bank->lock);
1326                 __raw_writel(0xffffffff, wake_clear);
1327                 __raw_writel(bank->saved_wakeup, wake_set);
1328                 spin_unlock(&bank->lock);
1329         }
1330
1331         return 0;
1332 }
1333
1334 static struct sysdev_class omap_gpio_sysclass = {
1335         set_kset_name("gpio"),
1336         .suspend        = omap_gpio_suspend,
1337         .resume         = omap_gpio_resume,
1338 };
1339
1340 static struct sys_device omap_gpio_device = {
1341         .id             = 0,
1342         .cls            = &omap_gpio_sysclass,
1343 };
1344
1345 #endif
1346
1347 #ifdef CONFIG_ARCH_OMAP24XX
1348
1349 static int workaround_enabled;
1350
1351 void omap2_gpio_prepare_for_retention(void)
1352 {
1353         int i, c = 0;
1354
1355         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1356          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1357         for (i = 0; i < gpio_bank_count; i++) {
1358                 struct gpio_bank *bank = &gpio_bank[i];
1359                 u32 l1, l2;
1360
1361                 if (!(bank->enabled_non_wakeup_gpios))
1362                         continue;
1363                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1364                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1365                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1366                 bank->saved_fallingdetect = l1;
1367                 bank->saved_risingdetect = l2;
1368                 l1 &= ~bank->enabled_non_wakeup_gpios;
1369                 l2 &= ~bank->enabled_non_wakeup_gpios;
1370                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1371                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1372                 c++;
1373         }
1374         if (!c) {
1375                 workaround_enabled = 0;
1376                 return;
1377         }
1378         workaround_enabled = 1;
1379 }
1380
1381 void omap2_gpio_resume_after_retention(void)
1382 {
1383         int i;
1384
1385         if (!workaround_enabled)
1386                 return;
1387         for (i = 0; i < gpio_bank_count; i++) {
1388                 struct gpio_bank *bank = &gpio_bank[i];
1389                 u32 l;
1390
1391                 if (!(bank->enabled_non_wakeup_gpios))
1392                         continue;
1393                 __raw_writel(bank->saved_fallingdetect,
1394                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1395                 __raw_writel(bank->saved_risingdetect,
1396                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1397                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1398                  * state.  If so, generate an IRQ by software.  This is
1399                  * horribly racy, but it's the best we can do to work around
1400                  * this silicon bug. */
1401                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1402                 l ^= bank->saved_datain;
1403                 l &= bank->non_wakeup_gpios;
1404                 if (l) {
1405                         u32 old0, old1;
1406
1407                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1408                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1409                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1410                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1411                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1412                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1413                 }
1414         }
1415
1416 }
1417
1418 #endif
1419
1420 /*
1421  * This may get called early from board specific init
1422  * for boards that have interrupts routed via FPGA.
1423  */
1424 int omap_gpio_init(void)
1425 {
1426         if (!initialized)
1427                 return _omap_gpio_init();
1428         else
1429                 return 0;
1430 }
1431
1432 static int __init omap_gpio_sysinit(void)
1433 {
1434         int ret = 0;
1435
1436         if (!initialized)
1437                 ret = _omap_gpio_init();
1438
1439 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX)
1440         if (cpu_is_omap16xx() || cpu_is_omap24xx()) {
1441                 if (ret == 0) {
1442                         ret = sysdev_class_register(&omap_gpio_sysclass);
1443                         if (ret == 0)
1444                                 ret = sysdev_register(&omap_gpio_device);
1445                 }
1446         }
1447 #endif
1448
1449         return ret;
1450 }
1451
1452 EXPORT_SYMBOL(omap_request_gpio);
1453 EXPORT_SYMBOL(omap_free_gpio);
1454 EXPORT_SYMBOL(omap_set_gpio_direction);
1455 EXPORT_SYMBOL(omap_set_gpio_dataout);
1456 EXPORT_SYMBOL(omap_get_gpio_datain);
1457
1458 arch_initcall(omap_gpio_sysinit);
1459
1460
1461 #ifdef  CONFIG_DEBUG_FS
1462
1463 #include <linux/debugfs.h>
1464 #include <linux/seq_file.h>
1465
1466 static int gpio_is_input(struct gpio_bank *bank, int mask)
1467 {
1468         void __iomem *reg = bank->base;
1469
1470         switch (bank->method) {
1471         case METHOD_MPUIO:
1472                 reg += OMAP_MPUIO_IO_CNTL;
1473                 break;
1474         case METHOD_GPIO_1510:
1475                 reg += OMAP1510_GPIO_DIR_CONTROL;
1476                 break;
1477         case METHOD_GPIO_1610:
1478                 reg += OMAP1610_GPIO_DIRECTION;
1479                 break;
1480         case METHOD_GPIO_730:
1481                 reg += OMAP730_GPIO_DIR_CONTROL;
1482                 break;
1483         case METHOD_GPIO_24XX:
1484                 reg += OMAP24XX_GPIO_OE;
1485                 break;
1486         }
1487         return __raw_readl(reg) & mask;
1488 }
1489
1490
1491 static int dbg_gpio_show(struct seq_file *s, void *unused)
1492 {
1493         unsigned        i, j, gpio;
1494
1495         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1496                 struct gpio_bank        *bank = gpio_bank + i;
1497                 unsigned                bankwidth = 16;
1498                 u32                     mask = 1;
1499
1500                 if (bank_is_mpuio(bank))
1501                         gpio = OMAP_MPUIO(0);
1502                 else if (cpu_is_omap24xx() || cpu_is_omap730())
1503                         bankwidth = 32;
1504
1505                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1506                         unsigned        irq, value, is_in, irqstat;
1507
1508                         if (!(bank->reserved_map & mask))
1509                                 continue;
1510
1511                         irq = bank->virtual_irq_start + j;
1512                         value = omap_get_gpio_datain(gpio);
1513                         is_in = gpio_is_input(bank, mask);
1514
1515                         if (bank_is_mpuio(bank))
1516                                 seq_printf(s, "MPUIO %2d: ", j);
1517                         else
1518                                 seq_printf(s, "GPIO %3d: ", gpio);
1519                         seq_printf(s, "%s %s",
1520                                         is_in ? "in " : "out",
1521                                         value ? "hi"  : "lo");
1522
1523                         irqstat = irq_desc[irq].status;
1524                         if (is_in && ((bank->suspend_wakeup & mask)
1525                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1526                                 char    *trigger = NULL;
1527
1528                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1529                                 case IRQ_TYPE_EDGE_FALLING:
1530                                         trigger = "falling";
1531                                         break;
1532                                 case IRQ_TYPE_EDGE_RISING:
1533                                         trigger = "rising";
1534                                         break;
1535                                 case IRQ_TYPE_EDGE_BOTH:
1536                                         trigger = "bothedge";
1537                                         break;
1538                                 case IRQ_TYPE_LEVEL_LOW:
1539                                         trigger = "low";
1540                                         break;
1541                                 case IRQ_TYPE_LEVEL_HIGH:
1542                                         trigger = "high";
1543                                         break;
1544                                 case IRQ_TYPE_NONE:
1545                                         trigger = "(unspecified)";
1546                                         break;
1547                                 }
1548                                 seq_printf(s, ", irq-%d %s%s",
1549                                                 irq, trigger,
1550                                                 (bank->suspend_wakeup & mask)
1551                                                         ? " wakeup" : "");
1552                         }
1553                         seq_printf(s, "\n");
1554                 }
1555
1556                 if (bank_is_mpuio(bank)) {
1557                         seq_printf(s, "\n");
1558                         gpio = 0;
1559                 }
1560         }
1561         return 0;
1562 }
1563
1564 static int dbg_gpio_open(struct inode *inode, struct file *file)
1565 {
1566         return single_open(file, dbg_gpio_show, &inode->i_private);
1567 }
1568
1569 static const struct file_operations debug_fops = {
1570         .open           = dbg_gpio_open,
1571         .read           = seq_read,
1572         .llseek         = seq_lseek,
1573         .release        = single_release,
1574 };
1575
1576 static int __init omap_gpio_debuginit(void)
1577 {
1578         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1579                                         NULL, NULL, &debug_fops);
1580         return 0;
1581 }
1582 late_initcall(omap_gpio_debuginit);
1583 #endif