arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20 #include <linux/io.h>
  21
  22 #include <mach/hardware.h>
  23 #include <asm/irq.h>
  24 #include <mach/irqs.h>
  25 #include <mach/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 /*
  29  * OMAP1510 GPIO registers
  30  */
  31 #define OMAP1510_GPIO_BASE              IO_ADDRESS(0xfffce000)
  32 #define OMAP1510_GPIO_DATA_INPUT        0x00
  33 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  34 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  35 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  36 #define OMAP1510_GPIO_INT_MASK          0x10
  37 #define OMAP1510_GPIO_INT_STATUS        0x14
  38 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  39
  40 #define OMAP1510_IH_GPIO_BASE           64
  41
  42 /*
  43  * OMAP1610 specific GPIO registers
  44  */
  45 #define OMAP1610_GPIO1_BASE             IO_ADDRESS(0xfffbe400)
  46 #define OMAP1610_GPIO2_BASE             IO_ADDRESS(0xfffbec00)
  47 #define OMAP1610_GPIO3_BASE             IO_ADDRESS(0xfffbb400)
  48 #define OMAP1610_GPIO4_BASE             IO_ADDRESS(0xfffbbc00)
  49 #define OMAP1610_GPIO_REVISION          0x0000
  50 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  51 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  52 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  53 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  54 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  55 #define OMAP1610_GPIO_DATAIN            0x002c
  56 #define OMAP1610_GPIO_DATAOUT           0x0030
  57 #define OMAP1610_GPIO_DIRECTION         0x0034
  58 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  59 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  60 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  61 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  62 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  63 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  64 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  65 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  66
  67 /*
  68  * OMAP730 specific GPIO registers
  69  */
  70 #define OMAP730_GPIO1_BASE              IO_ADDRESS(0xfffbc000)
  71 #define OMAP730_GPIO2_BASE              IO_ADDRESS(0xfffbc800)
  72 #define OMAP730_GPIO3_BASE              IO_ADDRESS(0xfffbd000)
  73 #define OMAP730_GPIO4_BASE              IO_ADDRESS(0xfffbd800)
  74 #define OMAP730_GPIO5_BASE              IO_ADDRESS(0xfffbe000)
  75 #define OMAP730_GPIO6_BASE              IO_ADDRESS(0xfffbe800)
  76 #define OMAP730_GPIO_DATA_INPUT         0x00
  77 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  78 #define OMAP730_GPIO_DIR_CONTROL        0x08
  79 #define OMAP730_GPIO_INT_CONTROL        0x0c
  80 #define OMAP730_GPIO_INT_MASK           0x10
  81 #define OMAP730_GPIO_INT_STATUS         0x14
  82
  83 /*
  84  * omap24xx specific GPIO registers
  85  */
  86 #define OMAP242X_GPIO1_BASE             IO_ADDRESS(0x48018000)
  87 #define OMAP242X_GPIO2_BASE             IO_ADDRESS(0x4801a000)
  88 #define OMAP242X_GPIO3_BASE             IO_ADDRESS(0x4801c000)
  89 #define OMAP242X_GPIO4_BASE             IO_ADDRESS(0x4801e000)
  90
  91 #define OMAP243X_GPIO1_BASE             IO_ADDRESS(0x4900C000)
  92 #define OMAP243X_GPIO2_BASE             IO_ADDRESS(0x4900E000)
  93 #define OMAP243X_GPIO3_BASE             IO_ADDRESS(0x49010000)
  94 #define OMAP243X_GPIO4_BASE             IO_ADDRESS(0x49012000)
  95 #define OMAP243X_GPIO5_BASE             IO_ADDRESS(0x480B6000)
  96
  97 #define OMAP24XX_GPIO_REVISION          0x0000
  98 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  99 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 100 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 101 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 102 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 103 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 104 #define OMAP24XX_GPIO_CTRL              0x0030
 105 #define OMAP24XX_GPIO_OE                0x0034
 106 #define OMAP24XX_GPIO_DATAIN            0x0038
 107 #define OMAP24XX_GPIO_DATAOUT           0x003c
 108 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 109 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 110 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 111 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 112 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 113 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 114 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 115 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 116 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 117 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 118 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 119 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 120
 121 /*
 122  * omap34xx specific GPIO registers
 123  */
 124
 125 #define OMAP34XX_GPIO1_BASE             IO_ADDRESS(0x48310000)
 126 #define OMAP34XX_GPIO2_BASE             IO_ADDRESS(0x49050000)
 127 #define OMAP34XX_GPIO3_BASE             IO_ADDRESS(0x49052000)
 128 #define OMAP34XX_GPIO4_BASE             IO_ADDRESS(0x49054000)
 129 #define OMAP34XX_GPIO5_BASE             IO_ADDRESS(0x49056000)
 130 #define OMAP34XX_GPIO6_BASE             IO_ADDRESS(0x49058000)
 131
 132 #define OMAP_MPUIO_VBASE                IO_ADDRESS(OMAP_MPUIO_BASE)
 133
 134 struct gpio_bank {
 135         void __iomem *base;
 136         u16 irq;
 137         u16 virtual_irq_start;
 138         int method;
 139 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 140         u32 suspend_wakeup;
 141         u32 saved_wakeup;
 142 #endif
 143 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 144         u32 non_wakeup_gpios;
 145         u32 enabled_non_wakeup_gpios;
 146
 147         u32 saved_datain;
 148         u32 saved_fallingdetect;
 149         u32 saved_risingdetect;
 150 #endif
 151         u32 level_mask;
 152         spinlock_t lock;
 153         struct gpio_chip chip;
 154         struct clk *dbck;
 155 };
 156
 157 #define METHOD_MPUIO            0
 158 #define METHOD_GPIO_1510        1
 159 #define METHOD_GPIO_1610        2
 160 #define METHOD_GPIO_730         3
 161 #define METHOD_GPIO_24XX        4
 162
 163 #ifdef CONFIG_ARCH_OMAP16XX
 164 static struct gpio_bank gpio_bank_1610[5] = {
 165         { OMAP_MPUIO_VBASE,    INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 166         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 169         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 170 };
 171 #endif
 172
 173 #ifdef CONFIG_ARCH_OMAP15XX
 174 static struct gpio_bank gpio_bank_1510[2] = {
 175         { OMAP_MPUIO_VBASE,   INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 176         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 177 };
 178 #endif
 179
 180 #ifdef CONFIG_ARCH_OMAP730
 181 static struct gpio_bank gpio_bank_730[7] = {
 182         { OMAP_MPUIO_VBASE,    INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 183         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 184         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 187         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 188         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 189 };
 190 #endif
 191
 192 #ifdef CONFIG_ARCH_OMAP24XX
 193
 194 static struct gpio_bank gpio_bank_242x[4] = {
 195         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 198         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 199 };
 200
 201 static struct gpio_bank gpio_bank_243x[5] = {
 202         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 206         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 207 };
 208
 209 #endif
 210
 211 #ifdef CONFIG_ARCH_OMAP34XX
 212 static struct gpio_bank gpio_bank_34xx[6] = {
 213         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 218         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 219 };
 220
 221 #endif
 222
 223 static struct gpio_bank *gpio_bank;
 224 static int gpio_bank_count;
 225
 226 static inline struct gpio_bank *get_gpio_bank(int gpio)
 227 {
 228         if (cpu_is_omap15xx()) {
 229                 if (OMAP_GPIO_IS_MPUIO(gpio))
 230                         return &gpio_bank[0];
 231                 return &gpio_bank[1];
 232         }
 233         if (cpu_is_omap16xx()) {
 234                 if (OMAP_GPIO_IS_MPUIO(gpio))
 235                         return &gpio_bank[0];
 236                 return &gpio_bank[1 + (gpio >> 4)];
 237         }
 238         if (cpu_is_omap730()) {
 239                 if (OMAP_GPIO_IS_MPUIO(gpio))
 240                         return &gpio_bank[0];
 241                 return &gpio_bank[1 + (gpio >> 5)];
 242         }
 243         if (cpu_is_omap24xx())
 244                 return &gpio_bank[gpio >> 5];
 245         if (cpu_is_omap34xx())
 246                 return &gpio_bank[gpio >> 5];
 247 }
 248
 249 static inline int get_gpio_index(int gpio)
 250 {
 251         if (cpu_is_omap730())
 252                 return gpio & 0x1f;
 253         if (cpu_is_omap24xx())
 254                 return gpio & 0x1f;
 255         if (cpu_is_omap34xx())
 256                 return gpio & 0x1f;
 257         return gpio & 0x0f;
 258 }
 259
 260 static inline int gpio_valid(int gpio)
 261 {
 262         if (gpio < 0)
 263                 return -1;
 264         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 265                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 266                         return -1;
 267                 return 0;
 268         }
 269         if (cpu_is_omap15xx() && gpio < 16)
 270                 return 0;
 271         if ((cpu_is_omap16xx()) && gpio < 64)
 272                 return 0;
 273         if (cpu_is_omap730() && gpio < 192)
 274                 return 0;
 275         if (cpu_is_omap24xx() && gpio < 128)
 276                 return 0;
 277         if (cpu_is_omap34xx() && gpio < 160)
 278                 return 0;
 279         return -1;
 280 }
 281
 282 static int check_gpio(int gpio)
 283 {
 284         if (unlikely(gpio_valid(gpio)) < 0) {
 285                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 286                 dump_stack();
 287                 return -1;
 288         }
 289         return 0;
 290 }
 291
 292 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 293 {
 294         void __iomem *reg = bank->base;
 295         u32 l;
 296
 297         switch (bank->method) {
 298 #ifdef CONFIG_ARCH_OMAP1
 299         case METHOD_MPUIO:
 300                 reg += OMAP_MPUIO_IO_CNTL;
 301                 break;
 302 #endif
 303 #ifdef CONFIG_ARCH_OMAP15XX
 304         case METHOD_GPIO_1510:
 305                 reg += OMAP1510_GPIO_DIR_CONTROL;
 306                 break;
 307 #endif
 308 #ifdef CONFIG_ARCH_OMAP16XX
 309         case METHOD_GPIO_1610:
 310                 reg += OMAP1610_GPIO_DIRECTION;
 311                 break;
 312 #endif
 313 #ifdef CONFIG_ARCH_OMAP730
 314         case METHOD_GPIO_730:
 315                 reg += OMAP730_GPIO_DIR_CONTROL;
 316                 break;
 317 #endif
 318 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 319         case METHOD_GPIO_24XX:
 320                 reg += OMAP24XX_GPIO_OE;
 321                 break;
 322 #endif
 323         default:
 324                 WARN_ON(1);
 325                 return;
 326         }
 327         l = __raw_readl(reg);
 328         if (is_input)
 329                 l |= 1 << gpio;
 330         else
 331                 l &= ~(1 << gpio);
 332         __raw_writel(l, reg);
 333 }
 334
 335 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 336 {
 337         void __iomem *reg = bank->base;
 338         u32 l = 0;
 339
 340         switch (bank->method) {
 341 #ifdef CONFIG_ARCH_OMAP1
 342         case METHOD_MPUIO:
 343                 reg += OMAP_MPUIO_OUTPUT;
 344                 l = __raw_readl(reg);
 345                 if (enable)
 346                         l |= 1 << gpio;
 347                 else
 348                         l &= ~(1 << gpio);
 349                 break;
 350 #endif
 351 #ifdef CONFIG_ARCH_OMAP15XX
 352         case METHOD_GPIO_1510:
 353                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 354                 l = __raw_readl(reg);
 355                 if (enable)
 356                         l |= 1 << gpio;
 357                 else
 358                         l &= ~(1 << gpio);
 359                 break;
 360 #endif
 361 #ifdef CONFIG_ARCH_OMAP16XX
 362         case METHOD_GPIO_1610:
 363                 if (enable)
 364                         reg += OMAP1610_GPIO_SET_DATAOUT;
 365                 else
 366                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 367                 l = 1 << gpio;
 368                 break;
 369 #endif
 370 #ifdef CONFIG_ARCH_OMAP730
 371         case METHOD_GPIO_730:
 372                 reg += OMAP730_GPIO_DATA_OUTPUT;
 373                 l = __raw_readl(reg);
 374                 if (enable)
 375                         l |= 1 << gpio;
 376                 else
 377                         l &= ~(1 << gpio);
 378                 break;
 379 #endif
 380 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 381         case METHOD_GPIO_24XX:
 382                 if (enable)
 383                         reg += OMAP24XX_GPIO_SETDATAOUT;
 384                 else
 385                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 386                 l = 1 << gpio;
 387                 break;
 388 #endif
 389         default:
 390                 WARN_ON(1);
 391                 return;
 392         }
 393         __raw_writel(l, reg);
 394 }
 395
 396 static int __omap_get_gpio_datain(int gpio)
 397 {
 398         struct gpio_bank *bank;
 399         void __iomem *reg;
 400
 401         if (check_gpio(gpio) < 0)
 402                 return -EINVAL;
 403         bank = get_gpio_bank(gpio);
 404         reg = bank->base;
 405         switch (bank->method) {
 406 #ifdef CONFIG_ARCH_OMAP1
 407         case METHOD_MPUIO:
 408                 reg += OMAP_MPUIO_INPUT_LATCH;
 409                 break;
 410 #endif
 411 #ifdef CONFIG_ARCH_OMAP15XX
 412         case METHOD_GPIO_1510:
 413                 reg += OMAP1510_GPIO_DATA_INPUT;
 414                 break;
 415 #endif
 416 #ifdef CONFIG_ARCH_OMAP16XX
 417         case METHOD_GPIO_1610:
 418                 reg += OMAP1610_GPIO_DATAIN;
 419                 break;
 420 #endif
 421 #ifdef CONFIG_ARCH_OMAP730
 422         case METHOD_GPIO_730:
 423                 reg += OMAP730_GPIO_DATA_INPUT;
 424                 break;
 425 #endif
 426 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 427         case METHOD_GPIO_24XX:
 428                 reg += OMAP24XX_GPIO_DATAIN;
 429                 break;
 430 #endif
 431         default:
 432                 return -EINVAL;
 433         }
 434         return (__raw_readl(reg)
 435                         & (1 << get_gpio_index(gpio))) != 0;
 436 }
 437
 438 #define MOD_REG_BIT(reg, bit_mask, set) \
 439 do {    \
 440         int l = __raw_readl(base + reg); \
 441         if (set) l |= bit_mask; \
 442         else l &= ~bit_mask; \
 443         __raw_writel(l, base + reg); \
 444 } while(0)
 445
 446 void omap_set_gpio_debounce(int gpio, int enable)
 447 {
 448         struct gpio_bank *bank;
 449         void __iomem *reg;
 450         u32 val, l = 1 << get_gpio_index(gpio);
 451
 452         if (cpu_class_is_omap1())
 453                 return;
 454
 455         bank = get_gpio_bank(gpio);
 456         reg = bank->base;
 457
 458         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 459         val = __raw_readl(reg);
 460
 461         if (enable && !(val & l))
 462                 val |= l;
 463         else if (!enable && val & l)
 464                 val &= ~l;
 465         else
 466                 return;
 467
 468         if (cpu_is_omap34xx())
 469                 enable ? clk_enable(bank->dbck) : clk_disable(bank->dbck);
 470
 471         __raw_writel(val, reg);
 472 }
 473 EXPORT_SYMBOL(omap_set_gpio_debounce);
 474
 475 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 476 {
 477         struct gpio_bank *bank;
 478         void __iomem *reg;
 479
 480         if (cpu_class_is_omap1())
 481                 return;
 482
 483         bank = get_gpio_bank(gpio);
 484         reg = bank->base;
 485
 486         enc_time &= 0xff;
 487         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 488         __raw_writel(enc_time, reg);
 489 }
 490 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 491
 492 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 493 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 494                                                 int trigger)
 495 {
 496         void __iomem *base = bank->base;
 497         u32 gpio_bit = 1 << gpio;
 498
 499         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 500                 trigger & IRQ_TYPE_LEVEL_LOW);
 501         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 502                 trigger & IRQ_TYPE_LEVEL_HIGH);
 503         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 504                 trigger & IRQ_TYPE_EDGE_RISING);
 505         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 506                 trigger & IRQ_TYPE_EDGE_FALLING);
 507
 508         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 509                 if (trigger != 0)
 510                         __raw_writel(1 << gpio, bank->base
 511                                         + OMAP24XX_GPIO_SETWKUENA);
 512                 else
 513                         __raw_writel(1 << gpio, bank->base
 514                                         + OMAP24XX_GPIO_CLEARWKUENA);
 515         } else {
 516                 if (trigger != 0)
 517                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 518                 else
 519                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 520         }
 521
 522         bank->level_mask =
 523                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 524                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 525 }
 526 #endif
 527
 528 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 529 {
 530         void __iomem *reg = bank->base;
 531         u32 l = 0;
 532
 533         switch (bank->method) {
 534 #ifdef CONFIG_ARCH_OMAP1
 535         case METHOD_MPUIO:
 536                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 537                 l = __raw_readl(reg);
 538                 if (trigger & IRQ_TYPE_EDGE_RISING)
 539                         l |= 1 << gpio;
 540                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 541                         l &= ~(1 << gpio);
 542                 else
 543                         goto bad;
 544                 break;
 545 #endif
 546 #ifdef CONFIG_ARCH_OMAP15XX
 547         case METHOD_GPIO_1510:
 548                 reg += OMAP1510_GPIO_INT_CONTROL;
 549                 l = __raw_readl(reg);
 550                 if (trigger & IRQ_TYPE_EDGE_RISING)
 551                         l |= 1 << gpio;
 552                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 553                         l &= ~(1 << gpio);
 554                 else
 555                         goto bad;
 556                 break;
 557 #endif
 558 #ifdef CONFIG_ARCH_OMAP16XX
 559         case METHOD_GPIO_1610:
 560                 if (gpio & 0x08)
 561                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 562                 else
 563                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 564                 gpio &= 0x07;
 565                 l = __raw_readl(reg);
 566                 l &= ~(3 << (gpio << 1));
 567                 if (trigger & IRQ_TYPE_EDGE_RISING)
 568                         l |= 2 << (gpio << 1);
 569                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 570                         l |= 1 << (gpio << 1);
 571                 if (trigger)
 572                         /* Enable wake-up during idle for dynamic tick */
 573                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 574                 else
 575                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 576                 break;
 577 #endif
 578 #ifdef CONFIG_ARCH_OMAP730
 579         case METHOD_GPIO_730:
 580                 reg += OMAP730_GPIO_INT_CONTROL;
 581                 l = __raw_readl(reg);
 582                 if (trigger & IRQ_TYPE_EDGE_RISING)
 583                         l |= 1 << gpio;
 584                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 585                         l &= ~(1 << gpio);
 586                 else
 587                         goto bad;
 588                 break;
 589 #endif
 590 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 591         case METHOD_GPIO_24XX:
 592                 set_24xx_gpio_triggering(bank, gpio, trigger);
 593                 break;
 594 #endif
 595         default:
 596                 goto bad;
 597         }
 598         __raw_writel(l, reg);
 599         return 0;
 600 bad:
 601         return -EINVAL;
 602 }
 603
 604 static int gpio_irq_type(unsigned irq, unsigned type)
 605 {
 606         struct gpio_bank *bank;
 607         unsigned gpio;
 608         int retval;
 609         unsigned long flags;
 610
 611         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 612                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 613         else
 614                 gpio = irq - IH_GPIO_BASE;
 615
 616         if (check_gpio(gpio) < 0)
 617                 return -EINVAL;
 618
 619         if (type & ~IRQ_TYPE_SENSE_MASK)
 620                 return -EINVAL;
 621
 622         /* OMAP1 allows only only edge triggering */
 623         if (!cpu_class_is_omap2()
 624                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 625                 return -EINVAL;
 626
 627         bank = get_irq_chip_data(irq);
 628         spin_lock_irqsave(&bank->lock, flags);
 629         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 630         if (retval == 0) {
 631                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 632                 irq_desc[irq].status |= type;
 633         }
 634         spin_unlock_irqrestore(&bank->lock, flags);
 635
 636         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 637                 __set_irq_handler_unlocked(irq, handle_level_irq);
 638         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 639                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 640
 641         return retval;
 642 }
 643
 644 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 645 {
 646         void __iomem *reg = bank->base;
 647
 648         switch (bank->method) {
 649 #ifdef CONFIG_ARCH_OMAP1
 650         case METHOD_MPUIO:
 651                 /* MPUIO irqstatus is reset by reading the status register,
 652                  * so do nothing here */
 653                 return;
 654 #endif
 655 #ifdef CONFIG_ARCH_OMAP15XX
 656         case METHOD_GPIO_1510:
 657                 reg += OMAP1510_GPIO_INT_STATUS;
 658                 break;
 659 #endif
 660 #ifdef CONFIG_ARCH_OMAP16XX
 661         case METHOD_GPIO_1610:
 662                 reg += OMAP1610_GPIO_IRQSTATUS1;
 663                 break;
 664 #endif
 665 #ifdef CONFIG_ARCH_OMAP730
 666         case METHOD_GPIO_730:
 667                 reg += OMAP730_GPIO_INT_STATUS;
 668                 break;
 669 #endif
 670 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 671         case METHOD_GPIO_24XX:
 672                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 673                 break;
 674 #endif
 675         default:
 676                 WARN_ON(1);
 677                 return;
 678         }
 679         __raw_writel(gpio_mask, reg);
 680
 681         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 682 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 683         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 684                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 685 #endif
 686 }
 687
 688 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 689 {
 690         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 691 }
 692
 693 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 694 {
 695         void __iomem *reg = bank->base;
 696         int inv = 0;
 697         u32 l;
 698         u32 mask;
 699
 700         switch (bank->method) {
 701 #ifdef CONFIG_ARCH_OMAP1
 702         case METHOD_MPUIO:
 703                 reg += OMAP_MPUIO_GPIO_MASKIT;
 704                 mask = 0xffff;
 705                 inv = 1;
 706                 break;
 707 #endif
 708 #ifdef CONFIG_ARCH_OMAP15XX
 709         case METHOD_GPIO_1510:
 710                 reg += OMAP1510_GPIO_INT_MASK;
 711                 mask = 0xffff;
 712                 inv = 1;
 713                 break;
 714 #endif
 715 #ifdef CONFIG_ARCH_OMAP16XX
 716         case METHOD_GPIO_1610:
 717                 reg += OMAP1610_GPIO_IRQENABLE1;
 718                 mask = 0xffff;
 719                 break;
 720 #endif
 721 #ifdef CONFIG_ARCH_OMAP730
 722         case METHOD_GPIO_730:
 723                 reg += OMAP730_GPIO_INT_MASK;
 724                 mask = 0xffffffff;
 725                 inv = 1;
 726                 break;
 727 #endif
 728 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 729         case METHOD_GPIO_24XX:
 730                 reg += OMAP24XX_GPIO_IRQENABLE1;
 731                 mask = 0xffffffff;
 732                 break;
 733 #endif
 734         default:
 735                 WARN_ON(1);
 736                 return 0;
 737         }
 738
 739         l = __raw_readl(reg);
 740         if (inv)
 741                 l = ~l;
 742         l &= mask;
 743         return l;
 744 }
 745
 746 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 747 {
 748         void __iomem *reg = bank->base;
 749         u32 l;
 750
 751         switch (bank->method) {
 752 #ifdef CONFIG_ARCH_OMAP1
 753         case METHOD_MPUIO:
 754                 reg += OMAP_MPUIO_GPIO_MASKIT;
 755                 l = __raw_readl(reg);
 756                 if (enable)
 757                         l &= ~(gpio_mask);
 758                 else
 759                         l |= gpio_mask;
 760                 break;
 761 #endif
 762 #ifdef CONFIG_ARCH_OMAP15XX
 763         case METHOD_GPIO_1510:
 764                 reg += OMAP1510_GPIO_INT_MASK;
 765                 l = __raw_readl(reg);
 766                 if (enable)
 767                         l &= ~(gpio_mask);
 768                 else
 769                         l |= gpio_mask;
 770                 break;
 771 #endif
 772 #ifdef CONFIG_ARCH_OMAP16XX
 773         case METHOD_GPIO_1610:
 774                 if (enable)
 775                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 776                 else
 777                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 778                 l = gpio_mask;
 779                 break;
 780 #endif
 781 #ifdef CONFIG_ARCH_OMAP730
 782         case METHOD_GPIO_730:
 783                 reg += OMAP730_GPIO_INT_MASK;
 784                 l = __raw_readl(reg);
 785                 if (enable)
 786                         l &= ~(gpio_mask);
 787                 else
 788                         l |= gpio_mask;
 789                 break;
 790 #endif
 791 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 792         case METHOD_GPIO_24XX:
 793                 if (enable)
 794                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 795                 else
 796                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 797                 l = gpio_mask;
 798                 break;
 799 #endif
 800         default:
 801                 WARN_ON(1);
 802                 return;
 803         }
 804         __raw_writel(l, reg);
 805 }
 806
 807 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 808 {
 809         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 810 }
 811
 812 /*
 813  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 814  * 1510 does not seem to have a wake-up register. If JTAG is connected
 815  * to the target, system will wake up always on GPIO events. While
 816  * system is running all registered GPIO interrupts need to have wake-up
 817  * enabled. When system is suspended, only selected GPIO interrupts need
 818  * to have wake-up enabled.
 819  */
 820 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 821 {
 822         unsigned long flags;
 823
 824         switch (bank->method) {
 825 #ifdef CONFIG_ARCH_OMAP16XX
 826         case METHOD_MPUIO:
 827         case METHOD_GPIO_1610:
 828                 spin_lock_irqsave(&bank->lock, flags);
 829                 if (enable) {
 830                         bank->suspend_wakeup |= (1 << gpio);
 831                         enable_irq_wake(bank->irq);
 832                 } else {
 833                         disable_irq_wake(bank->irq);
 834                         bank->suspend_wakeup &= ~(1 << gpio);
 835                 }
 836                 spin_unlock_irqrestore(&bank->lock, flags);
 837                 return 0;
 838 #endif
 839 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 840         case METHOD_GPIO_24XX:
 841                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 842                         printk(KERN_ERR "Unable to modify wakeup on "
 843                                         "non-wakeup GPIO%d\n",
 844                                         (bank - gpio_bank) * 32 + gpio);
 845                         return -EINVAL;
 846                 }
 847                 spin_lock_irqsave(&bank->lock, flags);
 848                 if (enable) {
 849                         bank->suspend_wakeup |= (1 << gpio);
 850                         enable_irq_wake(bank->irq);
 851                 } else {
 852                         disable_irq_wake(bank->irq);
 853                         bank->suspend_wakeup &= ~(1 << gpio);
 854                 }
 855                 spin_unlock_irqrestore(&bank->lock, flags);
 856                 return 0;
 857 #endif
 858         default:
 859                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 860                        bank->method);
 861                 return -EINVAL;
 862         }
 863 }
 864
 865 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 866 {
 867         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 868         _set_gpio_irqenable(bank, gpio, 0);
 869         _clear_gpio_irqstatus(bank, gpio);
 870         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 871 }
 872
 873 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 874 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 875 {
 876         unsigned int gpio = irq - IH_GPIO_BASE;
 877         struct gpio_bank *bank;
 878         int retval;
 879
 880         if (check_gpio(gpio) < 0)
 881                 return -ENODEV;
 882         bank = get_irq_chip_data(irq);
 883         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 884
 885         return retval;
 886 }
 887
 888 int omap_request_gpio(int gpio)
 889 {
 890         struct gpio_bank *bank;
 891         unsigned long flags;
 892         int status;
 893
 894         if (check_gpio(gpio) < 0)
 895                 return -EINVAL;
 896
 897         status = gpio_request(gpio, NULL);
 898         if (status < 0)
 899                 return status;
 900
 901         bank = get_gpio_bank(gpio);
 902         spin_lock_irqsave(&bank->lock, flags);
 903
 904         /* Set trigger to none. You need to enable the desired trigger with
 905          * request_irq() or set_irq_type().
 906          */
 907         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 908
 909 #ifdef CONFIG_ARCH_OMAP15XX
 910         if (bank->method == METHOD_GPIO_1510) {
 911                 void __iomem *reg;
 912
 913                 /* Claim the pin for MPU */
 914                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 915                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 916         }
 917 #endif
 918         spin_unlock_irqrestore(&bank->lock, flags);
 919
 920         return 0;
 921 }
 922
 923 void omap_free_gpio(int gpio)
 924 {
 925         struct gpio_bank *bank;
 926         unsigned long flags;
 927
 928         if (check_gpio(gpio) < 0)
 929                 return;
 930         bank = get_gpio_bank(gpio);
 931         spin_lock_irqsave(&bank->lock, flags);
 932         if (unlikely(!gpiochip_is_requested(&bank->chip,
 933                                 get_gpio_index(gpio)))) {
 934                 spin_unlock_irqrestore(&bank->lock, flags);
 935                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 936                 dump_stack();
 937                 return;
 938         }
 939 #ifdef CONFIG_ARCH_OMAP16XX
 940         if (bank->method == METHOD_GPIO_1610) {
 941                 /* Disable wake-up during idle for dynamic tick */
 942                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 943                 __raw_writel(1 << get_gpio_index(gpio), reg);
 944         }
 945 #endif
 946 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 947         if (bank->method == METHOD_GPIO_24XX) {
 948                 /* Disable wake-up during idle for dynamic tick */
 949                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 950                 __raw_writel(1 << get_gpio_index(gpio), reg);
 951         }
 952 #endif
 953         _reset_gpio(bank, gpio);
 954         spin_unlock_irqrestore(&bank->lock, flags);
 955         gpio_free(gpio);
 956 }
 957
 958 /*
 959  * We need to unmask the GPIO bank interrupt as soon as possible to
 960  * avoid missing GPIO interrupts for other lines in the bank.
 961  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 962  * in the bank to avoid missing nested interrupts for a GPIO line.
 963  * If we wait to unmask individual GPIO lines in the bank after the
 964  * line's interrupt handler has been run, we may miss some nested
 965  * interrupts.
 966  */
 967 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 968 {
 969         void __iomem *isr_reg = NULL;
 970         u32 isr;
 971         unsigned int gpio_irq;
 972         struct gpio_bank *bank;
 973         u32 retrigger = 0;
 974         int unmasked = 0;
 975
 976         desc->chip->ack(irq);
 977
 978         bank = get_irq_data(irq);
 979 #ifdef CONFIG_ARCH_OMAP1
 980         if (bank->method == METHOD_MPUIO)
 981                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 982 #endif
 983 #ifdef CONFIG_ARCH_OMAP15XX
 984         if (bank->method == METHOD_GPIO_1510)
 985                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 986 #endif
 987 #if defined(CONFIG_ARCH_OMAP16XX)
 988         if (bank->method == METHOD_GPIO_1610)
 989                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 990 #endif
 991 #ifdef CONFIG_ARCH_OMAP730
 992         if (bank->method == METHOD_GPIO_730)
 993                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 994 #endif
 995 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 996         if (bank->method == METHOD_GPIO_24XX)
 997                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 998 #endif
 999         while(1) {
1000                 u32 isr_saved, level_mask = 0;
1001                 u32 enabled;
1002
1003                 enabled = _get_gpio_irqbank_mask(bank);
1004                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1005
1006                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1007                         isr &= 0x0000ffff;
1008
1009                 if (cpu_class_is_omap2()) {
1010                         level_mask = bank->level_mask & enabled;
1011                 }
1012
1013                 /* clear edge sensitive interrupts before handler(s) are
1014                 called so that we don't miss any interrupt occurred while
1015                 executing them */
1016                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1017                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1018                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1019
1020                 /* if there is only edge sensitive GPIO pin interrupts
1021                 configured, we could unmask GPIO bank interrupt immediately */
1022                 if (!level_mask && !unmasked) {
1023                         unmasked = 1;
1024                         desc->chip->unmask(irq);
1025                 }
1026
1027                 isr |= retrigger;
1028                 retrigger = 0;
1029                 if (!isr)
1030                         break;
1031
1032                 gpio_irq = bank->virtual_irq_start;
1033                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1034                         if (!(isr & 1))
1035                                 continue;
1036
1037                         generic_handle_irq(gpio_irq);
1038                 }
1039         }
1040         /* if bank has any level sensitive GPIO pin interrupt
1041         configured, we must unmask the bank interrupt only after
1042         handler(s) are executed in order to avoid spurious bank
1043         interrupt */
1044         if (!unmasked)
1045                 desc->chip->unmask(irq);
1046
1047 }
1048
1049 static void gpio_irq_shutdown(unsigned int irq)
1050 {
1051         unsigned int gpio = irq - IH_GPIO_BASE;
1052         struct gpio_bank *bank = get_irq_chip_data(irq);
1053
1054         _reset_gpio(bank, gpio);
1055 }
1056
1057 static void gpio_ack_irq(unsigned int irq)
1058 {
1059         unsigned int gpio = irq - IH_GPIO_BASE;
1060         struct gpio_bank *bank = get_irq_chip_data(irq);
1061
1062         _clear_gpio_irqstatus(bank, gpio);
1063 }
1064
1065 static void gpio_mask_irq(unsigned int irq)
1066 {
1067         unsigned int gpio = irq - IH_GPIO_BASE;
1068         struct gpio_bank *bank = get_irq_chip_data(irq);
1069
1070         _set_gpio_irqenable(bank, gpio, 0);
1071 }
1072
1073 static void gpio_unmask_irq(unsigned int irq)
1074 {
1075         unsigned int gpio = irq - IH_GPIO_BASE;
1076         struct gpio_bank *bank = get_irq_chip_data(irq);
1077         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1078
1079         /* For level-triggered GPIOs, the clearing must be done after
1080          * the HW source is cleared, thus after the handler has run */
1081         if (bank->level_mask & irq_mask) {
1082                 _set_gpio_irqenable(bank, gpio, 0);
1083                 _clear_gpio_irqstatus(bank, gpio);
1084         }
1085
1086         _set_gpio_irqenable(bank, gpio, 1);
1087 }
1088
1089 static struct irq_chip gpio_irq_chip = {
1090         .name           = "GPIO",
1091         .shutdown       = gpio_irq_shutdown,
1092         .ack            = gpio_ack_irq,
1093         .mask           = gpio_mask_irq,
1094         .unmask         = gpio_unmask_irq,
1095         .set_type       = gpio_irq_type,
1096         .set_wake       = gpio_wake_enable,
1097 };
1098
1099 /*---------------------------------------------------------------------*/
1100
1101 #ifdef CONFIG_ARCH_OMAP1
1102
1103 /* MPUIO uses the always-on 32k clock */
1104
1105 static void mpuio_ack_irq(unsigned int irq)
1106 {
1107         /* The ISR is reset automatically, so do nothing here. */
1108 }
1109
1110 static void mpuio_mask_irq(unsigned int irq)
1111 {
1112         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1113         struct gpio_bank *bank = get_irq_chip_data(irq);
1114
1115         _set_gpio_irqenable(bank, gpio, 0);
1116 }
1117
1118 static void mpuio_unmask_irq(unsigned int irq)
1119 {
1120         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1121         struct gpio_bank *bank = get_irq_chip_data(irq);
1122
1123         _set_gpio_irqenable(bank, gpio, 1);
1124 }
1125
1126 static struct irq_chip mpuio_irq_chip = {
1127         .name           = "MPUIO",
1128         .ack            = mpuio_ack_irq,
1129         .mask           = mpuio_mask_irq,
1130         .unmask         = mpuio_unmask_irq,
1131         .set_type       = gpio_irq_type,
1132 #ifdef CONFIG_ARCH_OMAP16XX
1133         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1134         .set_wake       = gpio_wake_enable,
1135 #endif
1136 };
1137
1138
1139 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1140
1141
1142 #ifdef CONFIG_ARCH_OMAP16XX
1143
1144 #include <linux/platform_device.h>
1145
1146 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1147 {
1148         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1149         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1150         unsigned long           flags;
1151
1152         spin_lock_irqsave(&bank->lock, flags);
1153         bank->saved_wakeup = __raw_readl(mask_reg);
1154         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1155         spin_unlock_irqrestore(&bank->lock, flags);
1156
1157         return 0;
1158 }
1159
1160 static int omap_mpuio_resume_early(struct platform_device *pdev)
1161 {
1162         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1163         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1164         unsigned long           flags;
1165
1166         spin_lock_irqsave(&bank->lock, flags);
1167         __raw_writel(bank->saved_wakeup, mask_reg);
1168         spin_unlock_irqrestore(&bank->lock, flags);
1169
1170         return 0;
1171 }
1172
1173 /* use platform_driver for this, now that there's no longer any
1174  * point to sys_device (other than not disturbing old code).
1175  */
1176 static struct platform_driver omap_mpuio_driver = {
1177         .suspend_late   = omap_mpuio_suspend_late,
1178         .resume_early   = omap_mpuio_resume_early,
1179         .driver         = {
1180                 .name   = "mpuio",
1181         },
1182 };
1183
1184 static struct platform_device omap_mpuio_device = {
1185         .name           = "mpuio",
1186         .id             = -1,
1187         .dev = {
1188                 .driver = &omap_mpuio_driver.driver,
1189         }
1190         /* could list the /proc/iomem resources */
1191 };
1192
1193 static inline void mpuio_init(void)
1194 {
1195         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1196
1197         if (platform_driver_register(&omap_mpuio_driver) == 0)
1198                 (void) platform_device_register(&omap_mpuio_device);
1199 }
1200
1201 #else
1202 static inline void mpuio_init(void) {}
1203 #endif  /* 16xx */
1204
1205 #else
1206
1207 extern struct irq_chip mpuio_irq_chip;
1208
1209 #define bank_is_mpuio(bank)     0
1210 static inline void mpuio_init(void) {}
1211
1212 #endif
1213
1214 /*---------------------------------------------------------------------*/
1215
1216 /* REVISIT these are stupid implementations!  replace by ones that
1217  * don't switch on METHOD_* and which mostly avoid spinlocks
1218  */
1219
1220 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1221 {
1222         struct gpio_bank *bank;
1223         unsigned long flags;
1224
1225         bank = container_of(chip, struct gpio_bank, chip);
1226         spin_lock_irqsave(&bank->lock, flags);
1227         _set_gpio_direction(bank, offset, 1);
1228         spin_unlock_irqrestore(&bank->lock, flags);
1229         return 0;
1230 }
1231
1232 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1233 {
1234         return __omap_get_gpio_datain(chip->base + offset);
1235 }
1236
1237 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1238 {
1239         struct gpio_bank *bank;
1240         unsigned long flags;
1241
1242         bank = container_of(chip, struct gpio_bank, chip);
1243         spin_lock_irqsave(&bank->lock, flags);
1244         _set_gpio_dataout(bank, offset, value);
1245         _set_gpio_direction(bank, offset, 0);
1246         spin_unlock_irqrestore(&bank->lock, flags);
1247         return 0;
1248 }
1249
1250 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1251 {
1252         struct gpio_bank *bank;
1253         unsigned long flags;
1254
1255         bank = container_of(chip, struct gpio_bank, chip);
1256         spin_lock_irqsave(&bank->lock, flags);
1257         _set_gpio_dataout(bank, offset, value);
1258         spin_unlock_irqrestore(&bank->lock, flags);
1259 }
1260
1261 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
1262 {
1263         struct gpio_bank *bank;
1264
1265         bank = container_of(chip, struct gpio_bank, chip);
1266         return bank->virtual_irq_start + offset;
1267 }
1268
1269 /*---------------------------------------------------------------------*/
1270
1271 static int initialized;
1272 #if !defined(CONFIG_ARCH_OMAP3)
1273 static struct clk * gpio_ick;
1274 #endif
1275
1276 #if defined(CONFIG_ARCH_OMAP2)
1277 static struct clk * gpio_fck;
1278 #endif
1279
1280 #if defined(CONFIG_ARCH_OMAP2430)
1281 static struct clk * gpio5_ick;
1282 static struct clk * gpio5_fck;
1283 #endif
1284
1285 #if defined(CONFIG_ARCH_OMAP3)
1286 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1287 #endif
1288
1289 /* This lock class tells lockdep that GPIO irqs are in a different
1290  * category than their parents, so it won't report false recursion.
1291  */
1292 static struct lock_class_key gpio_lock_class;
1293
1294 static int __init _omap_gpio_init(void)
1295 {
1296         int i;
1297         int gpio = 0;
1298         struct gpio_bank *bank;
1299         char clk_name[11];
1300
1301         initialized = 1;
1302
1303 #if defined(CONFIG_ARCH_OMAP1)
1304         if (cpu_is_omap15xx()) {
1305                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1306                 if (IS_ERR(gpio_ick))
1307                         printk("Could not get arm_gpio_ck\n");
1308                 else
1309                         clk_enable(gpio_ick);
1310         }
1311 #endif
1312 #if defined(CONFIG_ARCH_OMAP2)
1313         if (cpu_class_is_omap2()) {
1314                 gpio_ick = clk_get(NULL, "gpios_ick");
1315                 if (IS_ERR(gpio_ick))
1316                         printk("Could not get gpios_ick\n");
1317                 else
1318                         clk_enable(gpio_ick);
1319                 gpio_fck = clk_get(NULL, "gpios_fck");
1320                 if (IS_ERR(gpio_fck))
1321                         printk("Could not get gpios_fck\n");
1322                 else
1323                         clk_enable(gpio_fck);
1324
1325                 /*
1326                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1327                  */
1328 #if defined(CONFIG_ARCH_OMAP2430)
1329                 if (cpu_is_omap2430()) {
1330                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1331                         if (IS_ERR(gpio5_ick))
1332                                 printk("Could not get gpio5_ick\n");
1333                         else
1334                                 clk_enable(gpio5_ick);
1335                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1336                         if (IS_ERR(gpio5_fck))
1337                                 printk("Could not get gpio5_fck\n");
1338                         else
1339                                 clk_enable(gpio5_fck);
1340                 }
1341 #endif
1342         }
1343 #endif
1344
1345 #if defined(CONFIG_ARCH_OMAP3)
1346         if (cpu_is_omap34xx()) {
1347                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1348                         sprintf(clk_name, "gpio%d_ick", i + 1);
1349                         gpio_iclks[i] = clk_get(NULL, clk_name);
1350                         if (IS_ERR(gpio_iclks[i]))
1351                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1352                         else
1353                                 clk_enable(gpio_iclks[i]);
1354                 }
1355         }
1356 #endif
1357
1358
1359 #ifdef CONFIG_ARCH_OMAP15XX
1360         if (cpu_is_omap15xx()) {
1361                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1362                 gpio_bank_count = 2;
1363                 gpio_bank = gpio_bank_1510;
1364         }
1365 #endif
1366 #if defined(CONFIG_ARCH_OMAP16XX)
1367         if (cpu_is_omap16xx()) {
1368                 u32 rev;
1369
1370                 gpio_bank_count = 5;
1371                 gpio_bank = gpio_bank_1610;
1372                 rev = __raw_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1373                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1374                        (rev >> 4) & 0x0f, rev & 0x0f);
1375         }
1376 #endif
1377 #ifdef CONFIG_ARCH_OMAP730
1378         if (cpu_is_omap730()) {
1379                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1380                 gpio_bank_count = 7;
1381                 gpio_bank = gpio_bank_730;
1382         }
1383 #endif
1384
1385 #ifdef CONFIG_ARCH_OMAP24XX
1386         if (cpu_is_omap242x()) {
1387                 int rev;
1388
1389                 gpio_bank_count = 4;
1390                 gpio_bank = gpio_bank_242x;
1391                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1392                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1393                         (rev >> 4) & 0x0f, rev & 0x0f);
1394         }
1395         if (cpu_is_omap243x()) {
1396                 int rev;
1397
1398                 gpio_bank_count = 5;
1399                 gpio_bank = gpio_bank_243x;
1400                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1401                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1402                         (rev >> 4) & 0x0f, rev & 0x0f);
1403         }
1404 #endif
1405 #ifdef CONFIG_ARCH_OMAP34XX
1406         if (cpu_is_omap34xx()) {
1407                 int rev;
1408
1409                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1410                 gpio_bank = gpio_bank_34xx;
1411                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1412                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1413                         (rev >> 4) & 0x0f, rev & 0x0f);
1414         }
1415 #endif
1416         for (i = 0; i < gpio_bank_count; i++) {
1417                 int j, gpio_count = 16;
1418
1419                 bank = &gpio_bank[i];
1420                 spin_lock_init(&bank->lock);
1421                 if (bank_is_mpuio(bank))
1422                         __raw_writew(0xffff, bank->base + OMAP_MPUIO_GPIO_MASKIT);
1423                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1424                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1425                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1426                 }
1427                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1428                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1429                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1430                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1431                 }
1432                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1433                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1434                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1435
1436                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1437                 }
1438
1439 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1440                 if (bank->method == METHOD_GPIO_24XX) {
1441                         static const u32 non_wakeup_gpios[] = {
1442                                 0xe203ffc0, 0x08700040
1443                         };
1444
1445                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1446                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1447                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1448
1449                         /* Initialize interface clock ungated, module enabled */
1450                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1451                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1452                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1453                         gpio_count = 32;
1454                 }
1455 #endif
1456
1457                 /* REVISIT eventually switch from OMAP-specific gpio structs
1458                  * over to the generic ones
1459                  */
1460                 bank->chip.direction_input = gpio_input;
1461                 bank->chip.get = gpio_get;
1462                 bank->chip.direction_output = gpio_output;
1463                 bank->chip.set = gpio_set;
1464                 bank->chip.to_irq = gpio_2irq;
1465                 if (bank_is_mpuio(bank)) {
1466                         bank->chip.label = "mpuio";
1467 #ifdef CONFIG_ARCH_OMAP16XX
1468                         bank->chip.dev = &omap_mpuio_device.dev;
1469 #endif
1470                         bank->chip.base = OMAP_MPUIO(0);
1471                 } else {
1472                         bank->chip.label = "gpio";
1473                         bank->chip.base = gpio;
1474                         gpio += gpio_count;
1475                 }
1476                 bank->chip.ngpio = gpio_count;
1477
1478                 gpiochip_add(&bank->chip);
1479
1480                 for (j = bank->virtual_irq_start;
1481                      j < bank->virtual_irq_start + gpio_count; j++) {
1482                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
1483                         set_irq_chip_data(j, bank);
1484                         if (bank_is_mpuio(bank))
1485                                 set_irq_chip(j, &mpuio_irq_chip);
1486                         else
1487                                 set_irq_chip(j, &gpio_irq_chip);
1488                         set_irq_handler(j, handle_simple_irq);
1489                         set_irq_flags(j, IRQF_VALID);
1490                 }
1491                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1492                 set_irq_data(bank->irq, bank);
1493
1494                 if (cpu_is_omap34xx()) {
1495                         sprintf(clk_name, "gpio%d_dbck", i + 1);
1496                         bank->dbck = clk_get(NULL, clk_name);
1497                         if (IS_ERR(bank->dbck))
1498                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1499                 }
1500         }
1501
1502         /* Enable system clock for GPIO module.
1503          * The CAM_CLK_CTRL *is* really the right place. */
1504         if (cpu_is_omap16xx())
1505                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1506
1507         /* Enable autoidle for the OCP interface */
1508         if (cpu_is_omap24xx())
1509                 omap_writel(1 << 0, 0x48019010);
1510         if (cpu_is_omap34xx())
1511                 omap_writel(1 << 0, 0x48306814);
1512
1513         return 0;
1514 }
1515
1516 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1517 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1518 {
1519         int i;
1520
1521         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1522                 return 0;
1523
1524         for (i = 0; i < gpio_bank_count; i++) {
1525                 struct gpio_bank *bank = &gpio_bank[i];
1526                 void __iomem *wake_status;
1527                 void __iomem *wake_clear;
1528                 void __iomem *wake_set;
1529                 unsigned long flags;
1530
1531                 switch (bank->method) {
1532 #ifdef CONFIG_ARCH_OMAP16XX
1533                 case METHOD_GPIO_1610:
1534                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1535                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1536                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1537                         break;
1538 #endif
1539 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1540                 case METHOD_GPIO_24XX:
1541                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1542                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1543                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1544                         break;
1545 #endif
1546                 default:
1547                         continue;
1548                 }
1549
1550                 spin_lock_irqsave(&bank->lock, flags);
1551                 bank->saved_wakeup = __raw_readl(wake_status);
1552                 __raw_writel(0xffffffff, wake_clear);
1553                 __raw_writel(bank->suspend_wakeup, wake_set);
1554                 spin_unlock_irqrestore(&bank->lock, flags);
1555         }
1556
1557         return 0;
1558 }
1559
1560 static int omap_gpio_resume(struct sys_device *dev)
1561 {
1562         int i;
1563
1564         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1565                 return 0;
1566
1567         for (i = 0; i < gpio_bank_count; i++) {
1568                 struct gpio_bank *bank = &gpio_bank[i];
1569                 void __iomem *wake_clear;
1570                 void __iomem *wake_set;
1571                 unsigned long flags;
1572
1573                 switch (bank->method) {
1574 #ifdef CONFIG_ARCH_OMAP16XX
1575                 case METHOD_GPIO_1610:
1576                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1577                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1578                         break;
1579 #endif
1580 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1581                 case METHOD_GPIO_24XX:
1582                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1583                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1584                         break;
1585 #endif
1586                 default:
1587                         continue;
1588                 }
1589
1590                 spin_lock_irqsave(&bank->lock, flags);
1591                 __raw_writel(0xffffffff, wake_clear);
1592                 __raw_writel(bank->saved_wakeup, wake_set);
1593                 spin_unlock_irqrestore(&bank->lock, flags);
1594         }
1595
1596         return 0;
1597 }
1598
1599 static struct sysdev_class omap_gpio_sysclass = {
1600         .name           = "gpio",
1601         .suspend        = omap_gpio_suspend,
1602         .resume         = omap_gpio_resume,
1603 };
1604
1605 static struct sys_device omap_gpio_device = {
1606         .id             = 0,
1607         .cls            = &omap_gpio_sysclass,
1608 };
1609
1610 #endif
1611
1612 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1613
1614 static int workaround_enabled;
1615
1616 void omap2_gpio_prepare_for_retention(void)
1617 {
1618         int i, c = 0;
1619
1620         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1621          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1622         for (i = 0; i < gpio_bank_count; i++) {
1623                 struct gpio_bank *bank = &gpio_bank[i];
1624                 u32 l1, l2;
1625
1626                 if (!(bank->enabled_non_wakeup_gpios))
1627                         continue;
1628 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1629                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1630                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1631                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1632 #endif
1633                 bank->saved_fallingdetect = l1;
1634                 bank->saved_risingdetect = l2;
1635                 l1 &= ~bank->enabled_non_wakeup_gpios;
1636                 l2 &= ~bank->enabled_non_wakeup_gpios;
1637 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1638                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1639                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1640 #endif
1641                 c++;
1642         }
1643         if (!c) {
1644                 workaround_enabled = 0;
1645                 return;
1646         }
1647         workaround_enabled = 1;
1648 }
1649
1650 void omap2_gpio_resume_after_retention(void)
1651 {
1652         int i;
1653
1654         if (!workaround_enabled)
1655                 return;
1656         for (i = 0; i < gpio_bank_count; i++) {
1657                 struct gpio_bank *bank = &gpio_bank[i];
1658                 u32 l;
1659
1660                 if (!(bank->enabled_non_wakeup_gpios))
1661                         continue;
1662 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1663                 __raw_writel(bank->saved_fallingdetect,
1664                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1665                 __raw_writel(bank->saved_risingdetect,
1666                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1667 #endif
1668                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1669                  * state.  If so, generate an IRQ by software.  This is
1670                  * horribly racy, but it's the best we can do to work around
1671                  * this silicon bug. */
1672 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1673                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1674 #endif
1675                 l ^= bank->saved_datain;
1676                 l &= bank->non_wakeup_gpios;
1677                 if (l) {
1678                         u32 old0, old1;
1679 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1680                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1681                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1682                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1683                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1684                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1685                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1686 #endif
1687                 }
1688         }
1689
1690 }
1691
1692 #endif
1693
1694 /*
1695  * This may get called early from board specific init
1696  * for boards that have interrupts routed via FPGA.
1697  */
1698 int __init omap_gpio_init(void)
1699 {
1700         if (!initialized)
1701                 return _omap_gpio_init();
1702         else
1703                 return 0;
1704 }
1705
1706 static int __init omap_gpio_sysinit(void)
1707 {
1708         int ret = 0;
1709
1710         if (!initialized)
1711                 ret = _omap_gpio_init();
1712
1713         mpuio_init();
1714
1715 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1716         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1717                 if (ret == 0) {
1718                         ret = sysdev_class_register(&omap_gpio_sysclass);
1719                         if (ret == 0)
1720                                 ret = sysdev_register(&omap_gpio_device);
1721                 }
1722         }
1723 #endif
1724
1725         return ret;
1726 }
1727
1728 EXPORT_SYMBOL(omap_request_gpio);
1729 EXPORT_SYMBOL(omap_free_gpio);
1730
1731 arch_initcall(omap_gpio_sysinit);
1732
1733
1734 #ifdef  CONFIG_DEBUG_FS
1735
1736 #include <linux/debugfs.h>
1737 #include <linux/seq_file.h>
1738
1739 static int gpio_is_input(struct gpio_bank *bank, int mask)
1740 {
1741         void __iomem *reg = bank->base;
1742
1743         switch (bank->method) {
1744         case METHOD_MPUIO:
1745                 reg += OMAP_MPUIO_IO_CNTL;
1746                 break;
1747         case METHOD_GPIO_1510:
1748                 reg += OMAP1510_GPIO_DIR_CONTROL;
1749                 break;
1750         case METHOD_GPIO_1610:
1751                 reg += OMAP1610_GPIO_DIRECTION;
1752                 break;
1753         case METHOD_GPIO_730:
1754                 reg += OMAP730_GPIO_DIR_CONTROL;
1755                 break;
1756         case METHOD_GPIO_24XX:
1757                 reg += OMAP24XX_GPIO_OE;
1758                 break;
1759         }
1760         return __raw_readl(reg) & mask;
1761 }
1762
1763
1764 static int dbg_gpio_show(struct seq_file *s, void *unused)
1765 {
1766         unsigned        i, j, gpio;
1767
1768         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1769                 struct gpio_bank        *bank = gpio_bank + i;
1770                 unsigned                bankwidth = 16;
1771                 u32                     mask = 1;
1772
1773                 if (bank_is_mpuio(bank))
1774                         gpio = OMAP_MPUIO(0);
1775                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1776                         bankwidth = 32;
1777
1778                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1779                         unsigned        irq, value, is_in, irqstat;
1780                         const char      *label;
1781
1782                         label = gpiochip_is_requested(&bank->chip, j);
1783                         if (!label)
1784                                 continue;
1785
1786                         irq = bank->virtual_irq_start + j;
1787                         value = gpio_get_value(gpio);
1788                         is_in = gpio_is_input(bank, mask);
1789
1790                         if (bank_is_mpuio(bank))
1791                                 seq_printf(s, "MPUIO %2d ", j);
1792                         else
1793                                 seq_printf(s, "GPIO %3d ", gpio);
1794                         seq_printf(s, "(%10s): %s %s",
1795                                         label,
1796                                         is_in ? "in " : "out",
1797                                         value ? "hi"  : "lo");
1798
1799 /* FIXME for at least omap2, show pullup/pulldown state */
1800
1801                         irqstat = irq_desc[irq].status;
1802                         if (is_in && ((bank->suspend_wakeup & mask)
1803                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1804                                 char    *trigger = NULL;
1805
1806                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1807                                 case IRQ_TYPE_EDGE_FALLING:
1808                                         trigger = "falling";
1809                                         break;
1810                                 case IRQ_TYPE_EDGE_RISING:
1811                                         trigger = "rising";
1812                                         break;
1813                                 case IRQ_TYPE_EDGE_BOTH:
1814                                         trigger = "bothedge";
1815                                         break;
1816                                 case IRQ_TYPE_LEVEL_LOW:
1817                                         trigger = "low";
1818                                         break;
1819                                 case IRQ_TYPE_LEVEL_HIGH:
1820                                         trigger = "high";
1821                                         break;
1822                                 case IRQ_TYPE_NONE:
1823                                         trigger = "(?)";
1824                                         break;
1825                                 }
1826                                 seq_printf(s, ", irq-%d %-8s%s",
1827                                                 irq, trigger,
1828                                                 (bank->suspend_wakeup & mask)
1829                                                         ? " wakeup" : "");
1830                         }
1831                         seq_printf(s, "\n");
1832                 }
1833
1834                 if (bank_is_mpuio(bank)) {
1835                         seq_printf(s, "\n");
1836                         gpio = 0;
1837                 }
1838         }
1839         return 0;
1840 }
1841
1842 static int dbg_gpio_open(struct inode *inode, struct file *file)
1843 {
1844         return single_open(file, dbg_gpio_show, &inode->i_private);
1845 }
1846
1847 static const struct file_operations debug_fops = {
1848         .open           = dbg_gpio_open,
1849         .read           = seq_read,
1850         .llseek         = seq_lseek,
1851         .release        = single_release,
1852 };
1853
1854 static int __init omap_gpio_debuginit(void)
1855 {
1856         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1857                                         NULL, NULL, &debug_fops);
1858         return 0;
1859 }
1860 late_initcall(omap_gpio_debuginit);
1861 #endif