arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/ptrace.h>
  18 #include <linux/sysdev.h>
  19 #include <linux/err.h>
  20 #include <linux/clk.h>
  21
  22 #include <asm/hardware.h>
  23 #include <asm/irq.h>
  24 #include <asm/delay.h>
  25 #include <asm/arch/irqs.h>
  26 #include <asm/arch/gpio.h>
  27 #include <asm/mach/irq.h>
  28
  29 #include <asm/io.h>
  30
  31 /*
  32  * OMAP1510 GPIO registers
  33  */
  34 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  35 #define OMAP1510_GPIO_DATA_INPUT        0x00
  36 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  37 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  38 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  39 #define OMAP1510_GPIO_INT_MASK          0x10
  40 #define OMAP1510_GPIO_INT_STATUS        0x14
  41 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  42
  43 #define OMAP1510_IH_GPIO_BASE           64
  44
  45 /*
  46  * OMAP1610 specific GPIO registers
  47  */
  48 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  49 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  50 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  51 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  52 #define OMAP1610_GPIO_REVISION          0x0000
  53 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  54 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  55 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  56 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  57 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  58 #define OMAP1610_GPIO_DATAIN            0x002c
  59 #define OMAP1610_GPIO_DATAOUT           0x0030
  60 #define OMAP1610_GPIO_DIRECTION         0x0034
  61 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  62 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  63 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  64 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  65 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  66 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  67 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  68 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  69
  70 /*
  71  * OMAP730 specific GPIO registers
  72  */
  73 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  74 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  75 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  76 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  77 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  78 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  79 #define OMAP730_GPIO_DATA_INPUT         0x00
  80 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  81 #define OMAP730_GPIO_DIR_CONTROL        0x08
  82 #define OMAP730_GPIO_INT_CONTROL        0x0c
  83 #define OMAP730_GPIO_INT_MASK           0x10
  84 #define OMAP730_GPIO_INT_STATUS         0x14
  85
  86 /*
  87  * omap24xx specific GPIO registers
  88  */
  89 #define OMAP242X_GPIO1_BASE             (void __iomem *)0x48018000
  90 #define OMAP242X_GPIO2_BASE             (void __iomem *)0x4801a000
  91 #define OMAP242X_GPIO3_BASE             (void __iomem *)0x4801c000
  92 #define OMAP242X_GPIO4_BASE             (void __iomem *)0x4801e000
  93
  94 #define OMAP243X_GPIO1_BASE             (void __iomem *)0x4900C000
  95 #define OMAP243X_GPIO2_BASE             (void __iomem *)0x4900E000
  96 #define OMAP243X_GPIO3_BASE             (void __iomem *)0x49010000
  97 #define OMAP243X_GPIO4_BASE             (void __iomem *)0x49012000
  98 #define OMAP243X_GPIO5_BASE             (void __iomem *)0x480B6000
  99
 100 #define OMAP24XX_GPIO_REVISION          0x0000
 101 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
 102 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 103 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 104 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 105 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 106 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 107 #define OMAP24XX_GPIO_CTRL              0x0030
 108 #define OMAP24XX_GPIO_OE                0x0034
 109 #define OMAP24XX_GPIO_DATAIN            0x0038
 110 #define OMAP24XX_GPIO_DATAOUT           0x003c
 111 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 112 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 113 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 114 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 115 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 116 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 117 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 118 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 119 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 120 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 121
 122 struct gpio_bank {
 123         void __iomem *base;
 124         u16 irq;
 125         u16 virtual_irq_start;
 126         int method;
 127         u32 reserved_map;
 128 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
 129         u32 suspend_wakeup;
 130         u32 saved_wakeup;
 131 #endif
 132 #ifdef CONFIG_ARCH_OMAP24XX
 133         u32 non_wakeup_gpios;
 134         u32 enabled_non_wakeup_gpios;
 135
 136         u32 saved_datain;
 137         u32 saved_fallingdetect;
 138         u32 saved_risingdetect;
 139 #endif
 140         spinlock_t lock;
 141 };
 142
 143 #define METHOD_MPUIO            0
 144 #define METHOD_GPIO_1510        1
 145 #define METHOD_GPIO_1610        2
 146 #define METHOD_GPIO_730         3
 147 #define METHOD_GPIO_24XX        4
 148
 149 #ifdef CONFIG_ARCH_OMAP16XX
 150 static struct gpio_bank gpio_bank_1610[5] = {
 151         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 152         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 153         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 154         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 155         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 156 };
 157 #endif
 158
 159 #ifdef CONFIG_ARCH_OMAP15XX
 160 static struct gpio_bank gpio_bank_1510[2] = {
 161         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 162         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 163 };
 164 #endif
 165
 166 #ifdef CONFIG_ARCH_OMAP730
 167 static struct gpio_bank gpio_bank_730[7] = {
 168         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 169         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 170         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 171         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 172         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 173         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 174         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 175 };
 176 #endif
 177
 178 #ifdef CONFIG_ARCH_OMAP24XX
 179
 180 static struct gpio_bank gpio_bank_242x[4] = {
 181         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 182         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 183         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 184         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 185 };
 186
 187 static struct gpio_bank gpio_bank_243x[5] = {
 188         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 189         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 190         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 191         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 192         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 193 };
 194
 195 #endif
 196
 197 static struct gpio_bank *gpio_bank;
 198 static int gpio_bank_count;
 199
 200 static inline struct gpio_bank *get_gpio_bank(int gpio)
 201 {
 202 #ifdef CONFIG_ARCH_OMAP15XX
 203         if (cpu_is_omap15xx()) {
 204                 if (OMAP_GPIO_IS_MPUIO(gpio))
 205                         return &gpio_bank[0];
 206                 return &gpio_bank[1];
 207         }
 208 #endif
 209 #if defined(CONFIG_ARCH_OMAP16XX)
 210         if (cpu_is_omap16xx()) {
 211                 if (OMAP_GPIO_IS_MPUIO(gpio))
 212                         return &gpio_bank[0];
 213                 return &gpio_bank[1 + (gpio >> 4)];
 214         }
 215 #endif
 216 #ifdef CONFIG_ARCH_OMAP730
 217         if (cpu_is_omap730()) {
 218                 if (OMAP_GPIO_IS_MPUIO(gpio))
 219                         return &gpio_bank[0];
 220                 return &gpio_bank[1 + (gpio >> 5)];
 221         }
 222 #endif
 223 #ifdef CONFIG_ARCH_OMAP24XX
 224         if (cpu_is_omap24xx())
 225                 return &gpio_bank[gpio >> 5];
 226 #endif
 227 }
 228
 229 static inline int get_gpio_index(int gpio)
 230 {
 231 #ifdef CONFIG_ARCH_OMAP730
 232         if (cpu_is_omap730())
 233                 return gpio & 0x1f;
 234 #endif
 235 #ifdef CONFIG_ARCH_OMAP24XX
 236         if (cpu_is_omap24xx())
 237                 return gpio & 0x1f;
 238 #endif
 239         return gpio & 0x0f;
 240 }
 241
 242 static inline int gpio_valid(int gpio)
 243 {
 244         if (gpio < 0)
 245                 return -1;
 246 #ifndef CONFIG_ARCH_OMAP24XX
 247         if (OMAP_GPIO_IS_MPUIO(gpio)) {
 248                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 249                         return -1;
 250                 return 0;
 251         }
 252 #endif
 253 #ifdef CONFIG_ARCH_OMAP15XX
 254         if (cpu_is_omap15xx() && gpio < 16)
 255                 return 0;
 256 #endif
 257 #if defined(CONFIG_ARCH_OMAP16XX)
 258         if ((cpu_is_omap16xx()) && gpio < 64)
 259                 return 0;
 260 #endif
 261 #ifdef CONFIG_ARCH_OMAP730
 262         if (cpu_is_omap730() && gpio < 192)
 263                 return 0;
 264 #endif
 265 #ifdef CONFIG_ARCH_OMAP24XX
 266         if (cpu_is_omap24xx() && gpio < 128)
 267                 return 0;
 268 #endif
 269         return -1;
 270 }
 271
 272 static int check_gpio(int gpio)
 273 {
 274         if (unlikely(gpio_valid(gpio)) < 0) {
 275                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 276                 dump_stack();
 277                 return -1;
 278         }
 279         return 0;
 280 }
 281
 282 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 283 {
 284         void __iomem *reg = bank->base;
 285         u32 l;
 286
 287         switch (bank->method) {
 288 #ifdef CONFIG_ARCH_OMAP1
 289         case METHOD_MPUIO:
 290                 reg += OMAP_MPUIO_IO_CNTL;
 291                 break;
 292 #endif
 293 #ifdef CONFIG_ARCH_OMAP15XX
 294         case METHOD_GPIO_1510:
 295                 reg += OMAP1510_GPIO_DIR_CONTROL;
 296                 break;
 297 #endif
 298 #ifdef CONFIG_ARCH_OMAP16XX
 299         case METHOD_GPIO_1610:
 300                 reg += OMAP1610_GPIO_DIRECTION;
 301                 break;
 302 #endif
 303 #ifdef CONFIG_ARCH_OMAP730
 304         case METHOD_GPIO_730:
 305                 reg += OMAP730_GPIO_DIR_CONTROL;
 306                 break;
 307 #endif
 308 #ifdef CONFIG_ARCH_OMAP24XX
 309         case METHOD_GPIO_24XX:
 310                 reg += OMAP24XX_GPIO_OE;
 311                 break;
 312 #endif
 313         default:
 314                 WARN_ON(1);
 315                 return;
 316         }
 317         l = __raw_readl(reg);
 318         if (is_input)
 319                 l |= 1 << gpio;
 320         else
 321                 l &= ~(1 << gpio);
 322         __raw_writel(l, reg);
 323 }
 324
 325 void omap_set_gpio_direction(int gpio, int is_input)
 326 {
 327         struct gpio_bank *bank;
 328
 329         if (check_gpio(gpio) < 0)
 330                 return;
 331         bank = get_gpio_bank(gpio);
 332         spin_lock(&bank->lock);
 333         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 334         spin_unlock(&bank->lock);
 335 }
 336
 337 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 338 {
 339         void __iomem *reg = bank->base;
 340         u32 l = 0;
 341
 342         switch (bank->method) {
 343 #ifdef CONFIG_ARCH_OMAP1
 344         case METHOD_MPUIO:
 345                 reg += OMAP_MPUIO_OUTPUT;
 346                 l = __raw_readl(reg);
 347                 if (enable)
 348                         l |= 1 << gpio;
 349                 else
 350                         l &= ~(1 << gpio);
 351                 break;
 352 #endif
 353 #ifdef CONFIG_ARCH_OMAP15XX
 354         case METHOD_GPIO_1510:
 355                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 356                 l = __raw_readl(reg);
 357                 if (enable)
 358                         l |= 1 << gpio;
 359                 else
 360                         l &= ~(1 << gpio);
 361                 break;
 362 #endif
 363 #ifdef CONFIG_ARCH_OMAP16XX
 364         case METHOD_GPIO_1610:
 365                 if (enable)
 366                         reg += OMAP1610_GPIO_SET_DATAOUT;
 367                 else
 368                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 369                 l = 1 << gpio;
 370                 break;
 371 #endif
 372 #ifdef CONFIG_ARCH_OMAP730
 373         case METHOD_GPIO_730:
 374                 reg += OMAP730_GPIO_DATA_OUTPUT;
 375                 l = __raw_readl(reg);
 376                 if (enable)
 377                         l |= 1 << gpio;
 378                 else
 379                         l &= ~(1 << gpio);
 380                 break;
 381 #endif
 382 #ifdef CONFIG_ARCH_OMAP24XX
 383         case METHOD_GPIO_24XX:
 384                 if (enable)
 385                         reg += OMAP24XX_GPIO_SETDATAOUT;
 386                 else
 387                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 388                 l = 1 << gpio;
 389                 break;
 390 #endif
 391         default:
 392                 WARN_ON(1);
 393                 return;
 394         }
 395         __raw_writel(l, reg);
 396 }
 397
 398 void omap_set_gpio_dataout(int gpio, int enable)
 399 {
 400         struct gpio_bank *bank;
 401
 402         if (check_gpio(gpio) < 0)
 403                 return;
 404         bank = get_gpio_bank(gpio);
 405         spin_lock(&bank->lock);
 406         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 407         spin_unlock(&bank->lock);
 408 }
 409
 410 int omap_get_gpio_datain(int gpio)
 411 {
 412         struct gpio_bank *bank;
 413         void __iomem *reg;
 414
 415         if (check_gpio(gpio) < 0)
 416                 return -EINVAL;
 417         bank = get_gpio_bank(gpio);
 418         reg = bank->base;
 419         switch (bank->method) {
 420 #ifdef CONFIG_ARCH_OMAP1
 421         case METHOD_MPUIO:
 422                 reg += OMAP_MPUIO_INPUT_LATCH;
 423                 break;
 424 #endif
 425 #ifdef CONFIG_ARCH_OMAP15XX
 426         case METHOD_GPIO_1510:
 427                 reg += OMAP1510_GPIO_DATA_INPUT;
 428                 break;
 429 #endif
 430 #ifdef CONFIG_ARCH_OMAP16XX
 431         case METHOD_GPIO_1610:
 432                 reg += OMAP1610_GPIO_DATAIN;
 433                 break;
 434 #endif
 435 #ifdef CONFIG_ARCH_OMAP730
 436         case METHOD_GPIO_730:
 437                 reg += OMAP730_GPIO_DATA_INPUT;
 438                 break;
 439 #endif
 440 #ifdef CONFIG_ARCH_OMAP24XX
 441         case METHOD_GPIO_24XX:
 442                 reg += OMAP24XX_GPIO_DATAIN;
 443                 break;
 444 #endif
 445         default:
 446                 return -EINVAL;
 447         }
 448         return (__raw_readl(reg)
 449                         & (1 << get_gpio_index(gpio))) != 0;
 450 }
 451
 452 #define MOD_REG_BIT(reg, bit_mask, set) \
 453 do {    \
 454         int l = __raw_readl(base + reg); \
 455         if (set) l |= bit_mask; \
 456         else l &= ~bit_mask; \
 457         __raw_writel(l, base + reg); \
 458 } while(0)
 459
 460 #ifdef CONFIG_ARCH_OMAP24XX
 461 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 462 {
 463         void __iomem *base = bank->base;
 464         u32 gpio_bit = 1 << gpio;
 465
 466         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 467                 trigger & __IRQT_LOWLVL);
 468         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 469                 trigger & __IRQT_HIGHLVL);
 470         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 471                 trigger & __IRQT_RISEDGE);
 472         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 473                 trigger & __IRQT_FALEDGE);
 474         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 475                 if (trigger != 0)
 476                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_SETWKUENA);
 477                 else
 478                         __raw_writel(1 << gpio, bank->base + OMAP24XX_GPIO_CLEARWKUENA);
 479         } else {
 480                 if (trigger != 0)
 481                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 482                 else
 483                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 484         }
 485         /* FIXME: Possibly do 'set_irq_handler(j, do_level_IRQ)' if only level
 486          * triggering requested. */
 487 }
 488 #endif
 489
 490 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 491 {
 492         void __iomem *reg = bank->base;
 493         u32 l = 0;
 494
 495         switch (bank->method) {
 496 #ifdef CONFIG_ARCH_OMAP1
 497         case METHOD_MPUIO:
 498                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 499                 l = __raw_readl(reg);
 500                 if (trigger & __IRQT_RISEDGE)
 501                         l |= 1 << gpio;
 502                 else if (trigger & __IRQT_FALEDGE)
 503                         l &= ~(1 << gpio);
 504                 else
 505                         goto bad;
 506                 break;
 507 #endif
 508 #ifdef CONFIG_ARCH_OMAP15XX
 509         case METHOD_GPIO_1510:
 510                 reg += OMAP1510_GPIO_INT_CONTROL;
 511                 l = __raw_readl(reg);
 512                 if (trigger & __IRQT_RISEDGE)
 513                         l |= 1 << gpio;
 514                 else if (trigger & __IRQT_FALEDGE)
 515                         l &= ~(1 << gpio);
 516                 else
 517                         goto bad;
 518                 break;
 519 #endif
 520 #ifdef CONFIG_ARCH_OMAP16XX
 521         case METHOD_GPIO_1610:
 522                 if (gpio & 0x08)
 523                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 524                 else
 525                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 526                 gpio &= 0x07;
 527                 l = __raw_readl(reg);
 528                 l &= ~(3 << (gpio << 1));
 529                 if (trigger & __IRQT_RISEDGE)
 530                         l |= 2 << (gpio << 1);
 531                 if (trigger & __IRQT_FALEDGE)
 532                         l |= 1 << (gpio << 1);
 533                 if (trigger)
 534                         /* Enable wake-up during idle for dynamic tick */
 535                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 536                 else
 537                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 538                 break;
 539 #endif
 540 #ifdef CONFIG_ARCH_OMAP730
 541         case METHOD_GPIO_730:
 542                 reg += OMAP730_GPIO_INT_CONTROL;
 543                 l = __raw_readl(reg);
 544                 if (trigger & __IRQT_RISEDGE)
 545                         l |= 1 << gpio;
 546                 else if (trigger & __IRQT_FALEDGE)
 547                         l &= ~(1 << gpio);
 548                 else
 549                         goto bad;
 550                 break;
 551 #endif
 552 #ifdef CONFIG_ARCH_OMAP24XX
 553         case METHOD_GPIO_24XX:
 554                 set_24xx_gpio_triggering(bank, gpio, trigger);
 555                 break;
 556 #endif
 557         default:
 558                 goto bad;
 559         }
 560         __raw_writel(l, reg);
 561         return 0;
 562 bad:
 563         return -EINVAL;
 564 }
 565
 566 static int gpio_irq_type(unsigned irq, unsigned type)
 567 {
 568         struct gpio_bank *bank;
 569         unsigned gpio;
 570         int retval;
 571
 572         if (!cpu_is_omap24xx() && irq > IH_MPUIO_BASE)
 573                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 574         else
 575                 gpio = irq - IH_GPIO_BASE;
 576
 577         if (check_gpio(gpio) < 0)
 578                 return -EINVAL;
 579
 580         if (type & ~IRQ_TYPE_SENSE_MASK)
 581                 return -EINVAL;
 582
 583         /* OMAP1 allows only only edge triggering */
 584         if (!cpu_is_omap24xx()
 585                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 586                 return -EINVAL;
 587
 588         bank = get_irq_chip_data(irq);
 589         spin_lock(&bank->lock);
 590         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 591         if (retval == 0) {
 592                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 593                 irq_desc[irq].status |= type;
 594         }
 595         spin_unlock(&bank->lock);
 596         return retval;
 597 }
 598
 599 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 600 {
 601         void __iomem *reg = bank->base;
 602
 603         switch (bank->method) {
 604 #ifdef CONFIG_ARCH_OMAP1
 605         case METHOD_MPUIO:
 606                 /* MPUIO irqstatus is reset by reading the status register,
 607                  * so do nothing here */
 608                 return;
 609 #endif
 610 #ifdef CONFIG_ARCH_OMAP15XX
 611         case METHOD_GPIO_1510:
 612                 reg += OMAP1510_GPIO_INT_STATUS;
 613                 break;
 614 #endif
 615 #ifdef CONFIG_ARCH_OMAP16XX
 616         case METHOD_GPIO_1610:
 617                 reg += OMAP1610_GPIO_IRQSTATUS1;
 618                 break;
 619 #endif
 620 #ifdef CONFIG_ARCH_OMAP730
 621         case METHOD_GPIO_730:
 622                 reg += OMAP730_GPIO_INT_STATUS;
 623                 break;
 624 #endif
 625 #ifdef CONFIG_ARCH_OMAP24XX
 626         case METHOD_GPIO_24XX:
 627                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 628                 break;
 629 #endif
 630         default:
 631                 WARN_ON(1);
 632                 return;
 633         }
 634         __raw_writel(gpio_mask, reg);
 635
 636         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 637         if (cpu_is_omap2420())
 638                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 639 }
 640
 641 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 642 {
 643         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 644 }
 645
 646 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 647 {
 648         void __iomem *reg = bank->base;
 649         int inv = 0;
 650         u32 l;
 651         u32 mask;
 652
 653         switch (bank->method) {
 654 #ifdef CONFIG_ARCH_OMAP1
 655         case METHOD_MPUIO:
 656                 reg += OMAP_MPUIO_GPIO_MASKIT;
 657                 mask = 0xffff;
 658                 inv = 1;
 659                 break;
 660 #endif
 661 #ifdef CONFIG_ARCH_OMAP15XX
 662         case METHOD_GPIO_1510:
 663                 reg += OMAP1510_GPIO_INT_MASK;
 664                 mask = 0xffff;
 665                 inv = 1;
 666                 break;
 667 #endif
 668 #ifdef CONFIG_ARCH_OMAP16XX
 669         case METHOD_GPIO_1610:
 670                 reg += OMAP1610_GPIO_IRQENABLE1;
 671                 mask = 0xffff;
 672                 break;
 673 #endif
 674 #ifdef CONFIG_ARCH_OMAP730
 675         case METHOD_GPIO_730:
 676                 reg += OMAP730_GPIO_INT_MASK;
 677                 mask = 0xffffffff;
 678                 inv = 1;
 679                 break;
 680 #endif
 681 #ifdef CONFIG_ARCH_OMAP24XX
 682         case METHOD_GPIO_24XX:
 683                 reg += OMAP24XX_GPIO_IRQENABLE1;
 684                 mask = 0xffffffff;
 685                 break;
 686 #endif
 687         default:
 688                 WARN_ON(1);
 689                 return 0;
 690         }
 691
 692         l = __raw_readl(reg);
 693         if (inv)
 694                 l = ~l;
 695         l &= mask;
 696         return l;
 697 }
 698
 699 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 700 {
 701         void __iomem *reg = bank->base;
 702         u32 l;
 703
 704         switch (bank->method) {
 705 #ifdef CONFIG_ARCH_OMAP1
 706         case METHOD_MPUIO:
 707                 reg += OMAP_MPUIO_GPIO_MASKIT;
 708                 l = __raw_readl(reg);
 709                 if (enable)
 710                         l &= ~(gpio_mask);
 711                 else
 712                         l |= gpio_mask;
 713                 break;
 714 #endif
 715 #ifdef CONFIG_ARCH_OMAP15XX
 716         case METHOD_GPIO_1510:
 717                 reg += OMAP1510_GPIO_INT_MASK;
 718                 l = __raw_readl(reg);
 719                 if (enable)
 720                         l &= ~(gpio_mask);
 721                 else
 722                         l |= gpio_mask;
 723                 break;
 724 #endif
 725 #ifdef CONFIG_ARCH_OMAP16XX
 726         case METHOD_GPIO_1610:
 727                 if (enable)
 728                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 729                 else
 730                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 731                 l = gpio_mask;
 732                 break;
 733 #endif
 734 #ifdef CONFIG_ARCH_OMAP730
 735         case METHOD_GPIO_730:
 736                 reg += OMAP730_GPIO_INT_MASK;
 737                 l = __raw_readl(reg);
 738                 if (enable)
 739                         l &= ~(gpio_mask);
 740                 else
 741                         l |= gpio_mask;
 742                 break;
 743 #endif
 744 #ifdef CONFIG_ARCH_OMAP24XX
 745         case METHOD_GPIO_24XX:
 746                 if (enable)
 747                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 748                 else
 749                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 750                 l = gpio_mask;
 751                 break;
 752 #endif
 753         default:
 754                 WARN_ON(1);
 755                 return;
 756         }
 757         __raw_writel(l, reg);
 758 }
 759
 760 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 761 {
 762         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 763 }
 764
 765 /*
 766  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 767  * 1510 does not seem to have a wake-up register. If JTAG is connected
 768  * to the target, system will wake up always on GPIO events. While
 769  * system is running all registered GPIO interrupts need to have wake-up
 770  * enabled. When system is suspended, only selected GPIO interrupts need
 771  * to have wake-up enabled.
 772  */
 773 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 774 {
 775         switch (bank->method) {
 776 #ifdef CONFIG_ARCH_OMAP16XX
 777         case METHOD_MPUIO:
 778         case METHOD_GPIO_1610:
 779                 spin_lock(&bank->lock);
 780                 if (enable) {
 781                         bank->suspend_wakeup |= (1 << gpio);
 782                         enable_irq_wake(bank->irq);
 783                 } else {
 784                         disable_irq_wake(bank->irq);
 785                         bank->suspend_wakeup &= ~(1 << gpio);
 786                 }
 787                 spin_unlock(&bank->lock);
 788                 return 0;
 789 #endif
 790 #ifdef CONFIG_ARCH_OMAP24XX
 791         case METHOD_GPIO_24XX:
 792                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 793                         printk(KERN_ERR "Unable to modify wakeup on "
 794                                         "non-wakeup GPIO%d\n",
 795                                         (bank - gpio_bank) * 32 + gpio);
 796                         return -EINVAL;
 797                 }
 798                 spin_lock(&bank->lock);
 799                 if (enable) {
 800                         bank->suspend_wakeup |= (1 << gpio);
 801                         enable_irq_wake(bank->irq);
 802                 } else {
 803                         disable_irq_wake(bank->irq);
 804                         bank->suspend_wakeup &= ~(1 << gpio);
 805                 }
 806                 spin_unlock(&bank->lock);
 807                 return 0;
 808 #endif
 809         default:
 810                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 811                        bank->method);
 812                 return -EINVAL;
 813         }
 814 }
 815
 816 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 817 {
 818         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 819         _set_gpio_irqenable(bank, gpio, 0);
 820         _clear_gpio_irqstatus(bank, gpio);
 821         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 822 }
 823
 824 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 825 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 826 {
 827         unsigned int gpio = irq - IH_GPIO_BASE;
 828         struct gpio_bank *bank;
 829         int retval;
 830
 831         if (check_gpio(gpio) < 0)
 832                 return -ENODEV;
 833         bank = get_irq_chip_data(irq);
 834         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 835
 836         return retval;
 837 }
 838
 839 int omap_request_gpio(int gpio)
 840 {
 841         struct gpio_bank *bank;
 842
 843         if (check_gpio(gpio) < 0)
 844                 return -EINVAL;
 845
 846         bank = get_gpio_bank(gpio);
 847         spin_lock(&bank->lock);
 848         if (unlikely(bank->reserved_map & (1 << get_gpio_index(gpio)))) {
 849                 printk(KERN_ERR "omap-gpio: GPIO %d is already reserved!\n", gpio);
 850                 dump_stack();
 851                 spin_unlock(&bank->lock);
 852                 return -1;
 853         }
 854         bank->reserved_map |= (1 << get_gpio_index(gpio));
 855
 856         /* Set trigger to none. You need to enable the desired trigger with
 857          * request_irq() or set_irq_type().
 858          */
 859         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQT_NOEDGE);
 860
 861 #ifdef CONFIG_ARCH_OMAP15XX
 862         if (bank->method == METHOD_GPIO_1510) {
 863                 void __iomem *reg;
 864
 865                 /* Claim the pin for MPU */
 866                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 867                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 868         }
 869 #endif
 870         spin_unlock(&bank->lock);
 871
 872         return 0;
 873 }
 874
 875 void omap_free_gpio(int gpio)
 876 {
 877         struct gpio_bank *bank;
 878
 879         if (check_gpio(gpio) < 0)
 880                 return;
 881         bank = get_gpio_bank(gpio);
 882         spin_lock(&bank->lock);
 883         if (unlikely(!(bank->reserved_map & (1 << get_gpio_index(gpio))))) {
 884                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 885                 dump_stack();
 886                 spin_unlock(&bank->lock);
 887                 return;
 888         }
 889 #ifdef CONFIG_ARCH_OMAP16XX
 890         if (bank->method == METHOD_GPIO_1610) {
 891                 /* Disable wake-up during idle for dynamic tick */
 892                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 893                 __raw_writel(1 << get_gpio_index(gpio), reg);
 894         }
 895 #endif
 896 #ifdef CONFIG_ARCH_OMAP24XX
 897         if (bank->method == METHOD_GPIO_24XX) {
 898                 /* Disable wake-up during idle for dynamic tick */
 899                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 900                 __raw_writel(1 << get_gpio_index(gpio), reg);
 901         }
 902 #endif
 903         bank->reserved_map &= ~(1 << get_gpio_index(gpio));
 904         _reset_gpio(bank, gpio);
 905         spin_unlock(&bank->lock);
 906 }
 907
 908 /*
 909  * We need to unmask the GPIO bank interrupt as soon as possible to
 910  * avoid missing GPIO interrupts for other lines in the bank.
 911  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 912  * in the bank to avoid missing nested interrupts for a GPIO line.
 913  * If we wait to unmask individual GPIO lines in the bank after the
 914  * line's interrupt handler has been run, we may miss some nested
 915  * interrupts.
 916  */
 917 static void gpio_irq_handler(unsigned int irq, struct irqdesc *desc)
 918 {
 919         void __iomem *isr_reg = NULL;
 920         u32 isr;
 921         unsigned int gpio_irq;
 922         struct gpio_bank *bank;
 923         u32 retrigger = 0;
 924         int unmasked = 0;
 925
 926         desc->chip->ack(irq);
 927
 928         bank = get_irq_data(irq);
 929 #ifdef CONFIG_ARCH_OMAP1
 930         if (bank->method == METHOD_MPUIO)
 931                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 932 #endif
 933 #ifdef CONFIG_ARCH_OMAP15XX
 934         if (bank->method == METHOD_GPIO_1510)
 935                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 936 #endif
 937 #if defined(CONFIG_ARCH_OMAP16XX)
 938         if (bank->method == METHOD_GPIO_1610)
 939                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 940 #endif
 941 #ifdef CONFIG_ARCH_OMAP730
 942         if (bank->method == METHOD_GPIO_730)
 943                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 944 #endif
 945 #ifdef CONFIG_ARCH_OMAP24XX
 946         if (bank->method == METHOD_GPIO_24XX)
 947                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 948 #endif
 949         while(1) {
 950                 u32 isr_saved, level_mask = 0;
 951                 u32 enabled;
 952
 953                 enabled = _get_gpio_irqbank_mask(bank);
 954                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 955
 956                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 957                         isr &= 0x0000ffff;
 958
 959                 if (cpu_is_omap24xx()) {
 960                         level_mask =
 961                                 __raw_readl(bank->base +
 962                                         OMAP24XX_GPIO_LEVELDETECT0) |
 963                                 __raw_readl(bank->base +
 964                                         OMAP24XX_GPIO_LEVELDETECT1);
 965                         level_mask &= enabled;
 966                 }
 967
 968                 /* clear edge sensitive interrupts before handler(s) are
 969                 called so that we don't miss any interrupt occurred while
 970                 executing them */
 971                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 972                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 973                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 974
 975                 /* if there is only edge sensitive GPIO pin interrupts
 976                 configured, we could unmask GPIO bank interrupt immediately */
 977                 if (!level_mask && !unmasked) {
 978                         unmasked = 1;
 979                         desc->chip->unmask(irq);
 980                 }
 981
 982                 isr |= retrigger;
 983                 retrigger = 0;
 984                 if (!isr)
 985                         break;
 986
 987                 gpio_irq = bank->virtual_irq_start;
 988                 for (; isr != 0; isr >>= 1, gpio_irq++) {
 989                         struct irqdesc *d;
 990                         int irq_mask;
 991                         if (!(isr & 1))
 992                                 continue;
 993                         d = irq_desc + gpio_irq;
 994                         /* Don't run the handler if it's already running
 995                          * or was disabled lazely.
 996                          */
 997                         if (unlikely((d->depth ||
 998                                       (d->status & IRQ_INPROGRESS)))) {
 999                                 irq_mask = 1 <<
1000                                         (gpio_irq - bank->virtual_irq_start);
1001                                 /* The unmasking will be done by
1002                                  * enable_irq in case it is disabled or
1003                                  * after returning from the handler if
1004                                  * it's already running.
1005                                  */
1006                                 _enable_gpio_irqbank(bank, irq_mask, 0);
1007                                 if (!d->depth) {
1008                                         /* Level triggered interrupts
1009                                          * won't ever be reentered
1010                                          */
1011                                         BUG_ON(level_mask & irq_mask);
1012                                         d->status |= IRQ_PENDING;
1013                                 }
1014                                 continue;
1015                         }
1016
1017                         desc_handle_irq(gpio_irq, d);
1018
1019                         if (unlikely((d->status & IRQ_PENDING) && !d->depth)) {
1020                                 irq_mask = 1 <<
1021                                         (gpio_irq - bank->virtual_irq_start);
1022                                 d->status &= ~IRQ_PENDING;
1023                                 _enable_gpio_irqbank(bank, irq_mask, 1);
1024                                 retrigger |= irq_mask;
1025                         }
1026                 }
1027
1028                 if (cpu_is_omap24xx()) {
1029                         /* clear level sensitive interrupts after handler(s) */
1030                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 0);
1031                         _clear_gpio_irqbank(bank, isr_saved & level_mask);
1032                         _enable_gpio_irqbank(bank, isr_saved & level_mask, 1);
1033                 }
1034
1035         }
1036         /* if bank has any level sensitive GPIO pin interrupt
1037         configured, we must unmask the bank interrupt only after
1038         handler(s) are executed in order to avoid spurious bank
1039         interrupt */
1040         if (!unmasked)
1041                 desc->chip->unmask(irq);
1042
1043 }
1044
1045 static void gpio_irq_shutdown(unsigned int irq)
1046 {
1047         unsigned int gpio = irq - IH_GPIO_BASE;
1048         struct gpio_bank *bank = get_irq_chip_data(irq);
1049
1050         _reset_gpio(bank, gpio);
1051 }
1052
1053 static void gpio_ack_irq(unsigned int irq)
1054 {
1055         unsigned int gpio = irq - IH_GPIO_BASE;
1056         struct gpio_bank *bank = get_irq_chip_data(irq);
1057
1058         _clear_gpio_irqstatus(bank, gpio);
1059 }
1060
1061 static void gpio_mask_irq(unsigned int irq)
1062 {
1063         unsigned int gpio = irq - IH_GPIO_BASE;
1064         struct gpio_bank *bank = get_irq_chip_data(irq);
1065
1066         _set_gpio_irqenable(bank, gpio, 0);
1067 }
1068
1069 static void gpio_unmask_irq(unsigned int irq)
1070 {
1071         unsigned int gpio = irq - IH_GPIO_BASE;
1072         unsigned int gpio_idx = get_gpio_index(gpio);
1073         struct gpio_bank *bank = get_irq_chip_data(irq);
1074
1075         _set_gpio_irqenable(bank, gpio_idx, 1);
1076 }
1077
1078 static struct irq_chip gpio_irq_chip = {
1079         .name           = "GPIO",
1080         .shutdown       = gpio_irq_shutdown,
1081         .ack            = gpio_ack_irq,
1082         .mask           = gpio_mask_irq,
1083         .unmask         = gpio_unmask_irq,
1084         .set_type       = gpio_irq_type,
1085         .set_wake       = gpio_wake_enable,
1086 };
1087
1088 /*---------------------------------------------------------------------*/
1089
1090 #ifdef CONFIG_ARCH_OMAP1
1091
1092 /* MPUIO uses the always-on 32k clock */
1093
1094 static void mpuio_ack_irq(unsigned int irq)
1095 {
1096         /* The ISR is reset automatically, so do nothing here. */
1097 }
1098
1099 static void mpuio_mask_irq(unsigned int irq)
1100 {
1101         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1102         struct gpio_bank *bank = get_irq_chip_data(irq);
1103
1104         _set_gpio_irqenable(bank, gpio, 0);
1105 }
1106
1107 static void mpuio_unmask_irq(unsigned int irq)
1108 {
1109         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1110         struct gpio_bank *bank = get_irq_chip_data(irq);
1111
1112         _set_gpio_irqenable(bank, gpio, 1);
1113 }
1114
1115 static struct irq_chip mpuio_irq_chip = {
1116         .name           = "MPUIO",
1117         .ack            = mpuio_ack_irq,
1118         .mask           = mpuio_mask_irq,
1119         .unmask         = mpuio_unmask_irq,
1120         .set_type       = gpio_irq_type,
1121 #ifdef CONFIG_ARCH_OMAP16XX
1122         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1123         .set_wake       = gpio_wake_enable,
1124 #endif
1125 };
1126
1127
1128 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1129
1130
1131 #ifdef CONFIG_ARCH_OMAP16XX
1132
1133 #include <linux/platform_device.h>
1134
1135 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1136 {
1137         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1138         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1139
1140         spin_lock(&bank->lock);
1141         bank->saved_wakeup = __raw_readl(mask_reg);
1142         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1143         spin_unlock(&bank->lock);
1144
1145         return 0;
1146 }
1147
1148 static int omap_mpuio_resume_early(struct platform_device *pdev)
1149 {
1150         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1151         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1152
1153         spin_lock(&bank->lock);
1154         __raw_writel(bank->saved_wakeup, mask_reg);
1155         spin_unlock(&bank->lock);
1156
1157         return 0;
1158 }
1159
1160 /* use platform_driver for this, now that there's no longer any
1161  * point to sys_device (other than not disturbing old code).
1162  */
1163 static struct platform_driver omap_mpuio_driver = {
1164         .suspend_late   = omap_mpuio_suspend_late,
1165         .resume_early   = omap_mpuio_resume_early,
1166         .driver         = {
1167                 .name   = "mpuio",
1168         },
1169 };
1170
1171 static struct platform_device omap_mpuio_device = {
1172         .name           = "mpuio",
1173         .id             = -1,
1174         .dev = {
1175                 .driver = &omap_mpuio_driver.driver,
1176         }
1177         /* could list the /proc/iomem resources */
1178 };
1179
1180 static inline void mpuio_init(void)
1181 {
1182         if (platform_driver_register(&omap_mpuio_driver) == 0)
1183                 (void) platform_device_register(&omap_mpuio_device);
1184 }
1185
1186 #else
1187 static inline void mpuio_init(void) {}
1188 #endif  /* 16xx */
1189
1190 #else
1191
1192 extern struct irq_chip mpuio_irq_chip;
1193
1194 #define bank_is_mpuio(bank)     0
1195 static inline void mpuio_init(void) {}
1196
1197 #endif
1198
1199 /*---------------------------------------------------------------------*/
1200
1201 static int initialized;
1202 static struct clk * gpio_ick;
1203 static struct clk * gpio_fck;
1204
1205 #ifdef CONFIG_ARCH_OMAP2430
1206 static struct clk * gpio5_ick;
1207 static struct clk * gpio5_fck;
1208 #endif
1209
1210 static int __init _omap_gpio_init(void)
1211 {
1212         int i;
1213         struct gpio_bank *bank;
1214
1215         initialized = 1;
1216
1217         if (cpu_is_omap15xx()) {
1218                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1219                 if (IS_ERR(gpio_ick))
1220                         printk("Could not get arm_gpio_ck\n");
1221                 else
1222                         clk_enable(gpio_ick);
1223         }
1224         if (cpu_is_omap24xx()) {
1225                 gpio_ick = clk_get(NULL, "gpios_ick");
1226                 if (IS_ERR(gpio_ick))
1227                         printk("Could not get gpios_ick\n");
1228                 else
1229                         clk_enable(gpio_ick);
1230                 gpio_fck = clk_get(NULL, "gpios_fck");
1231                 if (IS_ERR(gpio_fck))
1232                         printk("Could not get gpios_fck\n");
1233                 else
1234                         clk_enable(gpio_fck);
1235
1236                 /*
1237                  * On 2430 GPIO 5 uses CORE L4 ICLK
1238                  */
1239 #ifdef CONFIG_ARCH_OMAP2430
1240                 if (cpu_is_omap2430()) {
1241                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1242                         if (IS_ERR(gpio5_ick))
1243                                 printk("Could not get gpio5_ick\n");
1244                         else
1245                                 clk_enable(gpio5_ick);
1246                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1247                         if (IS_ERR(gpio5_fck))
1248                                 printk("Could not get gpio5_fck\n");
1249                         else
1250                                 clk_enable(gpio5_fck);
1251                 }
1252 #endif
1253 }
1254
1255 #ifdef CONFIG_ARCH_OMAP15XX
1256         if (cpu_is_omap15xx()) {
1257                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1258                 gpio_bank_count = 2;
1259                 gpio_bank = gpio_bank_1510;
1260         }
1261 #endif
1262 #if defined(CONFIG_ARCH_OMAP16XX)
1263         if (cpu_is_omap16xx()) {
1264                 u32 rev;
1265
1266                 gpio_bank_count = 5;
1267                 gpio_bank = gpio_bank_1610;
1268                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1269                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1270                        (rev >> 4) & 0x0f, rev & 0x0f);
1271         }
1272 #endif
1273 #ifdef CONFIG_ARCH_OMAP730
1274         if (cpu_is_omap730()) {
1275                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1276                 gpio_bank_count = 7;
1277                 gpio_bank = gpio_bank_730;
1278         }
1279 #endif
1280
1281 #ifdef CONFIG_ARCH_OMAP24XX
1282         if (cpu_is_omap242x()) {
1283                 int rev;
1284
1285                 gpio_bank_count = 4;
1286                 gpio_bank = gpio_bank_242x;
1287                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1288                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1289                         (rev >> 4) & 0x0f, rev & 0x0f);
1290         }
1291         if (cpu_is_omap243x()) {
1292                 int rev;
1293
1294                 gpio_bank_count = 5;
1295                 gpio_bank = gpio_bank_243x;
1296                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1297                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1298                         (rev >> 4) & 0x0f, rev & 0x0f);
1299         }
1300 #endif
1301         for (i = 0; i < gpio_bank_count; i++) {
1302                 int j, gpio_count = 16;
1303
1304                 bank = &gpio_bank[i];
1305                 bank->reserved_map = 0;
1306                 bank->base = IO_ADDRESS(bank->base);
1307                 spin_lock_init(&bank->lock);
1308                 if (bank_is_mpuio(bank))
1309                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1310 #ifdef CONFIG_ARCH_OMAP15XX
1311                 if (bank->method == METHOD_GPIO_1510) {
1312                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1313                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1314                 }
1315 #endif
1316 #if defined(CONFIG_ARCH_OMAP16XX)
1317                 if (bank->method == METHOD_GPIO_1610) {
1318                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1319                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1320                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1321                 }
1322 #endif
1323 #ifdef CONFIG_ARCH_OMAP730
1324                 if (bank->method == METHOD_GPIO_730) {
1325                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1326                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1327
1328                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1329                 }
1330 #endif
1331 #ifdef CONFIG_ARCH_OMAP24XX
1332                 if (bank->method == METHOD_GPIO_24XX) {
1333                         static const u32 non_wakeup_gpios[] = {
1334                                 0xe203ffc0, 0x08700040
1335                         };
1336
1337                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1338                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1339                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1340
1341                         /* Initialize interface clock ungated, module enabled */
1342                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1343                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1344                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1345                         gpio_count = 32;
1346                 }
1347 #endif
1348                 for (j = bank->virtual_irq_start;
1349                      j < bank->virtual_irq_start + gpio_count; j++) {
1350                         set_irq_chip_data(j, bank);
1351                         if (bank_is_mpuio(bank))
1352                                 set_irq_chip(j, &mpuio_irq_chip);
1353                         else
1354                                 set_irq_chip(j, &gpio_irq_chip);
1355                         set_irq_handler(j, do_simple_IRQ);
1356                         set_irq_flags(j, IRQF_VALID);
1357                 }
1358                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1359                 set_irq_data(bank->irq, bank);
1360         }
1361
1362         /* Enable system clock for GPIO module.
1363          * The CAM_CLK_CTRL *is* really the right place. */
1364         if (cpu_is_omap16xx())
1365                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1366
1367 #ifdef CONFIG_ARCH_OMAP24XX
1368         /* Enable autoidle for the OCP interface */
1369         if (cpu_is_omap24xx())
1370                 omap_writel(1 << 0, 0x48019010);
1371 #endif
1372
1373         return 0;
1374 }
1375
1376 #if defined (CONFIG_ARCH_OMAP16XX) || defined (CONFIG_ARCH_OMAP24XX)
1377 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1378 {
1379         int i;
1380
1381         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1382                 return 0;
1383
1384         for (i = 0; i < gpio_bank_count; i++) {
1385                 struct gpio_bank *bank = &gpio_bank[i];
1386                 void __iomem *wake_status;
1387                 void __iomem *wake_clear;
1388                 void __iomem *wake_set;
1389
1390                 switch (bank->method) {
1391 #ifdef CONFIG_ARCH_OMAP16XX
1392                 case METHOD_GPIO_1610:
1393                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1394                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1395                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1396                         break;
1397 #endif
1398 #ifdef CONFIG_ARCH_OMAP24XX
1399                 case METHOD_GPIO_24XX:
1400                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1401                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1402                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1403                         break;
1404 #endif
1405                 default:
1406                         continue;
1407                 }
1408
1409                 spin_lock(&bank->lock);
1410                 bank->saved_wakeup = __raw_readl(wake_status);
1411                 __raw_writel(0xffffffff, wake_clear);
1412                 __raw_writel(bank->suspend_wakeup, wake_set);
1413                 spin_unlock(&bank->lock);
1414         }
1415
1416         return 0;
1417 }
1418
1419 static int omap_gpio_resume(struct sys_device *dev)
1420 {
1421         int i;
1422
1423         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1424                 return 0;
1425
1426         for (i = 0; i < gpio_bank_count; i++) {
1427                 struct gpio_bank *bank = &gpio_bank[i];
1428                 void __iomem *wake_clear;
1429                 void __iomem *wake_set;
1430
1431                 switch (bank->method) {
1432 #ifdef CONFIG_ARCH_OMAP16XX
1433                 case METHOD_GPIO_1610:
1434                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1435                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1436                         break;
1437 #endif
1438 #ifdef CONFIG_ARCH_OMAP24XX
1439                 case METHOD_GPIO_24XX:
1440                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1441                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1442                         break;
1443 #endif
1444                 default:
1445                         continue;
1446                 }
1447
1448                 spin_lock(&bank->lock);
1449                 __raw_writel(0xffffffff, wake_clear);
1450                 __raw_writel(bank->saved_wakeup, wake_set);
1451                 spin_unlock(&bank->lock);
1452         }
1453
1454         return 0;
1455 }
1456
1457 static struct sysdev_class omap_gpio_sysclass = {
1458         set_kset_name("gpio"),
1459         .suspend        = omap_gpio_suspend,
1460         .resume         = omap_gpio_resume,
1461 };
1462
1463 static struct sys_device omap_gpio_device = {
1464         .id             = 0,
1465         .cls            = &omap_gpio_sysclass,
1466 };
1467
1468 #endif
1469
1470 #ifdef CONFIG_ARCH_OMAP24XX
1471
1472 static int workaround_enabled;
1473
1474 void omap2_gpio_prepare_for_retention(void)
1475 {
1476         int i, c = 0;
1477
1478         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1479          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1480         for (i = 0; i < gpio_bank_count; i++) {
1481                 struct gpio_bank *bank = &gpio_bank[i];
1482                 u32 l1, l2;
1483
1484                 if (!(bank->enabled_non_wakeup_gpios))
1485                         continue;
1486                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1487                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1488                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1489                 bank->saved_fallingdetect = l1;
1490                 bank->saved_risingdetect = l2;
1491                 l1 &= ~bank->enabled_non_wakeup_gpios;
1492                 l2 &= ~bank->enabled_non_wakeup_gpios;
1493                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1494                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1495                 c++;
1496         }
1497         if (!c) {
1498                 workaround_enabled = 0;
1499                 return;
1500         }
1501         workaround_enabled = 1;
1502 }
1503
1504 void omap2_gpio_resume_after_retention(void)
1505 {
1506         int i;
1507
1508         if (!workaround_enabled)
1509                 return;
1510         for (i = 0; i < gpio_bank_count; i++) {
1511                 struct gpio_bank *bank = &gpio_bank[i];
1512                 u32 l;
1513
1514                 if (!(bank->enabled_non_wakeup_gpios))
1515                         continue;
1516                 __raw_writel(bank->saved_fallingdetect,
1517                              bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1518                 __raw_writel(bank->saved_risingdetect,
1519                              bank->base + OMAP24XX_GPIO_RISINGDETECT);
1520                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1521                  * state.  If so, generate an IRQ by software.  This is
1522                  * horribly racy, but it's the best we can do to work around
1523                  * this silicon bug. */
1524                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1525                 l ^= bank->saved_datain;
1526                 l &= bank->non_wakeup_gpios;
1527                 if (l) {
1528                         u32 old0, old1;
1529
1530                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1531                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1532                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1533                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1534                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1535                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1536                 }
1537         }
1538
1539 }
1540
1541 #endif
1542
1543 /*
1544  * This may get called early from board specific init
1545  * for boards that have interrupts routed via FPGA.
1546  */
1547 int __init omap_gpio_init(void)
1548 {
1549         if (!initialized)
1550                 return _omap_gpio_init();
1551         else
1552                 return 0;
1553 }
1554
1555 static int __init omap_gpio_sysinit(void)
1556 {
1557         int ret = 0;
1558
1559         if (!initialized)
1560                 ret = _omap_gpio_init();
1561
1562         mpuio_init();
1563
1564 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX)
1565         if (cpu_is_omap16xx() || cpu_is_omap24xx()) {
1566                 if (ret == 0) {
1567                         ret = sysdev_class_register(&omap_gpio_sysclass);
1568                         if (ret == 0)
1569                                 ret = sysdev_register(&omap_gpio_device);
1570                 }
1571         }
1572 #endif
1573
1574         return ret;
1575 }
1576
1577 EXPORT_SYMBOL(omap_request_gpio);
1578 EXPORT_SYMBOL(omap_free_gpio);
1579 EXPORT_SYMBOL(omap_set_gpio_direction);
1580 EXPORT_SYMBOL(omap_set_gpio_dataout);
1581 EXPORT_SYMBOL(omap_get_gpio_datain);
1582
1583 arch_initcall(omap_gpio_sysinit);
1584
1585
1586 #ifdef  CONFIG_DEBUG_FS
1587
1588 #include <linux/debugfs.h>
1589 #include <linux/seq_file.h>
1590
1591 static int gpio_is_input(struct gpio_bank *bank, int mask)
1592 {
1593         void __iomem *reg = bank->base;
1594
1595         switch (bank->method) {
1596         case METHOD_MPUIO:
1597                 reg += OMAP_MPUIO_IO_CNTL;
1598                 break;
1599         case METHOD_GPIO_1510:
1600                 reg += OMAP1510_GPIO_DIR_CONTROL;
1601                 break;
1602         case METHOD_GPIO_1610:
1603                 reg += OMAP1610_GPIO_DIRECTION;
1604                 break;
1605         case METHOD_GPIO_730:
1606                 reg += OMAP730_GPIO_DIR_CONTROL;
1607                 break;
1608         case METHOD_GPIO_24XX:
1609                 reg += OMAP24XX_GPIO_OE;
1610                 break;
1611         }
1612         return __raw_readl(reg) & mask;
1613 }
1614
1615
1616 static int dbg_gpio_show(struct seq_file *s, void *unused)
1617 {
1618         unsigned        i, j, gpio;
1619
1620         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1621                 struct gpio_bank        *bank = gpio_bank + i;
1622                 unsigned                bankwidth = 16;
1623                 u32                     mask = 1;
1624
1625                 if (bank_is_mpuio(bank))
1626                         gpio = OMAP_MPUIO(0);
1627                 else if (cpu_is_omap24xx() || cpu_is_omap730())
1628                         bankwidth = 32;
1629
1630                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1631                         unsigned        irq, value, is_in, irqstat;
1632
1633                         if (!(bank->reserved_map & mask))
1634                                 continue;
1635
1636                         irq = bank->virtual_irq_start + j;
1637                         value = omap_get_gpio_datain(gpio);
1638                         is_in = gpio_is_input(bank, mask);
1639
1640                         if (bank_is_mpuio(bank))
1641                                 seq_printf(s, "MPUIO %2d: ", j);
1642                         else
1643                                 seq_printf(s, "GPIO %3d: ", gpio);
1644                         seq_printf(s, "%s %s",
1645                                         is_in ? "in " : "out",
1646                                         value ? "hi"  : "lo");
1647
1648                         irqstat = irq_desc[irq].status;
1649                         if (is_in && ((bank->suspend_wakeup & mask)
1650                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1651                                 char    *trigger = NULL;
1652
1653                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1654                                 case IRQ_TYPE_EDGE_FALLING:
1655                                         trigger = "falling";
1656                                         break;
1657                                 case IRQ_TYPE_EDGE_RISING:
1658                                         trigger = "rising";
1659                                         break;
1660                                 case IRQ_TYPE_EDGE_BOTH:
1661                                         trigger = "bothedge";
1662                                         break;
1663                                 case IRQ_TYPE_LEVEL_LOW:
1664                                         trigger = "low";
1665                                         break;
1666                                 case IRQ_TYPE_LEVEL_HIGH:
1667                                         trigger = "high";
1668                                         break;
1669                                 case IRQ_TYPE_NONE:
1670                                         trigger = "(unspecified)";
1671                                         break;
1672                                 }
1673                                 seq_printf(s, ", irq-%d %s%s",
1674                                                 irq, trigger,
1675                                                 (bank->suspend_wakeup & mask)
1676                                                         ? " wakeup" : "");
1677                         }
1678                         seq_printf(s, "\n");
1679                 }
1680
1681                 if (bank_is_mpuio(bank)) {
1682                         seq_printf(s, "\n");
1683                         gpio = 0;
1684                 }
1685         }
1686         return 0;
1687 }
1688
1689 static int dbg_gpio_open(struct inode *inode, struct file *file)
1690 {
1691         return single_open(file, dbg_gpio_show, &inode->i_private);
1692 }
1693
1694 static const struct file_operations debug_fops = {
1695         .open           = dbg_gpio_open,
1696         .read           = seq_read,
1697         .llseek         = seq_lseek,
1698         .release        = single_release,
1699 };
1700
1701 static int __init omap_gpio_debuginit(void)
1702 {
1703         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1704                                    NULL, NULL, &debug_fops);
1705         return 0;
1706 }
1707 late_initcall(omap_gpio_debuginit);
1708 #endif