arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20 #include <linux/io.h>
  21
  22 #include <mach/hardware.h>
  23 #include <asm/irq.h>
  24 #include <mach/irqs.h>
  25 #include <mach/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 /*
  29  * OMAP1510 GPIO registers
  30  */
  31 #define OMAP1510_GPIO_BASE              IO_ADDRESS(0xfffce000)
  32 #define OMAP1510_GPIO_DATA_INPUT        0x00
  33 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  34 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  35 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  36 #define OMAP1510_GPIO_INT_MASK          0x10
  37 #define OMAP1510_GPIO_INT_STATUS        0x14
  38 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  39
  40 #define OMAP1510_IH_GPIO_BASE           64
  41
  42 /*
  43  * OMAP1610 specific GPIO registers
  44  */
  45 #define OMAP1610_GPIO1_BASE             IO_ADDRESS(0xfffbe400)
  46 #define OMAP1610_GPIO2_BASE             IO_ADDRESS(0xfffbec00)
  47 #define OMAP1610_GPIO3_BASE             IO_ADDRESS(0xfffbb400)
  48 #define OMAP1610_GPIO4_BASE             IO_ADDRESS(0xfffbbc00)
  49 #define OMAP1610_GPIO_REVISION          0x0000
  50 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  51 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  52 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  53 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  54 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  55 #define OMAP1610_GPIO_DATAIN            0x002c
  56 #define OMAP1610_GPIO_DATAOUT           0x0030
  57 #define OMAP1610_GPIO_DIRECTION         0x0034
  58 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  59 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  60 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  61 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  62 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  63 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  64 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  65 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  66
  67 /*
  68  * OMAP730 specific GPIO registers
  69  */
  70 #define OMAP730_GPIO1_BASE              IO_ADDRESS(0xfffbc000)
  71 #define OMAP730_GPIO2_BASE              IO_ADDRESS(0xfffbc800)
  72 #define OMAP730_GPIO3_BASE              IO_ADDRESS(0xfffbd000)
  73 #define OMAP730_GPIO4_BASE              IO_ADDRESS(0xfffbd800)
  74 #define OMAP730_GPIO5_BASE              IO_ADDRESS(0xfffbe000)
  75 #define OMAP730_GPIO6_BASE              IO_ADDRESS(0xfffbe800)
  76 #define OMAP730_GPIO_DATA_INPUT         0x00
  77 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  78 #define OMAP730_GPIO_DIR_CONTROL        0x08
  79 #define OMAP730_GPIO_INT_CONTROL        0x0c
  80 #define OMAP730_GPIO_INT_MASK           0x10
  81 #define OMAP730_GPIO_INT_STATUS         0x14
  82
  83 /*
  84  * omap24xx specific GPIO registers
  85  */
  86 #define OMAP242X_GPIO1_BASE             IO_ADDRESS(0x48018000)
  87 #define OMAP242X_GPIO2_BASE             IO_ADDRESS(0x4801a000)
  88 #define OMAP242X_GPIO3_BASE             IO_ADDRESS(0x4801c000)
  89 #define OMAP242X_GPIO4_BASE             IO_ADDRESS(0x4801e000)
  90
  91 #define OMAP243X_GPIO1_BASE             IO_ADDRESS(0x4900C000)
  92 #define OMAP243X_GPIO2_BASE             IO_ADDRESS(0x4900E000)
  93 #define OMAP243X_GPIO3_BASE             IO_ADDRESS(0x49010000)
  94 #define OMAP243X_GPIO4_BASE             IO_ADDRESS(0x49012000)
  95 #define OMAP243X_GPIO5_BASE             IO_ADDRESS(0x480B6000)
  96
  97 #define OMAP24XX_GPIO_REVISION          0x0000
  98 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  99 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 100 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 101 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 102 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 103 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 104 #define OMAP24XX_GPIO_CTRL              0x0030
 105 #define OMAP24XX_GPIO_OE                0x0034
 106 #define OMAP24XX_GPIO_DATAIN            0x0038
 107 #define OMAP24XX_GPIO_DATAOUT           0x003c
 108 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 109 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 110 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 111 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 112 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 113 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 114 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 115 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 116 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 117 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 118 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 119 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 120
 121 /*
 122  * omap34xx specific GPIO registers
 123  */
 124
 125 #define OMAP34XX_GPIO1_BASE             IO_ADDRESS(0x48310000)
 126 #define OMAP34XX_GPIO2_BASE             IO_ADDRESS(0x49050000)
 127 #define OMAP34XX_GPIO3_BASE             IO_ADDRESS(0x49052000)
 128 #define OMAP34XX_GPIO4_BASE             IO_ADDRESS(0x49054000)
 129 #define OMAP34XX_GPIO5_BASE             IO_ADDRESS(0x49056000)
 130 #define OMAP34XX_GPIO6_BASE             IO_ADDRESS(0x49058000)
 131
 132 #define OMAP_MPUIO_VBASE                IO_ADDRESS(OMAP_MPUIO_BASE)
 133
 134 struct gpio_bank {
 135         void __iomem *base;
 136         u16 irq;
 137         u16 virtual_irq_start;
 138         int method;
 139 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 140         u32 suspend_wakeup;
 141         u32 saved_wakeup;
 142 #endif
 143 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 144         u32 non_wakeup_gpios;
 145         u32 enabled_non_wakeup_gpios;
 146
 147         u32 saved_datain;
 148         u32 saved_fallingdetect;
 149         u32 saved_risingdetect;
 150 #endif
 151         u32 level_mask;
 152         spinlock_t lock;
 153         struct gpio_chip chip;
 154         struct clk *dbck;
 155 };
 156
 157 #define METHOD_MPUIO            0
 158 #define METHOD_GPIO_1510        1
 159 #define METHOD_GPIO_1610        2
 160 #define METHOD_GPIO_730         3
 161 #define METHOD_GPIO_24XX        4
 162
 163 #ifdef CONFIG_ARCH_OMAP16XX
 164 static struct gpio_bank gpio_bank_1610[5] = {
 165         { OMAP_MPUIO_VBASE,    INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 166         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 169         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 170 };
 171 #endif
 172
 173 #ifdef CONFIG_ARCH_OMAP15XX
 174 static struct gpio_bank gpio_bank_1510[2] = {
 175         { OMAP_MPUIO_VBASE,   INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 176         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 177 };
 178 #endif
 179
 180 #ifdef CONFIG_ARCH_OMAP730
 181 static struct gpio_bank gpio_bank_730[7] = {
 182         { OMAP_MPUIO_VBASE,    INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 183         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 184         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 187         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 188         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 189 };
 190 #endif
 191
 192 #ifdef CONFIG_ARCH_OMAP24XX
 193
 194 static struct gpio_bank gpio_bank_242x[4] = {
 195         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 198         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 199 };
 200
 201 static struct gpio_bank gpio_bank_243x[5] = {
 202         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 206         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 207 };
 208
 209 #endif
 210
 211 #ifdef CONFIG_ARCH_OMAP34XX
 212 static struct gpio_bank gpio_bank_34xx[6] = {
 213         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 218         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 219 };
 220
 221 #endif
 222
 223 static struct gpio_bank *gpio_bank;
 224 static int gpio_bank_count;
 225
 226 static inline struct gpio_bank *get_gpio_bank(int gpio)
 227 {
 228         if (cpu_is_omap15xx()) {
 229                 if (OMAP_GPIO_IS_MPUIO(gpio))
 230                         return &gpio_bank[0];
 231                 return &gpio_bank[1];
 232         }
 233         if (cpu_is_omap16xx()) {
 234                 if (OMAP_GPIO_IS_MPUIO(gpio))
 235                         return &gpio_bank[0];
 236                 return &gpio_bank[1 + (gpio >> 4)];
 237         }
 238         if (cpu_is_omap730()) {
 239                 if (OMAP_GPIO_IS_MPUIO(gpio))
 240                         return &gpio_bank[0];
 241                 return &gpio_bank[1 + (gpio >> 5)];
 242         }
 243         if (cpu_is_omap24xx())
 244                 return &gpio_bank[gpio >> 5];
 245         if (cpu_is_omap34xx())
 246                 return &gpio_bank[gpio >> 5];
 247         BUG();
 248         return NULL;
 249 }
 250
 251 static inline int get_gpio_index(int gpio)
 252 {
 253         if (cpu_is_omap730())
 254                 return gpio & 0x1f;
 255         if (cpu_is_omap24xx())
 256                 return gpio & 0x1f;
 257         if (cpu_is_omap34xx())
 258                 return gpio & 0x1f;
 259         return gpio & 0x0f;
 260 }
 261
 262 static inline int gpio_valid(int gpio)
 263 {
 264         if (gpio < 0)
 265                 return -1;
 266         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 267                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 268                         return -1;
 269                 return 0;
 270         }
 271         if (cpu_is_omap15xx() && gpio < 16)
 272                 return 0;
 273         if ((cpu_is_omap16xx()) && gpio < 64)
 274                 return 0;
 275         if (cpu_is_omap730() && gpio < 192)
 276                 return 0;
 277         if (cpu_is_omap24xx() && gpio < 128)
 278                 return 0;
 279         if (cpu_is_omap34xx() && gpio < 160)
 280                 return 0;
 281         return -1;
 282 }
 283
 284 static int check_gpio(int gpio)
 285 {
 286         if (unlikely(gpio_valid(gpio)) < 0) {
 287                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 288                 dump_stack();
 289                 return -1;
 290         }
 291         return 0;
 292 }
 293
 294 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 295 {
 296         void __iomem *reg = bank->base;
 297         u32 l;
 298
 299         switch (bank->method) {
 300 #ifdef CONFIG_ARCH_OMAP1
 301         case METHOD_MPUIO:
 302                 reg += OMAP_MPUIO_IO_CNTL;
 303                 break;
 304 #endif
 305 #ifdef CONFIG_ARCH_OMAP15XX
 306         case METHOD_GPIO_1510:
 307                 reg += OMAP1510_GPIO_DIR_CONTROL;
 308                 break;
 309 #endif
 310 #ifdef CONFIG_ARCH_OMAP16XX
 311         case METHOD_GPIO_1610:
 312                 reg += OMAP1610_GPIO_DIRECTION;
 313                 break;
 314 #endif
 315 #ifdef CONFIG_ARCH_OMAP730
 316         case METHOD_GPIO_730:
 317                 reg += OMAP730_GPIO_DIR_CONTROL;
 318                 break;
 319 #endif
 320 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 321         case METHOD_GPIO_24XX:
 322                 reg += OMAP24XX_GPIO_OE;
 323                 break;
 324 #endif
 325         default:
 326                 WARN_ON(1);
 327                 return;
 328         }
 329         l = __raw_readl(reg);
 330         if (is_input)
 331                 l |= 1 << gpio;
 332         else
 333                 l &= ~(1 << gpio);
 334         __raw_writel(l, reg);
 335 }
 336
 337 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 338 {
 339         void __iomem *reg = bank->base;
 340         u32 l = 0;
 341
 342         switch (bank->method) {
 343 #ifdef CONFIG_ARCH_OMAP1
 344         case METHOD_MPUIO:
 345                 reg += OMAP_MPUIO_OUTPUT;
 346                 l = __raw_readl(reg);
 347                 if (enable)
 348                         l |= 1 << gpio;
 349                 else
 350                         l &= ~(1 << gpio);
 351                 break;
 352 #endif
 353 #ifdef CONFIG_ARCH_OMAP15XX
 354         case METHOD_GPIO_1510:
 355                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 356                 l = __raw_readl(reg);
 357                 if (enable)
 358                         l |= 1 << gpio;
 359                 else
 360                         l &= ~(1 << gpio);
 361                 break;
 362 #endif
 363 #ifdef CONFIG_ARCH_OMAP16XX
 364         case METHOD_GPIO_1610:
 365                 if (enable)
 366                         reg += OMAP1610_GPIO_SET_DATAOUT;
 367                 else
 368                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 369                 l = 1 << gpio;
 370                 break;
 371 #endif
 372 #ifdef CONFIG_ARCH_OMAP730
 373         case METHOD_GPIO_730:
 374                 reg += OMAP730_GPIO_DATA_OUTPUT;
 375                 l = __raw_readl(reg);
 376                 if (enable)
 377                         l |= 1 << gpio;
 378                 else
 379                         l &= ~(1 << gpio);
 380                 break;
 381 #endif
 382 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 383         case METHOD_GPIO_24XX:
 384                 if (enable)
 385                         reg += OMAP24XX_GPIO_SETDATAOUT;
 386                 else
 387                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 388                 l = 1 << gpio;
 389                 break;
 390 #endif
 391         default:
 392                 WARN_ON(1);
 393                 return;
 394         }
 395         __raw_writel(l, reg);
 396 }
 397
 398 static int __omap_get_gpio_datain(int gpio)
 399 {
 400         struct gpio_bank *bank;
 401         void __iomem *reg;
 402
 403         if (check_gpio(gpio) < 0)
 404                 return -EINVAL;
 405         bank = get_gpio_bank(gpio);
 406         reg = bank->base;
 407         switch (bank->method) {
 408 #ifdef CONFIG_ARCH_OMAP1
 409         case METHOD_MPUIO:
 410                 reg += OMAP_MPUIO_INPUT_LATCH;
 411                 break;
 412 #endif
 413 #ifdef CONFIG_ARCH_OMAP15XX
 414         case METHOD_GPIO_1510:
 415                 reg += OMAP1510_GPIO_DATA_INPUT;
 416                 break;
 417 #endif
 418 #ifdef CONFIG_ARCH_OMAP16XX
 419         case METHOD_GPIO_1610:
 420                 reg += OMAP1610_GPIO_DATAIN;
 421                 break;
 422 #endif
 423 #ifdef CONFIG_ARCH_OMAP730
 424         case METHOD_GPIO_730:
 425                 reg += OMAP730_GPIO_DATA_INPUT;
 426                 break;
 427 #endif
 428 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 429         case METHOD_GPIO_24XX:
 430                 reg += OMAP24XX_GPIO_DATAIN;
 431                 break;
 432 #endif
 433         default:
 434                 return -EINVAL;
 435         }
 436         return (__raw_readl(reg)
 437                         & (1 << get_gpio_index(gpio))) != 0;
 438 }
 439
 440 #define MOD_REG_BIT(reg, bit_mask, set) \
 441 do {    \
 442         int l = __raw_readl(base + reg); \
 443         if (set) l |= bit_mask; \
 444         else l &= ~bit_mask; \
 445         __raw_writel(l, base + reg); \
 446 } while(0)
 447
 448 void omap_set_gpio_debounce(int gpio, int enable)
 449 {
 450         struct gpio_bank *bank;
 451         void __iomem *reg;
 452         unsigned long flags;
 453         u32 val, l = 1 << get_gpio_index(gpio);
 454
 455         if (cpu_class_is_omap1())
 456                 return;
 457
 458         bank = get_gpio_bank(gpio);
 459         reg = bank->base;
 460         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 461
 462         spin_lock_irqsave(&bank->lock, flags);
 463         val = __raw_readl(reg);
 464
 465         if (enable && !(val & l))
 466                 val |= l;
 467         else if (!enable && (val & l))
 468                 val &= ~l;
 469         else
 470                 goto done;
 471
 472         if (cpu_is_omap34xx()) {
 473                 if (enable)
 474                         clk_enable(bank->dbck);
 475                 else
 476                         clk_disable(bank->dbck);
 477         }
 478
 479         __raw_writel(val, reg);
 480 done:
 481         spin_unlock_irqrestore(&bank->lock, flags);
 482 }
 483 EXPORT_SYMBOL(omap_set_gpio_debounce);
 484
 485 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 486 {
 487         struct gpio_bank *bank;
 488         void __iomem *reg;
 489
 490         if (cpu_class_is_omap1())
 491                 return;
 492
 493         bank = get_gpio_bank(gpio);
 494         reg = bank->base;
 495
 496         enc_time &= 0xff;
 497         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 498         __raw_writel(enc_time, reg);
 499 }
 500 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 501
 502 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 503 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 504                                                 int trigger)
 505 {
 506         void __iomem *base = bank->base;
 507         u32 gpio_bit = 1 << gpio;
 508
 509         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 510                 trigger & IRQ_TYPE_LEVEL_LOW);
 511         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 512                 trigger & IRQ_TYPE_LEVEL_HIGH);
 513         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 514                 trigger & IRQ_TYPE_EDGE_RISING);
 515         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 516                 trigger & IRQ_TYPE_EDGE_FALLING);
 517
 518         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 519                 if (trigger != 0)
 520                         __raw_writel(1 << gpio, bank->base
 521                                         + OMAP24XX_GPIO_SETWKUENA);
 522                 else
 523                         __raw_writel(1 << gpio, bank->base
 524                                         + OMAP24XX_GPIO_CLEARWKUENA);
 525         } else {
 526                 if (trigger != 0)
 527                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 528                 else
 529                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 530         }
 531
 532         bank->level_mask =
 533                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 534                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 535 }
 536 #endif
 537
 538 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 539 {
 540         void __iomem *reg = bank->base;
 541         u32 l = 0;
 542
 543         switch (bank->method) {
 544 #ifdef CONFIG_ARCH_OMAP1
 545         case METHOD_MPUIO:
 546                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 547                 l = __raw_readl(reg);
 548                 if (trigger & IRQ_TYPE_EDGE_RISING)
 549                         l |= 1 << gpio;
 550                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 551                         l &= ~(1 << gpio);
 552                 else
 553                         goto bad;
 554                 break;
 555 #endif
 556 #ifdef CONFIG_ARCH_OMAP15XX
 557         case METHOD_GPIO_1510:
 558                 reg += OMAP1510_GPIO_INT_CONTROL;
 559                 l = __raw_readl(reg);
 560                 if (trigger & IRQ_TYPE_EDGE_RISING)
 561                         l |= 1 << gpio;
 562                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 563                         l &= ~(1 << gpio);
 564                 else
 565                         goto bad;
 566                 break;
 567 #endif
 568 #ifdef CONFIG_ARCH_OMAP16XX
 569         case METHOD_GPIO_1610:
 570                 if (gpio & 0x08)
 571                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 572                 else
 573                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 574                 gpio &= 0x07;
 575                 l = __raw_readl(reg);
 576                 l &= ~(3 << (gpio << 1));
 577                 if (trigger & IRQ_TYPE_EDGE_RISING)
 578                         l |= 2 << (gpio << 1);
 579                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 580                         l |= 1 << (gpio << 1);
 581                 if (trigger)
 582                         /* Enable wake-up during idle for dynamic tick */
 583                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 584                 else
 585                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 586                 break;
 587 #endif
 588 #ifdef CONFIG_ARCH_OMAP730
 589         case METHOD_GPIO_730:
 590                 reg += OMAP730_GPIO_INT_CONTROL;
 591                 l = __raw_readl(reg);
 592                 if (trigger & IRQ_TYPE_EDGE_RISING)
 593                         l |= 1 << gpio;
 594                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 595                         l &= ~(1 << gpio);
 596                 else
 597                         goto bad;
 598                 break;
 599 #endif
 600 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 601         case METHOD_GPIO_24XX:
 602                 set_24xx_gpio_triggering(bank, gpio, trigger);
 603                 break;
 604 #endif
 605         default:
 606                 goto bad;
 607         }
 608         __raw_writel(l, reg);
 609         return 0;
 610 bad:
 611         return -EINVAL;
 612 }
 613
 614 static int gpio_irq_type(unsigned irq, unsigned type)
 615 {
 616         struct gpio_bank *bank;
 617         unsigned gpio;
 618         int retval;
 619         unsigned long flags;
 620
 621         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 622                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 623         else
 624                 gpio = irq - IH_GPIO_BASE;
 625
 626         if (check_gpio(gpio) < 0)
 627                 return -EINVAL;
 628
 629         if (type & ~IRQ_TYPE_SENSE_MASK)
 630                 return -EINVAL;
 631
 632         /* OMAP1 allows only only edge triggering */
 633         if (!cpu_class_is_omap2()
 634                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 635                 return -EINVAL;
 636
 637         bank = get_irq_chip_data(irq);
 638         spin_lock_irqsave(&bank->lock, flags);
 639         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 640         if (retval == 0) {
 641                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 642                 irq_desc[irq].status |= type;
 643         }
 644         spin_unlock_irqrestore(&bank->lock, flags);
 645
 646         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 647                 __set_irq_handler_unlocked(irq, handle_level_irq);
 648         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 649                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 650
 651         return retval;
 652 }
 653
 654 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 655 {
 656         void __iomem *reg = bank->base;
 657
 658         switch (bank->method) {
 659 #ifdef CONFIG_ARCH_OMAP1
 660         case METHOD_MPUIO:
 661                 /* MPUIO irqstatus is reset by reading the status register,
 662                  * so do nothing here */
 663                 return;
 664 #endif
 665 #ifdef CONFIG_ARCH_OMAP15XX
 666         case METHOD_GPIO_1510:
 667                 reg += OMAP1510_GPIO_INT_STATUS;
 668                 break;
 669 #endif
 670 #ifdef CONFIG_ARCH_OMAP16XX
 671         case METHOD_GPIO_1610:
 672                 reg += OMAP1610_GPIO_IRQSTATUS1;
 673                 break;
 674 #endif
 675 #ifdef CONFIG_ARCH_OMAP730
 676         case METHOD_GPIO_730:
 677                 reg += OMAP730_GPIO_INT_STATUS;
 678                 break;
 679 #endif
 680 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 681         case METHOD_GPIO_24XX:
 682                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 683                 break;
 684 #endif
 685         default:
 686                 WARN_ON(1);
 687                 return;
 688         }
 689         __raw_writel(gpio_mask, reg);
 690
 691         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 692 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 693         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 694                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 695 #endif
 696 }
 697
 698 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 699 {
 700         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 701 }
 702
 703 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 704 {
 705         void __iomem *reg = bank->base;
 706         int inv = 0;
 707         u32 l;
 708         u32 mask;
 709
 710         switch (bank->method) {
 711 #ifdef CONFIG_ARCH_OMAP1
 712         case METHOD_MPUIO:
 713                 reg += OMAP_MPUIO_GPIO_MASKIT;
 714                 mask = 0xffff;
 715                 inv = 1;
 716                 break;
 717 #endif
 718 #ifdef CONFIG_ARCH_OMAP15XX
 719         case METHOD_GPIO_1510:
 720                 reg += OMAP1510_GPIO_INT_MASK;
 721                 mask = 0xffff;
 722                 inv = 1;
 723                 break;
 724 #endif
 725 #ifdef CONFIG_ARCH_OMAP16XX
 726         case METHOD_GPIO_1610:
 727                 reg += OMAP1610_GPIO_IRQENABLE1;
 728                 mask = 0xffff;
 729                 break;
 730 #endif
 731 #ifdef CONFIG_ARCH_OMAP730
 732         case METHOD_GPIO_730:
 733                 reg += OMAP730_GPIO_INT_MASK;
 734                 mask = 0xffffffff;
 735                 inv = 1;
 736                 break;
 737 #endif
 738 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 739         case METHOD_GPIO_24XX:
 740                 reg += OMAP24XX_GPIO_IRQENABLE1;
 741                 mask = 0xffffffff;
 742                 break;
 743 #endif
 744         default:
 745                 WARN_ON(1);
 746                 return 0;
 747         }
 748
 749         l = __raw_readl(reg);
 750         if (inv)
 751                 l = ~l;
 752         l &= mask;
 753         return l;
 754 }
 755
 756 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 757 {
 758         void __iomem *reg = bank->base;
 759         u32 l;
 760
 761         switch (bank->method) {
 762 #ifdef CONFIG_ARCH_OMAP1
 763         case METHOD_MPUIO:
 764                 reg += OMAP_MPUIO_GPIO_MASKIT;
 765                 l = __raw_readl(reg);
 766                 if (enable)
 767                         l &= ~(gpio_mask);
 768                 else
 769                         l |= gpio_mask;
 770                 break;
 771 #endif
 772 #ifdef CONFIG_ARCH_OMAP15XX
 773         case METHOD_GPIO_1510:
 774                 reg += OMAP1510_GPIO_INT_MASK;
 775                 l = __raw_readl(reg);
 776                 if (enable)
 777                         l &= ~(gpio_mask);
 778                 else
 779                         l |= gpio_mask;
 780                 break;
 781 #endif
 782 #ifdef CONFIG_ARCH_OMAP16XX
 783         case METHOD_GPIO_1610:
 784                 if (enable)
 785                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 786                 else
 787                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 788                 l = gpio_mask;
 789                 break;
 790 #endif
 791 #ifdef CONFIG_ARCH_OMAP730
 792         case METHOD_GPIO_730:
 793                 reg += OMAP730_GPIO_INT_MASK;
 794                 l = __raw_readl(reg);
 795                 if (enable)
 796                         l &= ~(gpio_mask);
 797                 else
 798                         l |= gpio_mask;
 799                 break;
 800 #endif
 801 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 802         case METHOD_GPIO_24XX:
 803                 if (enable)
 804                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 805                 else
 806                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 807                 l = gpio_mask;
 808                 break;
 809 #endif
 810         default:
 811                 WARN_ON(1);
 812                 return;
 813         }
 814         __raw_writel(l, reg);
 815 }
 816
 817 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 818 {
 819         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 820 }
 821
 822 /*
 823  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 824  * 1510 does not seem to have a wake-up register. If JTAG is connected
 825  * to the target, system will wake up always on GPIO events. While
 826  * system is running all registered GPIO interrupts need to have wake-up
 827  * enabled. When system is suspended, only selected GPIO interrupts need
 828  * to have wake-up enabled.
 829  */
 830 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 831 {
 832         unsigned long flags;
 833
 834         switch (bank->method) {
 835 #ifdef CONFIG_ARCH_OMAP16XX
 836         case METHOD_MPUIO:
 837         case METHOD_GPIO_1610:
 838                 spin_lock_irqsave(&bank->lock, flags);
 839                 if (enable) {
 840                         bank->suspend_wakeup |= (1 << gpio);
 841                         enable_irq_wake(bank->irq);
 842                 } else {
 843                         disable_irq_wake(bank->irq);
 844                         bank->suspend_wakeup &= ~(1 << gpio);
 845                 }
 846                 spin_unlock_irqrestore(&bank->lock, flags);
 847                 return 0;
 848 #endif
 849 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 850         case METHOD_GPIO_24XX:
 851                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 852                         printk(KERN_ERR "Unable to modify wakeup on "
 853                                         "non-wakeup GPIO%d\n",
 854                                         (bank - gpio_bank) * 32 + gpio);
 855                         return -EINVAL;
 856                 }
 857                 spin_lock_irqsave(&bank->lock, flags);
 858                 if (enable) {
 859                         bank->suspend_wakeup |= (1 << gpio);
 860                         enable_irq_wake(bank->irq);
 861                 } else {
 862                         disable_irq_wake(bank->irq);
 863                         bank->suspend_wakeup &= ~(1 << gpio);
 864                 }
 865                 spin_unlock_irqrestore(&bank->lock, flags);
 866                 return 0;
 867 #endif
 868         default:
 869                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 870                        bank->method);
 871                 return -EINVAL;
 872         }
 873 }
 874
 875 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 876 {
 877         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 878         _set_gpio_irqenable(bank, gpio, 0);
 879         _clear_gpio_irqstatus(bank, gpio);
 880         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 881 }
 882
 883 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 884 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 885 {
 886         unsigned int gpio = irq - IH_GPIO_BASE;
 887         struct gpio_bank *bank;
 888         int retval;
 889
 890         if (check_gpio(gpio) < 0)
 891                 return -ENODEV;
 892         bank = get_irq_chip_data(irq);
 893         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 894
 895         return retval;
 896 }
 897
 898 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
 899 {
 900         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 901         unsigned long flags;
 902
 903         spin_lock_irqsave(&bank->lock, flags);
 904
 905         /* Set trigger to none. You need to enable the desired trigger with
 906          * request_irq() or set_irq_type().
 907          */
 908         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
 909
 910 #ifdef CONFIG_ARCH_OMAP15XX
 911         if (bank->method == METHOD_GPIO_1510) {
 912                 void __iomem *reg;
 913
 914                 /* Claim the pin for MPU */
 915                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 916                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
 917         }
 918 #endif
 919         spin_unlock_irqrestore(&bank->lock, flags);
 920
 921         return 0;
 922 }
 923
 924 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
 925 {
 926         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 927         unsigned long flags;
 928
 929         spin_lock_irqsave(&bank->lock, flags);
 930 #ifdef CONFIG_ARCH_OMAP16XX
 931         if (bank->method == METHOD_GPIO_1610) {
 932                 /* Disable wake-up during idle for dynamic tick */
 933                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 934                 __raw_writel(1 << offset, reg);
 935         }
 936 #endif
 937 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 938         if (bank->method == METHOD_GPIO_24XX) {
 939                 /* Disable wake-up during idle for dynamic tick */
 940                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 941                 __raw_writel(1 << offset, reg);
 942         }
 943 #endif
 944         _reset_gpio(bank, bank->chip.base + offset);
 945         spin_unlock_irqrestore(&bank->lock, flags);
 946 }
 947
 948 /*
 949  * We need to unmask the GPIO bank interrupt as soon as possible to
 950  * avoid missing GPIO interrupts for other lines in the bank.
 951  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 952  * in the bank to avoid missing nested interrupts for a GPIO line.
 953  * If we wait to unmask individual GPIO lines in the bank after the
 954  * line's interrupt handler has been run, we may miss some nested
 955  * interrupts.
 956  */
 957 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 958 {
 959         void __iomem *isr_reg = NULL;
 960         u32 isr;
 961         unsigned int gpio_irq;
 962         struct gpio_bank *bank;
 963         u32 retrigger = 0;
 964         int unmasked = 0;
 965
 966         desc->chip->ack(irq);
 967
 968         bank = get_irq_data(irq);
 969 #ifdef CONFIG_ARCH_OMAP1
 970         if (bank->method == METHOD_MPUIO)
 971                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 972 #endif
 973 #ifdef CONFIG_ARCH_OMAP15XX
 974         if (bank->method == METHOD_GPIO_1510)
 975                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 976 #endif
 977 #if defined(CONFIG_ARCH_OMAP16XX)
 978         if (bank->method == METHOD_GPIO_1610)
 979                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 980 #endif
 981 #ifdef CONFIG_ARCH_OMAP730
 982         if (bank->method == METHOD_GPIO_730)
 983                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 984 #endif
 985 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 986         if (bank->method == METHOD_GPIO_24XX)
 987                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 988 #endif
 989         while(1) {
 990                 u32 isr_saved, level_mask = 0;
 991                 u32 enabled;
 992
 993                 enabled = _get_gpio_irqbank_mask(bank);
 994                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 995
 996                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 997                         isr &= 0x0000ffff;
 998
 999                 if (cpu_class_is_omap2()) {
1000                         level_mask = bank->level_mask & enabled;
1001                 }
1002
1003                 /* clear edge sensitive interrupts before handler(s) are
1004                 called so that we don't miss any interrupt occurred while
1005                 executing them */
1006                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1007                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1008                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1009
1010                 /* if there is only edge sensitive GPIO pin interrupts
1011                 configured, we could unmask GPIO bank interrupt immediately */
1012                 if (!level_mask && !unmasked) {
1013                         unmasked = 1;
1014                         desc->chip->unmask(irq);
1015                 }
1016
1017                 isr |= retrigger;
1018                 retrigger = 0;
1019                 if (!isr)
1020                         break;
1021
1022                 gpio_irq = bank->virtual_irq_start;
1023                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1024                         if (!(isr & 1))
1025                                 continue;
1026
1027                         generic_handle_irq(gpio_irq);
1028                 }
1029         }
1030         /* if bank has any level sensitive GPIO pin interrupt
1031         configured, we must unmask the bank interrupt only after
1032         handler(s) are executed in order to avoid spurious bank
1033         interrupt */
1034         if (!unmasked)
1035                 desc->chip->unmask(irq);
1036
1037 }
1038
1039 static void gpio_irq_shutdown(unsigned int irq)
1040 {
1041         unsigned int gpio = irq - IH_GPIO_BASE;
1042         struct gpio_bank *bank = get_irq_chip_data(irq);
1043
1044         _reset_gpio(bank, gpio);
1045 }
1046
1047 static void gpio_ack_irq(unsigned int irq)
1048 {
1049         unsigned int gpio = irq - IH_GPIO_BASE;
1050         struct gpio_bank *bank = get_irq_chip_data(irq);
1051
1052         _clear_gpio_irqstatus(bank, gpio);
1053 }
1054
1055 static void gpio_mask_irq(unsigned int irq)
1056 {
1057         unsigned int gpio = irq - IH_GPIO_BASE;
1058         struct gpio_bank *bank = get_irq_chip_data(irq);
1059
1060         _set_gpio_irqenable(bank, gpio, 0);
1061 }
1062
1063 static void gpio_unmask_irq(unsigned int irq)
1064 {
1065         unsigned int gpio = irq - IH_GPIO_BASE;
1066         struct gpio_bank *bank = get_irq_chip_data(irq);
1067         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1068
1069         /* For level-triggered GPIOs, the clearing must be done after
1070          * the HW source is cleared, thus after the handler has run */
1071         if (bank->level_mask & irq_mask) {
1072                 _set_gpio_irqenable(bank, gpio, 0);
1073                 _clear_gpio_irqstatus(bank, gpio);
1074         }
1075
1076         _set_gpio_irqenable(bank, gpio, 1);
1077 }
1078
1079 static struct irq_chip gpio_irq_chip = {
1080         .name           = "GPIO",
1081         .shutdown       = gpio_irq_shutdown,
1082         .ack            = gpio_ack_irq,
1083         .mask           = gpio_mask_irq,
1084         .unmask         = gpio_unmask_irq,
1085         .set_type       = gpio_irq_type,
1086         .set_wake       = gpio_wake_enable,
1087 };
1088
1089 /*---------------------------------------------------------------------*/
1090
1091 #ifdef CONFIG_ARCH_OMAP1
1092
1093 /* MPUIO uses the always-on 32k clock */
1094
1095 static void mpuio_ack_irq(unsigned int irq)
1096 {
1097         /* The ISR is reset automatically, so do nothing here. */
1098 }
1099
1100 static void mpuio_mask_irq(unsigned int irq)
1101 {
1102         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1103         struct gpio_bank *bank = get_irq_chip_data(irq);
1104
1105         _set_gpio_irqenable(bank, gpio, 0);
1106 }
1107
1108 static void mpuio_unmask_irq(unsigned int irq)
1109 {
1110         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1111         struct gpio_bank *bank = get_irq_chip_data(irq);
1112
1113         _set_gpio_irqenable(bank, gpio, 1);
1114 }
1115
1116 static struct irq_chip mpuio_irq_chip = {
1117         .name           = "MPUIO",
1118         .ack            = mpuio_ack_irq,
1119         .mask           = mpuio_mask_irq,
1120         .unmask         = mpuio_unmask_irq,
1121         .set_type       = gpio_irq_type,
1122 #ifdef CONFIG_ARCH_OMAP16XX
1123         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1124         .set_wake       = gpio_wake_enable,
1125 #endif
1126 };
1127
1128
1129 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1130
1131
1132 #ifdef CONFIG_ARCH_OMAP16XX
1133
1134 #include <linux/platform_device.h>
1135
1136 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1137 {
1138         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1139         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1140         unsigned long           flags;
1141
1142         spin_lock_irqsave(&bank->lock, flags);
1143         bank->saved_wakeup = __raw_readl(mask_reg);
1144         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1145         spin_unlock_irqrestore(&bank->lock, flags);
1146
1147         return 0;
1148 }
1149
1150 static int omap_mpuio_resume_early(struct platform_device *pdev)
1151 {
1152         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1153         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1154         unsigned long           flags;
1155
1156         spin_lock_irqsave(&bank->lock, flags);
1157         __raw_writel(bank->saved_wakeup, mask_reg);
1158         spin_unlock_irqrestore(&bank->lock, flags);
1159
1160         return 0;
1161 }
1162
1163 /* use platform_driver for this, now that there's no longer any
1164  * point to sys_device (other than not disturbing old code).
1165  */
1166 static struct platform_driver omap_mpuio_driver = {
1167         .suspend_late   = omap_mpuio_suspend_late,
1168         .resume_early   = omap_mpuio_resume_early,
1169         .driver         = {
1170                 .name   = "mpuio",
1171         },
1172 };
1173
1174 static struct platform_device omap_mpuio_device = {
1175         .name           = "mpuio",
1176         .id             = -1,
1177         .dev = {
1178                 .driver = &omap_mpuio_driver.driver,
1179         }
1180         /* could list the /proc/iomem resources */
1181 };
1182
1183 static inline void mpuio_init(void)
1184 {
1185         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1186
1187         if (platform_driver_register(&omap_mpuio_driver) == 0)
1188                 (void) platform_device_register(&omap_mpuio_device);
1189 }
1190
1191 #else
1192 static inline void mpuio_init(void) {}
1193 #endif  /* 16xx */
1194
1195 #else
1196
1197 extern struct irq_chip mpuio_irq_chip;
1198
1199 #define bank_is_mpuio(bank)     0
1200 static inline void mpuio_init(void) {}
1201
1202 #endif
1203
1204 /*---------------------------------------------------------------------*/
1205
1206 /* REVISIT these are stupid implementations!  replace by ones that
1207  * don't switch on METHOD_* and which mostly avoid spinlocks
1208  */
1209
1210 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1211 {
1212         struct gpio_bank *bank;
1213         unsigned long flags;
1214
1215         bank = container_of(chip, struct gpio_bank, chip);
1216         spin_lock_irqsave(&bank->lock, flags);
1217         _set_gpio_direction(bank, offset, 1);
1218         spin_unlock_irqrestore(&bank->lock, flags);
1219         return 0;
1220 }
1221
1222 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1223 {
1224         return __omap_get_gpio_datain(chip->base + offset);
1225 }
1226
1227 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1228 {
1229         struct gpio_bank *bank;
1230         unsigned long flags;
1231
1232         bank = container_of(chip, struct gpio_bank, chip);
1233         spin_lock_irqsave(&bank->lock, flags);
1234         _set_gpio_dataout(bank, offset, value);
1235         _set_gpio_direction(bank, offset, 0);
1236         spin_unlock_irqrestore(&bank->lock, flags);
1237         return 0;
1238 }
1239
1240 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1241 {
1242         struct gpio_bank *bank;
1243         unsigned long flags;
1244
1245         bank = container_of(chip, struct gpio_bank, chip);
1246         spin_lock_irqsave(&bank->lock, flags);
1247         _set_gpio_dataout(bank, offset, value);
1248         spin_unlock_irqrestore(&bank->lock, flags);
1249 }
1250
1251 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
1252 {
1253         struct gpio_bank *bank;
1254
1255         bank = container_of(chip, struct gpio_bank, chip);
1256         return bank->virtual_irq_start + offset;
1257 }
1258
1259 /*---------------------------------------------------------------------*/
1260
1261 static int initialized;
1262 #if !defined(CONFIG_ARCH_OMAP3)
1263 static struct clk * gpio_ick;
1264 #endif
1265
1266 #if defined(CONFIG_ARCH_OMAP2)
1267 static struct clk * gpio_fck;
1268 #endif
1269
1270 #if defined(CONFIG_ARCH_OMAP2430)
1271 static struct clk * gpio5_ick;
1272 static struct clk * gpio5_fck;
1273 #endif
1274
1275 #if defined(CONFIG_ARCH_OMAP3)
1276 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1277 #endif
1278
1279 /* This lock class tells lockdep that GPIO irqs are in a different
1280  * category than their parents, so it won't report false recursion.
1281  */
1282 static struct lock_class_key gpio_lock_class;
1283
1284 static int __init _omap_gpio_init(void)
1285 {
1286         int i;
1287         int gpio = 0;
1288         struct gpio_bank *bank;
1289         char clk_name[11];
1290
1291         initialized = 1;
1292
1293 #if defined(CONFIG_ARCH_OMAP1)
1294         if (cpu_is_omap15xx()) {
1295                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1296                 if (IS_ERR(gpio_ick))
1297                         printk("Could not get arm_gpio_ck\n");
1298                 else
1299                         clk_enable(gpio_ick);
1300         }
1301 #endif
1302 #if defined(CONFIG_ARCH_OMAP2)
1303         if (cpu_class_is_omap2()) {
1304                 gpio_ick = clk_get(NULL, "gpios_ick");
1305                 if (IS_ERR(gpio_ick))
1306                         printk("Could not get gpios_ick\n");
1307                 else
1308                         clk_enable(gpio_ick);
1309                 gpio_fck = clk_get(NULL, "gpios_fck");
1310                 if (IS_ERR(gpio_fck))
1311                         printk("Could not get gpios_fck\n");
1312                 else
1313                         clk_enable(gpio_fck);
1314
1315                 /*
1316                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1317                  */
1318 #if defined(CONFIG_ARCH_OMAP2430)
1319                 if (cpu_is_omap2430()) {
1320                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1321                         if (IS_ERR(gpio5_ick))
1322                                 printk("Could not get gpio5_ick\n");
1323                         else
1324                                 clk_enable(gpio5_ick);
1325                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1326                         if (IS_ERR(gpio5_fck))
1327                                 printk("Could not get gpio5_fck\n");
1328                         else
1329                                 clk_enable(gpio5_fck);
1330                 }
1331 #endif
1332         }
1333 #endif
1334
1335 #if defined(CONFIG_ARCH_OMAP3)
1336         if (cpu_is_omap34xx()) {
1337                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1338                         sprintf(clk_name, "gpio%d_ick", i + 1);
1339                         gpio_iclks[i] = clk_get(NULL, clk_name);
1340                         if (IS_ERR(gpio_iclks[i]))
1341                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1342                         else
1343                                 clk_enable(gpio_iclks[i]);
1344                 }
1345         }
1346 #endif
1347
1348
1349 #ifdef CONFIG_ARCH_OMAP15XX
1350         if (cpu_is_omap15xx()) {
1351                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1352                 gpio_bank_count = 2;
1353                 gpio_bank = gpio_bank_1510;
1354         }
1355 #endif
1356 #if defined(CONFIG_ARCH_OMAP16XX)
1357         if (cpu_is_omap16xx()) {
1358                 u32 rev;
1359
1360                 gpio_bank_count = 5;
1361                 gpio_bank = gpio_bank_1610;
1362                 rev = __raw_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1363                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1364                        (rev >> 4) & 0x0f, rev & 0x0f);
1365         }
1366 #endif
1367 #ifdef CONFIG_ARCH_OMAP730
1368         if (cpu_is_omap730()) {
1369                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1370                 gpio_bank_count = 7;
1371                 gpio_bank = gpio_bank_730;
1372         }
1373 #endif
1374
1375 #ifdef CONFIG_ARCH_OMAP24XX
1376         if (cpu_is_omap242x()) {
1377                 int rev;
1378
1379                 gpio_bank_count = 4;
1380                 gpio_bank = gpio_bank_242x;
1381                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1382                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1383                         (rev >> 4) & 0x0f, rev & 0x0f);
1384         }
1385         if (cpu_is_omap243x()) {
1386                 int rev;
1387
1388                 gpio_bank_count = 5;
1389                 gpio_bank = gpio_bank_243x;
1390                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1391                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1392                         (rev >> 4) & 0x0f, rev & 0x0f);
1393         }
1394 #endif
1395 #ifdef CONFIG_ARCH_OMAP34XX
1396         if (cpu_is_omap34xx()) {
1397                 int rev;
1398
1399                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1400                 gpio_bank = gpio_bank_34xx;
1401                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1402                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1403                         (rev >> 4) & 0x0f, rev & 0x0f);
1404         }
1405 #endif
1406         for (i = 0; i < gpio_bank_count; i++) {
1407                 int j, gpio_count = 16;
1408
1409                 bank = &gpio_bank[i];
1410                 spin_lock_init(&bank->lock);
1411                 if (bank_is_mpuio(bank))
1412                         __raw_writew(0xffff, bank->base + OMAP_MPUIO_GPIO_MASKIT);
1413                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1414                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1415                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1416                 }
1417                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1418                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1419                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1420                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1421                 }
1422                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1423                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1424                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1425
1426                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1427                 }
1428
1429 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1430                 if (bank->method == METHOD_GPIO_24XX) {
1431                         static const u32 non_wakeup_gpios[] = {
1432                                 0xe203ffc0, 0x08700040
1433                         };
1434
1435                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1436                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1437                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1438
1439                         /* Initialize interface clock ungated, module enabled */
1440                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1441                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1442                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1443                         gpio_count = 32;
1444                 }
1445 #endif
1446
1447                 /* REVISIT eventually switch from OMAP-specific gpio structs
1448                  * over to the generic ones
1449                  */
1450                 bank->chip.request = omap_gpio_request;
1451                 bank->chip.free = omap_gpio_free;
1452                 bank->chip.direction_input = gpio_input;
1453                 bank->chip.get = gpio_get;
1454                 bank->chip.direction_output = gpio_output;
1455                 bank->chip.set = gpio_set;
1456                 bank->chip.to_irq = gpio_2irq;
1457                 if (bank_is_mpuio(bank)) {
1458                         bank->chip.label = "mpuio";
1459 #ifdef CONFIG_ARCH_OMAP16XX
1460                         bank->chip.dev = &omap_mpuio_device.dev;
1461 #endif
1462                         bank->chip.base = OMAP_MPUIO(0);
1463                 } else {
1464                         bank->chip.label = "gpio";
1465                         bank->chip.base = gpio;
1466                         gpio += gpio_count;
1467                 }
1468                 bank->chip.ngpio = gpio_count;
1469
1470                 gpiochip_add(&bank->chip);
1471
1472                 for (j = bank->virtual_irq_start;
1473                      j < bank->virtual_irq_start + gpio_count; j++) {
1474                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
1475                         set_irq_chip_data(j, bank);
1476                         if (bank_is_mpuio(bank))
1477                                 set_irq_chip(j, &mpuio_irq_chip);
1478                         else
1479                                 set_irq_chip(j, &gpio_irq_chip);
1480                         set_irq_handler(j, handle_simple_irq);
1481                         set_irq_flags(j, IRQF_VALID);
1482                 }
1483                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1484                 set_irq_data(bank->irq, bank);
1485
1486                 if (cpu_is_omap34xx()) {
1487                         sprintf(clk_name, "gpio%d_dbck", i + 1);
1488                         bank->dbck = clk_get(NULL, clk_name);
1489                         if (IS_ERR(bank->dbck))
1490                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1491                 }
1492         }
1493
1494         /* Enable system clock for GPIO module.
1495          * The CAM_CLK_CTRL *is* really the right place. */
1496         if (cpu_is_omap16xx())
1497                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1498
1499         /* Enable autoidle for the OCP interface */
1500         if (cpu_is_omap24xx())
1501                 omap_writel(1 << 0, 0x48019010);
1502         if (cpu_is_omap34xx())
1503                 omap_writel(1 << 0, 0x48306814);
1504
1505         return 0;
1506 }
1507
1508 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1509 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1510 {
1511         int i;
1512
1513         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1514                 return 0;
1515
1516         for (i = 0; i < gpio_bank_count; i++) {
1517                 struct gpio_bank *bank = &gpio_bank[i];
1518                 void __iomem *wake_status;
1519                 void __iomem *wake_clear;
1520                 void __iomem *wake_set;
1521                 unsigned long flags;
1522
1523                 switch (bank->method) {
1524 #ifdef CONFIG_ARCH_OMAP16XX
1525                 case METHOD_GPIO_1610:
1526                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1527                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1528                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1529                         break;
1530 #endif
1531 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1532                 case METHOD_GPIO_24XX:
1533                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1534                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1535                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1536                         break;
1537 #endif
1538                 default:
1539                         continue;
1540                 }
1541
1542                 spin_lock_irqsave(&bank->lock, flags);
1543                 bank->saved_wakeup = __raw_readl(wake_status);
1544                 __raw_writel(0xffffffff, wake_clear);
1545                 __raw_writel(bank->suspend_wakeup, wake_set);
1546                 spin_unlock_irqrestore(&bank->lock, flags);
1547         }
1548
1549         return 0;
1550 }
1551
1552 static int omap_gpio_resume(struct sys_device *dev)
1553 {
1554         int i;
1555
1556         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1557                 return 0;
1558
1559         for (i = 0; i < gpio_bank_count; i++) {
1560                 struct gpio_bank *bank = &gpio_bank[i];
1561                 void __iomem *wake_clear;
1562                 void __iomem *wake_set;
1563                 unsigned long flags;
1564
1565                 switch (bank->method) {
1566 #ifdef CONFIG_ARCH_OMAP16XX
1567                 case METHOD_GPIO_1610:
1568                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1569                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1570                         break;
1571 #endif
1572 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1573                 case METHOD_GPIO_24XX:
1574                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1575                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1576                         break;
1577 #endif
1578                 default:
1579                         continue;
1580                 }
1581
1582                 spin_lock_irqsave(&bank->lock, flags);
1583                 __raw_writel(0xffffffff, wake_clear);
1584                 __raw_writel(bank->saved_wakeup, wake_set);
1585                 spin_unlock_irqrestore(&bank->lock, flags);
1586         }
1587
1588         return 0;
1589 }
1590
1591 static struct sysdev_class omap_gpio_sysclass = {
1592         .name           = "gpio",
1593         .suspend        = omap_gpio_suspend,
1594         .resume         = omap_gpio_resume,
1595 };
1596
1597 static struct sys_device omap_gpio_device = {
1598         .id             = 0,
1599         .cls            = &omap_gpio_sysclass,
1600 };
1601
1602 #endif
1603
1604 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1605
1606 static int workaround_enabled;
1607
1608 void omap2_gpio_prepare_for_retention(void)
1609 {
1610         int i, c = 0;
1611
1612         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1613          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1614         for (i = 0; i < gpio_bank_count; i++) {
1615                 struct gpio_bank *bank = &gpio_bank[i];
1616                 u32 l1, l2;
1617
1618                 if (!(bank->enabled_non_wakeup_gpios))
1619                         continue;
1620 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1621                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1622                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1623                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1624 #endif
1625                 bank->saved_fallingdetect = l1;
1626                 bank->saved_risingdetect = l2;
1627                 l1 &= ~bank->enabled_non_wakeup_gpios;
1628                 l2 &= ~bank->enabled_non_wakeup_gpios;
1629 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1630                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1631                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1632 #endif
1633                 c++;
1634         }
1635         if (!c) {
1636                 workaround_enabled = 0;
1637                 return;
1638         }
1639         workaround_enabled = 1;
1640 }
1641
1642 void omap2_gpio_resume_after_retention(void)
1643 {
1644         int i;
1645
1646         if (!workaround_enabled)
1647                 return;
1648         for (i = 0; i < gpio_bank_count; i++) {
1649                 struct gpio_bank *bank = &gpio_bank[i];
1650                 u32 l;
1651
1652                 if (!(bank->enabled_non_wakeup_gpios))
1653                         continue;
1654 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1655                 __raw_writel(bank->saved_fallingdetect,
1656                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1657                 __raw_writel(bank->saved_risingdetect,
1658                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1659 #endif
1660                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1661                  * state.  If so, generate an IRQ by software.  This is
1662                  * horribly racy, but it's the best we can do to work around
1663                  * this silicon bug. */
1664 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1665                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1666 #endif
1667                 l ^= bank->saved_datain;
1668                 l &= bank->non_wakeup_gpios;
1669                 if (l) {
1670                         u32 old0, old1;
1671 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1672                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1673                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1674                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1675                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1676                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1677                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1678 #endif
1679                 }
1680         }
1681
1682 }
1683
1684 #endif
1685
1686 /*
1687  * This may get called early from board specific init
1688  * for boards that have interrupts routed via FPGA.
1689  */
1690 int __init omap_gpio_init(void)
1691 {
1692         if (!initialized)
1693                 return _omap_gpio_init();
1694         else
1695                 return 0;
1696 }
1697
1698 static int __init omap_gpio_sysinit(void)
1699 {
1700         int ret = 0;
1701
1702         if (!initialized)
1703                 ret = _omap_gpio_init();
1704
1705         mpuio_init();
1706
1707 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1708         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1709                 if (ret == 0) {
1710                         ret = sysdev_class_register(&omap_gpio_sysclass);
1711                         if (ret == 0)
1712                                 ret = sysdev_register(&omap_gpio_device);
1713                 }
1714         }
1715 #endif
1716
1717         return ret;
1718 }
1719
1720 arch_initcall(omap_gpio_sysinit);
1721
1722
1723 #ifdef  CONFIG_DEBUG_FS
1724
1725 #include <linux/debugfs.h>
1726 #include <linux/seq_file.h>
1727
1728 static int gpio_is_input(struct gpio_bank *bank, int mask)
1729 {
1730         void __iomem *reg = bank->base;
1731
1732         switch (bank->method) {
1733         case METHOD_MPUIO:
1734                 reg += OMAP_MPUIO_IO_CNTL;
1735                 break;
1736         case METHOD_GPIO_1510:
1737                 reg += OMAP1510_GPIO_DIR_CONTROL;
1738                 break;
1739         case METHOD_GPIO_1610:
1740                 reg += OMAP1610_GPIO_DIRECTION;
1741                 break;
1742         case METHOD_GPIO_730:
1743                 reg += OMAP730_GPIO_DIR_CONTROL;
1744                 break;
1745         case METHOD_GPIO_24XX:
1746                 reg += OMAP24XX_GPIO_OE;
1747                 break;
1748         }
1749         return __raw_readl(reg) & mask;
1750 }
1751
1752
1753 static int dbg_gpio_show(struct seq_file *s, void *unused)
1754 {
1755         unsigned        i, j, gpio;
1756
1757         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1758                 struct gpio_bank        *bank = gpio_bank + i;
1759                 unsigned                bankwidth = 16;
1760                 u32                     mask = 1;
1761
1762                 if (bank_is_mpuio(bank))
1763                         gpio = OMAP_MPUIO(0);
1764                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1765                         bankwidth = 32;
1766
1767                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1768                         unsigned        irq, value, is_in, irqstat;
1769                         const char      *label;
1770
1771                         label = gpiochip_is_requested(&bank->chip, j);
1772                         if (!label)
1773                                 continue;
1774
1775                         irq = bank->virtual_irq_start + j;
1776                         value = gpio_get_value(gpio);
1777                         is_in = gpio_is_input(bank, mask);
1778
1779                         if (bank_is_mpuio(bank))
1780                                 seq_printf(s, "MPUIO %2d ", j);
1781                         else
1782                                 seq_printf(s, "GPIO %3d ", gpio);
1783                         seq_printf(s, "(%-20.20s): %s %s",
1784                                         label,
1785                                         is_in ? "in " : "out",
1786                                         value ? "hi"  : "lo");
1787
1788 /* FIXME for at least omap2, show pullup/pulldown state */
1789
1790                         irqstat = irq_desc[irq].status;
1791                         if (is_in && ((bank->suspend_wakeup & mask)
1792                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1793                                 char    *trigger = NULL;
1794
1795                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1796                                 case IRQ_TYPE_EDGE_FALLING:
1797                                         trigger = "falling";
1798                                         break;
1799                                 case IRQ_TYPE_EDGE_RISING:
1800                                         trigger = "rising";
1801                                         break;
1802                                 case IRQ_TYPE_EDGE_BOTH:
1803                                         trigger = "bothedge";
1804                                         break;
1805                                 case IRQ_TYPE_LEVEL_LOW:
1806                                         trigger = "low";
1807                                         break;
1808                                 case IRQ_TYPE_LEVEL_HIGH:
1809                                         trigger = "high";
1810                                         break;
1811                                 case IRQ_TYPE_NONE:
1812                                         trigger = "(?)";
1813                                         break;
1814                                 }
1815                                 seq_printf(s, ", irq-%d %-8s%s",
1816                                                 irq, trigger,
1817                                                 (bank->suspend_wakeup & mask)
1818                                                         ? " wakeup" : "");
1819                         }
1820                         seq_printf(s, "\n");
1821                 }
1822
1823                 if (bank_is_mpuio(bank)) {
1824                         seq_printf(s, "\n");
1825                         gpio = 0;
1826                 }
1827         }
1828         return 0;
1829 }
1830
1831 static int dbg_gpio_open(struct inode *inode, struct file *file)
1832 {
1833         return single_open(file, dbg_gpio_show, &inode->i_private);
1834 }
1835
1836 static const struct file_operations debug_fops = {
1837         .open           = dbg_gpio_open,
1838         .read           = seq_read,
1839         .llseek         = seq_lseek,
1840         .release        = single_release,
1841 };
1842
1843 static int __init omap_gpio_debuginit(void)
1844 {
1845         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1846                                         NULL, NULL, &debug_fops);
1847         return 0;
1848 }
1849 late_initcall(omap_gpio_debuginit);
1850 #endif